CN102290438A - 可变栅极场效应晶体管以及包含它的电气和电子设备 - Google Patents

可变栅极场效应晶体管以及包含它的电气和电子设备 Download PDF

Info

Publication number
CN102290438A
CN102290438A CN201110165308A CN201110165308A CN102290438A CN 102290438 A CN102290438 A CN 102290438A CN 201110165308 A CN201110165308 A CN 201110165308A CN 201110165308 A CN201110165308 A CN 201110165308A CN 102290438 A CN102290438 A CN 102290438A
Authority
CN
China
Prior art keywords
fet
mit
film
voltage
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201110165308A
Other languages
English (en)
Other versions
CN102290438B (zh
Inventor
金铉卓
金俸准
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electronics and Telecommunications Research Institute ETRI
Original Assignee
Electronics and Telecommunications Research Institute ETRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Electronics and Telecommunications Research Institute ETRI filed Critical Electronics and Telecommunications Research Institute ETRI
Publication of CN102290438A publication Critical patent/CN102290438A/zh
Application granted granted Critical
Publication of CN102290438B publication Critical patent/CN102290438B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Abstract

提供了一种可变场效应晶体管(FET)以及包含所述可变栅极FET的电气和电子设备，该可变场效应晶体管(FET)设计用来当FET的温度降低时，抑制由于热量造成的源极和漏极之间电流的减小。所述可变栅极FET包括：FET；和栅极控制器件，其附着到所述FET的表面或发热部分并且连接到所述FET的栅极端子，从而变更栅极端子的电压。所述源极和漏极之间的沟道电流由所述栅极控制器件来控制，当所述FET的温度增加到预定温度以上时，所述栅极控制器件变更栅极端子的电压。

Description

可变栅极场效应晶体管以及包含它的电气和电子设备
相关专利申请的交叉引用
本申请要求2010年4月19日向韩国知识产权局提交的韩国专利申请号为10-2010-0035892的利益，其公开内容通过引用而全部合并于此。
技术领域
本发明涉及一种场效应晶体管(FET)，且更具体地，涉及一种高效率、低发射(emission)的FET，所述FET可以通过使用金属-绝缘体相变(MIT)器件或热敏电阻器来改变FET的栅极电压从而稳定地运行。
背景技术
例如晶体管之类的电子元件是三端子器件并且典型地充当开关。晶体管分为由pn结构成的双极性晶体管和用作电容器的FET。设计用于高速信号放大的FET已经普遍地用作电气和电子设备前端的DC到DC转换器、DC开关器件和射频(RF)信号放大器。然而，FET具有的主要问题在于，在源极和漏极之间的导电层中产生的热量传导到栅极绝缘体，从而导致源极和漏极之间的沟道电流减小。
由于上述问题，在FET中可能难以放大高速信号。因而，为了在FET中实现高速放大，需要外围器件(例如，温度传感器、存储器和数字到模拟(D-A)转换器)、用于控制外围器件的微处理器和被编程用来操作外围器件的复杂系统。
发明内容
本发明提供了一种可变栅极场效应晶体管(FET)以及包含所述可变栅极FET的电气和电子设备，该可变栅极场效应晶体管(FET)设计用来当FET的温度降低时，抑制由于热量造成的源极和漏极之间电流的减小。
根据本发明一方面，提供了一种可变栅极FET包含：FET；和栅极控制器件，其附着到所述FET的表面或发热部分并且连接到所述FET的栅极端子，从而变更栅极端子的电压。源极和漏极之间的沟道电流由所述栅极控制器件来控制，当FET的温度增加到预定温度以上时，所述栅极控制器件变更栅极端子的电压。
栅极控制器件可以包含金属-绝缘体相变(MIT)器件，其在临界温度处产生突变的MIT。所述MIT器件可以包含MIT膜和接触所述MIT膜的两个电极膜，在所述MIT膜中在临界温度处引起突变的MIT。作为所述两个电极膜之一的第一电极膜可以连接到所述栅极端子，而作为所述两个电极膜中的另外一个的第二电极膜可以连接到控制电压源或地。
所述FET具有连接到驱动电压源的漏极电极、连接到驱动器件的源极电极、和共同连接到栅极电压源和所述MIT器件的栅极。
所述栅极控制器件可以包含热敏电阻器，其电阻随着温度的增加而减小。所述热敏电阻器具有两个端子，其中的一个连接到所述FET的栅极，而另一个端子连接到控制电压源或地。
所述FET和所述栅极控制器件可以被封装到一个芯片中。所述可变栅极FET可以进一步包含用于传导在所述FET中产生的热量的热传导介质。替换地，所述FET和所述栅极控制器件可以被单独地封装并装配到一起，从而通过所述热传导介质传导热量。
根据本发明的另一方面，提供了一种电气和电子设备，其包含驱动器件和至少一个上述的可变栅极FET，所述可变栅极FET控制向所述驱动器件供应的电流。所述栅极控制器件可以包含在临界温度处引起突变的MIT的MIT器件，或者其电阻随着温度的增加而减小的热敏电阻器。所述MIT器件或所述热敏电阻器的一个端子可以连接到所述FET的栅极，而其另一个端子可以连接到控制电压源或地。
所述电气和电子设备可以包含多个排列成阵列以形成FET阵列器件的可变栅极FET，其每一个都连接到栅极控制器件。
所述电气和电子设备可以包含射频(RF)信号放大器、DC到DC(DC-DC)转换器件、用于电源的开关器件、用于微处理器中高速信号处理的开关器件、发光器件(LED)控制开关器件、用来控制电子装置和设备的电源的、对锂(Li)离子电池充电的、控制显示器中的像素的、控制存储单元和放大声学设备中的声学和音频信号的开关器件、光电继电器(photo relay)和光学开关中的至少一个，其中使用了所述可变栅极FET。
根据本发明实施例的可变栅极FET以及包含所述可变栅极FET的电气和电子设备被设计用来取决于在FET中产生的热量的数量，使用MIT器件或热敏电阻器来变更施加到FET栅极的电压。这样，虽然FET的源极和漏极之间的电流可以增加，但是FET的温度可以减小，由此提供了FET的稳定运行。
因此，作为高速、高功率、低发射的开关元件，根据本发明实施例的可变栅极FET可以用在开关器件(例如，RF信号放大器、DC-DC转换器件、用于电源的开关器件、用于微处理器中高速信号处理的开关器件、LED控制开关器件、用来控制电子装置和设备的电源的、对锂离子电池充电的、控制显示器中的像素的、控制存储单元和放大声学设备中的声学和音频信号的开关器件、光电继电器和光学开关)中。此外，所述可变栅极FET可以有效地应用于品种繁多的包含所述可变栅极FET的电气和电子设备，例如移动电话、笔记本和其它计算机、以及存储器。
附图说明
本发明的上述以及其它特点和优点将通过参考附图详细地描述其示范实施例而变得更明显，其中：
图1是用来解释N型场效应晶体管(FET)的运行的基本电路图；
图2是图1电路中不同栅极电压VGS值下的漏极电流ID相对源极-漏极电压VDS的曲线图；
图3是不同栅极电压VGS值下的图1电路中FET表面温度相对源极-漏极电流IDS的曲线图；
图4是包含根据本发明实施例的可变栅极FET的电气和电子设备的电路图；
图5是包含根据本发明另一实施例的可变栅极FET的电气和电子设备的电路图；
图6A和6B是可以用在图4或5的可变栅极FET中的金属-绝缘体相变(MIT)器件的剖面图，并且图6C是图6B的MIT器件的平面图；
图7是由二氧化钒(VO2)构成的MIT器件的电阻相对温度的曲线图；
图8是用以测量相对于输入正弦波的输出电压的改变的图4的修改电路图；
图9A和9B图示了代表输入电压和在图8电路中测量的输出电压的信号波形；
图10是在图8电路中测量的、相对于VMIT的改变的最大和最小输出电压的曲线图；
图11是在图8电路中测量的、相对于RMIT的改变的最大和最小输出电压的曲线图；
图12A和12B图示了代表在已经经过电容器之后在图8电路中测量的输出电压的信号波形；
图13是包含根据本发明另一实施例的可变栅极FET的电气和电子设备的电路图；
图14是包含根据本发明另一实施例的可变栅极FET的电气和电子设备的电路图；
图15A和15B是可用在图13或14所示的可变栅极FET中的热敏电阻器的剖面图；
图16是热敏电阻器的电阻相对温度的曲线图；
图17是根据本发明实施例的封装到一个封装体(package)的可变栅极FET的平面图；以及
图18A和18B分别是具有封装到单独封装体并装配在一起的栅极控制器件和FET的、根据本发明实施例的可变栅极FET的剖面图和平面图。
具体实施方式
现在将参考附图来更全面地描述本发明，在所述附图中示出了本发明的示范实施例。将理解的是，当一元件被称作在另一元件“之上”时，它可以直接在所述另一元件之上，或者还可以存在中间元件。在所述附图中，元件的厚度和尺寸被放大以便于解释和清晰，并且与描述不相关的元件部分被省略。贯穿本说明书和附图，相似的附图标记标示相似的元件。尽管在此使用了特定的术语(specific term)，但是它们是用来描述本发明的示范实施例，并非意欲限制如权利要求所阐述的本发明的范围。在本发明的说明书中，当认为已知的功能或构造的一些解释不必要地使本发明的本质模糊时，它的详细描述将被省略。
图1是用来解释N型场效应晶体管(FET)的运行的基本电路图。参考图1，FET 10通常为三端子开关。FET 10通过调整从栅极电压源VG施加到栅极G的电压来接通/关断源极S和漏极D之间的沟道，并且从驱动电压源VD向驱动器件(未示出)供应电流。尽管FET可以分为N型FET和P型FET，但是所述FET 10为N型FET。
在FET 10中，栅极电压所感应的电荷载流子因为源极-漏极电压的施加而流动，并且因此电流供应到驱动器件。可通过增加源极-漏极电压而将FET10用作功率FET，使得大的电流可以流动。此外，FET 10可以充当高速开关器件，其在源极-漏极电压低时，通过应用适当的栅极电压来执行高速开关。
然而，在FET 10中，在高速开关期间在源极-漏极沟道层中产生热量，并且其接着传导到栅极绝缘体，因此造成源极S和漏极D之间沟道电流的减小。沟道电流的减小会造成驱动器件故障。在这种情况下，表示连接到FET10而非驱动器件的电流表。
图2是当N-MOS IRF640 FET被用作FET 10时、图1电路中不同栅极电压VGS值下的漏极电流ID相对源极-漏极电压VDS的曲线图。参考图2，随着源极-漏极电压VDS增加，漏极电流ID增加。漏极电流ID增加的速率(即，曲线图的斜率)也随着栅极电压VGS的增加而增加。然而，在5.5V以上的栅极电压VGS处，尽管栅极电压VGS增加，但是漏极电流ID仅仅略微增加。通过箭头来指示出曲线图上当源极-漏极电压VDS约为3.7V时漏极电流ID为2A的点。
图3是当N-MOS IRF640 FET被用作FET 10时、不同栅极电压VGS值下的图1电路中FET的表面温度T相对源极-漏极电流IDS的曲线图。在这种情况下，源极-漏极电流IDS被视为与图2所示的漏极电流ID相同。参考图3，FET的表面温度T随着源极-漏极电流IDS的增加而增加。还可以看到随着栅极电压VGS增加，温度-电流曲线向右侧移动。这意味着FET 10的表面温度可以通过增加栅极电压VGS来降低。从在Y轴上70℃的温度处沿X轴绘制的粗体黑箭头可以看出，尽管由于施加增加的栅极电压VGS造成源极-漏极电流IDS增加，但是FET 10的表面温度T保持不变。
例如，在栅极电压VGS为5.0V处的曲线A示出当源极-漏极电流IDS约为2.0A时，FET 10的表面温度要超过100℃。然而，当栅极电压VGS进一步增加到5.5V以上时，FET 10的表面温度在源极-漏极电流为2.0A处降低到约为60℃。如图2的曲线图(其中尽管栅极电压VGS进一步增加到5.5V以上，但是漏极电流ID的增加速率不再增加)中一样，在5.5V以上的栅极电压VGS处，温度-电流曲线保持几乎不变，而不再向右移动。
因而，参考图3，通过增加施加到FET 10栅极电极的电压，可以增加源极-漏极电流IDS，同时降低FET的表面温度。
图4是包含根据本发明实施例的可变栅极FET的电气和电子设备的电路图。参考图4，所述电气和电子设备可以包含可变栅极FET 1000和驱动器件300。可变栅极FET 1000包含FET 100和金属-绝缘体相变(MIT)器件200，该金属-绝缘体相变(MIT)器件200连接到该FET 100的栅极G。
所述FET 100具有连接到驱动电压源VD的漏极D和连接到驱动器件300的源极S。此外，栅极电压源VG和MIT器件200可以通过结点(junction)A一起连接到FET 100的栅极G。所述MIT器件200具有两个端子，其中一个连接到FET 100的栅极G，而另外一个连接到控制电压源VMIT。
所述电气和电子设备可以进一步包含电阻器400，该电阻器400布置在漏极D和驱动电压源VD之间，并且降低其间的电压并保护FET 100。尽管图4中没有示出，电阻器可以连接在栅极电压源VG和栅极G之间，以及在控制电压源VMIT和MIT器件200的另一端子之间。此外，其它电阻器也可以添加到电气和电子设备所需要的部分处；或者如果不需要它们，则可以省略。
所述MIT器件200是两端子器件，其在低于临界温度的温度处充当绝缘体，而在等于或高于临界温度的温度处突变为金属。MIT器件200的结构和特性将参考图6A至6C和图7在下面更详细地描述。
现在，将描述根据本实施例的电气和电子设备中可变FET 1000的运行。如前所述，在高速开关之后产生的热量会积聚并造成源极S和漏极D之间沟道电流的减小。然而，在这种情况下，所述热量接着传导到MIT器件200，以使MIT器件200转变为金属。这样，控制电压源VMIT上的电压经由结点A而施加到FET 100的栅极G，从而FET 100的栅极电压增加。当FET 100的栅极电压增加，如图3的曲线图所示，源极-漏极电流将增加。就是说，发热所造成的电流减小通过由于栅极电压增加而造成的电流的增加来补偿，使得施加到驱动器件300上的电流将不存在实质的减少。因此，驱动器件300可以稳定运行。此外，随着源极-漏极电流的增加，源极-漏极沟道层的温度将降低。如以上通过Y轴上70℃处的粗体黑箭头所指示的，这是因为尽管由于施加增加的栅极电压造成源极-漏极电流增加，但是温度几乎保持恒定。
表1示出了设计为图4所示的电路中的实验测量的结果，其中IRF 640FET被用作FET 100，电阻器400具有5Ω的电阻，并且通过使用热风器(heatgun)来向MIT器件200加热。
表1
Figure BSA00000520852800071
在表1中，VG和VD分别代表施加到FET 100上的栅极电压和漏极电压。IDS和VMIT分别表示源极-漏极电流和来自连接到MIT器件200的控制电压源的电压；而温度表示FET 100的表面温度。
如从表1看出的，在向MIT器件200加热之前，FET 100的表面温度为136℃，并且源极-漏极电流IDS为0.6A。然而，在向MIT器件200加热之后，可以观察到，FET 100的栅极电压已从4V增加到4.7V，并且源极-漏极电流已从0.6A增加到1.0A，同时FET 100的表面温度已从136℃降低到70℃。这些结果与FET 1000的运行原理完全一致。
考虑到可变栅极FET 1000的运行原理，MIT器件200可以附着到FET100的表面或FET 100的发热部分。例如，MIT器件200可以附着到FET 100的一部分，所述部分靠近FET 100的沟道层或栅极电极，从而有效地传递产生的热量。
图5是包含根据本发明另一实施例的可变栅极FET的电气和电子设备的电路图。参考图5，除了MIT器件200的位置之外，根据本实施例的电气和电子设备具有类似于图4的电气和电子设备的结构。即，MIT器件200的一个端子经由结点A连接到FET 100的栅极G，而其另一端子接地，而非连接到控制电压源。
通过将MIT器件200接地，FET 100的源极-漏极电流可以减小。例如，在图4所示的结构中，如果源极-漏极电流在已经增加之后需要被减小，可以通过将MIT器件200接地来降低源极-漏极电流。
尽管根据本发明上述实施例的可变栅极FET已经被描述为具有一个FET和一个连接到它的MIT器件，但是它们不限于此，并且可以有多种其它结构。例如，根据本发明实施例的可变栅极FET可以具有FET阵列器件，其包含排列成阵列的多个FET，其中的每一个都连接到一个MIT器件。
图6A和6B是可以用在图4或5的可变栅极FET中的MIT器件的剖面图。图6A是具有堆叠结构的MIT器件200的剖面图，而图6B是具有水平结构的MIT器件200a的剖面图。图6C是图6B的MIT器件200a的平面图。
参考图6A，堆叠型MIT器件200包含衬底210、缓冲层220、相变膜230以及电极膜240，所述电极膜240由位于相变膜230之下的第一电极膜241和位于相变膜230之上的第二电极膜243组成。
衬底210可以包括硅(Si)、二氧化硅(SiO2)、砷化镓(GaAs)、氧化铝(Al2O3)、塑料、玻璃、五氧化二钒(V2O5)、镨钡铜氧化物(PrBa2Cu3O7)、钇钡铜氧化物(YBa2Cu3O7)、氧化镁(MgO)、钛酸锶氧化物(SrTiO3)、掺杂铌(Nb)的SrTiO3和绝缘体上硅(SOI)中的至少一种。缓冲层220形成在衬底210之上，并且减少衬底210和第一电极膜241之间的晶格失配。如果所述晶格失配非常小，则缓冲层220可以被省略。缓冲层220可以包括SiO2或氮化硅(Si3N4)。
第一电极膜241形成在缓冲层220之上。在没有缓冲层220时，第一电极层241可以直接形成在衬底210上。电极层240可以包括钨(W)、钼(Mo)、铬(Cr)/金(Au)、W/Au、Mo/Au、Ti/W、Ti/Al/N、镍(Ni)/Cr、Al/Au、铂(Pt)、Cr/Mo/Au、YBa2Cu3O7-d、Ni/Au、Ni/Mo、Ni/Mo/Au、Ni/Mo/Ag、Ni/Mo/Al、Ni/W、Ni/W/Au、Ni/W/Ag和Ni/W/Al中的至少一种。电极膜240可以用溅射沉积、真空沉积和电子束(E-beam)沉积中的至少一种来形成。
相变膜230形成在第一电极膜241之上。相变膜可以包括添加低浓度孔的无机化合物半导体或绝缘体材料、添加低浓度孔的有机半导体或绝缘体材料、添加低浓度孔的半导体材料、以及添加低浓度孔的氧化物半导体或绝缘体材料中的至少一种。所述无机化合物半导体或绝缘体材料、有机半导体或绝缘体材料、半导体材料、以及氧化物半导体或绝缘体材料可以包括氧、碳、III-V族半导体元素、II-VI族半导体元素、过渡金属元素(transition metalelement)、稀土元素和镧系元素中的至少一种。所述孔的浓度为3×1016cm-3。替换地，相变膜230可以包含具有高电阻的n型半导体或绝缘体材料。
根据多种物理特性(诸如，电压、温度和电磁波)的改变，所述MIT器件200经历电气特性方面的突变。举例来说，MIT器件200在临界温度以下可具有绝缘体的特性。在临界温度之处或以上，MIT器件200可经历突变MIT，并且具有金属的特性。
参考图6B，与堆叠型MIT器件200类似，水平型MIT器件200a包含衬底210、缓冲层220、相变膜230a和电极膜240a。相变膜230a形成在缓冲层220上。如果与衬底210的晶格失配非常小，则相变膜230a可以直接形成在衬底210上。此外，电极膜240a的第一和第二电极膜241a和243a叠压(overlie)在衬底210上，并且布置在相变膜230a的两侧从而彼此面对。如图6B所示，第一和第二电极膜241a和243a可以形成为覆盖相变膜230a上表面的一部分。
所述衬底210、缓冲层220、相变膜230a以及电极膜240a由与参考图6A所描述的其相应部分相同的材料形成。
参考图6C，在水平型MIT器件200a中，第一和第二电极膜241a和243a中的每一个都具有第一宽度W，并且它们彼此隔开第一距离d。
堆叠型和水平型MIT器件200和200a可以具有微米数量级的小尺寸，并且可以以非常低的成本制造。此外，MIT器件200和200a能够根据结构改变(例如，图6C所示的第一距离d或第一宽度W的改变)来改变它们的临界温度。
图7是当预定电压施加到由二氧化钒(VO2)构成的MIT器件时，该MIT器件的电阻相对温度的曲线图。参考图7，MIT器件在340K以下的温度处表现出具有高于105欧姆的电阻的绝缘体特性。另一方面，MIT器件在340K以上的温度处由于突然的不连续相变，而示出具有几十欧姆的电阻的金属特性。因而，由于MIT器件在340K的温度处经历不连续的MIT，所以可以从该曲线图看出，MIT器件的临界温度约为340K。
尽管在附图中没有示出，但是可以从MIT器件的电压-电流曲线图中看出，当电压下降时，电流在临界温度处由于不连续的跳变而快速增加。通常，MIT可以因为除了温度以外的多种其它物理特性(诸如，压力、电压、电磁场和电磁波)而发生。然而，由于这些物理特性与本发明的本质不直接相关，所以可以由于所述物理特性而引起的MIT的详细描述被省略。
尽管在本实验中所用的MIT器件使用由VO2构成的MIT薄膜来形成，但是它还可以使用由新材料或其它材料构成的MIT薄膜来形成，所述新材料或其它材料具有由于多种物理特性而造成的不连续的跳变特性。所述MIT薄膜还可以形成为陶瓷薄膜或单晶薄膜。
图8是用以测量相对于输入正弦波的输出电压的改变的图4的修改电路图。在本实验中，输入电压VIN施加到连接于电容器C1的一个端子的栅极端子VG上，并且在FET的漏极端子和电容器C1的另一端子上分别测量第一和第二输出电压VOUT1和VOUT2。
参考图8，用在本实验中的可变栅极FET具有栅极连接到电容器C1的FET，并且形成RC电路。除了存在所述电容器C1之外，所述RC电路可以具有与图4的电路相同的构造。所述FET可以是金属氧化物半导体(MOS)FET(例如，KTK919S)。
在所述RC电路中，在15-MHz的高频正弦波作为输入电压而施加到栅极端子VG后，在FET的漏极端子处观察到相对于MIT器件的电阻RMIT改变和施加到MIT器件上的电压VMIT改变的第一输出电压VOUT1的两个输出波形。相对于MIT器件的电阻RMIT改变的第二输出电压VOUT2的输出波形也可以在电容器C1的另一端子处观察到。在这种情况下，所述RC电路被当做高通滤波器。根据方程式(1)，输出电压与输入电压之比随着频率增加而增加。
Vo Vi = 1 1 + ( 1 / ωRC ) 2 , (ω＝2πf)................................................(1)
表2示出了相对于施加到图8的RC电路中MIT器件上的电压VMIT的改变的第一输出电压VOUT1的改变。
表2
Figure BSA00000520852800102
在表2中，VG和VD分别代表施加到FET的栅极端子和漏极端子的电压。频率、C和R1分别表示以兆赫(MHz)为单位的输入电压的频率、电容器C1的电容、和连接到FET漏极端子的电阻器R1的电阻。
从表2的结果可以看出，在施加电压VMIT之后，第一输出电压VOUT1被放大到上至900mV，这是在施加电压VMIT之前所获得的230mV的第一输出电压VOUT1的两到四倍。此外，当施加大于1V的电压VMIT时，在正弦波的正电压中，产生了偏移(offset)。就是说，尽管第一输出电压VOUTI的最大值随着电压VMIT增加而增加，但是当电压VMIT大于或等于2V时，其最小值保持不变(-700mV)。
图9A和9B图示了代表输入电压和在图8电路中测量的输出电压的信号波形。图9A示出了当MIT器件没有被连接时第一输出电压的波形，而图9B示出了当4V的电压施加到MIT器件时第一输出电压的波形。
图9A所示的波形是在表2的最上面部分列出的条件下得到的，其中输入电压VIN为5sin2πft，并且没有施加RMIT和VMIT。在这种情况下，第一输出电压VOUT1具有非常小的值230mV。图9A底部的ch1 5V代表输入电压波形的电压标度是5V，而ch2 200mV表示输出电压波形的电压标度是200mV。
图9B所示的波形是在表2的最下面部分列出的条件下得到的，其中输入电压VIN为5sin2πft，并且RMIT和VMIT分别为30Ω和4V。在这种情况下，第一输出电压VOUT1增加到上至900mV的最大值并且降低到其最小值-700mV，其引起了约为200mV的偏移。这样，当电压VMIT为4V时，第一输出电压VOUT1与没有施加VMIT时相比，放大了约四倍。
图10是在图8电路中测量的、相对于VMIT的改变的第一输出电压VOUT1的最大和最小值的曲线图。如从图10明显得出的，当没有施加VMIT时，第一输出电压VOUT1的最大和最小值分别为230mV和-230mV。第一输出电压VOUT1随着VMIT增加而增加。当VMIT增加时，第一输出电压VOUT1连续增加，但是当VMIT大于或等于2V时，其最小值保持恒定(-700mV)。这连续增加了当VMIT大于或等于1V时引起的偏移。
表3示出了在图8电路中测量的、相对于电阻RMIT的改变的第一输出电压VOUT1的改变。
表3
Figure BSA00000520852800111
Figure BSA00000520852800121
表3中的变量表示与表2所描述的那些变量相同的变量。
从表3的结果可以看出，当电阻RMIT增加时，第一输出电压VOUT1减小。就是说，难以实现放大。当RMIT为30Ω时，VOUT1的绝对最大和最小值之差为200mV。就是说，|900|-|-700|＝200[mV]。另一方面，当RMIT为100kΩ时，VOUT1的绝对最大和最小值之差为50mV(|450|-|-400|＝50[mV])。这意味着偏移随着电阻RMIT的增加而减小。
图11是在图8电路中测量的、相对于RMIT的改变的最大和最小输出电压的曲线图。参考图11，当RMIT＝30Ω时，第一输出电压VOUT1具有最大偏移200mV，而当RMIT＝100kΩ时，第一输出电压VOUT1的偏移减小到50mV。考虑到该曲线图上的下降斜率，第一输出电压VOUT1的偏移将继续减小，直到它达到零为止。
图12A和12B图示了代表在已经经过电容器之后在图8电路中测量的第二输出电压VOUT2的信号波形。在除了电阻RMIT以外、与第一输出电压VOUT1的测量相同的输入电压和频率的实验条件下，测量第二输出电压VOUT2。
图12A图示了当120Ω≤RMIT≤200Ω时得到的第二输出电压VOUT2的信号波形。参考图12A，与已经经过电容器之后得到的输出波形对应的第二输出电压VOUT2具有向其添加的大约0.5V的DC分量。DC分量的添加导致了基电压(base voltage)的增加。由于施加到MIT器件的对应电压，所以期望添加所述DC分量。
图12B图示了当RMIT小于120Ω和大于200Ω时得到的第二输出电压VOUT2的信号波形。参考图12B，第二输出电压VOUT2也具有向其添加的大于0.5V的DC分量。图12B底部的ch1 5V代表输入电压波形的电压标度是5V，而ch2 1V表示输出电压波形的电压标度是1V。
如图12A和12B所示，在输入电压和在已经经过电容器之后获得的第二输出电压VOUT2之间进行比较，输出信号的幅度与输入信号的幅度相比减小了七到八倍。如果不考虑DC分量的添加，则最小的偏移出现在120Ω≤RMIT≤200Ω时。从设计用来测量图8电路中第一和第二输出电压的实验的结果可以看出，通过变更到MIT器件的电压和电阻，RC高频电路产生比从仅具有电阻器R和电容器C的电路所获得的第一输出电压更高的第一输出电压。在VMIT＝4V的情况下，RC高频电路传递900mV的最大第一输出电压，其是当没有施加VMIT时所获得的第一输出电压的大约四倍。此外，随着RMIT增加，第一输出电压VOUT1及偏移减小。最小的偏移发生在当120Ω≤RMIT≤200Ω时。在本实验中，尽管15MHz的高频正弦波被用作输入电压，但是RF信号也可以用作输入电压以获得同样的结果。
图13是包含根据本发明另一实施例的可变栅极FET的电气和电子设备的电路图。参考图13，与图4的电气和电子设备类似，根据本实施例的电气和电子设备包含可变栅极FET 1000a和驱动器件300。然而，所述可变栅极FET 1000a具有与图4所示的可变栅极FET 1000相比不同的结构。即，可变栅极FET 1000a包含FET 100和连接到FET 100栅极G的热敏电阻器500。
所述热敏电阻器500可以执行与图4所示MIT器件200相同的功能。因而，可变栅极FET 1000a具有与可变栅极FET 1000相同的器件连接结构。即，FET 100具有连接到驱动电压源VD的漏极D和连接到驱动器件300的源极S。此外，栅极电压源VG和热敏电阻器500可以通过结点A一起连接到FET 100的栅极G。热敏电阻器500具有两个端子，其中一个连接到FET 100的栅极G，而另一个连接到控制电压源VTH。所述电气和电子设备还可以包括布置在漏极D和驱动电压源VD之间的电阻器400。此外，可以根据需要来向所述电气和电子设备添加其它电阻器，或者如果不需要它们，则可以省略。
所述热敏电阻器500是两或三端子器件，其电阻随着温度增加而减小。热敏电阻器500的结构和特性将在下面参考图15A和15B来更详细地描述。
在本实施例中，可变栅极FET 1000a以与图4所示的可变栅极FET 1000类似的运行原理来工作。更具体地，在高速开关后产生热量，这导致源极S和漏极D之间沟道电流的减小。然而，在这种情况下，所述热量随后传导到热敏电阻器500，从而热敏电阻器500的电阻减小。因而，来自控制电压源VTH的电压经由结点A施加到FET 100的栅极G，从而使FET 100的栅极电压增加。在包含MIT器件200的可变栅极FET 1000中，由于MIT器件200转变为金属，所以与来自控制电压源VMIT的电压几乎相同的电压施加到FET100的栅极G。另一方面，在包含热敏电阻器500的可变栅极FET 1000a中，将通过从控制电压源VTH中减去与电阻的减小对应的电压而获得的电压施加到FET 100的栅极G。
因此，源极-漏极电流由于FET 100栅极电压的增加而增加。如上所述，源极-漏极沟道层的温度也随着源极-漏极电流的增加而降低。
图14是包含根据本发明另一实施例的可变栅极FET的电气和电子设备的电路图。参考图14，除了热敏电阻器500的位置不同之外，根据本实施例的电气和电子设备具有与图13的电气和电子设备相同的构造。即，热敏电阻器500的一个端子经由结点A连接到FET 100的栅极G，而其另一端子接地。通过将热敏电阻器500接地，FET 100的源极-漏极电流可以减小。基于与在图5的电气和电子设备中将地电压施加到MIT器件200时相同的原因和原理，将地电压施加到热敏电阻器500。此外，与使用MIT器件200的可变栅极FET1000相同，使用热敏电阻器500的可变栅极FET 1000a可以具有FET阵列器件，其包含多个排列成阵列的FET，其中的每一个都连接到一个热敏电阻器。
为便于说明，MIT器件200和热敏电阻器500以下统称为“栅极控制器件”。
图15A和15B是可用在图13或14所示的可变栅极FET中的热敏电阻器的剖面图。图15A是两端子热敏电阻器500的剖面图，而图15B是三端子热敏电阻器的剖面图。参考图15A，两端子热敏电阻器500包含衬底510、热敏电阻器膜520和电极膜530。所述衬底510可以是绝缘衬底或硅半导体衬底。
热敏电阻器膜520形成在衬底510上，并且具有负温度系数(NTC)，其将参考图16来更详细地描述。举例来说，热敏电阻器膜520可以使用包含III-V族化合物半导体、II-VI族化合物半导体、作为碳化合物的石墨(graphene)和碳纳米管、诸如硅pn结之类的pn结二极管、V2O5、p-GaAs和p型锗(p-Ge)的半导体膜来形成。
热敏电阻器膜520布置在第一和第二电极膜531和533之间。热敏电阻器膜520可以具有在第一和第二电极膜531和533之间连接的单个矩形带形状(single rectangular band shape)。替换地，热敏电阻器膜可以具有在第一和第二电极膜531和533之间并联连接的至少两个矩形带。
电极膜530充当用于向热敏电阻器膜520施加电压的电极，并且包含第一和第二电极膜531和533。第一和第二电极膜531和533叠压在衬底510上，并且布置在热敏电阻器膜520的两侧从而彼此面对。如图15A所示，第一和第二电极膜531和533可以形成为覆盖热敏电阻器膜520上表面的一部分。
参考图15B，三端子热敏电阻器500a包含衬底510、热敏电阻器膜520、电极膜530和散热膜540。与图15A的两端子热敏电阻器500不同，根据本实施例的热敏电阻器500a还包含布置在衬底510下表面上的散热膜540。所述散热膜540将热量从热敏电阻器500a散出，并且由具有高导热性的金属构成。通过经过所述散热膜540来散热，可能防止由内部温度增加而导致的故障。
所述热敏电阻器500和500a中的每一个都可以进一步包括缓冲层(未示出)，其形成在衬底510上并且减轻衬底510和热敏电阻器膜520之间的晶格失配。所述热敏电阻器500和500a中的每一个都可以进一步包括绝缘层(未示出)，其形成在电极膜530和热敏电阻器膜520上并且保护热敏电阻器膜520。
图16是热敏电阻器的电阻相对温度的曲线图。参考图16，在电阻-温度曲线图A中，电阻随着温度增加而指数地下降。电阻与温度成反比并且随着温度增加而减小的热敏电阻器称作NTC热敏电阻器。
NTC热敏电阻器膜可以由掺杂铍(Be)的GaAs构成，但并不仅限于此，并且还可以由具有NTC的任何其它材料构成。例如，pn结二极管或者晶体管基极和发射极之间的pn结可以用作热敏电阻器。
根据本发明各实施例的包含栅极控制器件的可变栅极FET是高速、高功率、低发射的开关元件，并且可以用在开关器件(例如，射频(RF)信号放大器、DC到DC(DC-DC)转换器件、用于电源的开关器件、用于微处理器中高速信号处理的开关器件、发光二极管(LED)控制开关器件、用来控制电子装置和设备的电源的、对锂(Li)离子电池充电的、控制显示器中的像素的、控制存储单元和放大声学设备中的声学和音频信号的开关器件、光电继电器和光学开关)中。此外，所述可变栅极FET可以有效地应用于品种繁多的包含这种开关器件的电气和电子设备，例如移动电话、笔记本和其它计算机、以及存储器。
图17是根据本发明实施例的封装到一个芯片的各可变栅极FET的平面图。
参考图17，图4、5、13和14的电气和电子设备中的各可变栅极FET 1000或1000a(即，FET 100和栅极控制器件200或500)可以封装到单芯片封装体2000中。在单芯片封装体2000内，栅极控制器件200或500可以布置在FET 100的一部分中，在该部分中可容易产生热量。
从单芯片封装体2000突出来的管脚1至8可以用来连接到以下器件的端子，所述器件连接到可变栅极FET 1000或1000a。管脚1至8的编号和排列结构可以取决于具体应用而变化。
图18A和18B分别是具有封装到单独封装体并装配在一起的栅极控制器件和FET的、根据本发明实施例的可变栅极FET的剖面图和平面图。参考图18A，与图17的单芯片封装体2000不同，根据本实施例的可变栅极FET 1000或1000a具有单独封装并装配在一起的FET 100和栅极控制器件200或500。
其中封装有栅极控制器件200或500的第二封装体4000通过热传导介质3500装配到其中封装有FET 100的第一封装体3000之上。热传导介质3500可以由高导热材料构成，其可以将在FET 100中产生的热量有效地传导到栅极控制器件200或500。此外，为了增强栅极控制器件200或500的性能，第二封装体4000可以装配到第一封装体3000的其中产生大量热量的一部分上。
参考图18B，FET 100布置于第一封装体3000内，并且第二封装体4000叠压在椭圆虚线所指示的部分B上，在该部分B中产生大量热量。尽管在图18B的平面图中没有示出，但是热传导介质3500可以布置于第一和第二封装体3000和4000之间。
尽管已经参考本发明的示范实施例而具体示出并描述了本发明，但是本领域技术人员将理解，可以在其中做出形式和细节上的各种改变，而没有脱离如以下权利要求所限定的本发明的精神和范围。

Claims (20)

1.一种可变栅极场效应晶体管(FET)，包括：
FET；知
栅极控制器件，其附着到所述FET的表面或发热部分并且连接到所述FET的栅极端子，从而变更栅极端子的电压，
其中所述FET的源极和漏极之间的沟道电流由所述栅极控制器件来控制，当所述FET的温度增加到预定温度以上时，所述栅极控制器件变更栅极端子的电压。
2.如权利要求1所述的可变栅极FET，其中所述栅极控制器件包括金属-绝缘体相变(MIT)器件，其在临界温度处产生突变的MIT。
3.如权利要求2所述的可变栅极FET，其中所述MIT器件包括MIT膜和接触所述MIT膜的两个电极膜，所述MIT膜在临界温度处产生突变的MIT，并且
其中所述MIT器件具有堆叠型结构，其中至少两个电极膜在所述MIT膜插入其中的情况下堆叠起来，或者所述MIT器件具有水平型结构，其中至少两个电极膜布置在所述MIT膜的两侧。
4.如权利要求2所述的可变栅极FET，其中所述MIT器件包括MIT膜和接触所述MIT膜的两个电极膜，所述MIT膜在临界温度处产生突变的MIT，并且
其中作为所述两个电极膜中的一个的第一电极膜连接到所述栅极端子，而作为所述两个电极膜中的另一个的第二电极膜连接到控制电压源和地中的一个。
5.如权利要求4所述的可变栅极FET，其中当所述FET的温度增加到临界温度之处或以上时，所述MIT膜从绝缘体转变为金属，并且来自所述控制电压源的电压和地电压中的一个被施加到所述栅极端子。
6.如权利要求4所述的可变栅极FET，其中所述FET具有连接到驱动电压源的漏极端子、连接到驱动器件的源极端子、和共同连接到栅极电压源和所述MIT器件的所述栅极端子。
7.如权利要求2所述的可变栅极FET，其中所述MIT器件包括MIT膜和接触所述MIT膜的两个电极膜，所述MIT膜在临界温度处产生突变的MIT，并且
其中所述MIT膜由VO2构成。
8.如权利要求1所述的可变栅极FET，其中所述栅极控制器件包括热敏电阻器，其电阻随着温度的增加而减小。
9.如权利要求8所述的可变栅极FET，其中所述热敏电阻器具有两个端子，其中的一个连接到所述栅极端子，而另一个端子连接到控制电压源和地中的一个。
10.如权利要求1所述的可变栅极FET，其中所述FET是N型或P型，并且
其中所述FET能够包括绝缘栅双极晶体管(IGBT)和金属氧化物半导体(MOS)晶体管中的一个。
11.如权利要求1所述的可变栅极FET，其中所述FET和所述栅极控制器件封装到一个芯片中。
12.如权利要求1所述的可变栅极FET，还包括用于传导在所述FET中产生的热量的热传导介质，
其中所述FET和所述栅极控制器件被单独封装并装配在一起，以通过所述热传导介质传导热量。
13.一种电气和电子设备，包括：
驱动器件；和
至少一个如权利要求1所述的可变栅极FET，用于控制供应给所述驱动器件的电流。
14.如权利要求1 3所述的设备，其中所述栅极控制器件包括MIT器件，其在临界温度处产生突变的MIT。
15.如权利要求14所述的设备，其中所述栅极控制器件包括MIT膜和接触所述MIT膜的两个电极膜组成，在所述MIT膜中在临界温度处产生突变的MIT，并且
其中作为所述两个电极膜中的一个的第一电极膜连接到所述栅极端子，而作为所述两个电极膜中的另一个的第二电极膜连接到控制电压源和地中的一个。
16.如权利要求15所述的设备，其中所述FET具有连接到驱动电压源的漏极端子、连接到驱动器件的源极端子、和共同连接到栅极电压源和所述MIT器件的所述栅极端子。
17.如权利要求13所述的设备，其中所述栅极控制器件包括热敏电阻器，其电阻随着温度的增加而减小。
18.如权利要求17所述的设备，其中所述热敏电阻器具有两个端子，其中的一个连接到所述栅极端子，而另一个端子连接到控制电压源和地中的一个。
19.如权利要求13所述的设备，其中多个可变栅极FET排列成阵列以形成FET阵列器件，其中的每一个都连接到栅极控制器件。
20.如权利要求13所述的设备，包括射频(RF)信号放大器、DC到DC(DC-DC)转换器件、用于电源的开关器件、用于微处理器中高速信号处理的开关器件、发光器件(LED)控制开关器件、用来控制电子装置和设备的电源的、对锂(Li)离子电池充电的、控制显示器中的像素的、控制存储单元和放大声学设备中的声学和音频信号的开关器件、光电继电器和光学开关中的至少一个，其中使用了所述可变栅极FET。
CN201110165308.8A 2010-04-19 2011-04-19 可变栅极场效应晶体管以及包含它的电气和电子设备 Expired - Fee Related CN102290438B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20100035892 2010-04-19
KR10-2010-0035892 2010-04-19
KR1020110019643A KR101439259B1 (ko) 2010-04-19 2011-03-04 가변 게이트 전계 효과 트랜지스터(ｆｅｔ) 및 그 ｆｅｔ을 구비한 전기전자장치
KR10-2011-0019643 2011-03-04

Publications (2)

Publication Number Publication Date
CN102290438A true CN102290438A (zh) 2011-12-21
CN102290438B CN102290438B (zh) 2014-10-22

Family

ID=45031178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110165308.8A Expired - Fee Related CN102290438B (zh) 2010-04-19 2011-04-19 可变栅极场效应晶体管以及包含它的电气和电子设备

Country Status (3)

Country Link
JP (1) JP5345649B2 (zh)
KR (1) KR101439259B1 (zh)
CN (1) CN102290438B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832219A (zh) * 2012-08-31 2012-12-19 电子科技大学 一种集成可调热敏电阻的自反馈线性恒流器
CN104658463A (zh) * 2015-03-09 2015-05-27 合肥京东方光电科技有限公司 一种显示面板的设置方法和设置系统
CN105186474A (zh) * 2015-07-22 2015-12-23 濮阳市立圆汽车电器有限公司 一种保护电路
CN105720198A (zh) * 2016-03-08 2016-06-29 中国计量学院 一种温度控制开关的有机异质结光敏场效应晶体管及其制备方法
CN109506804A (zh) * 2018-12-29 2019-03-22 爱佩仪传感信息技术有限公司 一种用于监测温度的柔性热测绘装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102140638B1 (ko) * 2018-12-11 2020-08-03 포항공과대학교 산학협력단 절연체-금속 전이 소자 기반의 전계 효과 트랜지스터
WO2020161958A1 (ja) * 2019-02-08 2020-08-13 株式会社村田製作所 キャパシタ素子

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0702455A2 (en) * 1994-09-16 1996-03-20 Fuji Electric Co. Ltd. Overheat protection apparatus for self-turn-off device
JP2002222953A (ja) * 2001-01-24 2002-08-09 Sanken Electric Co Ltd 半導体装置
JP2003303702A (ja) * 2002-04-08 2003-10-24 Murata Mfg Co Ltd 温度検出素子およびこれを備える回路基板
CN1722489A (zh) * 2004-07-15 2006-01-18 韩国电子通信研究院 采用突变金属－绝缘体转变半导体材料的二端子半导体器件
US7173802B2 (en) * 2002-10-16 2007-02-06 Anden Co., Ltd. Temperature protection device for power devices
WO2009064098A2 (en) * 2007-11-12 2009-05-22 Electronics And Telecommunications Research Institute Method and circuit for controlling radiant heat of transistor using metal-insulator transition device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0702455A2 (en) * 1994-09-16 1996-03-20 Fuji Electric Co. Ltd. Overheat protection apparatus for self-turn-off device
JP2002222953A (ja) * 2001-01-24 2002-08-09 Sanken Electric Co Ltd 半導体装置
JP2003303702A (ja) * 2002-04-08 2003-10-24 Murata Mfg Co Ltd 温度検出素子およびこれを備える回路基板
US7173802B2 (en) * 2002-10-16 2007-02-06 Anden Co., Ltd. Temperature protection device for power devices
CN1722489A (zh) * 2004-07-15 2006-01-18 韩国电子通信研究院 采用突变金属－绝缘体转变半导体材料的二端子半导体器件
WO2009064098A2 (en) * 2007-11-12 2009-05-22 Electronics And Telecommunications Research Institute Method and circuit for controlling radiant heat of transistor using metal-insulator transition device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832219A (zh) * 2012-08-31 2012-12-19 电子科技大学 一种集成可调热敏电阻的自反馈线性恒流器
CN102832219B (zh) * 2012-08-31 2015-07-29 电子科技大学 一种集成可调热敏电阻的自反馈线性恒流器
CN104658463A (zh) * 2015-03-09 2015-05-27 合肥京东方光电科技有限公司 一种显示面板的设置方法和设置系统
CN105186474A (zh) * 2015-07-22 2015-12-23 濮阳市立圆汽车电器有限公司 一种保护电路
CN105720198A (zh) * 2016-03-08 2016-06-29 中国计量学院 一种温度控制开关的有机异质结光敏场效应晶体管及其制备方法
CN105720198B (zh) * 2016-03-08 2018-05-15 中国计量学院 一种温度控制开关的有机异质结光敏场效应晶体管及其制备方法
CN109506804A (zh) * 2018-12-29 2019-03-22 爱佩仪传感信息技术有限公司 一种用于监测温度的柔性热测绘装置

Also Published As

Publication number Publication date
JP2011228706A (ja) 2011-11-10
JP5345649B2 (ja) 2013-11-20
KR101439259B1 (ko) 2014-09-11
CN102290438B (zh) 2014-10-22
KR20110116970A (ko) 2011-10-26

Similar Documents

Publication Publication Date Title
CN102290438B (zh) 可变栅极场效应晶体管以及包含它的电气和电子设备
US8587224B1 (en) Variable gate field-effect transistor and electrical and electronic apparatus including the same
Uemura et al. Electronic functionalization of solid-to-liquid interfaces between organic semiconductors and ionic liquids: Realization of very high performance organic single-crystal transistors
KR20200126722A (ko) 2차원 반도체 물질을 포함하는 공명 터널링 소자 및 이를 이용한 물리적 특성의 검출방법
Harada et al. Dynamic characteristics of PdCoO2/β-Ga2O3 Schottky junctions
WO2018009901A1 (en) Amorphous metal hot electron transistor
TW201909423A (zh) 利用電阻溫度量測術的fet操作溫度測定
CN101689605A (zh) 三端金属-绝缘体转变开关、包括该转变开关的开关系统和控制该转变开关的金属-绝缘体转变的方法
US20110006830A1 (en) High current control circuit including metal-insulator transition device, and system including the high current control circuit
Vasseur Properties and applications of transistors
US20110146742A1 (en) Thermoelectric conversion element
Aseeri et al. Bipolar junction transistor as a switch
Nikoo et al. On-chip high-voltage sensors based on trap-assisted 2DEG channel control
JP2021125579A (ja) 熱流スイッチング素子
JP4863261B2 (ja) コンデンサ
Farzan et al. Depletion V-groove MOS (VMOS) power transistors
US20240032445A1 (en) Phase change material switch device and related methods
KR102109712B1 (ko) 그래핀 실리콘 접합 트랜지스터
US11594574B2 (en) Piezo-junction device
Bhatt et al. A study on design aspects of MIM diodes for high frequency applications
Kimata et al. Electrostatic charge carrier injection into the charge-ordered organic material α-(BEDT-TTF) 2I3
Koudelka Simulation and Characterization of a Graphene Field Effect Transistor Common Source Amplifier
Mizsei et al. Thermal-electronic devices and thermal-electronic logic circuits (TELC)
Trew 15.1 Semiconductor Material Properties
CN113826203A (zh) 新半导体电子原理技术与器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141022

Termination date: 20210419