KR20160092336A - 전력 모스 소자의 과열을 방지할 수 있는 온도 가변 저항 소자를 포함하는 전자 소자 - Google Patents

전력 모스 소자의 과열을 방지할 수 있는 온도 가변 저항 소자를 포함하는 전자 소자 Download PDF

Info

Publication number
KR20160092336A
KR20160092336A KR1020150012842A KR20150012842A KR20160092336A KR 20160092336 A KR20160092336 A KR 20160092336A KR 1020150012842 A KR1020150012842 A KR 1020150012842A KR 20150012842 A KR20150012842 A KR 20150012842A KR 20160092336 A KR20160092336 A KR 20160092336A
Authority
KR
South Korea
Prior art keywords
gate
power mosfet
temperature variable
electronic device
resistance element
Prior art date
Application number
KR1020150012842A
Other languages
English (en)
Other versions
KR101654848B1 (ko
Inventor
강진영
이상용
김영
Original Assignee
주식회사 화진
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 화진 filed Critical 주식회사 화진
Priority to KR1020150012842A priority Critical patent/KR101654848B1/ko
Publication of KR20160092336A publication Critical patent/KR20160092336A/ko
Application granted granted Critical
Publication of KR101654848B1 publication Critical patent/KR101654848B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C10/00—Adjustable resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명의 전자 소자는 전력 모스 소자; 상기 전력 모스 소자에 연결된 게이트 라인에 설치된 게이트 입력 저항 소자; 및 상기 게이트 입력 저항 소자와 상기 전력 모스 소자 사이의 상기 게이트 라인에 연결된 온도 가변 저항 소자를 포함하되, 상기 온도 가변 저항 소자는 상기 전력 모스 소자의 과열시 상기 전력 모스 소자의 게이트에 인가되는 전압을 상기 전력 모스 소자의 동작 전압보다 줄여 상기 전력 모스 소자의 동작을 차단한다.

Description

전력 모스 소자의 과열을 방지할 수 있는 온도 가변 저항 소자를 포함하는 전자 소자{electronic device including temperature variable resistance device for preventing over-heating of power metal oxide semiconductor(MOS) device}
본 발명의 기술적 사상은 전력 모스 소자를 포함하는 전자 소자에 관한 것으로서, 보다 상세하게는 전력 모스 소자의 과열을 방지할 수 있는 온도 가변 저항 소자를 포함하는 전자 소자에 관한 것이다.
전력 모스 소자는 대전력을 제어하는 소자로서, 전자 기기, 조명 기기, 및 산업기기 등에 널리 사용되며, 사용 용도에 따라 사양이 다르다. 전력 모스 소자는 보통 전류가 수 암페어 내지 수백 암페어를 제어하며, 그리고 항복 전압이 수십 볼트 내지 수천 볼트 정도가 될 수 있다. 이에 따라, 전력 모스 소자는 자체 발열이 많이 발생할 수 있어 이를 제어하는 것이 필요하다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 전력 모스 소자의 과열을 방지할 수 있는 온도 가변 저항 소자를 포함하는 전자 소자를 제공하는 데 있다.
상술한 과제를 해결하기 위하여 본 발명의 일 실시예에 의한 전자 소자는 전력 모스 소자; 상기 전력 모스 소자에 연결된 게이트 라인에 설치된 게이트 입력 저항 소자; 및 상기 게이트 입력 저항 소자와 상기 전력 모스 소자 사이의 상기 게이트 라인에 연결된 온도 가변 저항 소자를 포함하되, 상기 온도 가변 저항 소자는 상기 전력 모스 소자의 과열시 상기 전력 모스 소자의 게이트에 인가되는 전압을 상기 전력 모스 소자의 동작 전압보다 줄여 상기 전력 모스 소자의 동작을 차단한다.
본 발명의 일 실시예에 있어서, 상기 전력 모스 소자는 게이트-소오스 결속형 전력 모스 소자일 수 있다. 상기 전력 모스 소자는 트렌치 게이트형 전력 모스 소자일 수 있다.
본 발명의 일 실시예에 있어서, 상기 전력 모스 소자 및 온도 가변 저항 소자는 하나의 칩에 집적되어 있을 수 있다.
본 발명의 일 실시예에 있어서, 상기 온도 가변 저항 소자는 금속 절연체 전이 소자일 수 있다. 상기 금속 절연체 전이 소자는 임계 온도 초과 및 미만시에 각각 저저항값 및 고저항값을 가지며, 상기 게이트 입력 저항 소자는 상기 저저항값 및 고저항값 사이의 중간 저항값을 가질 수 있다.
본 발명의 일 실시예에 의한 전자 소자는 전력 모스 소자; 상기 전력 모스 소자의 게이트, 소오스 및 드레인에 각각 연결된 게이트 라인, 소오스 라인 및 드레인 라인; 상기 게이트 라인에 연결된 게이트 입력 저항 소자; 상기 게이트 입력 저항 소자와 상기 전력 모스 소자 사이의 상기 게이트 라인에 연결된 온도 가변 저항 소자; 및 상기 온도 가변 저항 소자 및 상기 소오스 라인과 연결된 접지부를 포함하되,
상기 전력 모스 소자의 과열시 상기 게이트 입력 저항 소자 및 상기 온도 가변 저항 소자의 저항값 비율에 따라 상기 전력 모스 소자의 게이트에 인가되는 전압을 상기 전력 모스 소자의 동작 전압보다 낮추어 상기 전력 모스 소자의 동작을 차단한다.
본 발명의 일 실시예에 있어서, 상기 전력 모스 소자는 게이트-소오스 결속형 전력 모스 소자이고, 상기 전력 모스 소자 및 온도 가변 저항 소자는 하나의 칩에 집적되어 있을 수 있다.
본 발명의 일 실시예에 있어서, 상기 온도 가변 저항 소자는 금속 절연체 전이 소자일 수 있다. 상기 금속 절연체 전이 소자는 온도에 따라 저항이 급격하게 변하는 금속 절연체 전이층을 포함할 수 있다.
본 발명의 전자 소자는 게이트 입력 저항 소자, 온도 가변 저항 소자 및 전력 모스 소자를 포함할 수 있다. 본 발명의 전자 소자는 온도 가변 저항 소자 및 전력 모스 소자를 기판에 하나의 칩으로 집적화하여 구성함으로써 구조를 간단히 할 수 있고, 제조 원가도 낮추고 부피도 줄일 수 있다.
본 발명의 전자 소자는 온도 가변 저항 소자를 금속 절연체 전이 소자로 구성하여 게이트 입력 저항 소자를 수십 KΩ 정도로 크게 하여 전력 모스 소자가 과열되어 임계 온도 이상을 상승할 경우 전력 모스 소자의 동작을 중지시킬 수 있다.
본 발명의 전자 소자는 게이트 라인에 접속되는 전력 모스 소자를 게이트-소오스 결속형 전력 모스 소자를 이용할 수 있다. 게이트-소오스 결속형 전력 모스 소자는 게이트 입력 저항이 높더라도 게이트와 드레인간의 결합율을 억제하여 전력 모스 소자의 오동작을 줄일 수 있다.
도 1은 본 발명의 일 실시예에 따른 전자 소자의 회로도이다.
도 2는 도 1과의 비교를 위한 비교예의 전자 소자의 회로도이다.
도 3은 본 발명의 일 실시예에 따른 전자 소자의 평면도이다.
도 4는 본 발명의 일 실시예에 따른 전자 소자를 구성하는 전력 모스 소자의 평면도이다.
도 5는 도 4의 전력 모스 소자의 I-I에 따른 전력 모스 소자의 단면도이다.
도 6은 도 5와 비교를 위한 비교예의 전력 모스 소자의 단면도이다.
도 7은 도 4의 전력 모스 소자의 II-II에 따른 전력 모스 소자의 단면도이다.
도 8은 도 7과 비교를 위한 비교예의 전력 모스 소자의 단면도이다.
도 9는 본 발명의 일 실시예에 따른 전자 소자를 구성하는 온도 가변 저항 소자의 단면도이다.
도 10은 도 9의 온도 가변 저항 소자의 온도에 따른 저항을 도시한 도면이다.
도 11a 내지 도 11d는 본 발명의 일 실시예에 따른 전자 소자를 구성하는 온도 가변 저항 소자의 제조 방법을 설명하기 위한 단면도들이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.
명세서 전체에 걸쳐서, 막, 영역 또는 웨이퍼(기판) 등과 같은 하나의 구성요소가 다른 구성요소 "상에", "연결되어", 또는 "커플링되어" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 다른 구성요소 "상에", "연결되어", 또는 "커플링되어" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에", "직접 연결되어", 또는 "직접 커플링되어" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다. 동일한 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제1, 제2등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제2부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
또한, "상의" 또는 "위의" 및 "하의" 또는 "아래의"와 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 예를 들어, 도면들에서 소자가 뒤집어 진다면(turned over), 다른 요소들의 상부의 면 상에 존재하는 것으로 묘사되는 요소들은 상기 다른 요소들의 하부의 면 상에 방향을 가지게 된다. 그러므로, 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "하의" 및 "상의" 방향 모두를 포함할 수 있다. 구성 요소가 다른 방향으로 향한다면(다른 방향에 대하여 90도 회전), 본 명세서에 사용되는 상대적인 설명들은 이에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.
도 1은 본 발명의 일 실시예에 따른 전자 소자의 회로도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 전자 소자(300)는 게이트 입력 저항 소자(RGI), 온도 가변 저항 소자(200) 및 전력 모스 소자(100)를 포함할 수 있다. 게이트 입력 저항 소자(RGI), 온도 가변 저항 소자(200) 및 전력 모스 소자(100)는 하나의 기판(101) 상에서 하나의 칩으로 집적화될 수 있다. 하나의 칩으로 집적화할 경우 구조를 간단히 할 수 있고, 제조 원가도 많이 낮출 수 있다. 전력 모스 소자(100)는 내부 다이오드를 포함할 수 있고, 게이트-소오스 결속형 전력 모스 소자, 예컨대 트렌치 게이트형 전력 모스 소자일 수 있다. 전력 모스 소자(100)에 대하여는 후에 자세하게 설명한다.
온도 가변 저항 소자(200)는 온도에 따라 저항이 급격하게 변하는 금속 절연체 전이(metal insulator transition, MIT) 소자일 수 있다. 금속 절연체 전이 소자는 금속 절연체 전이층, 예컨대 바나듐 산화층(VO2)을 포함할 수 있다. 온도 가변 저항 소자(200)를 금속 절연체 전이 소자로 구성할 경우, 온도 가변 저항 소자(200)는 특정 온도(임계 온도)에 따라 6k~6MΩ 정도의 가변 저항을 가질 수 있다. 온도 가변 저항 소자(200)는 특정 온도(임계 온도)에 따라 온/오프 저항비가 클 수 있다. 금속 절연체 전이 소자에 대하여는 후에 보다 자세하게 설명한다.
전력 모스 소자(100)의 드레인(D)은 드레인 라인(DL)을 통하여 구동 전압(Vd)이 인가될 수 있다. 구동 전압은 40V 내지 1200V일 수 있다. 드레인 라인(DL)에는 외부 입력 저항 소자(REL)가 설치될 수 있다. 전력 모스 소자(100)의 소오스(S)는 소오스 라인(SL)을 통하여 접지에 연결될 수 있다. 전력 모스 소자(100)의 게이트(G)는 게이트 라인(GL)을 통하여 게이트 전압(Vg)에 인가될 수 있다. 게이트 라인(GL)에는 게이트 입력 저항 소자(RGI)가 설치될 수 있다. 게이트 입력 저항 소자(RGI)는 수십 KΩ(키로오옴), 예컨대 60KΩ의 큰 저항값을 가질 수 있다.
게이트 입력 저항 소자(RGI)와 전력 모스 소자(100) 사이의 게이트 라인(GL)에는 온도 가변 저항 소자(200)가 연결될 수 있다. 게이트 입력 저항 소자(RGI)와 전력 모스 소자(100) 사이의 게이트 라인(GL)에 제1 접속점(E1)을 통해 온도 가변 저항 소자(200)가 연결될 수 있다. 온도 가변 저항 소자(200)는 제2 접속점(E2)을 통해 소오스 라인(SL)과 연결되어 접지될 수 있다.
이와 같이 구성되는 전자 소자(300)의 과열을 방지하는 방법 및 회로 동작 관계를 설명한다.
보다 구체적으로, 전력 모스 소자(100)의 게이트 전압(Vg)이 0V 내지 10V 사이에서 구동될 때 대기 상태에서 게이트 누설 전류가 수 1uA 이내일 수 있다. 게이트 누설 전류를 감안할 때, 온도 가변 저항 소자(200)는 오프(off) 상태에서 수 메가 오옴(MΩ), 예컨대 6MΩ이 요구된다. 전력 모스 소자(100)의 온도가 대략 65도 미만일 경우에 온도 가변 저항 소자(200)는 수 메가 오옴(MΩ), 예컨대 6MΩ일 수 있다. 그리고, 온도 가변 저항 소자(200)는 특정 온도(임계 온도), 예컨대 대략 65도 이상이면 저항이 약 1/1000로 급격히 떨어진다. 이에 따라, 온도 가변 저항 소자(200)는 온 상태, 즉 65도 초과에서는 6KΩ일 수 있다.
특정 온도 이상, 예컨대 65℃ 초과에서는 온도 가변 저항 소자(200)의 저항이 높은 상태, 예컨대 6MΩ에서 1/1000인 6KΩ으로 떨어진다. 이때, 전력 모스 소자(100)의 동작 전압(임계 전압, threshold voltage, Vt)이 3.5V 정도인 것은 감안하면, 전력 모스 소자(100)를 오프시키기 위해서는 게이트 입력 저항(RGI)은 6KΩ보다 10배인 수십 KΩ, 예컨대 60KΩ 정도로 커야 한다. 예컨대, 게이트 전압(Vg)이 10V이고 게이트 입력 저항 소자(RGI)의 저항이 60KΩ일 경우, 실제로 전력 모스 소자(100)에 가해지는 게이트 전압(Vg)은 1V 정도가 되어 전력 모스 소자(100)는 안전하게 오프될 수 있다. 전력 모스 소자(100)가 오프될 경우 전력 모스 소자(100)의 과열이 방지될 수 있다.
다시 말해, 온도 가변 저항 소자(200)를 구성하는 금속 절연체 전이 소자는 임계 온도 초과 및 미만시에 각각 저저항값 및 고저항값을 가지며, 게이트 입력 저항 소자(RGI)는 상기 저저항값 및 고저항값 사이의 중간 저항값을 가진다. 이에 따라, 게이트 입력 저항 소자(RGI)와 온도 가변 저항 소자(200)의 저항 비율을 조절함에 따라 전력 모스 소자(100)의 과열을 방지할 수 있다.
게이트 입력 저항(RGI)이 높으면 게이트가 드레인의 신호에 의하여 엄밀하게 고정되지 않고 부유화(floating)화 되어 전력 모스 소자가 오프(off) 상태에 있을 때에도 게이트(G)가 드레인(D)의 노이즈(일시 과도 전압 유입)에 따라 드레인(D) 에 결합(coupling)되어 비정상적인 온 상태(오동작 상태)가 발생할 수 있다.
게이트(G)와 드레인(D) 간의 결합율(coupling ratio)을 억제하기 위하여 바디(예컨대, 기판의 웰 영역과 소오스 영역)와 드레인(D, 드레인 영역)이 동시에 접하여 발생하는 커패시턴스 비율에 있어서 드레인(D, 드레인 영역)보다는 상대적으로 바디 쪽에 더 많이 접하는 것이 바람직하다. 또한, 바디 내의 웰 영역도 소오스(S, 소오스 영역)에 고정되어 접지(ground)되어야 하며 웰 영역의 내부 저항도 작아 전압이 부유화(floating) 되지 않아야 한다.
이런 이유로 전력 모스 소자(100)는 게이트-소오스 결속형 전력 모스 소자(100)를 이용하는 것이 바람직하다. 게이트-소오스 결속형 전력 모스 소자는 트렌치 게이트형 전력 모스 소자일 수 있다. 게이트-소오스 결속형 전력 모스 소자에 대하여는 후에 자세하게 설명한다.
도 2는 도 1과의 비교를 위한 비교예의 전자 소자의 회로도이다.
구체적으로, 도 2에서 도 1과 동일한 참조번호는 동일한 부재를 나타내며, 반복적인 설명은 생략하거나 간단히 기재한다. 비교예의 전자 소자(400)는 게이트 입력 저항 소자(RGICE), 가변 저항 소자(200), 바이폴라 트랜지스터(420), 추가 저항 소자(430) 및 전력 모스 소자(100CE)를 포함할 수 있다.
전력 모스 소자(100CE)의 게이트(G)는 게이트 라인(GL)을 통하여 게이트 전압(Vg)이 인가될 수 있다. 게이트 라인(GL)에는 게이트 입력 저항 소자(RGICE)가 설치될 수 있다. 게이트 입력 저항 소자(RGICE)는 도 1의 게이트 입력 저항 소자(RGI)보다 낮은 수십 Ω, 예컨대 80Ω의 저항값을 가질 수 있다.
만약에, 비교예의 전자 소자(400)에서 게이트 입력 저항(RGICE)이 높으면 게이트(G)가 드레인의 신호에 의하여 엄밀하게 고정되지 않고 부유화(floating)화 되어 전력 모스 소자(100CE)가 오프(off)상태에 있을 때에도 게이트(G)가 드레인의 노이즈(일시 과도전압 유입)에 따라 드레인(drain)에 결합(coupling)되어 온 상태로 되는 오동작 사태가 발생할 수 있다.
게이트 라인(GL)에는 제1 접속점(E1)을 통해 온도 가변 저항 소자(200)가 연결되어 있고, 제4 접속점(E4)을 통해 바이폴라 트랜지스터(420)와 연결되어 있다. 바이폴라 트랜지스터(420)의 베이스에는 베이스 전압이 인가될 수 있다. 온도 가변 저항 소자(200)는 제3 접속점(E3)을 통해 바이폴라 트랜지스터(420)의 베이스와 연결되어 있다. 제3 접속점(E3)에는 추가 저항 소자(430)가 연결되고, 추가 저항 소자(430)는 소오스 라인(SL)의 제2 접속점(E2)이 연결되어 있다. 소오스 라인(SL)의 제5 접속점(E5)은 바이폴라 트랜지스터(420)가 연결되어 있다.
비교예의 전자 소자(400)는 게이트 입력저항(RGICE)이 본 발명의 실시예보다 낮고, 온도 가변 저항 소자(MIT)와 온/오프(on/off) 저항비를 증폭하기 위한 별도의 바이폴라 트랜지스터(420)를 탑재해야 한다. 이에 따라, 비교예의 전자 소자(400)는 2개의 기판들(410, 440)에 각각 별도의 칩을 만들고, 이를 모듈화하여 패키징 해야 한다. 이와 같이 비교예의 전자 소자(400)는 구성 요소들이 매우 복잡하고 2개의 칩들로 패키징 해야 하는 때문에 제조 단가 및 부피가 증가할 수 있다.
도 3은 본 발명의 일 실시예에 따른 전자 소자의 평면도이다.
구체적으로, 본 발명의 일 실시예에 의한 전자 소자(300)는 중앙 부분에 전력 모스 소자(100)가 배치되어 있고, 전력 모스 소자(100)의 일측에 온도 가변 저항 소자(200)가 배치되어 있다. 온도 가변 저항 소자(200), 예컨대 금속 절연체 전이 소자의 패턴의 크기는 전류가 흐르는 방향, 즉 세로 방향으로의 길이가 2000um~3000um일 수 있고, 가로 방향으로의 폭이 200um~300um일 수 있다. 온도 가변 저항 소자(200)의 양단부에는 각각 콘택 패드들(232, 234)이 위치할 수 있다. 전력 모스 소자(100)는 모서리에 게이트 패드 (236)가 위치할 수 있다. 도 3에서, 전력 모스 소자(100)의 드레인 영역은 기판(101)의 바닥 전체일 수 있다.
본 발명의 일 실시예에 의한 전자 소자(300)는 앞서 설명한 바와 같이 온도 가변 저항 소자(200) 및 전력 모스 소자(100)를 기판(101)에 하나의 칩으로 집적화하여 구성할 수 있다. 하나의 칩으로 집적화할 경우 구조를 간단히 할 수 있고, 제조 원가도 낮추고 부피도 줄일 수 있다.
도 4는 본 발명의 일 실시예에 따른 전자 소자를 구성하는 전력 모스 소자의 평면도이다.
구체적으로, 전력 모스 소자(100)는 게이트-소오스 결속형 전력 모스 소자일 수 있다. 전력 모스 소자(100)는 트렌치 게이트형 전력 모스 소자일 수 있다. 도 4는 전력 모스 소자(100)의 게이트 레벨에서의 평면도이다. 전력 모스 소자(100)는 셀 어레이 영역(CA, cell array region)과 셀 어레이 영역(CA)의 트렌치 게이트(141)가 연장되는 게이트 연장 영역(GE, gate extension region)을 포함할 수 있다.
셀 어레이 영역(CA)에서 Y축 방향으로 스트라이프(stripe, 줄무늬) 형태로 연장되어 있고, X축 방향으로는 서로 떨어져 위치하는 트렌치 게이트(TG, 141)가 배열되어 있다. Y축 방향으로 트렌치 게이트(141)의 일측으로 게이트 절연층(135)이 배열되어 있다. 트렌치 게이트(141) 및 게이트 절연층(135)은 트렌치 게이트 패턴을 구성한다. Y축 방향으로 게이트 절연층(135)의 일측으로 소오스 영역(149, n+(S))이 배열되어 있다. 소오스 영역(149)은 제2 도전형, 예컨대 n+ 불순물 영역일 수 있다.
그리고, 셀 어레이 영역(CA)에서 Y축 방향으로 소오스 영역(149)의 일측에 셀 콘택 영역(165, 167, CT(p+))이 배열될 수 있다. 셀 콘택 영역(CT, 165, 167)은 후술하는 바와 같이 콘택 플러그(167) 및 콘택 불순물 영역(165)을 포함할 수 있다. 콘택 불순물 영역(165)은 제2 도전형과 반대인 제1 도전형, 예컨대 p+ 불순물 영역일 수 있다.
게이트 연장 영역(GE)은 Y축 방향으로 셀 어레이 영역(CA)의 일측에 배치될 수 있다. 게이트 연장 영역(GE)에서, 게이트 연장 영역(GE)의 트렌치 게이트(141-1)는 셀 어레이 영역(CA)이 연장될 수 있다. 게이트 연장 영역(GE)의 트렌치 게이트(141-1)는 X축 방향으로는 떨어져 위치하고, Y축 방향으로 연장되어 배치될 수 있다. 게이트 연장 영역(GE)에는 연장 콘택 영역(175)이 배치될 수 있다. 연장 콘택 영역(175)에 대해서는 후에 자세히 설명한다. 도 4에서, 참조번호 119는 웰 영역일 수 있다.
도 5는 도 4의 전력 모스 소자의 I-I에 따른 전력 모스 소자의 단면도이고, 도 6은 도 5와 비교를 위한 비교예의 전력 모스 소자의 단면도이다.
구체적으로, 도 5는 도 4의 I-I에 따른 셀 어레이 영역(CA)의 요부 단면도이고, 도 6은 도 5와 비교를 위한 비교예의 단면도이다.
구체적으로, 전력 모스 소자(100)는 기판(101), 예컨대 제2 도전형인 n+ 기판을 이용하여 구현될 수 있다. 기판(101)은 실리콘 기판(실리콘 웨이퍼)일 수 있다. 기판(101)을 제1 도전형, 즉 p+ 기판으로 구성할 경우, 에피층, 웰 영역, 소오스 영역, 드레인 영역의 도전형은 하기 설명된 것과 반대의 도전형일 수 있다.
전력 모스 소자(100)는 기판(101), 예컨대 제2 도전형인 n+ 기판 상에 에피층(103), 예컨대 n-에피층이 형성될 수 있다. 제2 도전형으로 구성된 기판(101)은 드레인 영역으로 이용될 수 있다. 기판(101)의 하부에는 배면 금속층(171)이 형성될 수 있다.
에피층(103)의 일부 영역에는 웰 영역(119), 예컨대 p-웰 영역이 형성될 수 있다. 웰 영역(119)에는 표면(119s)보다 낮게 서로 떨어져 위치하는 복수개의 게이트 트렌치들(133)이 형성될 수 있다. 게이트 트렌치들(133)의 내벽에는 게이트 절연층(135)이 형성될 수 있다. 게이트 트렌치(133) 내의 게이트 절연층(135) 상에는 게이트 트렌치(133)를 매립하도록 트렌치 게이트(141)가 형성될 수 있다. 트렌치 게이트(141) 및 게이트 절연층(135)은 트렌치 게이트 패턴(135, 141)을 구성한다.
트렌치 게이트 패턴(142)의 양측벽의 상부 부분에는 복수개의 소오스 영역들(149)이 형성될 수 있다. 소오스 영역(149)은 웰 영역(119)에 불순물을 주입하여 형성한 n+ 불순물 영역일 수 있다. 웰 영역(119)의 소오스 영역(149), 게이트 절연층(135) 및 트렌치 게이트(141)의 상부에는 헤드 절연층(158)이 형성될 수 있다. 헤드 절연층(158)은 필드 절연층 패턴(156a) 및 분리 절연층 패턴(155a)으로 구성될 수 있다. 헤드 절연층(158)은 콘택 플러그(167)를 형성하는데 이용될 수 있다. 헤드 절연층(158)은 산화층으로 형성될 수 있다.
트렌치 게이트(141)의 양측벽의 상부 부분에 형성된 소오스 영역들(149) 사이에는 소오스 영역(149)보다 높게 복수개의 셀 콘택 영역들(165, 167)이 형성될 수 있다. 헤드 절연층(158)은 셀 콘택 영역들(165, 167) 사이에 형성되어 있다.
셀 콘택 영역(165, 167)은 헤드 절연층(158)의 양측벽에 셀프 얼라인되어 형성된 셀프 얼라인 트렌치 콘택 영역일 수 있다. 셀 콘택 영역(165, 167)은 콘택 플러그(167) 및 콘택 플러그(167)의 하부에 형성된 콘택 불순물 영역(165)을 포함할 수 있다.
셀 콘택 영역(165, 167)은 상기 헤드 절연층의 양측벽에 셀프얼라인되어 형성된 콘택 트렌치(161)의 바닥에 형성된 콘택 불순물 영역(165) 및 상기 콘택 트렌치(161)에 매립된 콘택 플러그(167)를 포함할 수 있다. 콘택 플러그(167)는 소오스 영역(149)보다 높게 형성될 수 있다. 콘택 플러그(167)는 텅스텐 플러그로 구성될 수 있다. 콘택 불순물 영역(165)은 웰 영역(119)의 하부 표면 및 에피층(103) 상에 형성될 수 있다. 콘택 불순물 영역(165)은 p+ 불순물 영역일 수 있다.
헤드 절연층(158)은 콘택 플러그들(167) 사이를 절연하도록 형성될 수 있다. 헤드 절연층(158) 및 콘택 플러그들(167) 상에는 배선층(169)이 형성될 수 있다. 배선층(169)은 알루미늄층으로 형성될 수 있다. 전력 모스 소자(100)는 도 5의 화살표로 표시한 바와 같이 소오스 영역(149)에서 n+ 불순물 영역을 갖는 기판(101) 측으로 수직 방향으로 캐리어가 이동될 수 있다.
이와 같은 전력 모스 소자(100)는 드레인 영역을 구성하는 기판(101) 상에 형성된 에피층(103)과, 상기 에피층(103)에 형성된 웰 영역(119)과, 상기 웰 영역(119)의 표면보다 낮으면서 서로 떨어져 위치하는 복수개의 게이트 트렌치들(133)에 형성된 트렌치 게이트 패턴들(135, 141)과, 상기 트렌치 게이트 패턴들(135, 141)의 양측벽의 상부 부분에 형성된 소오스 영역들(149)과, 상기 소오스 영역들(149) 및 트렌치 게이트 패턴들(135, 141)의 상부에 형성된 헤드 절연층(158)과, 상기 소오스 영역들(149) 사이의 상기 웰 영역(119)에 배치되고 상기 헤드 절연층(158)의 양측벽에 셀프 얼라인되어 형성된 복수개의 셀 콘택 영역들(165, 167)과, 상기 셀 콘택 영역들(165, 167)과 전기적으로 연결된 배선층(169)을 포함할 수 있다.
여기서, 도 5의 본 발명에 의한 셀 어레이 영역(CA)의 일부 확대도와 도 6의 비교예를 비교하여 본 발명의 구조를 설명한다.
구체적으로, 도 5에 도시한 본 발명의 전력 모스 소자(100)의 트렌치 게이트(141)는 앞서 설명한 바와 같이 웰 영역(119)의 표면(119s)보다 높이가 낮은 리세스 트렌치 게이트이고, 셀 콘택 영역(165, 167)은 헤드 절연층(158)의 양측벽에 셀프 얼라인되어 형성된 셀프 얼라인 트렌치 콘택 영역이다. 셀 콘택 영역(165, 167)은 웰 영역(119)의 바닥 부근까지 형성된 콘택 트렌치(161) 및 콘택 트렌치(161)에 매립된 콘택 플러그(167)를 포함한다. 트렌치 게이트(141)의 일측벽에서 셀 콘택 영역(165, 167)의 콘택 플러그(167)까지의 수평 거리는 d3일 수 있다.
이에 반하여, 도 6에 도시한 비교예의 전력 모스 소자(100CE)는 웰 영역(119)의 표면에서 바닥까지 게이트 트렌치(133a)가 형성되어 있고, 웰 영역(119)의 표면(119s)과 높이가 동일한 트렌치 게이트(141a)를 포함한다. 그리고, 셀 콘택 영역(165a)은 헤드 절연층(158a)을 마스크로 형성한 표면 콘택 영역이다. 셀 콘택 영역(165a)은 소오스 영역(149)의 일측의 웰 영역(119) 상부 표면 부근에 형성된 표면 콘택 영역일 수 있다. 트렌치 게이트(141a)의 일측벽에서 셀 콘택 영역(165a)의 일측벽까지의 수평 거리는 d4일 수 있다. d4는 앞서 d3보다 클 수 있다.
이와 같은 본 발명의 전력 모스 소자(100)는 셀 콘택 영역(165, 167)을 셀프 얼라인 트렌치 콘택 영역으로 구비함으로써 셀 어레이 영역을 고밀도화할 수 있고 도통 저항을 최소화할 수 있고, 내부 발열도 억제할 수 있다.
본 발명의 전력 모스 소자(100)는 셀 콘택 영역(165, 167)을 구성하는 콘택 플러그(167)가 웰 영역(119) 바닥까지 확장되어 형성되므로 콘택 면적을 증가시킬 수 있다. 이에 따라, 본 발명의 전력 모스 소자(100)는 웰 전압의 플로팅을 방지하고, 소오스 영역(149)으로 주입되는 잉여 정공을 흡입하여 기생 바이폴라 동작을 방지할 수 있고, 드레인 영역, 즉 기판(101)으로 유입되는 과도 전압의 교란에 대한 내성을 증가시킬 수 있다.
그리고, 본 발명의 전력 모스 소자(100)는 셀 콘택 영역(165, 167)을 구성하는 콘택 플러그(167), 예컨대 텅스텐 플러그가 웰 영역(119) 바닥까지 확장되어 있으므로 방열 효율을 개선할 수 있다.
본 발명의 전력 모스 소자(100)는 게이트-소오스 결속형 전력 모스 소자일 수 있다. 즉, 게이트-소오스 결속형 전력 모스 소자(100)는 바디(즉, 웰 영역과 소오스 영역)의 콘택 영역, 즉 셀 콘택 영역(165, 167)을 자기정렬(self align)로 형성하므로 콘택 밀도가 높아 소오스 영역(149)과 웰 영역(119)이 모두 접지로 강하게 결속될 수 있고 웰 영역(119)의 내부저항도 작아 플로팅 되지 않을 수 있다.
그리고, 게이트-소오스 결속형 전력 모스 소자(100)는 바디(즉 웰 영역과 소오스 영역)의 콘택 영역, 즉 셀 콘택 영역(165, 167)이 수직 트렌치 구조를 하고 있으므로, 셀 콘택 영역(165, 167)과 트렌치 게이트(141)가 넓은 면적으로 서로 가까이 접하고 있으므로 트렌치 게이트(141)는 드레인 영역(즉, 기판101) 보다는 바디(소오스 영역 또는 웰 영역)에 강하게 결합(coupling)되어 있다. 그 결과, 게이트-소오스 결속형 전력 모스 소자(100)는 게이트 입력 저항(도 1의 RGI)이 크더라도 드레인 영역(즉, 기판 101)의 노이즈에 의하여 결합되지 않아 비정상적으로 턴온(turn-on)되지 않는다.
도 7은 도 4의 전력 모스 소자의 II-II에 따른 전력 모스 소자의 단면도이고, 도 8은 도 7과 비교를 위한 비교예의 전력 모스 소자의 단면도이다.
구체적으로, 도 7은 도 4의 II-II에 따른 게이트 연장 영역(GE)의 요부 단면도이고, 도 8은 도 7와 비교를 위한 비교예의 단면도이다.
도 7에 도시한 본 발명의 전력 모스 소자(100)의 연장 트렌치 게이트(141-1)는 셀 영역의 트렌치 게이트(141)에서 연장되어 있고, 게이트 트렌치(133)보다 넓은 연장 트렌치(134)에 형성될 수 있다. 트렌치 게이트(141-1) 및 게이트 절연층(135)으로 구성된 연장 트렌치 게이트 패턴(142-1)은 웰 영역(119)보다 낮은 연장 트렌치(134)에 형성되어 있다. 연장 트렌치 게이트 패턴(142-1) 상에는 콘택홀(157)을 갖는 필드 절연층 패턴(156a)이 형성되어 있다. 콘택홀(157)에는 배선층(169)이 매립되어 콘택홀(157)에 연장 콘택 영역(175)이 형성될 수 있다.
이에 반하여, 도 8에 도시한 비교예의 전력 모스 소자(100CE)의 연장 트렌치 게이트(141a)는 셀 영역의 트렌치 게이트(141)보다 높이가 높은 웰 영역(119)의 상부로 연장하여 형성되어 있다. 트렌치 게이트(141a) 및 게이트 절연층(135a)로 구성된 연장 트렌치 게이트 패턴들(142a) 상에는 콘택홀(157a)을 갖는 필드 절연층 패턴(156b)이 형성되어 있다. 즉, 웰 영역(119) 상부에 형성된 게이트 연장 영역의 트렌치 게이트(141a) 상에는 콘택홀(157a)을 갖는 필드 절연층 패턴(156b)이 형성되어 있다. 콘택홀(157a)에는 배선층(169)이 매립되어 콘택홀(157a)에 연장 콘택 영역(175a)이 형성될 수 있다.
연장 콘택 영역(175a)은 트렌치 게이트 패턴(142a)보다 높은 부분에 형성되기 때문에, 참조번호 173으로 표시한 바와 같이 높이차가 있는 부분의 게이트 절연층(135a)은 열화 현상이 발생할 수 있다.
이와 같이 본 발명의 전력 모스 소자(100)의 게이트 연장 영역은 웰 영역(119) 상부에 넓은 연장 트렌치(134) 및 넓은 연장 트렌치(134)에 매립된 연장 트렌치 게이트 패턴(142)이 형성되지 않기 때문에 게이트 절연층(135)의 열화 현상을 방지할 수 있다.
도 9는 본 발명의 일 실시예에 따른 전자 소자를 구성하는 온도 가변 저항 소자의 단면도이다.
구체적으로, 온도 가변 저항 소자(200)는 기판(101) 상의 배선층(169) 상에 형성된 금속 절연 전이층(210)을 포함할 수 있다. 금속 절연 전이층(210) 상에는 절연층(230)이 형성될 수 있다. 온도 가변 저항 소자(200)는 전압, 온도, 전자기파 등 다양한 물리적 특성 변화에 따라 전기적 특성이 급격하게 변한다. 예컨대, 임계 온도 미만에서 온도 가변 저항 소자(200)는 절연체의 특성을 나타내며, 임계 온도 이상에서 불연속 금속 절연 전이가 발생하여 금속성 물질의 특성을 갖게 된다.
도 10은 도 9의 온도 가변 저항 소자의 온도에 따른 저항을 도시한 도면이다.
구체적으로, 도 10은 바나듐 산화층(VO2)을 금속 절연 전이층으로 제조된 온도 가변 저항 소자의 온도에 대한 저항 특성을 보여주는 그래프로서, 온도 가변 저항 소자로는 일정한 소정 전압이 인가되어 있다.
온도 가변 저항 소자는 340K 미만에서는 105Ω 이상의 저항값을 가져 절연체로서 특성을 나타내다가 340K 이상에서 급격한 불연속 전이를 하여 수십 Ω 정도의 저항값을 갖는 금속으로서의 특성을 나타낸다. 본 그래프를 참조하여 볼 때, 실험에 사용된 온도 가변 저항 소자는 340K에서 불연속 금속 절연 전이가 일어나므로, 임계 온도를 340K 정도로 볼 수 있다.
도면으로 도시하지는 않았지만, 온도 가변 저항 소자의 전압-전류 곡선의 그래프의 경우에는 임계 온도에서 전류가 불연속 점프를 통해 급격하게 증가하고, 전압은 감소하는 것을 볼 수 있다. 한편, 본 발명에 이용된 온도 가변 저항 소자는 바나듐 산화층으로 형성된 금속 절연 전이층을 이용하여 제작되었지만, 바나듐 산화층에 한정되지 않고, 여러 물리적 특성들에 의해 불연속 점프 특성을 가질 수 있는 신소재 또는 재료를 이용하여 금속 절연 전이막을 제작할 수 있음은 물론이다. 또한, 금속 절연 전이층은 세라믹 박막 또는 단결정 박막 등의 형태로 제작할 수도 있다.
도 11a 내지 도 11d는 본 발명의 일 실시예에 따른 전자 소자를 구성하는 온도 가변 저항 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 11a를 참조하면, 기판(101) 상부에 전력 모스 소자의 배선층(169)을 형성한 후, 배선층 상에 제1 절연층(182)을 형성한다. 제1 절연층(182)은 실리콘 산화층이나 실리콘 질화층으로 형성한다. 제1 절연층(182)의 두께는 0.5um 내지 1um로 형성할 수 있다.
도 11b를 참조하면, 제1 절연층(182)을 패터닝하여 제1 절연층 패턴(184)을 형성한다. 제1 절연층 패턴(184)을 형성할 때 배선층(169)의 일부 영역을 노출하는 비아홀(186a, 186b)을 형성한다. 하나의 비아홀(186a)은 게이트에 연결하고, 다른 하나의 비아홀(186b)은 접지(ground), 예컨대 소오스나 웰에 연결할 부분일 수 있다.
도 11c를 참조하면, 비아홀들(186a, 186b)이 형성된 제1 절연층 패턴(184) 상에 금속 절연 전이 물질층을 형성한 후 패터닝하여 금속 절연 전이층(210)을 형성한다. 금속 절연 전이층(210)은 제1 절연층 패턴(184) 및 비아홀들(186a, 186b) 상부에 형성될 수 있다. 금속 절연 전이층(210)은 금속 절연 전이 물질, 예컨대 바나듐 산화층(VO2)을 스퍼터링 방법으로 수 um, 예컨대 0.1 내지 0.2 um 정도 도포하고 패터닝하여 형성할 수 있다.
도 11d를 참조하면, 금속 절연 전이층 상에 제2 절연층(220)을 형성한다. 제2 절연층(220)은 실리콘 산화막이나 실리콘 질화막을 0.7um 내지 1um 증착하여 형성한다. 이어서, 제2 절연층(220)을 패터닝하여 제2 절연층 패턴(230)을 형성한다. 제2 절연층 패턴(230) 형성시에 외부 콘택 패드들(232, 234), 즉 게이트 콘택 패드(232)와 바디 콘택 패드(234)를 오픈한다. 이에 같은 공정을 통하여 기판 상에 전력 모스 소자와 온도 가변 저항 소자를 하나의 칩으로 제조할 수 있다.
지금까지의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시예는 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
300: 전자 소자, 100, 100CE: 전력 모스 소자, 200: 온도 가변 저항 소자, 101: 기판, 420: 바이폴라 트랜지스터, 430: 추가 저항 소자,

Claims (10)

  1. 전력 모스 소자;
    상기 전력 모스 소자에 연결된 게이트 라인에 설치된 게이트 입력 저항 소자; 및
    상기 게이트 입력 저항 소자와 상기 전력 모스 소자 사이의 상기 게이트 라인에 연결된 온도 가변 저항 소자를 포함하되,
    상기 온도 가변 저항 소자는 상기 전력 모스 소자의 과열시 상기 전력 모스 소자의 게이트에 인가되는 전압을 상기 전력 모스 소자의 동작 전압보다 줄여 상기 전력 모스 소자의 동작을 차단하는 것을 특징으로 하는 전자 소자.
  2. 제1항에 있어서, 상기 전력 모스 소자는 게이트-소오스 결속형 전력 모스 소자인 것을 특징으로 하는 전자 소자.
  3. 제1항에 있어서, 상기 전력 모스 소자는 트렌치 게이트형 전력 모스 소자인 것을 특징으로 하는 전자 소자.
  4. 제1항에 있어서, 상기 전력 모스 소자 및 가변 저항 소자는 하나의 칩에 집적되어 있는 것을 특징으로 하는 전자 소자.
  5. 제1항에 있어서, 상기 온도 가변 저항 소자는 금속 절연체 전이 소자인 것을 특징으로 하는 전자 소자.
  6. 제5항에 있어서, 상기 금속 절연체 전이 소자는 임계 온도 초과 및 미만시에 각각 저저항값 및 고저항값을 가지며, 상기 게이트 입력 저항 소자는 상기 저저항값 및 고저항값 사이의 중간 저항값을 가지는 것을 특징으로 하는 전자 소자.
  7. 전력 모스 소자;
    상기 전력 모스 소자의 게이트, 소오스 및 드레인에 각각 연결된 게이트 라인, 소오스 라인 및 드레인 라인;
    상기 게이트 라인에 연결된 게이트 입력 저항 소자;
    상기 게이트 입력 저항 소자와 상기 전력 모스 소자 사이의 상기 게이트 라인에 연결된 온도 가변 저항 소자; 및
    상기 온도 가변 저항 소자 및 상기 소오스 라인과 연결된 접지부를 포함하되,
    상기 전력 모스 소자의 과열시 상기 게이트 입력 저항 소자 및 상기 온도 가변 저항 소자의 저항값 비율에 따라 상기 전력 모스 소자의 게이트에 인가되는 전압을 상기 전력 모스 소자의 동작 전압보다 낮추어 상기 전력 모스 소자의 동작을 차단하는 것을 특징으로 하는 전자 소자.
  8. 제7항에 있어서, 상기 전력 모스 소자는 게이트-소오스 결속형 전력 모스 소자이고, 상기 전력 모스 소자 및 온도 가변 저항 소자는 하나의 칩에 집적되어 있는 것을 특징으로 하는 전자 소자.
  9. 제7항에 있어서, 상기 온도 가변 저항 소자는 금속 절연체 전이 소자인 것을 특징으로 하는 전자 소자.
  10. 제9항에 있어서, 상기 금속 절연체 전이 소자는 온도에 따라 저항이 급격하게 변하는 금속 절연체 전이층을 포함하는 것을 특징으로 하는 전자 소자.
KR1020150012842A 2015-01-27 2015-01-27 전력 모스 소자의 과열을 방지할 수 있는 온도 가변 저항 소자를 포함하는 전자 소자 KR101654848B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150012842A KR101654848B1 (ko) 2015-01-27 2015-01-27 전력 모스 소자의 과열을 방지할 수 있는 온도 가변 저항 소자를 포함하는 전자 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150012842A KR101654848B1 (ko) 2015-01-27 2015-01-27 전력 모스 소자의 과열을 방지할 수 있는 온도 가변 저항 소자를 포함하는 전자 소자

Publications (2)

Publication Number Publication Date
KR20160092336A true KR20160092336A (ko) 2016-08-04
KR101654848B1 KR101654848B1 (ko) 2016-09-22

Family

ID=56709404

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150012842A KR101654848B1 (ko) 2015-01-27 2015-01-27 전력 모스 소자의 과열을 방지할 수 있는 온도 가변 저항 소자를 포함하는 전자 소자

Country Status (1)

Country Link
KR (1) KR101654848B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3716325A1 (en) * 2019-03-25 2020-09-30 Delta Electronics (Shanghai) Co., Ltd. Semiconductor chip
KR20220083262A (ko) * 2020-12-11 2022-06-20 현대모비스 주식회사 전력 반도체 칩 및 전력 반도체 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222953A (ja) * 2001-01-24 2002-08-09 Sanken Electric Co Ltd 半導体装置
KR20080096528A (ko) * 2006-01-25 2008-10-30 페어차일드 세미컨덕터 코포레이션 자기 정렬된 트랜치 모스펫 구조물 및 그 제조 방법
KR20090049010A (ko) * 2007-11-12 2009-05-15 한국전자통신연구원 금속-절연체 전이(ｍｉｔ) 소자를 이용한 트랜지스터발열제어 회로 및 그 발열제어 방법
KR101446994B1 (ko) * 2013-12-09 2014-10-07 주식회사 모브릭 Mit 기술을 적용한 자동 고온 및 고전류 차단 방법 및 이러한 방법을 사용하는 스위치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222953A (ja) * 2001-01-24 2002-08-09 Sanken Electric Co Ltd 半導体装置
KR20080096528A (ko) * 2006-01-25 2008-10-30 페어차일드 세미컨덕터 코포레이션 자기 정렬된 트랜치 모스펫 구조물 및 그 제조 방법
KR20090049010A (ko) * 2007-11-12 2009-05-15 한국전자통신연구원 금속-절연체 전이(ｍｉｔ) 소자를 이용한 트랜지스터발열제어 회로 및 그 발열제어 방법
KR101446994B1 (ko) * 2013-12-09 2014-10-07 주식회사 모브릭 Mit 기술을 적용한 자동 고온 및 고전류 차단 방법 및 이러한 방법을 사용하는 스위치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3716325A1 (en) * 2019-03-25 2020-09-30 Delta Electronics (Shanghai) Co., Ltd. Semiconductor chip
US11404387B2 (en) * 2019-03-25 2022-08-02 Delta Electronics (Shanghai) Co., Ltd Semiconductor chip
KR20220083262A (ko) * 2020-12-11 2022-06-20 현대모비스 주식회사 전력 반도체 칩 및 전력 반도체 시스템

Also Published As

Publication number Publication date
KR101654848B1 (ko) 2016-09-22

Similar Documents

Publication Publication Date Title
US9634130B2 (en) Semiconductor device
KR101164082B1 (ko) 버티컬 과도전압억제기(ｔｖｓ)와 ｅｍｉ필터의 회로 설계와 제조방법
KR102016986B1 (ko) 엘디모스 트랜지스터 기반의 다이오드 및 이를 포함하는 정전기 방전 보호 회로
JP5172330B2 (ja) 半導体デバイスおよびその製造方法
US20140319599A1 (en) Semiconductor device
US7973359B2 (en) Semiconductor device with a charge carrier compensation structure and process
US10074723B1 (en) Field plate trench FET and a semiconductor component
CN101083279A (zh) 半导体装置
US20110062554A1 (en) High voltage floating well in a silicon die
US10811531B2 (en) Transistor device with gate resistor
US10163890B2 (en) Semiconductor device
US20150115358A1 (en) Semiconductor Device
US8324686B2 (en) Semiconductor device and method for manufacturing
US10931276B1 (en) Combined IGBT and superjunction MOSFET device with tuned switching speed
US7423325B2 (en) Lateral field-effect-controllable semiconductor component for RF applications
US7619280B2 (en) Current sense trench type MOSFET with improved accuracy and ESD withstand capability
KR101654848B1 (ko) 전력 모스 소자의 과열을 방지할 수 있는 온도 가변 저항 소자를 포함하는 전자 소자
US9601486B2 (en) ESD snapback based clamp for finFET
US7939885B2 (en) Semiconductor device and method of manufacturing a semiconductor device
CN109346508B (zh) 具有电流路径方向控制功能的半导体结构
WO2007006502A1 (en) Power device having monolithic cascode structure and integrated zener diode
CN107359193B (zh) 一种ldmos器件
US20230418319A1 (en) Semiconductor transistors having minimum gate-to-source voltage clamp circuits
KR20160128794A (ko) 전력 모스 소자의 과열을 방지할 수 있는 과열 방지 회로 요소를 포함하는 전자 소자
TWI436437B (zh) 將半導體元件的供電壓作被動式穩定化的裝置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right