KR20090049010A

KR20090049010A - 금속-절연체 전이(ｍｉｔ) 소자를 이용한 트랜지스터발열제어 회로 및 그 발열제어 방법

Info

Publication number: KR20090049010A
Application number: KR1020080052257A
Authority: KR
Inventors: 김현탁; 이용욱; 김봉준; 윤선진
Original assignee: 한국전자통신연구원
Priority date: 2007-11-12
Filing date: 2008-06-03
Publication date: 2009-05-15
Also published as: EP2220546B1; KR20090049008A; US20110018607A1; WO2009064098A3; KR100964186B1; EP2220546A4; CN101910964B; US8563903B2; WO2009064098A2; CN101910964A; EP2220546A2; JP5513399B2; JP2011503895A

Abstract

본 발명은 퓨즈의 기능을 대체할 수 있고 또한 반영구적으로 사용할 수 있는 MIT 소자를 이용하여, 전력용 트랜지스터의 발열을 방지함으로써 전력용 트랜지스터를 보호할 수 있는 트랜지스터 발열제어 회로 및 그 발열제어 방법을 제공한다. 그 발열제어 회로는 소정 임계 온도에서 급격한 금속-절연체 전이(Metal-Insulator Transition: MIT)가 발생하는 MIT 소자; 및 구동 소자에 연결되어 상기 구동 소자로의 전력 공급을 제어하는 전력용 트랜지스터(power transistor);를 포함하고, 상기 MIT 소자가 상기 트랜지스터의 표면 혹은 발열 부분에 부착되고, 회로적으로는 상기 트랜지스터의 베이스 또는 게이트 단자에 연결되어, 상기 트랜지스터가 상기 임계온도 이상 상승 시, 상기 MIT 소자가 상기 트랜지스터의 전류를 줄이거나 차단함으로써, 상기 트랜지스터의 발열을 방지한다.

금속-절연체 전이, MIT 소자, 트랜지스터 발열 제어

Description

금속-절연체 전이(ＭＩＴ) 소자를 이용한 트랜지스터 발열제어 회로 및 그 발열제어 방법{Circuit and method for controlling radiant heat of transistor using metal-insulator transition(MIT) device}

본 발명은 MIT 소자에 관한 것으로, 특히 MIT 소자를 이용하여 전류제어소자인 전력용 트랜지스터의 발열을 방지하는 트랜지스터 발열제어 회로 및 그 발열제어 방법에 관한 것이다.

컴퓨터를 포함하여 산업용 기기 등에 전력제어를 위한 파워 트랜지스터가 일반적으로 사용되고 있다. 이 파워 트랜지스터는 전력을 공급하므로 열이 많이 나며, 현재 이 파워 트랜지스터를 보호하기 위해 트랜지스터의 베이스나 게이트로 퓨즈(fuse)를 연결하여 사용하고 있다.

이러한 퓨즈는 온도가 어떤 위험한 온도까지 상승하면 저절로 끊어져서 그 트랜지스터를 턴-오프(Turn-Off) 시킴으로써, 트랜지스터를 식혀서 안전하게 한다. 그런데 고가의 장비에 저가의 퓨즈를 사용하여 퓨즈의 끊임 유무를 통해 시스템을 보호할 수 있는 장점이 있지만, 퓨즈가 끊긴 후에는 그 퓨즈를 교체해야 하는 문제가 있다.

이와 같이 퓨즈를 교체하는 경우, 퓨즈 자체의 값은 저렴하다고 할지라도, 그 교체에 따른 시간 및 비용이 소비되고, 또한 교체에 따른 장비의 불사용으로 인해 막대한 경제적 손해를 초래한다. 그에 따라, 퓨즈의 기능을 대체하면서도 교체 없이 계속적으로 사용할 수 있는 소자에 대한 연구 및 그 소자를 이용한 트랜지스터의 발열제어 회로 및 방법 등이 연구되고 있다.

현재, 이차전지를 충전할 때, 적어도 500 mA의 전류가 흐를 수 있는 전력용 트랜지스터가 필요한데, 이때 전력용 트랜지스터(TIP 29C, 최대전류 2A)의 온도는 100℃ 이상, 예컨대 140℃까지 올라간다. 그에 따라, 온도 퓨즈를 이용하여 전력 시스템을 보호하며, 또한 발생한 발열을 식히기 위하여 알루미늄 방열판을 사용하고 있다.

전력 트랜지스터는 방열을 위해 알루미늄 방열판을 사용하는 것과 관련해서, 방열판이 트랜지스터보다 크기가 커서 전력 시스템 내에서 넓은 공간을 차지하고 있고, 그에 따라 전력 시스템의 소형화에 큰 걸림돌이 되고 있다. 한편 트랜지스터의 발열은 전기에너지가 열에너지로 변환되어 낭비되고 있는 부분이므로 에너지 효율 면에서 꼭 극복되어야 할 문제이기도 하다.

본 발명이 해결하고자 하는 과제는 퓨즈의 기능을 대체할 수 있고 또한 반영구적으로 사용할 수 있는 MIT 소자를 이용하여, 전력용 트랜지스터의 발열을 방지함으로써 전력용 트랜지스터를 보호할 수 있는 트랜지스터 발열제어 회로 및 그 발열제어 방법을 제공하는 데에 있다.

상기 과제를 달성하기 위하여, 본 발명은 소정 임계 온도에서 급격한 금속-절연체 전이(Metal-Insulator Transition: MIT)가 발생하는 MIT 소자; 및 구동 소자에 연결되어 상기 구동 소자로의 전력 공급을 제어하는 전력용 트랜지스터(power transistor);를 포함하고, 상기 MIT 소자가 상기 트랜지스터의 표면 혹은 발열 부분에 부착되고, 회로적으로는 상기 트랜지스터의 베이스 단자나 게이트 단자 또는 주변회로에 연결되어, 상기 트랜지스터가 상기 임계온도 이상 상승 시, 상기 MIT 소자가 상기 트랜지스터의 전류를 줄이거나 차단함으로써, 상기 트랜지스터의 발열을 방지하는 MIT 소자를 이용한 트랜지스터 발열제어 회로를 제공한다.

본 발명에 있어서, 상기 트랜지스터는 NPN형 또는 PNP형 정션(junction) 트랜지스터일 수 있다. 또한, 상기 트랜지스터는 MOS 트랜지스터일 수도 있다. 그리고 상기 트랜지스터는 포토 릴레이와 같이 빛을 이용하는 포토 다이오드나 포토 트랜지스터를 포함한다. 또한, 상기 트랜지스터는 전력용 트랜지스터인 IGBT, SCR, 트라이악(Triac)을 포함할 수도 있다.

본 발명에 있어서, 상기 MIT 소자는 상기 임계 온도에서 급격한 MIT를 일으키는 MIT 박막; 상기 급격한 MIT 박막에 컨택하는 적어도 2 개의 전극 박막;을 포함할 수 있다. 그러한 상기 MIT 소자는 상기 MIT 박막을 사이에 두고 상기 전극 박막 두 개가 상하로 적층된 적층형이거나, 또는 상기 MIT 박막 양 끝단으로 상기 전극 박막 두 개가 배치된 평면형일 수 있다. 또한, 그러한 상기 MIT 소자는 상기 MIT 박막 및 전극 박막들이 밀봉재로 밀봉된 딥(dip)형 또는 상기 MIT 박막의 소정 부분이 노출된 캔(can)형으로 패키지(package) 될 수 있다. 상기 MIT 소자는 박막, 세라믹 또는 단결정으로도 제조될 수 있다.

만약, 상기 MIT 소자가 상기 딥형의 MIT 소자인 경우, 상기 MIT 소자는 상기 전극 박막들에 연결된 2개의 외부 전극 단자 및 상기 MIT 박막에 연결되고 상기 구동 소자의 발열을 감지하기 위한 외부 발열 단자를 포함할 수 있다. 또한, 상기 MIT 소자가 상기 캔형의 MIT 소자인 경우, 상기 MIT 소자는 상기 전극 박막들에 연결된 2개의 외부 전극 단자를 포함하고, 노출된 상기 소정 부분을 통해 입사되는 적외선(열선)을 통해 상기 구동 소자의 발열을 감지할 수 있다.

본 발명은 또한 상기 과제를 달성하기 위하여, 소정 임계 온도에서 급격한 금속-절연체 전이(Metal-Insulator Transition: MIT)가 발생하는 MIT 소자; 및 구동 소자의 양쪽으로 연결되어 상기 구동 소자로의 전력 공급을 제어하는 2개의 전력용 트랜지스터(power transistor)들;을 포함하고, 상기 MIT 소자가 2개의 상기 트랜지스터들의 표면 혹은 발열 부분으로 부착되고, 회로적으로는 2개의 상기 트랜지스터들의 베이스 또는 게이트 단자, 혹은 주변회로에 연결되어, 2개의 상기 트랜 지스터들 중 어느 하나인 제1 트랜지스터가 상기 임계온도 이상 상승 시, 상기 MIT 소자가 상기 제1 트랜지스터의 전류를 차단하고 다른 하나인 제2 트랜지스터를 통해 전류를 흐르게 함으로써, 상기 트랜지스터들의 발열을 방지하는 MIT 소자를 이용한 트랜지스터 발열제어 회로를 제공한다.

또한, 상기 제2 트랜지스터 대신에 전력 공급용 MIT 소자를 사용하고, 그 MIT 소자가 상기 제1 트랜지스터의 표면 또는 발명 부분에 부착되어 상기 제1 트랜지스터가 임계온도 이상 상승 시, 상기 제1 트랜지스터에서 감소되는 전류의 양을 보상해주는 발열제어 회로로서 설계될 수도 있다.

본 발명에 있어서, 2개의 상기 트랜지스터들은 하나는 NPN형이고 다른 하나는 PNP형인 정션(junction) 트랜지스터일 수 있다. 또한, 2개의 상기 트랜지스터들은 하나는 N형이고 다른 하나는 P형인 MOS 트랜지스터이고, 이러한 상기 N형 및 P형 MOS 트랜지스터는 각각 형성되거나 또는 CMOS 트랜지스터로서 복합되어 형성될 수 있다.

본 발명은 편리한 사용을 위해 트랜지스터와 MIT 소자가 하나의 칩으로 설계될 수도 있고, 또한 하나의 패키지 내에 집적되어 이용될 수 있다.

한편, 상기 MIT 소자는 인가되는 전압이 변화됨으로써, 상기 임계 온도가 가변될 수 있다.

더 나아가 본 발명은 상기 과제를 달성하기 위하여, 소정 임계 온도에서 급격한 금속-절연체 전이(Metal-Insulator Transition: MIT)가 발생하는 MIT 소자; 및 구동 소자의 양쪽으로 연결되어 상기 구동 소자로의 전력 공급을 제어하는 2개 이상의 전력용 트랜지스터(power transistor)들; 및 상기 MIT 소자의 전류를 제어하고 상기 구동소자 쪽으로 전력을 공급하는 MIT 소자 보호용 트랜지스터(MIT 트랜지스터;를 포함하고, 상기 MIT 소자가 상기 트랜지스터들의 표면 혹은 발열 부분으로 부착되고, 회로적으로는 상기 트랜지스터들의 베이스 단자나 게이트 단자 또는 주변 회로에 연결되어, 상기 트랜지스터들의 온도가 상기 임계온도 이상 상승 시, 상기 MIT 소자가 작도하여 상기 트랜지스터들로 공급되는 전류를 제어하여 상기 트랜지스터들의 발열을 제어하는 MIT 소자를 이용한 트랜지스터 발열제어 회로를 제공한다.

본 발명에 있어서, 상기 트랜지스터들은 NPN형 및 PNP형의 2개의 정션 트랜지스터이거나, N형 또는 P형의 MOS 트랜지스터이고, 2개의 상기 트랜지스터들 중 어하나인 제1 트랜지스터가 상기 임계온도 이상 상승 시, 상기 MIT 소자가 상기 제1 트랜지스터의 전류를 차단 또는 감소시키고 다른 하나인 제2 트랜지스터를 통해 전류를 흐르게 함으로써, 제1 트랜지스터에서 줄어든 전류를 보상해주는 방법으로 상기 트랜지스터들의 발열을 방지할 수 있다. 또한, 제2 트랜지스터를 대신해서 MIT 소자가 사용될 수도 있다.

상기 MIT 소자는 상기 NPN 형 트랜지스터 상으로 배치되거나 또는 상기 NPN형 및 PNP형 트랜지스터 상에 걸쳐서 공통으로 배치될 수 있다.

한편, 본 발명은 상기 과제를 달성하기 위하여, 구동 소자에 연결되어 상기 구동 소자로의 전력 공급을 제어하는 전력용 트랜지스터(power transistor); 상기 트랜지스터의 베이스 단자나 게이트 단자 또는 주변회로에 연결되고, 소정 임계 온 도에서 급격한 금속-절연체 전이(Metal-Insulator Transition: MIT)가 발생하는 제1 MIT 소자; 상기 트랜지스터의 콜렉터 단자와 에미터 단자 사이, 또는 소오스 및 드레인 단자 사이에 연결되고, 상기 임계 온도에서 급격한 금속-절연체 전이(Metal-Insulator Transition: MIT)가 발생하는 제2 MIT 소자(전력 공급용 MIT 소자);를 포함하고, 상기 MIT 소자들이 상기 트랜지스터의 표면 혹은 발열 부분으로 부착되어, 상기 트랜지스터의 온도가 상기 임계온도 이상 상승 시, 상기 MIT 소자들이 작동하여 상기 트랜지스터로 공급되는 전류를 제어하여 상기 트랜지스터의 발열을 제어하는 MIT 소자를 이용한 트랜지스터 발열제어 회로를 제공한다.

한편, 본 발명은 상기 과제를 달성하기 위하여, 상기 어느 하나의 트랜지스터 발열제어 회로를 구비한 전기전자회로 시스템를 제공한다. 그러한 전기전자회로 시스템은 핸드폰, 컴퓨터, 전지 충전기, 모터 콘트롤러, 오디오를 포함하는 파워 앰프, 전기 전자 기기의 파워 제어회로, 파워 서플라이, 마이크로프로세서를 구비한 집적화된 기능성 IC를 포함할 수 있다.

한편, 본 발명은 상기 과제를 달성하기 위하여, 구동 소자에 연결되어 상기 구동 소자로의 전력 공급을 제어하는 전력용 트랜지스터(power transistor)의 발열을 제어방법에 있어서, 소정 임계 온도에서 급격한 금속-절연체 전이(Metal-Insulator Transition: MIT)가 발생하는 MIT 소자를 상기 트랜지스터의 표면 혹은 발열 부분에 부착하고, 회로적으로는 상기 트랜지스터의 베이스 또는 게이트 단자에 연결하여, 상기 트랜지스터가 상기 임계온도 이상 상승 시, 상기 트랜지스터의 전류를 줄이거나 차단함으로써, 상기 트랜지스터의 발열을 방지하는 MIT 소자를 이 용한 트랜지스터 발열제어 방법을 제공한다.

본 발명에 있어서, 상기 구동 소자 양쪽으로 2개의 트랜지스터가 연결되고, 2개의 상기 트랜지스터들 중 어느 하나인 제1 트랜지스터가 상기 임계온도 이상 상승 시, 상기 MIT 소자가 상기 제1 트랜지스터의 전류를 차단하고 다른 하나인 제2 트랜지스터를 통해 전류를 흐르게 함으로써, 상기 트랜지스터들의 발열을 방지할 수도 있다.

본 발명의 따른 MIT 소자를 이용한 트랜지스터 발열제어 회로 및 그 발열제어 방법은 전력용 트랜지스터에 MIT 소자가 부착되고, 그 MIT 소자를 이용하여 그 트랜지스터의 과도한 온도 상승에 의한 오작동을 방지함으로써, 그 트랜지스터에 의해 전력을 공급받는 전체 소자 또는 시스템을 보호할 수 있다.

따라서, 본 발명의 발열제어 회로는 전력용 트랜지스터를 사용하는 핸드폰, 노트북 컴퓨터, 전지 충전회로, 모터 제어회로, 전기 전자 기기의 파워 제어회로, 파워 서플라이, 오디오를 포함하는 파워 앰프, 및 마이크로프로세서를 포함하는 집적화된 기능성 IC의 내부 회로 등의 모든 전기 전자회로 등에 유용하게 활용될 수 있다.

한편, MIT 소자는 교체 없이 반영구적으로 사용될 수 있으므로, 종래 퓨즈 사용에 의해 발생하던 시간 및 비용 낭비 등의 문제를 해결할 수 있다.

이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설 명한다. 이하의 설명에서 어떤 구성 요소가 다른 구성 요소의 상부에 존재한다고 기술될 때, 이는 다른 구성 요소의 바로 위에 존재할 수도 있고, 그 사이에 제3의 구성 요소가 개재될 수도 있다. 또한, 도면에서 각 구성 요소의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었고, 설명과 관계없는 부분은 생략되었다. 도면상에서 동일 부호는 동일한 요소를 지칭한다. 한편, 사용되는 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다.

도 1은 본 발명의 일 실시예에 따른 MIT 소자를 이용한 전력 트랜지스터의 발열제어 회로도이다.

도 1을 참조하면, 본 실시예에 따른 트랜지스터 발열제어 회로는 에미터와 컬렉터로 전원(Vcc) 및 구동소자(300)가 연결된 PNP형 정션 트랜지스터(200), 및 정션 트랜지스터(200)의 베이스로 연결된 MIT 소자(100)를 포함한다.

정션 트랜지스터(200)는 전력 트랜지스터로서, 구동소자(200)로 대전력 공급을 제어하는데, 전술한 바와 같이 큰 전류의 흐름으로 인해 열이 발생하게 되고, 이러한 열에 의해 정션 트랜지스터(200)가 오작동하는 경우가 발생한다. 이러한 트랜지스터의 오작동이 발생하는 경우, 구동소자가 손상되거나 파괴되는 경우가 발생할 수 있다.

이러한 열에 의한 정션 트랜지스터의 발열을 제어하기 위하여, 본 실시예의 트랜지스터 발열제어 회로는 트랜지스터의 베이스로 전기적으로 연결된 MIT 소자를 포함한다. 한편, 이러한 MIT 소자(100)는 트랜지스터의 발열부분, 예컨대 트랜지스 터 표면으로 부착되어 트랜지스터의 온도에 따라, MIT 소자가 동작하도록 구성된다.

본 실시예에 이용되는 MIT 소자(100)는 특정 임계 전압 또는 임계 온도 등에서 급격한 금속-절연체 전이(Metal-Insulator Transition: MIT)를 일으켜, 절연체에서 금속으로, 또는 금속에서 절연체로 전이하는 특성을 갖는다. 이러한 MIT 소자(100)는 일반적으로 적층형 또는 수평형으로 형성될 수 있다.

적층형의 경우, 기판 상으로 제1 전극 박막, 임계 전압 또는 임계 온도 등에서 급격한 MIT를 일으키는 MIT 박막, 및 제2 전극 박막이 순차적으로 적층되어 형성된다. 한편, 수평형의 경우, 기판 상으로 MIT 박막이 형성되고 그 양 측면으로 제1 및 제2 전극 박막이 배치되는 구조로 형성된다. 한편, 경우에 따라 기판과 제1 전극 박막 또는 MIT 박막 사이의 격자 부정합을 완화하기 위한 버퍼층이 기판 상으로 형성될 수도 있다. 여기서, MIT 소자의 MIT 박막은 VO₂, 세라믹 또는 단결정 등으로 제조될 수 있다.

MIT 소자(100)의 온도에 대한 특성은 도 2 및 3의 그래프를 통해 좀더 상세히 설명하고, 여기서는 MIT 소자(100)를 통해 전력 트랜지스터의 발열을 제어하는 동작을 설명한다.

일반적으로 전력 트랜지스터(200)의 에미터는 제1 저항(250)을 통해 전원(Vcc)으로 연결되고, 한편, 베이스도 제2 저항(150)을 통해 전원(Vcc)으로 연결되어 있다. 이러한 제1 및 제2 저항(250, 150)의 저항값은 전력 트랜지스터(200)의 올바른 작동 및 구동 소자(300)로 공급되는 전력의 조절을 위해 전원에 따라 적절하게 조절된다.

한편, 이와 같은 회로에 MIT 소자(100)가 전력 트랜지스터의 베이스 부분으로 연결된다. 평상 시, 즉 전력 트랜지스터(100)가 열이 발생하지 않은 경우에는 베이스 부분의 전압이 구동소자(300)에 연결된 컬렉터 부분의 전압보다 높아서 전력 트랜지스터(200)가 턴-온(Turn-On) 상태로 되고, 그에 따라 구동 소자로 전력을 공급한다.

만약, 전력 트랜지스터(200)에 열이 발생하여 소정 임계 온도 이상으로 상승하는 경우, MIT 소자(100)가 금속으로 전이함으로써, 베이스 전압이 거의 0V가 된다. 그에 따라, 베이스 전압이 컬렉터 전압보다 낮게 되고 전력 트랜지스터(200)는 턴-오프 되어 구동 소자로의 전력을 차단한다. 전력의 차단, 즉 전류의 흐름이 차단되므로, 발열은 중지되고 전력 트랜지스터(200)는 냉각된다.

전력 트랜지스터(200)가 소정 온도 이하로 냉각되는 경우, MIT 소자(100)는 다시 절연체로 전이하고, 전력 트랜지스터는 턴-온 되어 다시 정상적인 전력을 구동소자(300)로 공급하게 된다.

이와 같이 온도에 따른 MIT 특성을 갖는 MIT 소자(100)를 이용함으로써, 퓨즈 사용에서와 같은 교체 없이 반영구적으로 전력 트랜지스터의 발열을 제어할 수 있고, 그에 따라 구동소자 등의 전력 트랜지스터에 연결된 전체 소자나 시스템을 안전하게 보호할 수 있다.

본 실시예에서, 전력 트랜지스터로서 PNP형 정션 트랜지스터를 예시하였지 만, 전력 트랜지스터가 그에 한정되는 것은 아니다. 예컨대, NPN형 정션 트랜지스터, N형 또는 P형 MOS 트랜지스터, 또는 CMOS의 경우에도 MIT 소자를 이용하여 발열을 제어할 수 있음은 물론이다. 한편, MOS 트랜지스터의 경우, MIT 소자가 게이트 부분으로 연결되게 된다. 또한, MIT 소자의 단자로 그라운드가 연결되었으나 때에 따라 다른 주변 회로가 연결될 수 있고, 베이스 단자와 MIT 소자 사이에도 다른 주변회로들이 연결될 수 있음은 물론이다.

한편, 트랜지스터로 정션 트랜지스터와 MOS 트랜지스터를 예시하였지만 베이스 단자 부분으로 빛을 입사시켜 이용하는 포토 다이오드 혹은 포토 트랜지스터 또는 포토 릴레이, 포토 SCR(Silicon Controlled Rectifier) 등도 가 이용될 수도 있다. 한편, 전력용 트랜지스터로서 IGBT, SCR, 트라이악(Triac) 등이 이용될 수 있음은 물론이다.

도 2는 바나듐다이옥사이드(VO₂)로 제조된 MIT 소자의 온도에 따른 저항변화를 보여주는 그래프이다.

도 2를 참조하면, 그래프의 가로축은 절대온도를 나타내며 단위는 K이고, 세로축은 저항을 나타내며 단위는 옴(Ω)이다. MIT 소자는 절대온도 약 338 K 이하에서는 10⁵ Ω 이상의 높은 저항을 나타내며, 거의 절연체로서 특성을 가진다. 그러나 338 K 정도, 즉 65 ℃정도(A)에서 저항이 급격하게 낮아져 약 수십 Ω 정도의 저항을 가진 금속으로서의 성질을 나타낸다. MIT 소자가 급격한 저항의 변화를 보이는 이유는 전술한 대로 급격한 MIT 소자가 약 65 ℃ 정도에서 급격한 금속-절연체 전 이 현상을 일으키기 때문이다. 따라서, 본 실험에 적용된 MIT 소자의 임계 온도는 약 65 ℃ 정도로 볼 수 있다.

VO₂로 제작된 MIT 소자는 65℃에서 급격한 금속-절연체 전이가 일어나지만, 적절한 물질을 도핑함으로써, 임계 온도를 변경할 수 있다. 또한, MIT 소자를 구성하는 구성요소들의 재질이나 구조를 변화시켜서도 임계 온도를 변경시킬 수 있다. 이와 같이 임계 온도에서 급격한 금속-절연체 전이 현상을 일으키는 MIT 소자를 이용하여 앞서 전력 트랜지스터의 발열제어 회로를 구성할 수 있다.

도 3은 바나듐다이옥사이드(VO₂)로 제조된 MIT 소자에 전압을 가하면서 측정한 온도에 따른 전류측정 그래프이다.

도 3을 참조하면, MIT 소자에 1V의 전압을 가하였을 때에는 VO₂의 전형적인 전류곡선을 보여준다. 즉, 이것을 온도에 대한 저항으로 표시하면 도 2의 그래프가 된다. 또한, 전압이 증가할수록 온도에 따른 급격한 MIT 소자의 임계 온도가 낮은 온도로 이동됨을 보여준다.

가해준 전압이 급격한 MIT 소자의 임계 전압, 즉 21.5V에 가까이 갈수록 임계 온도가 거의 상온에 근접해 간다. 22V를 가하였을 때는 옴의 법칙만을 보여주며, 임계 온도는 나타나지 않는다. 즉, 임계 전압 이상의 전압을 가하게 되면, 전압만에 의한 급격한 MIT가 발생하므로, 온도에 의한 급격한 MIT가 발생할 여지가 없다.

한편, 인가된 각 전압에 따른 임계 온도에서 전류 점프 이후에는 옴의 법칙 과 그에 따른 전류의 변화를 확인할 수 있다. 68℃ 근방에서 전류 변화는 전압이 증가할수록 약간 감소하는데 이것은 사방정계에서 정방정계로 구조가 변화(B라인 부근)하는 것을 의미한다. 즉, VO₂ 는 68℃ 부근에서 사방 정계 구조에서 정방정계 구조로 구조 상전이가 일어나고, 그에 따라, 금속-절연체 전이가 일어나 전기적으로 저항 변화가 발생하기 때문이다. 이는 앞서 임계온도에 따른 MIT와는 다른 특징이다. 즉, MIT에서는 구조 상전이가 발생하지 않는다. 이에 대한 내용은 이전 MIT 소자에 대한 출원 등에서 확인할 수 있다.

본 본명의 전력 트랜지스터 발열제어 회로에 이용되는 MIT 소자는 인가되는 전압을 변화시킴으로써, 임계 온도를 변화시킬 수 있다. 이와 같은 임계 온도가 가변되는 MIT 소자를 이용하여 전력 트랜지스터의 발열 온도를 임으로 설정하여 제어할 수 있다.

MIT 소자에 인가되는 전압을 가변시키는 손쉬운 방법으로 MIT 소자에 가변 저항을 직렬로 하는 방법이 이용될 수 있다. 예컨대, 도 1의 회로에서 제2 저항(150)을 가변저항으로 함으로써, MIT 소자로 인가되는 전압을 조절할 수 있다. 한편, 제2 저항(150)의 저항값은 MIT 소자로 인가되는 전압 및 전력 트랜지스터의 베이스 전압을 함께 고려해서 설정되는 것이 바람직하다.

도 4a는 딥(DIP)형으로 패키지 된 MIT 소자에 대한 사시도이다.

도 4a를 참조하면, MIT 소자가 딥형으로 패키지(package) 되어 있는데, 이와 같이 딥형 패키지는 MIT 소자의 구성요소, 즉 기판, MIT 박막, 제1 및 제2 전극 박 막들이 밀봉재를 통해 밀폐되는 구조로 패키지된 형태를 말한다. 한편, 이러한 딥형의 패키지에는 제1 및 제2 전극 박막들을 외부 전극들과 연결하기 위한 외부 전극 단자(140, 160)가 형성되고, 또한 MIT 박막이 전력 트랜지스터의 온도를 감지할 수 있도록 MIT 박막에 연결된 외부 발열 단자(180)가 형성될 수 있다. 여기서, 120은 밀봉재에 밀폐된 패키지 된 MIT 소자를 나타낸다.

한편, 도시한 바와 같이 이러한 패키지 된 MIT 소자는 매우 작은 사이즈로 구현될 수 있는데, 예컨대 세로 0.8mm, 가로 1.6mm 사이즈로 형성될 수 있다. 그러나 패키지 된 MIT 소자의 사이즈가 그에 한정되는 것이 아니다. 즉, 사용하는 목적에 따라 패키지 된 MIT 소자는 더 작은 사이즈나 더 큰 사이즈로 형성될 수 있음은 물론이다.

도 4b 및 4c는 MIT 소자가 딥형 및 캔(CAN)형으로 패키지된 제품에 대한 사진들이다.

도 4b는 앞서, 도 4a의 딥형으로 패키지 된 MIT 소자에 대한 제품 사진이고, 도 4c는 캔형으로 패키지 된 MIT 소자에 대한 제품 사진이다. 딥형의 경우는 도 4a 부분에서 설명하였으므로 생략한다. 한편, 캔형으로 패키지 된 MIT 소자는 MIT 소자를 밀폐하되, MIT 박막이 외부로 노출되는 형태로 패키지 된다. 한편, 노출되는 부분으로는 빛을 집광하기 위한 렌즈가 형성될 수도 있다.

이와 같은 캔형의 경우는 노출된 MIT 박막 부분으로 전자기파, 예컨대 적외선과 같은 열선을 통해 온도를 감지하고, 감지 온도가 임계 온도 이상인 경우에 MIT 박막이 MIT를 발생하는 식으로 동작한다. 그에 따라, 딥형의 외부 발열 단자는 형성되지 않을 수 있다. 여기서, 2개의 돌출된 핀이 앞서 딥형의 외부 전극 단자에 해당한다.

도 5는 본 발명의 동작확인을 위하여, 도 1의 회로에 대한 테스트 보드 사진이다.

도 5은 도 1의 회로를 보드 기판 상에 실제적인 제품으로 구현한 모습을 보여준다. 구동 소자로 LED(300)을 사용하고 있다. 한편, MIT 소자(100) 앞의 PCTS는 프로그램 가능한 임계 온도 스위치(Programable Critical Temperature Switch)의 약자를 나타내는데, 이는 사용된 MIT 소자의 임계온도를 임의로 조절할 수 있음을 의미한다. 그에 대한 내용은 도 3의 설명부분에서 가변 저항 이용에 대한 설명에서 전술하였다.

MIT 소자(100)와 트랜지스터는 하나의 칩으로 설계될 수 있고, 또한 하나의 패키지 내에 집적화되는 구조로 제조될 수 있다. 그에 대한 예를 도 7에서 설명한다.

도 6은 본 발명의 다른 실시예에 따른 MIT 소자를 이용한 전력 트랜지스터의 발열제어 회로도이다.

도 6을 참조하면, 본 실시예는 2개의 정션 트랜지스터를 이용하여 구동소자를 보호하는 트랜지스터 발열제어 회로에 대해 보여주고 있다. 즉, 본 실시예의 트랜지스터 발열제어 회로는 구동소자(300)의 양쪽으로 연결된 PNP형 및 NPN형의 정션 트랜지스터(200a, 200b) 및 정션 트랜지스터(200a. 200b) 각각의 베이스로 공통 연결된 MIT 소자(100)를 포함한다. 여기서, 각 저항들(250a, 250b, 150b)은 도 1에 서와 동일한 기능을 한다. 한편, MIT 소자(100)와 그라운드 사이에 저항(150a)은 MIT 소자(100) 보호를 위해 추가되었으나 생략해도 무방하다.

도 7은 본 발명의 MIT 소자와 트랜지스터가 원칩화된 복합소자에 대한 단면도이다.

도 7을 참조하면, MIT 소자(100)는 실리콘 기판이나 사파이어 기판 위에 제조되는데, 이러한 MIT 소자(100)가 실리콘 기판 위에 제조될 때는 MIT 박막은 SiO₂ 박막 상으로 증착된다. 따라서, 도 7과 같이 일반적으로 트랜지스터(200)와 MIT 소자(100)가 하나의 칩으로 집적되는 경우에는 트랜지스터(200)와 MIT 소자(100) 사이에 SiO₂ 절연층(미도시)이 놓이는 것은 기본 개념이다. 또한, MIT 소자(100)의 전극과 트랜지스터(200) 전극 간의 연결은 절연층에 형성되는 컨택 홀이 이용될 수 있다.

본 실시예와 같은 트랜지스터 발열제어 회로는 구동 소자(300)에 계속적인 안정적인 전력을 공급하기 위한 것이다. 즉, 도 1에서는 발열이 일어난 경우에, 전력 트랜지스터가 턴-오프 됨으로써, 일정 시간 구동소자로 전력이 공급되지 않는다. 그러나, 어떤 전기 소자나 전자 소자 등에서는 전력이 끊이지 않고 계속 공급되어야 하는 경우가 있다. 이러한 소자들에 본 실시예의 트랜지스터 발열제어 회로가 유용하게 활용될 수 있다.

본 실시예의 트랜지스터 발열제어 회로의 동작을 설명하면, 정상적일 때 MIT 소자(100)가 절연체 상태로서 전류가 흐르지 않아서, PNP형 트랜지스터(200a)의 베 이스 전압이 컬렉터 전압보다 높아 PNP 트랜지스터(200a)가 턴-온 되어, PNP형 트랜지스터(200a)가 구동소자로 전력을 공급한다. 한편, 이때, NPN형 트랜지스터는 턴-오프 상태로 전력 공급이 차단된다.

PNP형 트랜지스터(200a)의 전력 공급에 의해 트랜지스터의 온도가 상승하면, MIT 소자(100)가 금속상태로 전이되고, 그에 따라 PNP형 트랜지스터는 턴-오프 되어 소자로의 전력 공급이 차단된다. 그러나, 이때 NPN형 트랜지스터(200b)의 베이스 쪽으로 전류가 흐르고, NPN형 트랜지스터(200b)의 베이스 전압이 컬렉터 전압보다 낮아져 NPN형 트랜지스터가 턴온되어 구동 소자로 전력을 공급한다.

따라서, PNP형 트랜지스터가 발열에 의해 전력 공급이 중단되더라도 NPN형 트랜지스터가 동작하여 구동소자로 전력을 공급함으로써, 구동소자에 계속 안정적으로 전력을 공급할 수 있다.

다시 PNP형 트랜지스터(200a)가 식으면 MIT 소자는 절연상태가 되어, PNP형 트랜지스터(200a)가 동작되고, NPN형 트랜지스터(200b)는 동작되지 않게 된다. 이런 현상은 계속 반복한다.

이와 같이 MIT 소자는 퓨즈 대신에 사용될 수 있으며, 전력용 트랜지스터가 반영구적으로 고 신뢰성을 유지할 수 있도록 한다.

본 실시예에서 PNP형 및 NPN형 정션 트랜지스터를 예시하였으나, N형 및 P형 MOS 트랜지스터를 이용하는 경우에도 MIT 소자를 이용하여 발열을 방지할 수 있음은 물론이고, 이러한 N형 및 P형 MOS 트랜지스터는 CMOS 구조로 구현될 수도 있다. 또한, 본 실시예의 트랜지스터로서 대표적인 전력용 소자인 IGBT, 트라이 악(Triac), SCR 등을 포함할 수도 있다.

도 8a 및 8b은 본 발명의 또 다른 실시예에 따른 MIT 소자를 이용한 전력 트랜지스터의 발열제어 회로도들이다.

도 8a을 참조하면, 본 실시예의 트랜지스터 발열제어 회로는 MIT 소자(100), 2개의 전력용 트랜지스터(410, 420) 및 MIT 소자 전류 제어용 트랜지스터(530)를 포함한다. 회로적으로 연결관계를 좀더 상세히 설명하면, 구동 소자(300)로 전력을 공급하기 위한 전원(V_cc)과 구동소자(300) 사이에 2개의 트랜지스터, 즉 PNP형 트랜지스터(410) 및 NPN형 트랜지스터(420)가 컬렉터 단자와 에미터 단자를 통해 연결되고, 각 트랜지스터의 베이스 단자로는 저항 R2(520)와 저항 R3(530)를 통해 MIT 소자(100)가 연결된다.

또한, MIT 소자(100)에는 MIT 소자(100)를 보호하기 위한 NPN형의 MIT 트랜지스터(MIT-NPN, 430)가 연결되는데, MIT 소자(100)는 MIT 트랜지스터(430)의 에미터 및 베이스 단자 사이에 연결되며, 저항 R4 (540)을 통해 구동소자(300)로도 연결된다. 한편, 각 트랜지스터의 베이스 단자로는 저항 R1을 통해 베이스 전원(V_base)이 연결된다.

이와 같은 트랜지스터 발열제어 회로에 대한 구체적인 실험 예로서, VO₂ 기반의 MIT 소자(100)를 전력용 NPN 트랜지스터(420) (TIP 29C, 최대전류 2A)의 표면에 붙였고, 저항 R1=100Ω, R2=110Ω, R3=1KΩ, R4=0Ω, PNP 트랜지스터(410) (TIP 32C, 최대전류 3 A), MIT-트랜지스터(430) (TIP 29C)를 사용하였다.

V_cc 전압은 3.4 V, V_base 는 4.9 V를 가하였을 때, 초기에 NPN 전력트랜지스터(420)의 베이스 전류는 약 6mA, PNP 트랜지스터(410)의 베이스 전류는 흐르지 않았으며, 소자 구동 전체 전류는 NPN 트랜지스터(420) 쪽으로 약 0.8A 정도 흘렀다. 그 후, NPN 트랜지스터(420)의 온도가 오르면서 MIT 소자(100)가 작동되어 고저항에서 저저항으로 MIT 현상이 일어나면서 NPN 트랜지스터(420)의 베이스 전류가 약 3.86mA 로 떨어지면서, PNP 트랜지스터(410)의 온도도 오르기 시작하였다. 이는 PNP 트랜지스터(410)로 전류가 흐르고 있음을 뜻한다. 그때 소자 구동 전체전류는 약 0.52A 이 되었다.

그리고 PNP 트랜지스터(410)의 에미터를 단락시켜 확인 한 결과, NPN 트랜지스터(420) 쪽으로 에미터 전류가 약 0.25 A 정도 흐르는 것을 확인하였다. 이것은 PNP 트랜지스터(410)의 에미터 쪽으로도 약 0.25 A가 더 흐른다는 것을 의미한다. 그 때, NPN 트랜지스터(420)의 표면온도는 71℃이고 PNP 트랜지스터(410)의 표면온도는 69℃가 되었다. 그리고 본 회로에서는 PNP 트랜지스터(410)의 베이스에 새롭게 추가된 NPN 트랜지스터를 이용하여 회로의 스위칭을 확인하였다. 즉, 새롭게 추가된 NPN 트랜지스터는 에미터가 PNP 트랜지스터(410)의 베이스에 연결되고 콜렉터가 저항 R3 연결되며 베이스가 베이스 전원(V_base)에 연결되며, 이와 같이 형성되 회로에서 베이스 전원(V_base)을 온-오프 반복시키는 펄스를 이용하여 본 회로의 스위칭을 확인하였다.

도 8b는 본 회로의 또 다른 응용을 보여 주는데, 도 8b의 회로는 도 8a의 PNP 트랜지스터(410) 대신에 전력 공급용 MIT 소자(110)를 NPN 트랜지스터(420)에 붙여서 NPN 트랜지스터(420)의 온도가 MIT 소자들의 임계 온도 이상 상승 시, MIT 소자들이 동작하도록 설계한 회로이다. 좀더 자세히 설명하면, 임계온도 이상에서 NPN 트랜지스터(410)의 베이스 회로 쪽에 붙은 MIT 소자(100) 때문에 전류가 초기 약 0.5A 이상에서 약 0.25A로 줄어들고, PNP 트랜지스터 대신에 사용된 전력 공급용 MIT 소자(110)로 약 0.2A 정도 흘러서 구동소자에 흐르는 전체 전류가 약 0.45 A가 되었다. PNP 트랜지스터 대신에 임계온도 이상에서 트랜지스터보다 저저항인 MIT 소자를 사용하는 것은 트랜지스터 발열 감소에 크게 효과적이다.

본 개발의 회로를 이용하면 같은 전류 0.5 A에 대해 종래의 회로에서 측정된 NPN 트랜지스터의 표면온도 140℃가 70℃ 정도로 떨어졌으므로 알루미늄 방열판이나, 온도 휴즈는 별도로 필요하지 않다. 본 발명의 회로는 약간 복잡해도, 트랜지스터들이 하나의 칩으로 제조될 때 사용이 단순해 질 수 있으며, 또한, 하나로 패키지화된 MIT + 트랜지스터 복합소자는 충분히 소형화가 가능하다.

도 9a ~ 9d는 도 8a 또는 도 8b의 발열제어 회로가 원칩화될 때, 트랜지스터들과 MIT 소자의 배치관계를 보여주는 구조도들이다. 여기서, 도 9a 및 도 9b는 도 8a의 발열제어 회로가 원칩화될 때의 구조이고, 도 9c 및 9d는 도 8b의 발열제어 회로가 원칩화될 때의 구조이다.

도 9a는 발열제어 회로가 원칩화된 발열제어 회로 패키지(1000) 내에서 MIT 소자(100)가 전력용 NPN 트랜지스터((420) 상으로 배치되는 구조를 보여주고 있으며, 도 9b는 발열제어 회로 패키지(1000) 내에서 MIT 소자(100)가 전력용 NPN 트랜 지스터((420) 및 PNP 트랜지스터(410) 양쪽에 걸쳐서 배치되는 구조를 보여주고 있다. 도 9b는 MIT 소자(100)가 두 트랜지스터를 온도에 따라 동시에 제어하여, 두 트랜지스터의 온도를 같아지게 할 수 있다는 점에서 바람직한 구조일 수 있다.

도 9c는 PNP 트랜지스터(410) 대신에 전력 공급용 MIT 소자(110)를 포함한 구조이고, 도 9d는 전력용 MIT 소자를 보호하는 NPN 트랜지스터(430)를 더 포함한 구조이다.

도 10은 도 8a의 발열제어 회로가 원칩화될 때의 칩 핀의 배치도이다.

도 10을 참조하면, 도 8a의 발열제어 회로에 점으로 표시된 각 단자들(1 ~ 8)은 도 10의 원칩화된 칩, 즉 발열제어 회로 패키지(1000)의 외부로 노출된 각 핀으로 연결될 수 있다. 각 칩 핀에 쓰여진 숫자가 도 8a의 발열제어 회로에 표시된 각 숫자에 대응된다. 그러나 칩 핀의 배치가 본 도면에 한정되지 않음은 물론이다.

앞서 여러 실시예를 통해서 설명한 본 발명의 발열제어 회로들은 전력용 트랜지스터를 사용하는 핸드폰, 노트북 컴퓨터, 전지 충전회로, 모터 제어회로, 전기 전자 기기의 파워 제어회로, 파워 서플라이, 오디오를 포함하는 파워 앰프, 및 마이크로프로세서를 포함하는 집적화된 기능성 IC의 내부 회로 등의 모든 전기전자회로 시스템 등에 유용하게 활용될 수 있다.

지금까지, 본 발명을 도면에 도시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

도 3은 바나듐다이옥사이드(VO₂)로 제조된 MIT 소자에 전압을 가하면서 측정한 온도에 따른 전류측정 그래프이다. 이것은 임의의 특정온도에서 전류의 점프를 보여준다.

도 4a는 딥(DIP)형으로 패키지된 MIT 소자에 대한 사시도이다.

도 8a 및 8b는 본 발명의 또 다른 실시예에 따른 MIT 소자를 이용한 전력 트랜지스터의 발열제어 회로도이다.

도 9a ~ 도 9d는 도 8a 또는 도 8b의 발열 제어회로가 원칩화될 때, 트랜지스터들과 MIT 소자의 배치관계를 보여주는 구조도이다.

<도면의 주요부분에 대한 설명>

100, 110: MIT 소자 120: 패키지된 MIT 소자

140, 160: 외부 전극 단자 180: 외부 발열 단자

150, 150a, 150b, 250, 250a, 250b, 510, 520, 530, 540: 저항

200, 200a, 200b, 410, 420, 430: 트랜지스터

300: 구동 소자 1000: 발열제어 회로 패키지

Claims

소정 임계 온도에서 급격한 금속-절연체 전이(Metal-Insulator Transition: MIT)가 발생하는 MIT 소자; 및

구동 소자에 연결되어 상기 구동 소자로의 전력 공급을 제어하는 전력용 트랜지스터(power transistor);를 포함하고,

상기 MIT 소자가 상기 트랜지스터의 표면 혹은 발열 부분에 부착되고, 회로적으로는 상기 트랜지스터의 베이스 단자나 게이트 단자 또는 주변 회로에 연결되어,

상기 트랜지스터가 상기 임계온도 이상 상승 시, 상기 MIT 소자가 상기 트랜지스터의 전류를 줄이거나 차단함으로써, 상기 트랜지스터의 발열을 방지하는 MIT 소자를 이용한 트랜지스터 발열제어 회로.
제1 항에 있어서,

상기 트랜지스터는 NPN형 또는 PNP형 정션(junction) 트랜지스터인 것을 특징으로 하는 트랜지스터 발열제어 회로.
제1 항에 있어서,

상기 트랜지스터는 MOS 트랜지스터인 것을 특징으로 하는 트랜지스터 발열제어 회로.
제1 항에 있어서,

상기 트랜지스터는 상기 베이스 단자로 입사되는 빛을 이용하는 포토 다이오드 혹은 포토 트랜지스터, 포토 릴레이, 및 포토 SCR(silicon controlled rectifier) 중 어느 하나를 포함하는 것을 특징으로 하는 트랜지스터 발열 제어회로.
제1 항에 있어서,

상기 트랜지스터는 IGBT, SCR, 및 트라이악(Triac) 중 어느 하나를 포함하는 것을 특징으로 하는 트랜지스터 발열 제어회로.
제1 항에 있어서,

상기 MIT 소자는 상기 임계 온도에서 급격한 MIT를 일으키는 MIT 박막;

상기 급격한 MIT 박막에 컨택하는 적어도 2 개의 전극 박막;을 포함하는 것을 특징으로 하는 트랜지스터 발열제어 회로.
제6 항에 있어서,

상기 MIT 소자는 상기 MIT 박막을 사이에 두고 상기 전극 박막 두 개가 상하로 적층된 적층형이거나, 또는 상기 MIT 박막 양 끝단으로 상기 전극 박막 두 개가 배치된 평면형인 것을 특징으로 하는 트랜지스터 발열제어 회로.
제7 항에 있어서,

상기 MIT 소자는 상기 MIT 박막 및 전극 박막들이 밀봉재로 밀봉된 딥(dip)형 또는 상기 MIT 박막의 소정 부분이 노출된 캔(can)형으로 패키지(package) 된 것을 특징으로 트랜지스터 발열제어 회로.
제8 항에 있어서,

상기 MIT 소자는 상기 딥형의 MIT 소자이고,

상기 딥형의 MIT 소자는 상기 전극 박막들에 연결된 2개의 외부 전극 단자 및 상기 MIT 박막에 연결되고 상기 구동 소자의 발열을 감지하기 위한 외부 발열 단자를 포함하는 것을 특징으로 하는 트랜지스터 발열제어 회로.
제8 항에 있어서,

상기 MIT 소자는 상기 캔형의 MIT 소자이고,

상기 캔형의 MIT 소자는 상기 전극 박막들에 연결된 2개의 외부 전극 단자 를 포함하고, 노출된 상기 소정 부분을 통해 입사되는 적외선(열선)을 통해 상기 구동 소자의 발열을 감지하는 것을 특징으로 하는 트랜지스터 발열제어 회로.
제1 항에 있어서,

상기 MIT 소자는 박막, 세라믹, 또는 단결정으로도 제조된 것을 이용하는 것 을 특징으로 하는 트랜지스터 발열제어 회로.
제1 항에 있어서,

상기 MIT 소자는 VO₂ 재료를 이용하여 형성된 것을 특징으로 하는 트랜지스터 발열제어 회로.
제1 항에 있어서,

상기 MIT 소자와 트랜지스터는 하나의 칩으로 설계된 것을 특징으로 하는 트랜지스터 발열제어 회로.
제13 항에 있어서,

상기 하나의 칩은 상기 트랜지스터 상으로 상기 MIT소자가 배치되는 구조를 갖는 것을 특징으로 하는 트랜지스터 발열제어 회로.
제14 항에 있어서,

상기 MIT 소자는 상기 트랜지스터 상에 형성된 절연층 상에 배치되되, 상기 MIT 소자의 전극과 상기 트랜지스터의 전극은 상기 절연층에 형성된 컨택 홀을 통해 서로 연결된 것을 특징으로 하는 트랜지스터 발열제어 회로.
제1 항에 있어서,

상기 MIT 소자와 트랜지스터는 하나의 패키지 내에 집적화되어 이용되는 것을 특징으로 하는 트랜지스터 발열제어 회로.
제1 항에 있어서,

상기 MIT 소자는 인가되는 전압이 변화됨으로써, 상기 임계 온도가 가변하는 것을 특징으로 하는 트랜지스터 발열제어 회로.
소정 임계 온도에서 급격한 금속-절연체 전이(Metal-Insulator Transition: MIT)가 발생하는 MIT 소자; 및

구동 소자의 양쪽으로 연결되어 상기 구동 소자로의 전력 공급을 제어하는 2개의 전력용 트랜지스터(power transistor)들;을 포함하고,

상기 MIT 소자가 2개의 상기 트랜지스터들의 표면 혹은 발열 부분으로 부착되고, 회로적으로는 2개의 상기 트랜지스터들의 베이스 단자나 게이트 단자 또는 주변회로에 연결되어,

2개의 상기 트랜지스터들 중 어느 하나인 제1 트랜지스터가 상기 임계온도 이상 상승 시, 상기 MIT 소자가 상기 제1 트랜지스터의 전류를 차단하고 다른 하나인 제2 트랜지스터를 통해 전류를 흐르게 함으로써, 상기 트랜지스터들의 발열을 방지하는 MIT 소자를 이용한 트랜지스터 발열제어 회로.
제18 항에 있어서,

2개의 상기 트랜지스터들는 하나는 NPN형이고 다른 하나는 PNP형인 정션(junction) 트랜지스터인 것을 특징으로 하는 트랜지스터 발열제어 회로.
제18 항에 있어서,

2개의 상기 트랜지스터들은 하나는 N형이고 다른 하나는 P형인 MOS 트랜지스터이고,

상기 N형 및 P형 MOS 트랜지스터는 각각 형성되거나 또는 CMOS 트랜지스터로서 복합되어 형성되는 것을 특징으로 하는 트랜지스터 발열제어 회로.
제18 항에 있어서,

상기 MIT 소자는 상기 임계 온도에서 급격한 MIT를 일으키는 MIT 박막, 상기 급격한 MIT 박막에 컨택하는 적어도 2 개의 전극 박막을 포함하고,

상기 MIT 소자는 상기 MIT 박막을 사이에 두고 상기 전극 박막 두 개가 상하로 적층된 적층형이거나, 또는 상기 MIT 박막 양 끝단으로 상기 전극 박막 두 개가 배치된 평면형인 것을 특징으로 하는 트랜지스터 발열제어 회로.
제21 항에 있어서,

상기 MIT 소자는 상기 MIT 박막 및 전극 박막들이 밀봉재로 밀봉된 딥(dip)형 또는 상기 MIT 박막의 소정 부분이 노출된 캔(can)형으로 패키지(package) 된 것을 특징으로 트랜지스터 발열제어 회로.
제18 항에 있어서,

상기 MIT 소자는 박막, 세라믹 또는 단결정으로도 제조된 것을 특징으로 하는 트랜지스터 발열제어 회로.
제18 항에 있어서,

상기 MIT 소자는 VO₂ 재료를 이용하여 형성된 것을 특징으로 하는 트랜지스터 발열제어 회로.
제18 항에 있어서,

상기 MIT 소자와 트랜지스터들은 하나의 칩으로 설계된 것을 특징으로 하는 트랜지스터 발열제어 회로.
제25 항에 있어서,

상기 하나의 칩은 상기 트랜지스터들 중 어느 하나의 트랜지스터 상으로 상기 MIT 소자가 배치되는 구조를 갖는 것을 특징으로 하는 트랜지스터 발열제어 회로.
제25 항에 있어서,

상기 하나의 칩은 상기 트랜지스터들 상에 상기 MIT가 공통으로 배치되는 구조를 갖는 것을 특징으로 하는 트랜지스터 발열제어 회로.
제18 항에 있어서,

상기 MIT 소자와 트랜지스터들은 하나의 패키지 내에 집적화되어 이용되는 것을 특징으로 하는 트랜지스터 발열제어 회로.
제28 항에 있어서,

상기 트랜지스터들은 상기 베이스 단자로 입사되는 빛을 이용하는 포토 다이오드, 포토 트랜지스터, 포토 릴레이, 및 포토 SCR 중 적어도 하나를 포함하는 것을 특징으로 하는 트랜지스터 발열 제어회로.
소정 임계 온도에서 급격한 금속-절연체 전이(Metal-Insulator Transition: MIT)가 발생하는 MIT 소자; 및

구동 소자의 양쪽으로 연결되어 상기 구동 소자로의 전력 공급을 제어하는 2개 이상의 전력용 트랜지스터(power transistor)들; 및

상기 MIT 소자의 전류를 제어하고 상기 구동소자 쪽으로 전력을 공급하는 MIT 소자 보호용 트랜지스터(MIT 트랜지스터);를 포함하고,

상기 MIT 소자가 상기 트랜지스터들의 표면 혹은 발열 부분으로 부착되고, 회로적으로는 상기 트랜지스터들의 베이스 단자나 게이트 단자 또는 주변회로에 연결되어,

상기 트랜지스터들의 온도가 상기 임계온도 이상 상승 시, 상기 MIT 소자가 작동하여 상기 트랜지스터들로 공급되는 전류를 제어하여 상기 트랜지스터들의 발열을 제어하는 MIT 소자를 이용한 트랜지스터 발열제어 회로.
제30 항에 있어서,

상기 트랜지스터들은 NPN형 및 PNP형의 정션 트랜지스터들이거나, N형 및 P형의 MOS 트랜지스터들인 것을 특징으로 하는 트랜지스터 발열제어 회로.
제31 항에 있어서,

2개의 상기 트랜지스터들 중 어느 하나인 제1 트랜지스터가 상기 임계온도 이상 상승 시, 상기 MIT 소자가 상기 제1 트랜지스터의 전류를 차단 또는 감소시키고 다른 하나인 제2 트랜지스터를 통해 전류를 흐르게 함으로써, 상기 트랜지스터들의 발열을 방지하는 것을 특징으로 하는 트랜지스터 발열제어 회로.
제32 항에 있어서,

상기 제1 트랜지스터가 상기 임계온도 이상 상승하여, 상기 제2 트랜지스터가 동작되어 구동 소자를 온-오프로 반복 스위칭할 때, 상기 제2 트랜지스터를 제어할 수 있는 또 다른 트랜지스터를 상기 제2 트랜지스터의 베이스에 붙이는 것을 특징으로 하는 트랜지스터 발열제어 회로.
구동 소자에 연결되어 상기 구동 소자로의 전력 공급을 제어하는 전력용 트랜지스터(power transistor);

상기 트랜지스터의 베이스 단자나 게이트 단자 또는 주변회로에 연결되고, 소정 임계 온도에서 급격한 금속-절연체 전이(Metal-Insulator Transition: MIT)가 발생하는 제1 MIT 소자;

상기 트랜지스터의 콜렉터 단자와 에미터 단자 사이, 또는 소오스 및 드레인 단자 사이에 연결되고, 상기 임계 온도에서 급격한 금속-절연체 전이(Metal-Insulator Transition: MIT)가 발생하는 제2 MIT 소자(전력 공급용 MIT 소자);를 포함하고,

상기 MIT 소자들이 상기 트랜지스터의 표면 혹은 발열 부분으로 부착되어, 상기 트랜지스터의 온도가 상기 임계온도 이상 상승 시, 상기 MIT 소자들이 작동하여 상기 트랜지스터로 공급되는 전류를 제어하여 상기 트랜지스터의 발열을 제어하는 MIT 소자를 이용한 트랜지스터 발열제어 회로.
제34 항에 있어서,

상기 MIT 소자들 중 적어도 어느 하나에는 상기 MIT 소자를 보호하기 위한 트랜지스터가 부착되어 있는 것을 특징으로 하는 트랜지스터 발열제어 회로.
제1 항, 제18 항, 제30 항 및 제34 항 중 어느 한 항의 트랜지스터 발열제어 회로를 구비한 전기전자회로 시스템.
제36 항에 있어서,

상기 전기전자회로 시스템은 핸드폰, 컴퓨터, 전지 충전기, 모터 콘트롤러, 오디오를 포함하는 파워 앰프, 전기 전자 기기의 파워 제어회로, 파워 서플라이, 마이크로프로세서를 구비한 집적화된 기능성 IC를 포함하는 것을 특징으로 전기전자회로 시스템.
구동 소자에 연결되어 상기 구동 소자로의 전력 공급을 제어하는 전력용 트랜지스터(power transistor)의 발열을 제어방법에 있어서,

소정 임계 온도에서 급격한 금속-절연체 전이(Metal-Insulator Transition: MIT)가 발생하는 MIT 소자를 상기 트랜지스터의 표면 혹은 발열 부분에 부착하고, 회로적으로는 상기 트랜지스터의 베이스 단자나 게이트 단자 또는 주변회로에 연결하여,

상기 트랜지스터가 상기 임계온도 이상 상승 시, 상기 트랜지스터의 전류를 줄이거나 차단함으로써, 상기 트랜지스터의 발열을 방지하는 MIT 소자를 이용한 트랜지스터 발열제어 방법.
제38 항에 있어서,

상기 트랜지스터는 NPN형, PNP형 정션(junction) 트랜지스터, MOS 트랜지스터, IGBT, SCR, 또는 트라이악(Triac)인 것을 특징으로 하는 트랜지스터 발열제어 방법.
제38 항에 있어서,

상기 구동 소자 양쪽으로 2개의 트랜지스터가 연결되고,

2개의 상기 트랜지스터들 중 어느 하나인 제1 트랜지스터가 상기 임계온도 이상 상승 시, 상기 MIT 소자가 상기 제1 트랜지스터의 전류를 차단하거나 감소시키고 다른 하나인 제2 트랜지스터를 통해 전류를 흐르게 함으로써, 상기 트랜지스터들의 발열을 방지하는 트랜지스터 발열제어 방법.
제40 항에 있어서,

2개의 상기 트랜지스터들은 하나는 NPN형이고 다른 하나는 PNP형인 정션(junction) 트랜지스터인 것을 특징으로 하는 트랜지스터 발열제어 방법.
제40 항에 있어서,

2개의 상기 트랜지스터들은 하나는 N형이고 다른 하나는 P형인 MOS 트랜지스터이고,

상기 N형 및 P형 MOS 트랜지스터는 각각 형성되거나 또는 CMOS 트랜지스터로서 복합되어 형성된 것을 특징으로 하는 트랜지스터 발열제어 방법.
제40 항에 있어서

2개의 상기 트랜지스터들은 바이폴라형 트랜지스터와 MOS형 트랜지스터를 혼합한 회로로 구성하는 것을 특징으로 하는 트랜지스터 발열제어 방법.
제38 항에 있어서

상기 트랜지스터의 콜렉터 단자와 에미터 단자 사이, 또는 소오스 및 드레인 단자 사이에 연결되고, 상기 임계 온도에서 급격한 금속-절연체 전이(Metal-Insulator Transition: MIT)가 발생하는 전력 공급용 MIT 소자를 더 포함하고,

상기 전력 공급용 MIT 소자를 상기 트랜지스터의 표면 또는 발열 부분에 부착하는 것을 특징으로 하는 트랜지스터 발열제어 방법.
제38 항에 있어서,

상기 MIT 소자와 트랜지스터는 하나의 칩으로 설계된 것을 특징으로 하는 트랜지스터 발열제어 방법.
제38 항에 있어서,

상기 MIT 소자와 트랜지스터는 하나의 패키지 내에 집적화되어 이용되는 것을 특징으로 하는 트랜지스터 발열제어 방법.