JP2007173493A

JP2007173493A - 半導体装置

Info

Publication number: JP2007173493A
Application number: JP2005368882A
Authority: JP
Inventors: Kazuhiko Kusuda; 和彦楠田; Takeshi Nobe; 武野辺; Hiroshi Okada; 洋岡田
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 2005-12-21
Filing date: 2005-12-21
Publication date: 2007-07-05

Abstract

【課題】過電流保護機能を備えた半導体装置において、温度検出の消費電流の低下と感度の向上を図ると共に、出力ＭＯＳＦＥＴを過電流による過熱から保護し、温度低下時に元の導通状態への復帰を容易にする。
【解決手段】出力ＭＯＳＦＥＴ１と、この出力ＭＯＳＦＥＴ１と熱的に結合されるバイポーラトランジスタ２と、このバイポーラトランジスタ２の漏れ電流を検出する漏れ電流検出抵抗３と、この漏れ電流検出抵抗３に結合する遮断回路４ａとを備え、出力ＭＯＳＦＥＴ１のベース、ソース電極間にバイポーラトランジスタ２と漏れ電流検出抵抗３とを接続する。これにより、漏れ電流検出抵抗３の両端電圧を基に、所定の温度以上で遮断し、所定の温度未満で導通する自己復帰型の遮断回路４ａが得られ、過熱保護と定常動作をスムーズに切替えることの可能な、低消費で高感度の過電流保護機能を得ることができる。
【選択図】図１

Description

本発明は、半導体素子を過電流に起因した過熱による破壊から保護する過電流保護回路機能を有する半導体装置に関する。

従来から、この種の過電流保護回路機能を有する半導体装置において、電力用絶縁ゲート半導体素子（出力半導体素子）が温度上昇したときにダイオードの順方向電圧の温度変化特性を利用して温度変化を検知し、過電流による過熱から出力半導体素子を保護する過電流保護回路を備えた半導体装置が知られている（例えば特許文献１参照）。この半導体装置は、半導体基板上に、出力半導体素子と、この出力半導体素子のゲート電圧を制御するゲート保護回路と、ダイオードの順方向電圧を利用した温度検出回路と、温度検出回路の出力を一時保持するラッチ回路と、このラッチ回路の出力により出力素子のゲートを遮断するゲート遮断回路とを備えている。この過電流保護用回路では、温度検出回路は、ダイオードの順方向電圧における温度変化（約―１．５ｍＶ／℃）を利用して、温度検出を行ない、ラッチ回路は、一旦過熱遮断回路が動作するとその出力が高電位になって出力半導体素子の遮断状態を保持し、これによりチップ温度が低下しても出力素子のゲート電圧は低電位に保持され、出力半導体素子は遮断状態のままとなっていた。このため、出力半導体素子を再度オンさせるには、一旦ラッチ回路をオフする必要があることから、このような半導体装置では、一旦遮断されると元の導通状態に自己復帰できないという問題があった。さらに、温度検出にダイオードの順方向電圧の温度特性を利用しているので、温度検出のために常に一定の大きさの電流をダイオードに流し続ける必要があり、消費電流が大きくなるといった問題があった。

また、他の従来における過電流保護回路機能を有する半導体装置として、ダイオードに逆電圧を印加し、その漏れ電流の温度変化を利用して、過電流の保護を行うものがある（例えば特許文献２参照）。しかし、この場合は、ダイオードの漏れ電流の温度依存性が小さいため、半導体素子温度を感度よく検知することができず、半導体素子の過電流保護を確実にできないといった問題があった。
特開平７−５８２９３号公報特開２００４−２２８５９３号公報

本発明は、上記のような従来の問題を解決するためになされたものであり、小さい消費電流で、かつ感度良く出力半導体素子温度を検知し、この検知をもとに出力半導体素子を制御する遮断回路を備えることにより、高温時に出力半導体素子を遮断して過熱による破壊を防ぐと共に、温度が低下すれば再度出力半導体素子を導通状態に自己復帰させることができる半導体装置を提供することを目的とする。

上記目的を達成するために請求項１の発明は、ドレイン端子、ソース端子、及びゲート端子を有する出力ＭＯＳＦＥＴを過電流による過熱から保護するための過電流保護回路機能を備えた半導体装置において、前記出力ＭＯＳＦＥＴと熱的に結合されたベースオープンのバイポーラトランジスタと、前記バイポーラトランジスタの漏れ電流を検出する漏れ電流検出抵抗と、前記出力ＭＯＳＦＥＴの熱による前記バイポーラトランジスタの温度変化を前記漏れ電流検出抵抗の電圧変化により検出し、この検出電圧に基づき出力ＭＯＳＦＥＴを制御する遮断回路とを備え、前記バイポーラトランジスタ及び前記漏れ電流検出抵抗は、前記出力ＭＯＳＦＥＴのゲート電極とソース電極間に接続され、前記遮断回路は、前記出力ＭＯＳＦＥＴの温度上昇時に、前記漏れ電流検出抵抗の両端に発生する電位差が所定の値以上になると、前記出力ＭＯＳＦＥＴを導通状態から遮断状態とすると共に、前記出力ＭＯＳＦＥＴの温度低下時に、前記漏れ電流検出抵抗の両端に発生する電位差が所定の値未満になると、前記出力ＭＯＳＦＥＴを再び導通状態に戻すものである。

請求項２の発明は、ドレイン端子、ソース端子、及びゲート端子を有する出力ＭＯＳＦＥＴを過電流による過熱から保護するための過電流保護回路機能を備えた半導体装置において、前記出力ＭＯＳＦＥＴと熱的に結合されたベースオープンのバイポーラトランジスタと、前記バイポーラトランジスタの漏れ電流を検出する漏れ電流検出抵抗と、前記出力ＭＯＳＦＥＴの熱による前記バイポーラトランジスタの温度変化を前記漏れ電流検出抵抗の電圧変化により検出し、この検出電圧に基づき出力ＭＯＳＦＥＴを制御する遮断回路とを備え、前記バイポーラトランジスタ及び前記漏れ電流検出抵抗は、前記遮断回路の入力端子と前記出力ＭＯＳＦＥＴのソース電極間に接続され、前記遮断回路は、前記出力ＭＯＳＦＥＴの温度上昇時に、前記漏れ電流検出抵抗の両端に発生する電位差が所定の値以上になると、前記出力ＭＯＳＦＥＴを導通状態から遮断状態とすると共に、前記出力ＭＯＳＦＥＴの温度低下時に、前記漏れ電流検出抵抗の両端に発生する電位差が所定の値未満になると、前記出力ＭＯＳＦＥＴを再び導通状態に戻すものである。

請求項３の発明は、請求項１又は請求項２に記載の半導体装置において、前記出力ＭＯＳＦＥＴのゲート、ソース間に過電圧保護用ＭＯＳＦＥＴをさらに備え、前記過電圧保護用ＭＯＳＦＥＴのゲートと前記出力ＭＯＳＦＥＴのドレインを接続したものである。

請求項４の発明は、請求項１乃至請求項３のいずれかに記載の半導体装置において、前記バイポーラトランジスタの代わりに、ダイオードを用いたものである。

請求項５の発明は、請求項１乃至請求項３のいずれかに記載の半導体装置において、前記漏れ電流検出抵抗は、前記出力ＭＯＳＦＥＴ及び前記バイポーラトランジスタとは、熱的に遮断されているものである。

請求項６の発明は、請求項１及至請求項３のいずれかに記載の半導体装置において、前記漏れ電流検出抵抗は、前記出力ＭＯＳＦＥＴのゲート電極形成時に、同時に該ゲート電極と同じ材料で形成されるものである。

請求項７の発明は、請求項１及至請求項３のいずれかに記載の半導体装置において、前記漏れ電流検出抵抗は、ポリシリコンで形成されるものである。

請求項８の発明は、請求項５に記載の半導体装置において、前記出力ＭＯＳＦＥＴと前記バイポーラトランジスタは同一チップで形成され、前記漏れ電流検出抵抗は、前記チップとは別チップにて形成されているものである。

請求項９の発明は、請求項１又は請求項２に記載の半導体装置において、前記出力ＭＯＳＦＥＴを開閉する入力信号により点灯・消灯する発光素子と、前記発光素子に光結合されて起電力を発生する光起電力素子とをさらに備え、前記出力ＭＯＳＦＥＴと前記ポリシリコンで形成されるバイポーラトランジスタとが同一チップ内に形成され、前記漏れ電流検出抵抗と前記遮断回路は前記出力ＭＯＳＦＥＴと別チップにて形成され、前記光起電力素子で発生された起電力は、前記遮断回路に印加されているものである。

請求項１０の発明は、請求項３に記載の半導体装置において、前記出力ＭＯＳＦＥＴを開閉する入力信号により点灯・消灯する発光素子と、前記発光素子に光結合されて起電力を発生する光起電力素子とをさらに備え、前記出力ＭＯＳＦＥＴと前記ポリシリコンで形成されるバイポーラトランジスタとが同一チップ内に形成され、前記漏れ電流検出抵抗と前記遮断回路と前記過電圧保護用ＭＯＳＦＥＴは前記出力ＭＯＳＦＥＴと別チップにて形成され、前記光起電力素子で発生された起電力は、前記遮断回路に印加されているものである。

請求項１１の発明は、請求項９に記載の半導体装置において、前記出力ＭＯＳＦＥＴと前記バイポーラトランジスタを複数組備え、前記複数組の出力ＭＯＳＦＥＴは、それぞれのソース電極が逆直列接続されると共に、それぞれのゲート電極が共通に接続され、前記漏れ電流検出抵抗を前記複数組のバイポーラトランジスタの共通の漏れ電流検出抵抗とし、前記各バイポーラトランジスタは、それぞれに対応した前記出力ＭＯＳＦＥＴと同一チップ内に形成されているものである。

請求項１２の発明は、請求項１０に記載の半導体装置において、前記出力ＭＯＳＦＥＴ、前記バイポーラトランジスタ及び前記過電圧保護用ＭＯＳＦＥＴをそれぞれ複数組備え、前記複数組の出力ＭＯＳＦＥＴは、それぞれのソース電極が逆直列接続されると共に、それぞれのゲート電極が共通に接続され、前記過電圧保護用ＭＯＳＦＥＴの各ソース電極が共通に接続され、前記漏れ電流検出抵抗を前記複数組のバイポーラトランジスタの共通の漏れ電流検出抵抗とし、前記各バイポーラトランジスタは、それぞれに対応した前記出力ＭＯＳＦＥＴと同一チップ内に形成されているものである。

請求項１３の発明は、請求項１乃至請求項３のいずれかに記載の半導体装置において、前記バイポーラトランジスタは、前記出力ＭＯＳＦＥＴと電気的に絶縁できる絶縁膜を介して、前記出力ＭＯＳＦＥＴが形成されるチップ内に形成されるものである。

請求項１４の発明は、請求項１乃至請求項３のいずれかに記載の半導体装置において、前記バイポーラトランジスタは、前記出力ＭＯＳＦＥＴが形成されるチップ内の前記出力ＭＯＳＦＥＴを流れる電流が通電するエリア内に形成されるものである。

請求項１の発明によれば、出力ＭＯＳＦＥＴの温度に連動してバイポーラトランジスタの漏れ電流が変化するため、バイポーラトランジスタの漏れ電流検出抵抗の両端の電位差により、容易に出力ＭＯＳＦＥＴの温度変化を検出することができる。これにより、過熱時には遮断回路により出力ＭＯＳＦＥＴを瞬時に遮断し、出力ＭＯＳＦＥＴを過電流による過熱から保護し、また、温度が下がった時は、直ぐに自動的に出力ＭＯＳＦＥＴを元の導通状態に戻し、定常の動作に自己復帰させることができる。また、温度検出にバイポーラトランジスタの漏れ電流を用いたことにより、温度検知を低消費電流で行うことができる。

請求項２の発明によれば、請求項１の効果に加え、バイポーラトランジスタの印加電圧を遮断回路の入力電圧を変えて調整できるので、この入力電圧によりバイポーラトランジスタの漏れ電流の初期値を設定して、初期の漏れ電流量を変えることができる。これにより、漏れ電流検出抵抗における初期電位が変わり、遮断回路の遮断動作温度を変えることができるので、入力電圧による遮断回路の過電流保護動作の設定温度の調整を容易にする。

請求項３の発明によれば、出力ＭＯＳＦＥＴに過電圧が印加された場合、過電圧保護用ＭＯＳＦＥＴが直ぐに短絡されて、出力ＭＯＳＦＥＴを過電圧から遮断することができるので、過電圧が印加された場合も出力ＭＯＳＦＥＴを保護することができる。

請求項４の発明によれば、ダイオードがバイポーラトランジスタに比べて、イオン注入を行うエリアが小さいため、より小さなエリアで形成することができ、半導体チップ面積を少なくできる。

請求項５の発明によれば、バイポーラトランジスタの漏れ電流検出抵抗は、出力ＭＯＳＦＥＴの発熱による熱的影響を受けないのため、温度による抵抗値変動を回避することができ、正確な感熱検知、及び電流測定が可能となる。

請求項６の発明によれば、バイポーラトランジスタ漏れ電流検出抵抗と出力ＭＯＳＦＥＴのゲート電極とを、同じ半導体プロセス工程で同時に形成できるので、工程数を削減することができる。

請求項７の発明によれば、ポリシリコンで形成されるので、漏れ電流検出抵抗を少ないチップ面積で精度良く形成することができる。

請求項８の発明によれば、バイポーラトランジスタの漏れ電流検出抵抗は、出力ＭＯＳＦＥＴと物理的に遮断され、確実に熱的に分離されるので，温度による抵抗値の変化を避けることができ、より正確な温度検出が可能となる。また、漏れ電流検出抵抗と出力ＭＯＳＦＥＴを同一チップに形成した時に発生する不必要な寄生素子の動作を排除することができる。

請求項９及び請求項１０の発明によれば、出力ＭＯＳＦＥＴを入力信号のオン、オフによりスイッチングする半導体リレーを構成できると共に、過電流より保護される出力ＭＯＳＦＥＴを半導体リレーの出力素子として使用することにより、安定した半導体リレーを実現することができる。また、過電流保護制御をする漏れ電流検出抵抗、遮断回路をバイポーラトランジスタ及び出力ＭＯＳＦＥＴから物理的に分離することにより、出力ＭＯＳＦＥＴの発熱による漏れ電流検出抵抗の抵抗値の変化による影響、及びバイポーラトランジスタの漏れ電流検知抵抗及び遮断回路が出力ＭＯＳＦＥＴと同一チップに製作された場合に発生する寄生素子としての動作を回避することができるので、さらに安定した半導体リレーを得ることができる。また、遮断回路を自己復帰型とすることにより、過熱時における出力ＭＯＳＦＥＴの遮断状態と、過熱状態から低温になった時における出力ＭＯＳＦＥＴの導通復帰を自動的に行うことができる。

請求項１１の発明によれば、上記の効果に加え、半導体リレーの両出力端子が負荷電圧に対して対称になるため、負荷電圧の高い側又は低い側のいずれとも双方向に接続できると共に、端子間容量が削減され、半導体リレーの高周波特性を向上させることができる。

請求項１２の発明によれば、上記の効果に加え、出力ＭＯＳＦＥＴに過電圧が印加された場合、過電圧保護用ＭＯＳＦＥＴが短絡して出力ＭＯＳＦＥＴを直ぐに遮断するので、過電圧が印加された場合も出力ＭＯＳＦＥＴを保護することができる。

請求項１３の発明によれば、バイポーラトランジスタは、出力ＭＯＳＦＥＴから電気的には絶縁すると共に、両者を接近して配置することにより、熱的には結合を強くすることが可能なので、出力ＭＯＳＦＥＴの発熱を感度良く、素早く検知することができる。さらに、両者を電気的に絶縁できるため、それらの半導体基板内における不必要な寄生素子としての動作を排除することができる。

請求項１４の発明によれば、バイポーラトランジスタを、出力ＭＯＳＦＥＴの発熱が激しいチップ位置に配置することにより、出力ＭＯＳＦＥＴの発熱の検知をさらに素早く行うことが可能となる。例えば、出力ＭＯＳＦＥＴの中央部にバイポーラトランジスタを設置することにより、最も感熱を大きくし、素早い検知を行うことが可能となる。

本発明の第１の実施形態に係る過電流保護回路機能を備えた半導体装置について、図１、図２を参照して説明する。第１の実施形態は、主に請求項１に対応する。本実施形態の半導体装置の過電流保護回路は、出力半導体素子としての出力ＭＯＳＦＥＴ１と、ベースオープンのバイポーラトランジスタ２と、バイポーラトランジスタ２の漏れ電流を検出する漏れ電流検出抵抗３と、出力ＭＯＳＦＥＴ１を遮断状態にする遮断回路４ａとを備え、出力ＭＯＳＦＥＴ１とベースオープンのバイポーラトランジスタ２は熱的に結合され、バイポーラトランジスタ２及び漏れ電流検出抵抗３は、出力ＭＯＳＦＥＴ１のゲート電極とソース電極間に接続されている。

バイポーラトランジスタ２は、コレクタ電極が出力ＭＯＳＦＥＴ１のゲート電極に接続され、エミッタ電極がバイポーラトランジスタ２の漏れ電流検出抵抗３を介して出力ＭＯＳＦＥＴ１のソース電極に接続され、出力ＭＯＳＦＥＴ１と熱的に結合されている。漏れ電流検出抵抗３は、出力ＭＯＳＦＥＴ１、及びバイポーラトランジスタ２と熱的に遮断されている。また、過電流を検出するための素子として用いているバイポーラトランジスタ２は、ベース電極とエミッタ電極間の小さい漏れ電流をコレクタ電流が増幅するため、ダイオードより大きな漏れ電流が流れる。

遮断回路４ａは、ＭＯＳＦＥＴ４１及至ＭＯＳＦＥＴ４３と、抵抗４４及至抵抗４６とを備える。ＭＯＳＦＥＴ４１及至ＭＯＳＦＥＴ４３は、抵抗４４及至抵抗４６をそれぞれのドレイン抵抗とし、抵抗４４及至抵抗４６は各ＭＯＳＦＥＴ４１及至ＭＯＳＦＥＴ４３のドレイン電極と遮断回路４ａの入力端子Ｔ１、Ｔ２に入力される入力電圧Ｖｉｎとの間に接続される。ＭＯＳＦＥＴ４１及至ＭＯＳＦＥＴ４３のソース電極は共通のソース端子Ｔｓから、出力ＭＯＳＦＥＴ１のソース電極に接続される。ＭＯＳＦＥＴ４１のゲート電極は、漏れ電流検出抵抗３に接続する接続端子Ｔｒを介して、バイポーラトランジスタ２のエミッタ電極と接続され、漏れ電流検出抵抗３における漏れ電流検出電圧が印加される。ＭＯＳＦＥＴ４１のドレイン電極は、ＭＯＳＦＥＴ４２のゲート電極に接続され、ＭＯＳＦＥＴ４２のドレイン電極は、ＭＯＳＦＥＴ４３のゲート電極に接続される。ＭＯＳＦＥＴ４３のドレイン電極はドレイン端子Ｔｄから出力ＭＯＳＦＥＴ１のゲート電極とバイポーラトランジスタ２のコレクタ電極に接続されている。

上記のように構成された過電流保護回路の動作について次に説明する。出力ＭＯＳＦＥＴ１に過電流が流れず、定常状態であるとき、バイポーラトランジスタ２からの漏れ電流は小さい。そのため、漏れ電流検出抵抗３に流れ込む電流は小さく、バイポーラトランジスタ漏れ電流検出抵抗３の両端に発生する電位差は小さい。この電位差は、出力ＭＯＳＦＥＴ１が所定の温度未満のときは、ＭＯＳＦＥＴ４１を駆動させる所定の閾値電圧に達しないため、ＭＯＳＦＥＴ４１は動作することなく、ＭＯＳＦＥＴ４１はオフ状態となっている。従って、ＭＯＳＦＥＴ４１のドレイン電極の電位はＨｉｇｈとなるため、ＭＯＳＦＥＴ４２がオン状態となる。これにより、ＭＯＳＦＥＴ４２のドレイン電極の電位がＬｏｗとなるため、ＭＯＳＦＥＴ４３はオフ状態となる。すなわち、遮断回路４ａは動作しない。そのため、出力ＭＯＳＦＥＴ１のゲート電極には、入力電圧Ｖｉｎに近いＭＯＳＦＥＴ４３のドレイン電圧が印加され、出力ＭＯＳＦＥＴ１を動作させる。

出力ＭＯＳＦＥＴ１に過電流が流れると、出力ＭＯＳＦＥＴ１は発熱し、熱的に結合されているバイポーラトランジスタ２では、コレクタ電極とエミッタ電極間の漏れ電流が増大する。そのため、漏れ電流検出抵抗３の両端の電位差が増大する。そして、出力ＭＯＳＦＥＴ１が所定の温度以上になり、上記の電位差がＭＯＳＦＥＴ４１を駆動する閾値電圧以上に達すると、ＭＯＳＦＥＴ４１がオン状態となる。これにより、ＭＯＳＦＥＴ４１のドレイン電極の電位はＬｏｗとなるため、ＭＯＳＦＥＴ４２がオフ状態となる。そして、ＭＯＳＦＥＴ４２のドレイン電極の電位がＨｉｇｈになるため、ＭＯＳＦＥＴ４３がオン状態となる。すなわち、遮断回路４ａが機能する。そのため、出力ＭＯＳＦＥＴ１のゲート電極とソース電極間が短絡状態となり、出力ＭＯＳＦＥＴ１はオフ状態となる。このようにして、遮断回路４ａは出力ＭＯＳＦＥＴ１を過電流による過熱から保護する。

上記のように動作する過電流保護回路の動作波形を図２に示す。出力ＭＯＳＦＥＴ１に流れる電流が時間経過と共に増大し、所定の電流値以上となり過電流が流れると、出力ＭＯＳＦＥＴ１が発熱し、漏れ電流検出抵抗３の両端の電位差は、遮断回路４ａを動作させる閾値電圧以上に達し、遮断回路４ａの短絡動作により、出力ＭＯＳＦＥＴ１は遮断状態となる。このとき、バイポーラトランジスタ２が出力ＭＯＳＦＥＴ１に接続されているため、漏れ電流が流れなくなり、再度出力ＭＯＳＦＥＴ１を導通させる。この動作は、出力ＭＯＳＦＥＴ１の温度が低下するまで間欠動作として繰り返され、過熱が収まり、温度が低くなると自動的に通常の導通状態に自己復帰する。また、出力ＭＯＳＦＥＴ１には、ソース抵抗を設けていないので、出力ＭＯＳＦＥＴ１を含む出力回路部の導通時におけるオン抵抗を低下させることができる。

以上説明したように、本実施形態の半導体装置の過電流保護回路では、出力ＭＯＳＦＥＴ１の温度に連動してバイポーラトランジスタ２の漏れ電流が変化するため、バイポーラトランジスタ２の漏れ電流検出抵抗３の両端の電位差により、容易に出力ＭＯＳＦＥＴ１の温度変化を検出することができる。これにより、過熱時には遮断回路４ａにより瞬時に出力ＭＯＳＦＥＴ１に流れる電流を間欠的に遮断し、出力ＭＯＳＦＥＴを過電流による過熱から保護し、また、温度が下がった時は、直ぐに自動的に出力ＭＯＳＦＥＴを元の導通状態に戻し、定常動作に自己復帰させることができる。また、漏れ電流の検出にバイポーラトランジスタを用いたことにより、小さい消費電流で、かつ感度良く出力半導体素子温度を検知できる。また、バイポーラトランジスタ２のコレクタ電極が出力ＭＯＳＦＥＴ１のベース電極に接続されるので、両者を同一チップ上で一体化し易い。

次に、本発明の第２の実施形態に係る過電流保護回路機能を備えた半導体装置について、図３及び図４を参照して説明する。第２の実施形態は、主に請求項２に対応する。本実施形態の半導体装置の過電流保護回路は、出力半導体素子としての出力ＭＯＳＦＥＴ１と、ベースオープンのバイポーラトランジスタ２と、バイポーラトランジスタ２の漏れ電流を検出する漏れ電流検出抵抗３と、出力ＭＯＳＦＥＴ１を遮断状態にする遮断回路４ｂとを備え、出力ＭＯＳＦＥＴ１とベースオープンのバイポーラトランジスタ２は熱的に結合され、バイポーラトランジスタ２及び漏れ電流検出抵抗３は、遮断回路４ｂの入力電圧Ｖｉｎが入力される入力端子Ｔ１に結合される出力端子Ｔ３と出力ＭＯＳＦＥＴ１のソース電極間に接続される。

バイポーラトランジスタ２は、そのコレクタ電極が遮断回路４ｂにおける入力端子Ｔ１と繋がる後述の出力端子Ｔ３に接続され、エミッタ電極が漏れ電流検出抵抗３を介して出力ＭＯＳＦＥＴ１のソース電極に接続され、出力ＭＯＳＦＥＴ１と熱的に結合されている。漏れ電流検出抵抗３は、出力ＭＯＳＦＥＴ１、及びバイポーラトランジスタ２と熱的に遮断されている。また、過電流を検出するための素子として用いているバイポーラトランジスタ２は、ベース電極とエミッタ電極間の小さい漏れ電流をコレクタ電流が増幅するため、ダイオードを用いた場合の逆方向漏れ電流より大きな漏れ電流が流れる。

遮断回路４ｂは、ＭＯＳＦＥＴ４１及至ＭＯＳＦＥＴ４３と、抵抗４４及至抵抗４６とを備え、基本的には前記遮断回路４ａと同様の構成であるが、出力端子として、ＭＯＳＦＥＴ４３のドレイン電極以外に、入力端子に接続された出力端子Ｔ３を有し、出力端子Ｔ３は前述のようにバイポーラトランジスタ２のコレクタに接続される。ＭＯＳＦＥＴ４１及至ＭＯＳＦＥＴ４３は、抵抗４４及至抵抗４６をそれぞれのドレイン抵抗とし、抵抗４４及至抵抗４６は各ＭＯＳＦＥＴ４１及至ＭＯＳＦＥＴ４３のドレイン電極と遮断回路４ｂの入力端子Ｔ１，Ｔ２との間に接続される。ＭＯＳＦＥＴ４１及至ＭＯＳＦＥＴ４３のソース電極は、いずれも出力ＭＯＳＦＥＴ１のソース電極に接続される。ＭＯＳＦＥＴ４１のゲート電極は、漏れ電流検出抵抗３との接続端子Ｔｒを介してバイポーラトランジスタ２のエミッタ電極と接続され、漏れ電流検出抵抗３における漏れ電流検出電圧が印加される。ＭＯＳＦＥＴ４１のドレイン電極は、ＭＯＳＦＥＴ４２のゲート電極に接続され、ＭＯＳＦＥＴ４２のドレイン電極は、ＭＯＳＦＥＴ４３のゲート電極に接続される。ＭＯＳＦＥＴ４３のドレイン電極は出力ＭＯＳＦＥＴ１のゲート電極に接続されている。

上記のように構成された第２の実施形態による過電流保護回路の動作について次に説明する。出力ＭＯＳＦＥＴ１に過電流が流れず、定常状態であるとき、バイポーラトランジスタ２からの漏れ電流は小さい。そのため、漏れ電流検出抵抗３に流れ込む電流は小さく、漏れ電流検出抵抗３の両端に発生する電位差は小さい。この電位差がＭＯＳＦＥＴ４１を駆動させる所定の閾値電圧に達しないため、ＭＯＳＦＥＴ４１は動作することなく、ＭＯＳＦＥＴ４１はオフ状態となり、前述と同様に、ＭＯＳＦＥＴ４３はオフ状態となる。すなわち、遮断回路４ｂは機能しない。そのため、出力ＭＯＳＦＥＴ１のゲート電極には、入力電圧Ｖｉｎに近いＭＯＳＦＥＴ４３のドレイン電圧が印加され、出力ＭＯＳＦＥＴ１は動作状態となる。

出力ＭＯＳＦＥＴ１に過電流が流れると、出力ＭＯＳＦＥＴ１は発熱し、熱的に結合されているバイポーラトランジスタ２では、コレクタ電極とエミッタ電極間の漏れ電流が増大する。そのため、出力ＭＯＳＦＥＴ１が所定の温度以上になり、漏れ電流検出抵抗３の両端の電位差が増大し、この電位差がＭＯＳＦＥＴ４１を駆動する閾値電圧以上に達すると、ＭＯＳＦＥＴ４１がオン状態となり、ＭＯＳＦＥＴ４３がオン状態となって、遮断回路４ｂが機能する。そのため、出力ＭＯＳＦＥＴ１のゲート電極とソース電極間が短絡状態となり、出力ＭＯＳＦＥＴ１はオフ状態となる。このとき、バイポーラトランジスタ２のコレクタが遮断回路４ｂの出力端子Ｔ３に接続されているため、過熱時には常に漏れ電流が流れて、漏れ電流検出抵抗３の両端の電位差が大きいままなので、出力ＭＯＳＦＥＴ１は、その温度が下がるまで遮断状態が保持される。この動作により、過熱中は継続して出力ＭＯＳＦＥＴ１は遮断され、出力ＭＯＳＦＥＴ１の温度が低くなって所定の温度未満になると自動的に通常の導通状態に自己復帰する。このようにして、遮断回路４ｂは出力ＭＯＳＦＥＴ１を過電流による過熱から保護する。また、出力ＭＯＳＦＥＴ１には、ソース抵抗を設けていないので、出力ＭＯＳＦＥＴ１を含む出力回路部の導通時におけるオン抵抗を低下させることができる。

また、上記遮断回路４ｂにおいて、バイポーラトランジスタ２のコレクタが接続される遮断回路４ｂの出力端子Ｔ３には、入力電圧Ｖｉｎと同じ電圧が供給されるので、この入力電圧Ｖｉｎを変化させることにより、バイポーラトランジスタ２に流れる漏れ電流の初期値を変えることができる。ここで、図４に示すように、バイポーラトランジスタ２は、コレクタ電極への印加電圧のレベルにより、その漏れ電流量が変化し、また、印加電圧のレベルが高いほど、漏れ電流の温度変化が増大する特性を持つ。従って、印加電圧である入力電圧Ｖｉｎのレベルを調整することによって、初期の漏れ電流を調整して、漏れ電流検出抵抗３の両端の初期電位差を設定することができるので、遮断回路４ｂを遮断する所定の動作温度及びバイポーラトランジスタ２の温度感度を調整することができる。

以上説明したように、第２の実施形態の過電流保護回路によれば、出力ＭＯＳＦＥＴ１の温度に連動してバイポーラトランジスタ２の漏れ電流が変化するため、漏れ電流検出抵抗３の両端の電位差により、容易に出力ＭＯＳＦＥＴ１の温度変化を検出することができる。これにより、遮断回路４ｂは、過熱時には瞬時に出力ＭＯＳＦＥＴ１に流れる電流を遮断して、出力ＭＯＳＦＥＴ１を過電流による過熱から保護し、また、温度が下がった時は、直ぐに自動的に出力ＭＯＳＦＥＴ１を元の導通状態に戻し、通常動作に自己復帰させることができる。さらに、バイポーラトランジスタ２への印加電圧は、遮断回路４ｂの入力電圧Ｖｉｎに相当するので、入力電圧Ｖｉｎを変えることによりバイポーラトランジスタ２の印加電圧を変えることができる。そして、この印加電圧によりバイポーラトランジスタ２の漏れ電流量を変えることができ、従って、入力電圧Ｖｉｎにより出力ＭＯＳＦＥＴ１の過電流保護動作の設定温度及びバイポーラトランジスタ２の漏れ電流感度を調整することができる。

次に、本発明の第３の実施形態に係る過電流保護回路機能を備えた半導体装置について、図５、図６を参照して説明する。第３の実施形態は、主に請求項３に対応する。本実施形態の半導体装置の過電流保護回路は、上記第１の実施形態において、出力ＭＯＳＦＥＴ１のゲート、ソース間に過電圧保護用ＭＯＳＦＥＴ５をさらに備え、この過電圧保護用ＭＯＳＦＥＴ５のゲートと出力ＭＯＳＦＥＴ１のドレインを接続したものである。

図５において、本実施形態の半導体装置の過電流保護回路は、出力半導体素子としての出力ＭＯＳＦＥＴ１と、ベースオープンのバイポーラトランジスタ２と、バイポーラトランジスタ２の漏れ電流を検出する漏れ電流検出抵抗３と、出力ＭＯＳＦＥＴ１を遮断状態にする遮断回路４ａとを備え、出力ＭＯＳＦＥＴ１とベースオープンのバイポーラトランジスタ２は熱的に結合され、バイポーラトランジスタ２及び漏れ電流検出抵抗３は、出力ＭＯＳＦＥＴ１のゲート電極とソース電極間に接続されている。さらに、出力ＭＯＳＦＥＴ１のゲート、ソース間に過電圧保護用ＭＯＳＦＥＴ５を備え、この過電圧保護用ＭＯＳＦＥＴ５は、そのドレイン電極とソース電極が出力ＭＯＳＦＥＴ１のゲート電極とソース電極に接続されると共に、そのゲート電極が、出力ＭＯＳＦＥＴ１のドレイン電極に接続されている。その他の回路は前記第１の実施形態と同じ回路構成であるので、説明は省略する。

上記過電圧保護用ＭＯＳＦＥＴ５は、そのゲート電極が出力ＭＯＳＦＥＴ１のドレイン電極に接続されているため、出力ＭＯＳＦＥＴ１のドレイン電極に高電圧が印加された場合、過電圧保護用ＭＯＳＦＥＴ５のゲート端子に高電圧が掛かるのでオンされる。これにより、出力ＭＯＳＦＥＴ１のゲート電極とソース電極間が短絡され、出力ＭＯＳＦＥＴ１が高電圧の掛けられた電流から遮断される。また、前記第１の実施形態と同様に、バイポーラトランジスタ２と漏れ電流検出抵抗３及び遮断回路４ａによる過電流保護作用を備えているので、過電流による過熱に対しても保護動作を行う。

図６に、この過電流に対する保護動作による電流値の変化と、過電圧による電流値の変化の様子を示す。図６に示されるように、出力ＭＯＳＦＥＴ１は、過電流の場合には、遮断回路４ａの間欠動作により、電流制限されることにより、温度が低下され、過電圧の場合には、過電圧保護用ＭＯＳＦＥＴ５がオンして電流の遮断状態が保持され、負荷電圧が低下すると再度導通状態に自己復帰する。

このように、本実施形態によれば、過電圧保護用ＭＯＳＦＥＴ５を出力ＭＯＳＦＥＴ１のベース電極とソース電極間に設けたことにより、過電圧時に出力ＭＯＳＦＥＴ１を遮断することができ、出力ＭＯＳＦＥＴ１を過電流による過熱から保護することができると共に、過電圧からも保護することができるので、出力ＭＯＳＦＥＴ１をさらに安全に保護することができる。

次に、本発明の第４の実施形態に係る過電流保護回路機能を備えた半導体装置について、図７を参照して説明する。本実施形態は、第３の実施形態と同様、主に請求項３に対応する。本実施形態の半導体装置の過電流保護回路は、前記第２の実施形態において、出力ＭＯＳＦＥＴ１のゲート、ソース間に過電圧保護用ＭＯＳＦＥＴ５をさらに備え、この過電圧保護用ＭＯＳＦＥＴ５のゲートと出力ＭＯＳＦＥＴ１のドレインを接続したものである。

図７において、本実施形態の半導体装置の過電流保護回路は、出力半導体素子としての出力ＭＯＳＦＥＴ１と、ベースオープンのバイポーラトランジスタ２と、バイポーラトランジスタ２の漏れ電流を検出する漏れ電流検出抵抗３と、出力ＭＯＳＦＥＴ１を遮断状態にするための遮断回路４ｂとを備え、出力ＭＯＳＦＥＴ１とベースオープンのバイポーラトランジスタ２は熱的に結合され、バイポーラトランジスタ２及び漏れ電流検出抵抗３は、遮断回路４ｂの入力端子Ｔ１に結合される出力端子Ｔ３と出力ＭＯＳＦＥＴ１のソース電極間に接続される。さらに、出力ＭＯＳＦＥＴ１と遮断回路４ｂの間において、出力ＭＯＳＦＥＴ１のゲート、ソース電極間に過電圧保護用ＭＯＳＦＥＴ５が設けられ、この過電圧保護用ＭＯＳＦＥＴ５は、そのドレイン電極とソース電極が出力ＭＯＳＦＥＴ１のゲート電極とソース電極に接続されると共に、そのゲート電極は、出力ＭＯＳＦＥＴ１のドレイン電極に接続されている。その他の回路は前記第２の実施形態と同じ回路構成であるので、説明は省略する。

上記過電圧保護用ＭＯＳＦＥＴ５は、そのゲート電極が出力ＭＯＳＦＥＴ１のドレイン電極に接続されているため、出力ＭＯＳＦＥＴ１のドレイン電極に高電圧が印加された場合、この高電圧により過電圧保護用ＭＯＳＦＥＴ５はオンとなる。これにより、出力ＭＯＳＦＥＴ１のゲート電極とソース電極間が短絡され、出力ＭＯＳＦＥＴ１が遮断される。また、前記第２の実施形態と同様に、バイポーラトランジスタ２と漏れ電流検出抵抗３及び遮断回路４ｂによる過電流保護機能を備えている。従って、出力ＭＯＳＦＥＴ１は、過電流の場合には、遮断回路４ｂの遮断により、電流が遮断され、温度が低下すると自己復帰により再度導通し、過電圧の場合には、過電圧保護用ＭＯＳＦＥＴ５がオンとなり遮断状態が保持され、負荷電圧が低下すると再度導通状態に自己復帰する。

このように、本実施形態によれば、過電圧保護用ＭＯＳＦＥＴ５を出力ＭＯＳＦＥＴ１のベース電極とソース電極間に設けることにより、過電圧時に出力ＭＯＳＦＥＴ１を遮断することができる。これにより、本実施形態の半導体装置の過電流保護回路は、遮断回路による過電流の遮断と、遮断からの自己復帰動作に加え、過電圧保護用ＭＯＳＦＥＴ５の電圧自己復帰動作により、過電流による過熱に対しても、過電圧に対しても保護作用が働くので、出力ＭＯＳＦＥＴ１をさらに安全に保護することができる。

次に、本発明の第５の実施形態に係る過電流保護回路機能を備えた半導体装置について、図８を参照して説明する。第５の実施形態は、主に請求項４乃至請求項９と請求項１１とに対応する。本実施形態は、前記第１の実施形態における出力ＭＯＳＦＥＴ１と同様な２つの出力ＭＯＳＦＥＴを半導体リレーの出力素子として使用することにより、安定した半導体リレーを形成するものである。

本実施形態の構成は、図８に示すように、入力信号に応答して光信号を出力する発光素子を設けた入力部６と、光信号を受光して所定電圧を発生する受光素子を備えた受光部７と、この所定電圧により出力用ＭＯＳＦＥＴ１ａ、１ｂをスイッチング制御する充放電制御回路８と、出力用ＭＯＳＦＥＴ１ａ、１ｂを遮断状態にする遮断回路４ａと、各出力ソースを共通にして互いに逆直列に接続された出力用ＭＯＳＦＥＴ１ａ、１ｂと、ベースオープンの２組のバイポーラトランジスタ２ａ、２ｂと、バイポーラトランジスタの漏れ電流を検出する漏れ電流検出抵抗３とを備える。この漏れ電流検出抵抗３はバイポーラトランジスタ２ａ、２ｂの共通のエミッタ抵抗となり、これらエミッタ電極は遮断回路４ａにおける漏れ電流検出抵抗３との接続端子Ｔｒに接続される。また、バイポーラトランジスタ２ａ、２ｂのコレクタと出力用ＭＯＳＦＥＴ１ａ、１ｂのベース電極は共に遮断回路４ａの出力側のドレイン端子Ｔｄに接続されている。図８に示した本実施形態において、前述の各実施形態の部材と同等部材には同等符号を付し、重複説明は省く（以下、同様）。

入力部６は、発光素子としてＬＥＤ６ａ（発光ダイオード）を有し、入力端子６ｂ、６ｃからの入力信号により、ＬＥＤ６ａから光信号を発光する。受光部７は、受光素子の起電力素子として太陽電池７ａ（又はフォトダイオード）を有し、ＬＥＤ６ａからの光信号を受光して、光起電力を誘起し、所定電圧を発生する。

充放電制御回路８は、電圧制御用のデプレッション型（ノーマリオフ）のＭＯＳＦＥＴ８ａ及びエンハンスメント型（ノーマリオン）のＭＯＳＦＥＴ８ｂと、抵抗８ｃとを備え、ＭＯＳＦＥＴ８ａのドレインとゲートは、受光部７の高電位側と低電位側にそれぞれ接続される。ＭＯＳＦＥＴ８ｂのドレインとソースは、ＭＯＳＦＥＴ８ａのソースとゲートにそれぞれ接続されると共に、そのドレインとゲートは、抵抗８ｃで接続される。

充放電制御回路８において、受光部７からの所定電圧により、抵抗８ｃの両端に電位差が発生し、受光部７からの電圧がＭＯＳＦＥＴ８ａのドレインとゲートに加えられると、ＭＯＳＦＥＴ８ｂがオフからオンになり、ＭＯＳＦＥＴ８ａがオンからオフになる。この時、第１の出力ＭＯＳＦＥＴ１ａ及び第２の出力ＭＯＳＦＥＴ１ｂのゲート、ソース間に電位差が発生し、それらのゲートが充電され、各出力ＭＯＳＦＥＴ１ａ、１ｂが駆動する。次に、ＬＥＤ６ａからの光信号が遮断されると、上記とは逆に、ＭＯＳＦＥＴ８ｂがオンからオフとなり、ＭＯＳＦＥＴ８ａがオフからオンとなる。これにより、各出力ＭＯＳＦＥＴ１ａ、１ｂのゲート、ソース間の電位差が消失し、同各ゲートが放電され、各出力ＭＯＳＦＥＴ１ａ、１ｂがオフ状態となる。この充放電制御回路８を設けたことにより、各出力ＭＯＳＦＥＴ１ａ、１ｂの充放電の切替をスムーズに行うことができる。

上記第１及び第２の出力用ＭＯＳＦＥＴ１ａ、１ｂにおいて、入力端子６ｂ、６ｃからの入力信号のオンにより発生した所定電圧に基づき、充放電制御回路８からの制御電圧が遮断回路４ａを介して、各出力用ＭＯＳＦＥＴＦＥＴ１ａ、１ｂのゲートとソース間に加えられると、各ＦＥＴ１ａ、１ｂは導通状態となり、出力用ＭＯＳＦＥＴ１ａ、１ｂの外部端子１ｃ、１ｄ間は導通される。また、入力信号がオフになると、充放電制御回路８からの制御電圧が低下し、各ＦＥＴ１ａ、１ｂは非導通状態となり、外部端子１ｃと１ｄ間は遮断される。従って、本実施形態による半導体装置は、半導体リレーとしての機能を持つ。

また、第１及び第２の出力用ＭＯＳＦＥＴ１ａ、１ｂは、各ゲート端子にベースオープンのバイポーラトランジスタ２ａ、２ｂのコレクタ端子が接続され、共通のソース端子とバイポーラトランジスタ２ａ、２ｂの共通エミッタ端子間には、両トランジスタ２ａ、２ｂの漏れ電流を検出する漏れ電流検出抵抗３が接続される。ここでは、漏れ電流検出抵抗３は、バイポーラトランジスタ２ａ、２ｂの共通のエミッタ抵抗となり、両トランジスタ２ａ、２ｂのエミッタ電流が流れる。また、出力用ＭＯＳＦＥＴ１ａ、１ｂとバイポーラトランジスタ２ａ、２ｂとは、前記と同様に、それぞれ熱的に結合されているので、出力用ＭＯＳＦＥＴ１ａ、１ｂの過熱状態を漏れ電流検出抵抗３で検出できる。この漏れ電流検出抵抗３の検出電圧は、遮断回路４ａにフィードバックされる。

遮断回路４ａは、前記図１と同様の回路構成を成し、これにより前記と同様に、漏れ電流検出抵抗３の両端における降下電圧により、高温時の遮断と、低温時の導通を繰り返して、出力ＭＯＳＦＥＴ１ａ、１ｂの過電流を制御する。また、バイポーラトランジスタ２ａ、２ｂのエミッタ抵抗を共通にしたことにより、漏れ電流検出抵抗３に漏れ電流のエミッタ電流が多く流れ、検出感度が高くなると共に、リレー回路を簡単にできる。

本実施形態によれば、入力信号のオン、オフにより出力ＭＯＳＦＥＴ１ａ、１ｂをスイッチングする半導体リレーを構成できると共に、過電流より保護される出力ＭＯＳＦＥＴ１ａ、１ｂを半導体リレーの出力素子として使用することにより、安定した半導体リレーを実現することができる。

また、半導体製造プロセスにおいて、バイポーラトランジスタ２ａ、２ｂの漏れ電流検出抵抗３を出力ＭＯＳＦＥＴ１ａ、１ｂと同じチップ内に形成する場合、漏れ電流検出抵抗３を出力ＭＯＳＦＥＴ１ａ、１ｂのゲート電極形成時に、このゲート電極と同じ材料で同時に形成することにより、半導体製造プロセスの工数を削減することができる（請求項６に対応）。また、漏れ電流検出抵抗３をポリシリコンで形成することにより、漏れ電流検出抵抗３を少ないチップ面積で精度良く形成することができる（請求項７に対応）。また、本実施形態では、出力ＭＯＳＦＥＴ１ａ、１ｂの温度検出に、バイポーラトランジスタ２ａ、２ｂを用いたが、温度検出にバイポーラトランジスタの代わりにダイオードを用いることにより、イオン注入を行うエリアを小さくできるので、温度検出をより小さなエリアで形成し、半導体チップ面積を少なくすることができる（請求項４に対応）。

また、本実施形態では、図８において、点線で囲んだ出力ＭＯＳＦＥＴ１ａ、１ｂとバイポーラトランジスタ２ａ、２ｂよりなる全体出力部Ａ１と、漏れ電流検出抵抗３と遮断回路４ａよりなる過電流制御部Ｂ１を別チップで形成することもできる（請求項８に対応）。このように、全体出力部Ａ１と過電流制御部Ｂ１とを分離することにより、漏れ電流検出抵抗３と遮断回路４が出力ＭＯＳＦＥＴ１ａ、１ｂの発熱の影響を受け難くなり、各抵抗値の温度変化や、遮断特性の温度変化を防ぐことができる。これにより、より正確な過熱検出、電流測定が可能となる。また、上記の全体出力部Ａ１と過電流制御部Ｂ１の別チップ化により、これらを同一チップにした場合に回路素子間に発生する各種寄生素子が無くなり、これら寄生素子による不要な動作を回避することができるので、さらに安定した半導体リレーを得ることができる。

また、本実施形態では、全体出力部Ａ１として、出力部を出力ＭＯＳＦＥＴ１ａ、１ｂとバイポーラトランジスタ２ａ、２ｂの各２組を用いた構成を例に説明したが、前記図１に示したように１組の出力ＭＯＳＦＥＴ１とバイポーラトランジスタ２で出力部を構成して、半導体リレーを形成しても、前記とほぼ同様の効果を得ることができる。後述の実施形態においても同様のことが言える。

次に、本発明の第６の実施形態に係る過電流保護回路機能を備えた半導体装置について図９を参照して説明する。第６の実施形態は、主に請求項４乃至請求項９と請求項１１とに対応する。本実施形態は、前記第２の実施形態における出力ＭＯＳＦＥＴ１と同様な２つの出力ＭＯＳＦＥＴを半導体リレーの出力素子として使用することにより、安定した半導体リレーを形成するものであり、バイポーラトランジスタ２ａ、２ｂのコレクタ側を遮断回路４ｂの出力端子Ｔ３に接続した点で前記第５の実施形態と異なる。

本実施形態の構成は、図９に示すように、入力信号に応答して光信号を出力する発光素子を設けた入力部６と、光信号を受光して所定電圧を発生する受光素子を備えた受光部７と、この所定電圧により出力用ＭＯＳＦＥＴ１ａ、１ｂをスイッチング制御する充放電制御回路８と、出力用ＭＯＳＦＥＴ１ａ、１ｂを遮断状態にする遮断回路４ｂと、各出力ソースを共通にして互いに逆直列に接続された出力用ＭＯＳＦＥＴ１ａ、１ｂと、ベースオープンの２組のバイポーラトランジスタ２ａ、２ｂと、バイポーラトランジスタの漏れ電流を検出する漏れ電流検出抵抗３とを備える。この漏れ電流検出抵抗３はバイポーラトランジスタ２ａ、２ｂの共通のエミッタ抵抗となり、これらエミッタ電極は遮断回路４ｂにおける漏れ電流検出抵抗３との接続端子Ｔｒに接続される。また、バイポーラトランジスタ２ａ、２ｂのコレクタは、遮断回路４ｂの出力端子Ｔ３に接続され、出力用ＭＯＳＦＥＴ１ａ、１ｂのベース電極は、遮断回路４ｂの出力端子Ｔｄに接続されている。遮断回路４ｂは、前記第２の実施形態に示されたものと同様である。

上記第１及び第２の出力用ＭＯＳＦＥＴ１ａ、１ｂにおいて、入力端子６ｂ、６ｃからの入力信号のオンにより発生した所定電圧に基づき、充放電制御回路８からの制御電圧が遮断回路４ｂを介して、各出力用ＭＯＳＦＥＴＦＥＴ１ａ、１ｂのゲートとソース間に加えられると、各ＦＥＴ１ａ、１ｂは導通状態となり、出力用ＭＯＳＦＥＴ１ａ、１ｂの外部端子１ｃ、１ｄ間は導通される。また、入力信号がオフになると、充放電制御回路８からの制御電圧が低下し、各ＦＥＴ１ａ、１ｂは非導通状態となり、外部端子１ｃと１ｄ間は遮断される。従って、本実施形態による半導体装置は、半導体リレーとしての機能を持つ。

また、出力用ＭＯＳＦＥＴ１ａ、１ｂとバイポーラトランジスタ２ａ、２ｂとは、前記と同様に、それぞれ熱的に結合されているので、出力用ＭＯＳＦＥＴ１ａ、１ｂの過熱状態を漏れ電流検出抵抗３で検出できる。この漏れ電流検出抵抗３の検出電圧は、接続端子Ｔｒを介して遮断回路４ｂにフィードバックされる。

遮断回路４ｂは、前記図２と同様の回路構成を成し、これにより前記と同様に、漏れ電流検出抵抗３の両端における降下電圧により、高温時の遮断と、低温時の導通を繰り返して、出力ＭＯＳＦＥＴ１ａ、１ｂの過電流を制御する。また、バイポーラトランジスタ２ａ、２ｂのエミッタ抵抗を共通にしたことにより、漏れ電流検出抵抗３に漏れ電流のエミッタ電流が多く流れ、検出感度が高くなると共に、リレー回路を簡単にできる。

また、本実施形態では、図９において、点線で囲んだ出力ＭＯＳＦＥＴ１ａ、１ｂとバイポーラトランジスタ２ａ、２ｂよりなる全体出力部Ａ１と、漏れ電流検出抵抗３と遮断回路４ｂよりなる過電流制御部Ｂ２を別チップで形成することもできる（請求項８に対応）。このように、全体出力部Ａ１と過電流制御部Ｂ２とを分離することにより、漏れ電流検出抵抗３と遮断回路４ｂが出力ＭＯＳＦＥＴ１ａ、１ｂの発熱の影響を受け難くなり、各抵抗値の温度変化や、遮断特性の温度変化を防ぐことができる。これにより、より正確な過熱検出、電流測定が可能となる。また、上記の全体出力部Ａ１と過電流制御部Ｂ２の別チップ化により、これらを同一チップにした場合に回路素子間に発生する各種寄生素子が無くなり、これら寄生素子による不要な動作を回避することができるので、さらに安定した半導体リレーを得ることができる。

次に、本発明の第７の実施形態に係る過電流保護回路機能を備えた半導体装置について図１０を参照して説明する。第７の実施形態は、主に請求項５、８、１０及び１２に対応する。本実施形態は、前記第３の実施形態における過電流及び過電圧より保護された２組の出力ＭＯＳＦＥＴを半導体リレーの出力素子として使用することにより、安定した半導体リレーを形成するものであり、２つの過電圧保護用ＭＯＳＦＥＴ５ａ、５ｂ備えた点で前記第５の実施形態と異なる。

本実施形態の構成は、図１０に示すように、入力信号に応答して光信号を出力する発光素子を設けた入力部６と、光信号を受光して所定電圧を発生する受光素子を備えた受光部７と、この所定電圧により出力用ＭＯＳＦＥＴ１ａ、１ｂをスイッチング制御する充放電制御回路８と、出力用ＭＯＳＦＥＴ１ａ、１ｂを遮断状態にする遮断回路４ａと、各出力ソースを共通にして互いに直列に接続された出力用ＭＯＳＦＥＴ１ａ、１ｂと、ベースオープンの２組のバイポーラトランジスタ２ａ、２ｂと、バイポーラトランジスタ２ａ、２ｂの漏れ電流を検出する漏れ電流検出抵抗３と、高電圧時に出力用ＭＯＳＦＥＴ１ａ、１ｂを遮断する過電圧保護用ＭＯＳＦＥＴ５ａ、５ｂとを備える。この漏れ電流検出抵抗３はバイポーラトランジスタ２ａ、２ｂの共通のエミッタ抵抗となり、これらエミッタ電極は遮断回路４ａの漏れ電流検出抵抗３との接続端子Ｔｒに接続される。また、バイポーラトランジスタ２ａ、２ｂのコレクタと出力用ＭＯＳＦＥＴ１ａ、１ｂのベース電極は共に、遮断回路４ａのドレイン端子Ｔｄに接続されている。本実施形態は、過電圧保護用ＭＯＳＦＥＴ５ａ、５ｂ以外は、前記第５の実施形態と同様の構成をなすので、その詳細な説明は省略する。

図１０において、２つの過電圧保護用ＭＯＳＦＥＴ５ａ、５ｂは、それらのドレイン電極とソース電極が、それぞれ出力用ＭＯＳＦＥＴ１ａ、１ｂのベース電極とソース電極に接続され、そのゲート電極は出力用ＭＯＳＦＥＴ１ａ、１ｂのドレイン電極に接続されている。この構成において、出力ＭＯＳＦＥＴ１ａ又は１ｂの各ドレイン電極の外部端子１ｃ又は１ｄに高電圧が印加された場合、過電圧保護用ＭＯＳＦＥＴ５ａ又は５ｂは、そのゲート端子に高電圧が掛かるのでオンになる。これにより、出力ＭＯＳＦＥＴ１ａ又は１ｂのゲート電極はソース電極と短絡し、出力ＭＯＳＦＥＴ１ａ又は１ｂが遮断される。従って、過電圧から出力ＭＯＳＦＥＴ１ａ又は１ｂを保護することができる。また、前記第５の実施形態と同様に、バイポーラトランジスタ２ａ、２ｂと漏れ電流検出抵抗３及び遮断回路４ａによる過電流保護作用を備えているので、過電流による過熱に対しても保護動作を行うことができる。

このように、本実施形態によれば、入力信号のオン、オフにより出力ＭＯＳＦＥＴ１ａ、１ｂをスイッチングする半導体リレーを構成できると共に、過電流及び過電圧の両方が保護される出力ＭＯＳＦＥＴ１ａ、１ｂを半導体リレーの出力素子として使用することにより、安定した半導体リレーを実現することができる。

また、本実施形態では、図１０において、点線で囲んだ出力ＭＯＳＦＥＴ１ａ、１ｂとバイポーラトランジスタ２ａ、２ｂ及び過電圧保護用ＭＯＳＦＥＴ５ａ、５ｂよりなる全体出力部Ａ２と、漏れ電流検出抵抗３と遮断回路４ａよりなる過電流制御部Ｂ１を別チップで形成することもできる（請求項８に対応）。このように、全体出力部Ａ２と過電流制御部Ｂ１とを分離することにより、漏れ電流検出抵抗３と遮断回路４ａが出力ＭＯＳＦＥＴ１ａ、１ｂの発熱の影響を受け難くなり、各抵抗値の温度変化や、遮断特性の温度変化を防ぐことができる。これにより、より正確な過熱検出、電流測定が可能となる。また、上記の全体出力部Ａ２と過電流制御部Ｂ１の別チップ化により、これらを同一チップにした場合に回路素子間に発生する各種寄生素子が無くなり、これら寄生素子による不要な動作を回避することができるので、さらに安定した半導体リレーを得ることができる。

次に、本発明の第８の実施形態に係る過電流保護回路機能を備えた半導体装置について図１１を参照して説明する。第８の実施形態は、第７の実施形態と同様、主に請求項５、８、１０及び１２に対応する。本実施形態は、前記第４の実施形態における過電流及び過電圧から保護された２組の出力ＭＯＳＦＥＴを半導体リレーの出力素子として使用することにより、安定した半導体リレーを形成するものであり、２つの過電圧保護用ＭＯＳＦＥＴ５ａ、５ｂを備えた点で前記第６の実施形態と異なる。

本実施形態の構成は、図１１に示すように、入力信号に応答して光信号を出力する発光素子を設けた入力部６と、光信号を受光して所定電圧を発生する受光素子を備えた受光部７と、この所定電圧により出力用ＭＯＳＦＥＴ１ａ、１ｂをスイッチング制御する充放電制御回路８と、出力用ＭＯＳＦＥＴ１ａ、１ｂを遮断状態にする遮断回路４ｂと、各出力ソースを共通にして互いに直列に接続された出力用ＭＯＳＦＥＴ１ａ、１ｂと、ベースオープンの２組のバイポーラトランジスタ２ａ、２ｂと、バイポーラトランジスタ２ａ、２ｂの漏れ電流を検出する漏れ電流検出抵抗３と、高電圧時に出力用ＭＯＳＦＥＴ１ａ、１ｂを遮断する過電圧保護用ＭＯＳＦＥＴ５ａ、５ｂとを備える。この漏れ電流検出抵抗３はバイポーラトランジスタ２ａ、２ｂの共通のエミッタ抵抗となり、これらエミッタ電極は遮断回路４ｂにおける漏れ電流検出抵抗３との接続端子Ｔｒに接続される。また、バイポーラトランジスタ２ａ、２ｂのコレクタは共に、遮断回路４ｂの出力端子Ｔ３に接続され、出力用ＭＯＳＦＥＴ１ａ、１ｂのベース電極は共に、遮断回路４ｂのドレイン端子Ｔｄに接続されている。本実施形態は、過電圧保護用ＭＯＳＦＥＴ５ａ、５ｂ以外は、前記第６の実施形態と同様の構成をなすので、その詳細な説明は省略する。

図１１において、２つの過電圧保護用ＭＯＳＦＥＴ５ａ、５ｂは、それらのドレイン電極とソース電極が、それぞれ出力用ＭＯＳＦＥＴ１ａ、１ｂのベース電極とソース電極に接続され、そのゲート電極は出力用ＭＯＳＦＥＴ１ａ、１ｂのドレイン電極に接続されている。この構成において、出力ＭＯＳＦＥＴ１ａ又は１ｂの各ドレイン電極の外部端子１ｃ又は１ｄに高電圧が印加された場合、過電圧保護用ＭＯＳＦＥＴ５ａ又は５ｂは、そのゲート端子に高電圧が掛かるのでオンする。これにより、出力ＭＯＳＦＥＴ１ａ又は１ｂのゲート電極はソース電極と短絡し、出力ＭＯＳＦＥＴ１ａ又は１ｂが遮断され、過電圧から出力ＭＯＳＦＥＴ１ａ又は１ｂを保護することができる。また、前記第６の実施形態と同様に、バイポーラトランジスタ２ａ、２ｂと漏れ電流検出抵抗３及び遮断回路４ｂによる過電流保護作用を備えているので、過熱時中は出力用ＭＯＳＦＥＴ１ａ、１ｂを遮断し、過電流による過熱から出力用ＭＯＳＦＥＴ１ａ、１ｂを確実に保護する。

また、本実施形態では、図１１において、点線で囲んだ出力ＭＯＳＦＥＴ１ａ、１ｂとバイポーラトランジスタ２ａ、２ｂ及び過電圧保護用ＭＯＳＦＥＴ５ａ、５ｂよりなる全体出力部Ａ２と、漏れ電流検出抵抗３と遮断回路４ｂよりなる過電流制御部Ｂ２を別チップで形成することもできる。このように、全体出力部Ａ２と過電流制御部Ｂ２とを分離することにより、漏れ電流検出抵抗３と遮断回路４ｂが出力ＭＯＳＦＥＴ１ａ、１ｂの発熱の影響を受け難くなり、各抵抗値の温度変化や、遮断特性の温度変化を防ぐことができる。これにより、より正確な過熱検出、電流測定が可能となる。また、上記の全体出力部Ａ２と過電流制御部Ｂ２の別チップ化により、これらを同一チップにした場合に回路素子間に発生する各種寄生素子が無くなり、これら寄生素子による不要な動作を回避することができるので、さらに安定した半導体リレーを得ることができる。

次に、本発明の第９の実施形態に係る過電流保護回路機能を備えた半導体装置について図１２乃至図１４を参照して説明する。第９の実施形態は、主に請求項１３及び１４に対応する。本実施形態は、半導体基板２０において、出力ＭＯＳＦＥＴ２１とバイポーラトランジスタ２２を同一チップに形成し、バイポーラトランジスタ２２を、出力ＭＯＳＦＥＴ２１と電気的に絶縁できる絶縁膜２４を介して形成したものである。また、バイポーラトランジスタ２２は、出力ＭＯＳＦＥＴ２１が形成されているチップ内の出力ＭＯＳＦＥＴ２１を流れる電流が通電するエリア内の中心部に形成されている。

半導体基板２０（ここではＮ型基板）において、ＭＯＳＦＥＴ２１は裏面側をドレイン２１ａとして、表面側にソース２１ｂ、ゲート２１ｃを設けて形成され、バイポーラトランジスタ２２は、半導体基板２０のドレイン２１ａ部内に形成された窪み２３に絶縁膜２４（例えば酸化膜又は窒化膜）を施し、その上にコレクタ、ベース、エミッタ層を形成することにより構成され、ベース２２ｃの端子はオープンとなっている。表面側での必要な電気的接続はアルミニューム薄膜２５で接続され、その上は、保護膜２６で覆われている。このように、ＭＯＳＦＥＴ２１とバイポーラトランジスタ２２は、電気的に絶縁されて形成される。

図１３に示すように、半導体基板２０上に、それぞれドレイン２１ａ、ソース２１ｂ、ゲート２１ｃから成るＭＯＳＦＥＴ２１と、コレクタ２２ａ、エミッタ２２ｂ、ベース２２ｃから成るバイポーラトランジスタ２２は、絶縁膜２４で分離されて構成されている。ソース２１ｂ、ゲート２１ｃ、コレクタ２２ａからは接続線２７、２８，２９が出て外部接続される。

上記構成において、出力ＭＯＳＦＥＴ２１とバイポーラトランジスタ２２は、絶縁膜２４で電気的には絶縁されているにもかかわらず、物理的に接近しているので熱的には良く結合されている。そのため出力ＭＯＳＦＥＴ２１の発熱を素早く検知することが可能となる。特に、出力ＭＯＳＦＥＴ２１内に窪み２３を形成し、その窪み２３の中にバイポーラトランジスタ２２を形成することにより、バイポーラトランジスタ２２に熱が伝達され易くなるので、発熱検知をさらに迅速に行うことができる。また、バイポーラトランジスタ２２は、出力ＭＯＳＦＥＴ２１と電気的には絶縁されているため、寄生素子としての動作を排除することが可能となる。また、バイポーラトランジスタ２２は、ゲート電極材料、具体的にはポリシリコンなどの半導体材料を使用することによって、製作プロセスを出力ＭＯＳＦＥＴ２１と一部共有化することが可能となるため、低コスト化が可能となる。

また、出力ＭＯＳＦＥＴ２１内にて、比較的大きい電流が通電しており、発熱が激しいセルのエリア内にバイポーラトランジスタ２２を設置することにより、出力ＭＯＳＦＥＴ２１の発熱の検知をより迅速に行うことが可能となる。即ち、図１２乃至１４に示したように、出力ＭＯＳＦＥＴ２１の中央部にバイポーラトランジスタ２２を設置することにより、感熱を最も迅速に行うことができる。

上述したように、前記各実施形態によれば、バイポーラトランジスタ２を出力ＭＯＳＦＥＴ１と熱的に結合することにより、出力ＭＯＳＦＥＴ１の過電流による過熱をバイポーラトランジスタ２の漏れ電流検出抵抗３により感度良く検出し、漏れ電流検出抵抗３と結合される遮断回路４ａ、４ｂにより、出力ＭＯＳＦＥＴ１を遮断して過電流から保護することができる。また、遮断回路４ａは、過熱時に遮断し、温度低下時に導通状態に復帰する自己復帰型とすることにより、定常動作と過電流保護動作を自動的にスムーズに切替えることが可能となる。また、漏れ電流の検出にバイポーラトランジスタ２を用いたことにより、小さい消費電流で、かつ感度良く出力半導体素子の温度を検知できる。

また、バイポーラトランジスタの印加電圧を遮断回路の入力電圧に接続することにより、入力電圧を変えることにより印加電圧を変化させることができ、これによりバイポーラトランジスタの温度による漏れ電流量を変えることができるので、この入力電圧により出力ＭＯＳＦＥＴの過電流保護動作の設定温度及び漏れ電流感度を調整することができる。

また、過電圧保護用ＭＯＳＦＥＴを出力ＭＯＳＦＥＴのベース電極とソース電極間に設けることにより、過電圧時に出力ＭＯＳＦＥＴを遮断することができ、出力ＭＯＳＦＥＴを過電流による過熱から保護することができると共に、過電圧からも保護することができるので、出力ＭＯＳＦＥＴをさらに安全に保護することができる。

さらに、過電流による過熱から保護された出力ＭＯＳＦＥＴを半導体リレーの出力素子として使用することにより、安定した信頼性の高い半導体リレーを持つ半導体装置を実現することができる。さらに、過電流を保護制御をする漏れ電流検出抵抗、遮断回路をバイポーラトランジスタ及び出力ＭＯＳＦＥＴから物理的に分離することにより、出力ＭＯＳＦＥＴの発熱による漏れ電流検出抵抗及び遮断回路の温度による特性劣化の影響を回避することができる。同時に、これらの各回路素子が出力ＭＯＳＦＥＴと同一チップに製作された場合に発生する寄生素子が存在しなくなるので、従来の寄生素子による不要な動作が無くなり、さらに安定した半導体リレーを得ることができる。

本発明の第１の実施形態に係る半導体装置の回路図。上記半導体装置の過電流保護回路の動作波形を示す図。本発明の第２の実施形態に係る半導体装置の回路図。上記半導体装置のバイポーラトランジスタの漏れ電流特性を示す図。本発明の第３の実施形態に係る半導体装置の回路図。上記半導体装置の過電流保護回路の動作波形を示す図。本発明の第４の実施形態に係る半導体装置の回路図。本発明の第５の実施形態に係る半導体装置の回路図。本発明の第６の実施形態に係る半導体装置の回路図。本発明の第７の実施形態に係る半導体装置の回路図。本発明の第８の実施形態に係る半導体装置の回路図。本発明の第９の実施形態に係る半導体装置の平面図。図１２のＡ―Ａ線断面図。上記半導体装置の斜視図。

符号の説明

１、１ａ、１ｂ出力ＭＯＳＦＥＴ
２、２ａ、２ｂ、２２バイポーラトランジスタ
３漏れ電流検出抵抗
４、４ａ、４ｂ遮断回路
４１、４２、４３ＭＯＳＦＥＴ
４４、４５、４６抵抗
５、５ａ、５ｂ過電圧保護用ＭＯＳＦＥＴ
６入力部（発光素子）
６ａＬＥＤ（発光素子）
７受光部（光起電力素子）
７ａ光起電力素子
８充放電制御回路
２４絶縁膜

Claims

ドレイン端子、ソース端子、及びゲート端子を有する出力ＭＯＳＦＥＴを過電流による過熱から保護するための過電流保護回路機能を備えた半導体装置において、
前記出力ＭＯＳＦＥＴと熱的に結合されたベースオープンのバイポーラトランジスタと、
前記バイポーラトランジスタの漏れ電流を検出する漏れ電流検出抵抗と、
前記出力ＭＯＳＦＥＴの熱による前記バイポーラトランジスタの温度変化を前記漏れ電流検出抵抗の電圧変化により検出し、この検出電圧に基づき出力ＭＯＳＦＥＴを制御する遮断回路とを備え、
前記バイポーラトランジスタ及び前記漏れ電流検出抵抗は、前記出力ＭＯＳＦＥＴのゲート電極とソース電極間に接続され、
前記遮断回路は、前記出力ＭＯＳＦＥＴの温度上昇時に、前記漏れ電流検出抵抗の両端に発生する電位差が所定の値以上になると、前記出力ＭＯＳＦＥＴを導通状態から遮断状態とすると共に、前記出力ＭＯＳＦＥＴの温度低下時に、前記漏れ電流検出抵抗の両端に発生する電位差が所定の値未満になると、前記出力ＭＯＳＦＥＴを再び導通状態に戻すこと特徴とする半導体装置。
ドレイン端子、ソース端子、及びゲート端子を有する出力ＭＯＳＦＥＴを過電流による過熱から保護するための過電流保護回路機能を備えた半導体装置において、
前記出力ＭＯＳＦＥＴと熱的に結合されたベースオープンのバイポーラトランジスタと、
前記バイポーラトランジスタの漏れ電流を検出する漏れ電流検出抵抗と、
前記出力ＭＯＳＦＥＴの熱による前記バイポーラトランジスタの温度変化を前記漏れ電流検出抵抗の電圧変化により検出し、この検出電圧に基づき出力ＭＯＳＦＥＴを制御する遮断回路とを備え、
前記バイポーラトランジスタ及び前記漏れ電流検出抵抗は、前記遮断回路の入力端子と前記出力ＭＯＳＦＥＴのソース電極間に接続され
前記遮断回路は、前記出力ＭＯＳＦＥＴの温度上昇時に、前記漏れ電流検出抵抗の両端に発生する電位差が所定の値以上になると、前記出力ＭＯＳＦＥＴを導通状態から遮断状態とすると共に、前記出力ＭＯＳＦＥＴの温度低下時に、前記漏れ電流検出抵抗の両端に発生する電位差が所定の値未満になると、前記出力ＭＯＳＦＥＴを再び導通状態に戻すことを特徴とする半導体装置。
前記出力ＭＯＳＦＥＴのゲート、ソース間に過電圧保護用ＭＯＳＦＥＴをさらに備え、
前記過電圧保護用ＭＯＳＦＥＴのゲートと前記出力ＭＯＳＦＥＴのドレインを接続したことを特徴とする請求項１又は請求項２に記載の半導体装置。
前記バイポーラトランジスタの代わりに、ダイオードを用いたことを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
前記漏れ電流検出抵抗は、前記出力ＭＯＳＦＥＴ及び前記バイポーラトランジスタとは、熱的に遮断されていることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
前記漏れ電流検出抵抗は、前記出力ＭＯＳＦＥＴのゲート電極形成時に、同時に該ゲート電極と同じ材料で形成されることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
前記漏れ電流検出抵抗は、ポリシリコンで形成されることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
前記出力ＭＯＳＦＥＴと前記バイポーラトランジスタは同一チップで形成され、前記漏れ電流検出抵抗は、前記チップとは別チップにて形成されていることを特徴とする請求項５に記載の半導体装置。
前記出力ＭＯＳＦＥＴを開閉する入力信号により点灯・消灯する発光素子と、
前記発光素子に光結合されて起電力を発生する光起電力素子とをさらに備え、
前記出力ＭＯＳＦＥＴと前記ポリシリコンで形成されるバイポーラトランジスタとが同一チップ内に形成され、
前記漏れ電流検出抵抗と前記遮断回路は前記出力ＭＯＳＦＥＴと別チップにて形成され、
前記光起電力素子で発生された起電力は、前記遮断回路に印加されていることを特徴とする請求項１及び請求項２に記載の半導体装置。
前記出力ＭＯＳＦＥＴを開閉する入力信号により点灯・消灯する発光素子と、
前記発光素子に光結合されて起電力を発生する光起電力素子とをさらに備え、
前記出力ＭＯＳＦＥＴと前記ポリシリコンで形成されるバイポーラトランジスタとが同一チップ内に形成され、
前記漏れ電流検出抵抗と前記遮断回路と前記過電圧保護用ＭＯＳＦＥＴは前記出力ＭＯＳＦＥＴと別チップにて形成され、
前記光起電力素子で発生された起電力は、前記遮断回路に印加されていることを特徴とする請求項３に記載の半導体装置。
前記出力ＭＯＳＦＥＴと前記バイポーラトランジスタを複数組備え、
前記複数組の出力ＭＯＳＦＥＴは、それぞれのソース電極が逆直列接続されると共に、それぞれのゲート電極が共通に接続され、
前記漏れ電流検出抵抗を前記複数組のバイポーラトランジスタの共通の漏れ電流検出抵抗とし、
前記各バイポーラトランジスタは、それぞれに対応した前記出力ＭＯＳＦＥＴと同一チップ内に形成されていることを特徴とする請求項９に記載の半導体装置。
前記出力ＭＯＳＦＥＴ、前記バイポーラトランジスタ及び前記過電圧保護用ＭＯＳＦＥＴをそれぞれ複数組備え、
前記複数組の出力ＭＯＳＦＥＴは、それぞれのソース電極が逆直列接続されると共に、それぞれのゲート電極が共通に接続され、
前記過電圧保護用ＭＯＳＦＥＴの各ソース電極が共通に接続され、
前記漏れ電流検出抵抗を前記複数組のバイポーラトランジスタの共通の漏れ電流検出抵抗とし、
前記各バイポーラトランジスタは、それぞれに対応した前記出力ＭＯＳＦＥＴと同一チップ内に形成されていることを特徴とする請求項１０に記載の半導体装置。
前記バイポーラトランジスタは、前記出力ＭＯＳＦＥＴと電気的に絶縁できる絶縁膜を介して、前記出力ＭＯＳＦＥＴが形成されるチップ内に形成されることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
前記バイポーラトランジスタは、前記出力ＭＯＳＦＥＴが形成されるチップ内の前記出力ＭＯＳＦＥＴを流れる電流が通電するエリア内に形成されることを特徴とする請求項１３に記載の半導体装置。