JP2007335999A - 半導体装置及びそれを備えた半導体リレー装置 - Google Patents

Abstract

【課題】過電流によりＭＯＳＦＥＴが破壊されることを防止する保護回路を備えた半導体装置において、感度よくかつ迅速に、半導体素子に流れる電流を検出してＭＯＳＦＥＴを保護すると共に、消費電流を低減する。
【解決手段】出力用のＭＯＳＦＥＴ２のソース側に出力電流を検出するための検出抵抗３を設け、検出抵抗３の高電位側が所定の電位に達した瞬間に、保護回路ＩＣ４を動作させてＭＯＳＦＥＴ２のゲート−ソース間を所定時間だけ短絡させる。これにより、ＭＯＳＦＥＴ２をオンからオフ状態へと移行させ、タイムラグを生ずることなく、過電流が防止される。また、ＭＯＳＦＥＴ２の温度を検知するためのダイオード等が不要となるので、消費電力が低減される。
【選択図】図１

Description

本発明は、半導体装置、特に過電流からＭＯＳＦＥＴを保護する過電流保護回路を備えた半導体装置、及びそれを備えた半導体リレー装置に関するものである。

従来から、過電流によりＭＯＳＦＥＴが破壊されることを防止するために、ＭＯＳＦＥＴの近傍に形成したダイオード等の感熱素子（以下、ダイオードとする）によって保護回路を動作させて、ＭＯＳＦＥＴを保護する半導体技術が知られている。これは、過電流が流れたときのＭＯＳＦＥＴの発熱に伴ってダイオードのスレッショルド電圧が変化することを利用して、ＭＯＳＦＥＴの温度変化を検知し、温度が一定値以上に上昇したときに、保護回路によってＭＯＳＦＥＴのゲート−ソース間を短絡し、通電できないようにしてＭＯＳＦＥＴの破壊を防止するものである。

図１０は、このような従来のダイオードを備えた半導体装置のＭＯＳＦＥＴの出力電流を示している。従来の半導体装置においては、ＭＯＳＦＥＴが発した熱がダイオードに伝わりダイオードが温まるまでにわずかながら時間がかかるため、ダイオードの発熱により保護回路が動作するまでタイムラグが生ずる。その結果、図１０に示すように、保護回路が動作するまで、ＭＯＳＦＥＴに過電流が流れてしまう場合がある。また、ダイオードのスレッショルド電圧の変化を知るためには、常にダイオードに電流を流し続けなければならないため、消費電流が大きくなる。

なお、特許文献１には、リレー等の負荷に過電流が流れたとき、警告用のダイオードを点滅させる光電スイッチが示されている。また、特許文献２には、ラッチ方式の過電流保護機能を備えた半導体スイッチが示されている。
特開平６−１６４３５３号公報 特開２００１−２８４６２３号公報

本発明は、上記課題を解決するためになされたものであり、過電流によりＭＯＳＦＥＴが破壊されることを防止する保護回路を備えた半導体装置において、感度よくかつ迅速に、半導体素子に流れる電流を検出してＭＯＳＦＥＴを保護すると共に、消費電流を低減することを目的としている。

上記目的を達成するために請求項１の発明は、出力用のＭＯＳＦＥＴと、このＭＯＳＦＥＴのゲート及びソースが接続され、該ＭＯＳＦＥＴを過電流から保護する保護回路とを備えた半導体装置であって、ＭＯＳＦＥＴの出力電流を検出するために該ＭＯＳＦＥＴのソース側に接続された検出抵抗をさらに備え、前記保護回路は、前記ＭＯＳＦＥＴのドレイン側が所定の電位に達したときに、前記ＭＯＳＦＥＴのゲート−ソース間を所定時間だけ短絡させ、該ＭＯＳＦＥＴをオンからオフ状態へと移行させ、前記所定時間経過後、再びオン状態へと自己復帰させるものである。

請求項２の発明は、出力用のＭＯＳＦＥＴと、このＭＯＳＦＥＴのゲート、ドレイン及びソースが接続され、該ＭＯＳＦＥＴを過電流から保護する保護回路とを備えた半導体装置であって、前記保護回路は、前記ＭＯＳＦＥＴのドレイン側が所定の電位に達したときに、前記ＭＯＳＦＥＴのゲート−ソース間を所定時間だけ短絡させ、該ＭＯＳＦＥＴをオンからオフ状態へと移行させ、前記所定時間経過後、再びオン状態へと自己復帰させるものである。

請求項３の発明は、請求項１に記載の半導体装置において、検出抵抗と、ＭＯＳＦＥＴとは、それぞれ別個のチップ内に形成されており、熱的に遮断されているものである。

請求項４の発明は、請求項１に記載の半導体装置において、検出抵抗及び保護回路は、同一のチップ内に形成されているものである。

請求項５の発明は、請求項３に記載の半導体装置において、検出抵抗は、ポリシリコンにて形成されているものである。

請求項６の発明は、請求項１乃至５のいずれか一項に記載の半導体装置であって、保護回路は、太陽電池を電源として動作し、別の外部電源を必要としないものである。

請求項７の発明は、請求項１に記載の半導体装置を備えた半導体リレー装置であって、２つのＭＯＳＦＥＴが、ソースと保護回路を共通に２つの検出抵抗を介して逆直列接続され、該２つのＭＯＳＦＥＴのゲートは共通に該保護回路に接続され、検出抵抗と保護回路は、ＭＯＳＦＥＴとは別チップに形成され、入力信号により点灯及び消灯する発光素子と、発光素子に光結合されて起電力を発生する光起電力素子とを含み、上記起電力が、ＭＯＳＦＥＴのゲート−ソース間に印加されるように構成されており、双方向からの過電流に対して、保護動作を起こさせるものである。

請求項８の発明は、請求項２に記載の半導体装置を備えた半導体リレー装置であって、２つのＭＯＳＦＥＴがソースと保護回路を共通に逆直列接続され、２つのＭＯＳＦＥＴのゲートは、共通に該保護回路に接続され、保護回路は、ＭＯＳＦＥＴとは別チップに形成され、入力信号により点灯及び消灯する発光素子と、発光素子に光結合されて起電力を発生する光起電力素子とを含み、上記起電力が、ＭＯＳＦＥＴのゲート−ソース間に印加されるように構成されており、双方向からの過電流に対して、保護動作を起こさせるものである。

請求項９の発明は、請求項７又は８に記載の半導体リレー装置であって、保護回路は、太陽電池を電源として動作し、別の外部電源を必要としないものである。

請求項１の発明によれば、ＭＯＳＦＥＴのソース側に設けられた検出抵抗の高電位側の電位が基準電位を超えたとき、保護回路を動作させてＭＯＳＦＥＴをオフさせると共に、所定時間経過後、ＭＯＳＦＥＴをオン状態に自己復帰させ、ＭＯＳＦＥＴのオンとオフを繰り返す。これにより、ＭＯＳＦＥＴに長時間電流が流れてＭＯＳＦＥＴが破壊されることを防止できる。また、ＭＯＳＦＥＴの出力電流を検出し、その値に応じて保護回路が動作するので、従来のダイオードが温まるまでのタイムラグが生ずることなく、感度よく迅速に半導体素子に流れる電流を検出し、過電流を防止することができる。さらに、従来必要としていたＭＯＳＦＥＴの温度を検出するためのダイオードが不要となるので、ダイオードに電流を流す必要がなくなり、消費電力を低減することができる。

請求項２の発明によれば、ＭＯＳＦＥＴのドレイン側の電位が基準電位を超えたとき、保護回路を動作させてＭＯＳＦＥＴＭＯＳＦＥＴをオフさせると共に、所定時間経過後、ＭＯＳＦＥＴをオン状態に自己復帰させ、ＭＯＳＦＥＴのオンとオフを繰り返す。これにより、ＭＯＳＦＥＴに長時間電流が流れてＭＯＳＦＥＴが破壊されることを防止できる。また、ＭＯＳＦＥＴの出力電流を検出し、その値に応じて保護回路が動作するので、従来のダイオードが温まるまでのタイムラグが生ずることなく、感度よく迅速に半導体素子に流れる電流を検出し、過電流を防止することができる。さらに、従来必要としていたＭＯＳＦＥＴの温度を検出するためのダイオードが不要となるので、ダイオードに電流を流す必要がなくなり、消費電力を低減することができる。さらに、上記請求項１の構成と比較して、ＭＯＳＦＥＴのソース側に電流を検出するための検出抵抗が存在しないので、半導体装置のオン抵抗を低くすることが可能である。

請求項３の発明によれば、請求項１の構成において、さらに検出抵抗とＭＯＳＦＥＴとは、それぞれ別個のチップ内に形成され、熱的に遮断されているので、ＭＯＳＦＥＴの発熱によって検出抵抗の温度が上昇し、その抵抗値に影響を及す虞がなくなる。これにより、ＭＯＳＦＥＴの出力電流を精度良く測定することができる。また、検出抵抗とＭＯＳＦＥＴとが電気的にも遮断されていることによって、検出抵抗が寄生素子として異常な動作を引き起こす可能性をなくすことができる。

請求項４の発明によれば、請求項１の構成において、さらに検出抵抗と保護回路とは、同一のチップ内に形成されているので、半導体装置を構成するチップ数の削減することができる。また、検出抵抗を形成するプロセスを保護回路を形成するプロセスの一部と共有化することによって半導体装置を形成するための総プロセス数を削減することができる。

請求項５の発明によれば、請求項３の構成において、さらに検出抵抗がポリシリコンにて形成されているので、容易に抵抗値の大きな検出抵抗を形成できる。これにより、少ないチップ面積に検出抵抗を形成することができ、半導体装置の小型化を図ることができる。

請求項６の発明によれば、請求項１乃至５のいずれか１つの構成において、保護回路が太陽電池からの起電力によって動作するので、保護回路を動作させるための外部電源を新たに必要としないため、回路構成を簡素化することができる。

請求項７の発明によれば、検出抵抗と保護回路が、ＭＯＳＦＥＴとは別個のチップ内に形成されているので、ＭＯＳＦＥＴの発熱によって検出抵抗の温度が上昇し、その抵抗値に影響を及す虞がなくなる。これにより、ＭＯＳＦＥＴの出力電流を精度良く検出することができる。また、検出抵抗とＭＯＳＦＥＴとが電気的にも遮断されていることによって、検出抵抗が寄生素子として異常な動作を引き起こす可能性をなくすことができる。また、２つのＭＯＳＦＥＴがソースと検出抵抗を共通に逆直列接続されているので、２つのＭＯＳＦＥＴのいずれの方向からの過電流に対しても、保護回路を動作させてＭＯＳＦＥＴを保護することができる。

請求項８の発明によれば、検出抵抗と保護回路が、ＭＯＳＦＥＴとは別個のチップ内に形成されているので、ＭＯＳＦＥＴの出力電流を精度良く検出することができる。また、検出抵抗とＭＯＳＦＥＴとが電気的にも遮断されていることによって、検出抵抗が寄生素子として異常な動作を引き起こす可能性をなくすことができる。また、２つのＭＯＳＦＥＴがソースを共通に逆直列接続されているので、２つのＭＯＳＦＥＴのいずれの方向からの過電流に対しても、保護回路を動作させてＭＯＳＦＥＴを保護することができる。また、ＭＯＳＦＥＴのソース側に電流を検出するための検出抵抗が存在しないので、半導体装置のオン抵抗を低くすることが可能である。

請求項９の発明によれば、請求項７又は８の構成において、保護回路が太陽電池からの起電力によって動作するので、保護回路を動作させるための外部電源を新たに必要としないため、回路構成を簡素化することができる。

（実施形態１）
本発明を実施するための一実施形態による半導体装置について図面を参照して説明する。図１は半導体装置の構成を示している。半導体装置１は、出力用のＭＯＳＦＥＴ２と、ＭＯＳＦＥＴ２の出力電流を検出するための検出抵抗３と、ＭＯＳＦＥＴ２をオン状態からオフ状態へと移行させることにより、ＭＯＳＦＥＴ２を過電流から保護する保護回路ＩＣ（保護回路）４と、保護回路ＩＣ４に電力を供給する太陽電池５等によって構成されている。ＭＯＳＦＥＴ２のゲート及びソースは、保護回路ＩＣ４に接続されている。検出抵抗３は、ＭＯＳＦＥＴ２のソース側に接続されている。ＭＯＳＦＥＴ２と検出抵抗３とは、それぞれ別個のチップ内に形成されており、熱的に遮断されている。一方、検出抵抗３と保護回路ＩＣ４とは、同一のチップ内に形成されている。保護回路ＩＣ４は、検出抵抗３の高電位側が所定の電位に達したとき（瞬間）に、ＭＯＳＦＥＴ２のゲート−ソース間を所定時間だけ短絡させるよう、以下に示すように構成されている。

図２は、保護回路ＩＣ４の構成を示している。保護回路ＩＣ４は、ＭＯＳＦＥＴ２のゲート−ソース間を短絡させるための遮断用のＭＯＳＦＥＴ４１と、検出抵抗３の高電位側の電位を基準電位と比較するコンパレータ４２と、コンパレータ４２からの出力に応じて所定時間だけＭＯＳＦＥＴ４１をオンさせるための、ＡＮＤ回路４３、発振回路４４、分周回路４５、ＡＮＤ回路４６及びＮＯＴ回路４７等によって構成されている。

図３は、保護回路ＩＣ４のうち、特に分周回路４５の構成を示している。分周回路４５は、ＭＯＳＦＥＴ４１をオンさせる時間を調整するための回路である。同図においては、第１分周回路４５ａ、第２分周回路４５ｂ及び第３分周回路４５ｃからなる３段回路の構成が示されているが、分周回路４５の段数は、発振回路４４のクロック周波数及びＭＯＳＦＥＴ４１をオンさせる時間に応じて適宜設定することができる。

図４は、保護回路ＩＣ４の動作を示している。発振回路４４から出力されたパルスは、第１分周回路４５ａによって分周される。同様に、第１分周回路４５ａから出力されたパルスは、第２分周回路４５ｂによって分周され、第２分周回路４５ｂから出力されたパルスは、第３分周回路４５ｃによって分周される。図４においては、３段階に分周する例を示したが、分周回路４５の段数を適宜設定することにより、所望の時間ΔＴだけハイの出力信号を出力してＭＯＳＦＥＴ４１をオンさせて、ＭＯＳＦＥＴ２をオン状態からオフ状態に移行させ、通電を遮断することができる。

図５は、ＭＯＳＦＥＴ２の出力電流を示している。図４においてハイの出力信号によってＭＯＳＦＥＴ４１がオンしているとき、ＭＯＳＦＥＴ２への通電が遮断され、動作がオフされる。上述したように、このＭＯＳＦＥＴ２がオフされる時間ΔＴは、分周回路の設定によって適宜定められるものであるため、時間に経過に依存せず常に一定とされる。所定時間ΔＴが経過した後は、再びＭＯＳＦＥＴ２がオンされ、ＭＯＳＦＥＴが自己復帰する。この時点で、ＭＯＳＦＥＴ２に規定値以上の電流が流れる場合には、保護回路ＩＣ４が動作して再びＭＯＳＦＥＴ２がオフされる。このようにＭＯＳＦＥＴ２のオンとオフを繰り返すことによって、ＭＯＳＦＥＴ２に長時間電流が流れることがなくなり、ＭＯＳＦＥＴ２が破壊されることを防止することができる。

図６は、保護回路ＩＣ４と同等の動作を行うことができる別な保護回路ＩＣの一構成例を示している。保護回路ＩＣ４０は、保護回路ＩＣ４におけるコンパレータ４２及びＡＮＤ回路４３をサイリスタ４８に置き換えたものであり、回路構成を簡素化することができる。

上述した検出抵抗３とＭＯＳＦＥＴ２とは、それぞれ別個のチップ内に形成され、熱的に遮断されている。これにより、ＭＯＳＦＥＴ２の発熱によって検出抵抗３の温度が上昇し、その抵抗値に影響を及す虞がなくなるため、ＭＯＳＦＥＴ２の出力電流を精度良く検出できる。また、検出抵抗３とＭＯＳＦＥＴ２とが電気的にも遮断されていることによって、検出抵抗３が寄生素子として異常な動作を引き起こす可能性をなくすことができる。

一方、検出抵抗３と保護回路ＩＣ４とは、同一のチップ内に形成されている。これにより、半導体装１を構成するチップ数の削減することができる。また、検出抵抗３を形成するプロセスを保護回路ＩＣ４を形成するプロセスの一部と共有化することによって半導体装置１を形成するための総プロセス数を削減することができる。

また、検出抵抗３は、保護回路ＩＣ４の内部に形成されているＭＯＳＦＥＴ４１のゲートと同一の材料、すなわちポリシリコンにて形成されている。このように、検出抵抗３が保護回路ＩＣ４の一部と同一の材料によって形成されているので、半導体装置１を形成するための総プロセス数をより一層削減することが可能となる。また、検出抵抗３をポリシリコンにて形成することにより、容易に抵抗値の大きな検出抵抗を形成できることから、少ないチップ面積に検出抵抗３を形成することができ、半導体装置１の小型化を図ることができる。

図７は、図１に示した半導体装置を備えた光結合型の半導体リレー装置の構成を示している。半導体リレー装置は、入力信号に応答して光信号を出力する発光ダイオード（発光素子）１１と、光信号を受光して所定電圧の起電力を発生するフォトダイオード（光起電力素子）１２と、フォトダイオード１２が発生した起電力により出力用のＭＯＳＦＥＴ２ａ、２ｂをスイッチング制御する充放電制御回路１３（電圧制御回路）と、各出力ソースを共通に互いに直列に接続された一対の出力用のＭＯＳＦＥＴ２ａ、２ｂを有する出力部１４と、充放電制御回路１３と出力部１４の間に介在された保護回路ＩＣ４等によって構成されている。各ＭＯＳＦＥＴ２ａ、２ｂのドレイン−ソース間には、逆方向電流を流す逆方向ダイオード２ｃ、２ｄが内蔵されている。また、各出力用のＭＯＳＦＥＴ２ａ、２ｂのソース端子は、検出抵抗３ａ、３ｂを介して直列接続され、ドレイン端子は、出力部１４の外部端子１４ａ、１４ｂとなる。検出抵抗３と保護回路ＩＣ４とは、同一のチップに形成されている。また、フォトダイオード１２と充放電制御回路１３とは、同一のチップに形成されている。ＭＯＳＦＥＴ２ａと、検出抵抗３及び保護回路ＩＣ４を含むチップ、フォトダイオード１２及び充放電制御回路１３を含むチップとは互いに別個のチップとして形成されている。検出抵抗３とＭＯＳＦＥＴ２とは、それぞれ別個のチップ内に形成され、熱的に遮断されているので、ＭＯＳＦＥＴ２の出力電流を精度良く検出できる。また、検出抵抗３とＭＯＳＦＥＴ２とが電気的にも遮断されていることによって、検出抵抗３が寄生素子として異常な動作を引き起こす可能性をなくすことができる。

発光ダイオード１１は、入力端子１１ａ、１１ｂからの入力信号に応じて発光し、光信号を出力する。フォトダイオード１２は、発光ダイオード１１から出力された光信号を受光して、所定電圧の起電力を発生する。

充放電制御回路１３は、電圧制御用のデプレッション型（ノーマリ オフ）のＭＯＳＦＥＴ３１及びエンハンスメント型（ノーマリ オン）のＭＯＳＦＥＴ３２と、抵抗３３とを備え、ＭＯＳＦＥＴ３１のドレインとゲートは、フォトダイオード１２の高電位側と低電位側にそれぞれ接続される。ＭＯＳＦＥＴ３２のドレインとソースは、ＭＯＳＦＥＴ３１のソースとゲートにそれぞれ接続されると共に、抵抗３３で短絡され、そのドレインとゲートは、短絡接続される。

以下、充放電制御回路１３の動作について、説明する。発光ダイオード１１の発光に伴いフォトダイオード１２によって所定電圧がＭＯＳＦＥＴ３１のドレイン−ゲート間に加えられると、ＭＯＳＦＥＴ３２がオフからオンになり、これによりＭＯＳＦＥＴ３１がオンからオフになる。この時、出力部１４の各ＭＯＳＦＥＴ２ａ、２ｂのゲートが充電され、ゲート−ソース間に電位差が発生する。こうしてＭＯＳＦＥＴ２ａ、２ｂのゲート−ソース間に所定の制御電圧が加えられると、各ＭＯＳＦＥＴ２ａ、２ｂが導通状態となり、外部端子１４ａ、１４ｂ間が導通され、リレーが閉じられる。この時点で、ＭＯＳＦＥＴ２ａ、２ｂに規定値以上の電流が流れる場合には、保護回路ＩＣ４が動作して再びＭＯＳＦＥＴ２ａ、２ｂがオフされる。次に、発光ダイオード１１からの光信号が遮断されると、上記と同様にして、ＭＯＳＦＥＴ３２がオンからオフとなり、ＭＯＳＦＥＴ３１がオフからオンとなる。これにより、各ＭＯＳＦＥＴ２ａ、２ｂのゲートが放電され、ゲート−ソース間の電位差が消失し、各ＭＯＳＦＥＴ２ａ、２ｂ非導通状態となり、外部端子１４ａ、１４ｂ間は遮断され、リレーが開放される。この充放電制御回路１３を設けたことにより、各ＭＯＳＦＥＴ２ａ、２ｂの充放電の切替をスムーズに行うことができる。また、２つのＭＯＳＦＥＴ２ａ、２ｂによって出力部１４を構成しているので、外部端子１４ａ側から又は１４ｂ側からのいずれの方向からの過電流に対しても、保護回路ＩＣ４を動作させてＭＯＳＦＥＴ２ａ、２ｂを保護することができる。

以上のように、本実施形態の半導体装置１及び半導体リレー装置によれば、検出抵抗３の高電位側の電位が基準電位を超えたとき、保護回路ＩＣ４を動作させてＭＯＳＦＥＴ２のオンとオフを繰り返す。これにより、ＭＯＳＦＥＴ２に長時間電流が流れてＭＯＳＦＥＴ２が破壊されることを防止できる。また、ＭＯＳＦＥＴ２の出力電流を検出し、その値に応じて保護回路ＩＣ４が動作するので、従来のダイオードが温まるまでのタイムラグが生ずることなく、感度よく迅速にＭＯＳＦＥＴ２に流れる電流を検出し、過電流を防止することができる。また、従来必要としていたＭＯＳＦＥＴ２の温度を検出するためのダイオードが不要となるので、ダイオードに電流を流す必要がなくなり、消費電力を低減することができる。また、検出抵抗３とＭＯＳＦＥＴ２とは、それぞれ別個のチップ内に形成され、熱的に遮断されているので、ＭＯＳＦＥＴ２の発熱によって検出抵抗３の温度が上昇し、その抵抗値に影響を及す虞がなくなる。これにより、ＭＯＳＦＥＴ２の出力電流を精度良く測定することができる。また、検出抵抗３とＭＯＳＦＥＴ２とが電気的にも遮断されていることによって、検出抵抗３が寄生素子として異常な動作を引き起こす可能性をなくすことができる。また、検出抵抗３と保護回路ＩＣ４とは、同一のチップ内に形成されているので、半導体装置１を構成するチップ数の削減することができる。また、検出抵抗３を形成するプロセスを保護回路ＩＣ４を形成するプロセスの一部と共有化することによって半導体装置１を形成するための総プロセス数を削減することができる。

また、検出抵抗３は、保護回路ＩＣ４の内部に形成されているＭＯＳＦＥＴ４１ゲートと同一の材料、すなわちポリシリコンにて形成されているので、半導体装置１を形成するための総プロセス数をより一層削減することが可能となる。また、検出抵抗３をポリシリコンにて形成することにより、容易に抵抗値の大きな検出抵抗を形成できることから、少ないチップ面積に検出抵抗３を形成することができ、半導体装置１の小型化を図ることができる。また、２つのＭＯＳＦＥＴ２ａ、２ｂによって出力部１４を構成しているので、外部端子１４ａ側から又は１４ｂ側からのいずれの方向からの過電流に対しても、保護回路ＩＣ４を動作させてＭＯＳＦＥＴ２ａ、２ｂを保護することができる。また、保護回路ＩＣ４が半導体リレー装置に内蔵されている太陽電池５からの起電力によって動作するので、保護回路ＩＣ４を動作させるための外部電源を新たに必要としない。従って、回路構成を簡素化することができる。

（実施形態２）
図８は、本発明の別の実施形態による半導体装置の構成、図９は、それを備えた光結合型の半導体リレー装置の構成を示している。本実施形態の半導体装置５０は、出力用のＭＯＳＦＥＴ２と、ＭＯＳＦＥＴ２をオン状態からオフ状態へと移行させることにより、ＭＯＳＦＥＴ２を過電流から保護する保護回路ＩＣ（保護回路）４と太陽電池５等によって構成されている。半導体装置５０においては、ＭＯＳＦＥＴ２ゲート、ドレイン及びソースは、保護回路ＩＣ４に接続されている。半導体装置５０の動作は以下の通りである。すなわち、ＭＯＳＦＥＴ２に過電流が流れることによって、ＭＯＳＦＥＴ２のソース側とドレイン側の両端の電位差が拡大し、ある所定の電位に達したとき、その電位がトリガとなって保護回路ＩＣ４を駆動させる。保護回路ＩＣ４は、半導体装置１と同様に、所定時間ΔＴ（分周回路によって設定された時間）だけＭＯＳＦＥＴ２のゲート−ソース間を短絡させた後、再びＭＯＳＦＥＴ２をオンさせる。この半導体装置５０によれば、外部端子１４ａ、１４ｂの間に検出抵抗が存在しないので、出力部１４のオン抵抗を低くすることが可能である。

本発明の一実施形態による半導体装置の回路図。 同半導体装置に包含される保護回路の回路図。 同保護回路の一例を示す回路図。 同保護回路の動作波形を示す図。 同半導体装置の出力電流を示す図 同保護回路の別な例を示す回路図。 同半導体装置を備えた半導体リレー装置の回路図。 本発明の別の実施形態による半導体装置の回路図。 同半導体装置を備えた半導体リレー装置の回路図。 従来の半導体装置の出力電流を示す図。

符号の説明

１ 半導体装置
２ ＭＯＳＦＥＴ
３ 検出抵抗
４ 保護回路ＩＣ（保護回路）
５ 太陽電池

Claims (9)

1. 出力用のＭＯＳＦＥＴと、このＭＯＳＦＥＴのゲート及びソースが接続され、該ＭＯＳＦＥＴを過電流から保護する保護回路とを備えた半導体装置であって、
   前記ＭＯＳＦＥＴの出力電流を検出するために該ＭＯＳＦＥＴのソース側に接続された検出抵抗をさらに備え、
   前記保護回路は、前記検出抵抗の高電位側が所定の電位に達したときに、前記ＭＯＳＦＥＴのゲート−ソース間を所定時間だけ短絡させ、該ＭＯＳＦＥＴをオンからオフ状態へと移行させ、前記所定時間経過後、再びオン状態へと自己復帰させることを特徴とする半導体装置。
2. 出力用のＭＯＳＦＥＴと、このＭＯＳＦＥＴのゲート、ドレイン及びソースが接続され、該ＭＯＳＦＥＴを過電流から保護する保護回路とを備えた半導体装置であって、
   前記保護回路は、前記ＭＯＳＦＥＴのドレイン側が所定の電位に達したときに、前記ＭＯＳＦＥＴのゲート−ソース間を所定時間だけ短絡させ、該ＭＯＳＦＥＴをオンからオフ状態へと移行させ、前記所定時間経過後、再びオン状態へと自己復帰させることを特徴とする半導体装置。
3. 前記検出抵抗と、前記ＭＯＳＦＥＴとは、それぞれ別個のチップ内に形成されており、熱的に遮断されていることを特徴とする請求項１に記載の半導体装置。
4. 前記検出抵抗及び前記保護回路は、同一のチップ内に形成されていることを特徴とする請求項１に記載の半導体装置。
5. 前記検出抵抗は、ポリシリコンにて形成されていることを特徴とする請求項３に記載の半導体装置。
6. 前記保護回路は、太陽電池を電源として動作し、別の外部電源を必要としないことを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置。
7. 請求項１に記載の半導体装置を備えた半導体リレー装置であって、
   ２つのＭＯＳＦＥＴが、ソースと前記保護回路を共通に２つの検出抵抗を介して逆直列接続され、該２つのＭＯＳＦＥＴのゲートは共通に該保護回路に接続され、
   前記検出抵抗と前記保護回路は、前記ＭＯＳＦＥＴとは別チップに形成され、
   入力信号により点灯及び消灯する発光素子と、発光素子に光結合されて起電力を発生する光起電力素子とを含み、上記起電力が、前記ＭＯＳＦＥＴのゲート−ソース間に印加されるように構成されており、双方向からの過電流に対して、保護動作を起こさせることを特徴とする半導体リレー装置。
8. 請求項２に記載の半導体装置を備えた半導体リレー装置であって、
   ２つのＭＯＳＦＥＴがソースと前記保護回路を共通に逆直列接続され、前記２つのＭＯＳＦＥＴのゲートは、共通に該保護回路に接続され、
   前記保護回路は、前記ＭＯＳＦＥＴとは別チップに形成され、
   入力信号により点灯及び消灯する発光素子と、発光素子に光結合されて起電力を発生する光起電力素子とを含み、上記起電力が、前記ＭＯＳＦＥＴのゲート−ソース間に印加されるように構成されており、双方向からの過電流に対して、保護動作を起こさせることを特徴とする半導体リレー装置。
9. 前記保護回路は、太陽電池を電源として動作し、別の外部電源を必要としないことを特徴とする請求項７又は８に記載の半導体リレー装置。

Images