JP2003133925A - 過熱保護機能付きスイッチング回路及びこれを備えた半導体リレー - Google Patents
過熱保護機能付きスイッチング回路及びこれを備えた半導体リレーInfo
- Publication number
- JP2003133925A JP2003133925A JP2001327159A JP2001327159A JP2003133925A JP 2003133925 A JP2003133925 A JP 2003133925A JP 2001327159 A JP2001327159 A JP 2001327159A JP 2001327159 A JP2001327159 A JP 2001327159A JP 2003133925 A JP2003133925 A JP 2003133925A
- Authority
- JP
- Japan
- Prior art keywords
- overheat protection
- circuit
- mosfet
- temperature
- switching circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 出力端子間に所定値以上の電流が流れるなど
して所定温度を超えると出力側がオフする過熱保護機能
付きスイッチング回路及びこれを備えた半導体リレー
を、比較的簡単な回路構成で提供すること。 【解決手段】 本発明の半導体リレー１にあっては、負
の温度係数をもつ温度依存性回路３２と、固定インピー
ダンス素子３３と、過熱保護用ＭＯＳＦＥＴ３１とから
構成した、所定温度を超えると高インピーダンス状態か
ら低インピーダンス状態に変化する過熱保護回路３を、
出力用ＭＯＳＦＥＴ４のゲート・ソース間に設け、出力
用ＭＯＳＦＥＴ４のゲート・ソース間を入力側とし、ド
レイン・ソース間を出力側とした過熱保護機能付きスイ
ッチング回路２の入力側に、入力信号に応じて光信号を
発生する発光素子８と、光起電力を発生する受光素子９
と、制御回路１０と、を有した入力回路を接続して構成
したことを特徴としている。
して所定温度を超えると出力側がオフする過熱保護機能
付きスイッチング回路及びこれを備えた半導体リレー
を、比較的簡単な回路構成で提供すること。 【解決手段】 本発明の半導体リレー１にあっては、負
の温度係数をもつ温度依存性回路３２と、固定インピー
ダンス素子３３と、過熱保護用ＭＯＳＦＥＴ３１とから
構成した、所定温度を超えると高インピーダンス状態か
ら低インピーダンス状態に変化する過熱保護回路３を、
出力用ＭＯＳＦＥＴ４のゲート・ソース間に設け、出力
用ＭＯＳＦＥＴ４のゲート・ソース間を入力側とし、ド
レイン・ソース間を出力側とした過熱保護機能付きスイ
ッチング回路２の入力側に、入力信号に応じて光信号を
発生する発光素子８と、光起電力を発生する受光素子９
と、制御回路１０と、を有した入力回路を接続して構成
したことを特徴としている。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、所定温度を超える
と出力側がオフする過熱保護機能付きスイッチング回
路、及びこれを備えた半導体リレーに関するものであ
る。
と出力側がオフする過熱保護機能付きスイッチング回
路、及びこれを備えた半導体リレーに関するものであ
る。
【０００２】
【従来の技術】従来、この種の半導体リレーとして、例
えば図５に示すような、本出願人により提案され特開平
１１−１７２１４として開示されている、光結合方式の
半導体リレー１００がある。
えば図５に示すような、本出願人により提案され特開平
１１−１７２１４として開示されている、光結合方式の
半導体リレー１００がある。
【０００３】この半導体リレー１００は、半導体リレー
１００そのものの過大な温度上昇を抑えて、損傷しにく
いようにする過熱保護機能を有しているものであって、
半導体リレー１００の入力回路を構成する発光ダイオー
ド（発光素子）１０１、及びフォトダイオードアレイ
（受光素子）１０２と、出力用ＭＯＳＦＥＴ１０３と、
第１の抵抗１０４、第２の抵抗１０５、第３の抵抗１０
６、ツェナーダイオード１０７、加熱保護用トランジス
タ１０８による過熱保護回路と、制御用ＭＯＳＦＥＴ
（制御用トランジスタ）１０９、制御用抵抗１１０によ
る制御回路１４０とを備えて構成されている。
１００そのものの過大な温度上昇を抑えて、損傷しにく
いようにする過熱保護機能を有しているものであって、
半導体リレー１００の入力回路を構成する発光ダイオー
ド（発光素子）１０１、及びフォトダイオードアレイ
（受光素子）１０２と、出力用ＭＯＳＦＥＴ１０３と、
第１の抵抗１０４、第２の抵抗１０５、第３の抵抗１０
６、ツェナーダイオード１０７、加熱保護用トランジス
タ１０８による過熱保護回路と、制御用ＭＯＳＦＥＴ
（制御用トランジスタ）１０９、制御用抵抗１１０によ
る制御回路１４０とを備えて構成されている。
【０００４】上記構成による半導体リレー１００の過熱
保護機能は、信号入力によってこの出力端子１２０ｃ，
１２０ｄ間が導通しているときに、半導体リレー１００
の周囲温度が著しく上昇するなどして、半導体リレー１
００の温度が所定値以上に上昇した場合に発現される。
保護機能は、信号入力によってこの出力端子１２０ｃ，
１２０ｄ間が導通しているときに、半導体リレー１００
の周囲温度が著しく上昇するなどして、半導体リレー１
００の温度が所定値以上に上昇した場合に発現される。
【０００５】半導体リレー１００の温度が上昇すると、
第１の抵抗１０４は、その抵抗値の温度係数が正の符号
を有しているので、温度上昇に伴って抵抗値が増大し、
第２の抵抗１０５は、その抵抗値の温度係数が負の符号
を有しているので、温度上昇に伴って抵抗値が減少す
る。このとき、第１の抵抗１０４と第２の抵抗１０５を
直列に接続した直列回路１３０は、ツェナーダイオード
１０７と並列接続されているので、両端電圧が一定であ
る。その結果、第１の抵抗１０４と第２の抵抗１０５の
接続点は、温度が上昇するにつれて、電位が上昇するよ
うになる。
第１の抵抗１０４は、その抵抗値の温度係数が正の符号
を有しているので、温度上昇に伴って抵抗値が増大し、
第２の抵抗１０５は、その抵抗値の温度係数が負の符号
を有しているので、温度上昇に伴って抵抗値が減少す
る。このとき、第１の抵抗１０４と第２の抵抗１０５を
直列に接続した直列回路１３０は、ツェナーダイオード
１０７と並列接続されているので、両端電圧が一定であ
る。その結果、第１の抵抗１０４と第２の抵抗１０５の
接続点は、温度が上昇するにつれて、電位が上昇するよ
うになる。
【０００６】そして、半導体リレー１００が所定温度を
超えたときには、第１の抵抗１０４と第２の抵抗１０５
の接続点が、加熱保護用トランジスタ１０８のしきい値
以上の電位になって、加熱保護用トランジスタ１０８が
低インピーダンスに変化する。すると、出力用ＭＯＳＦ
ＥＴ１０３のゲートに充電された電荷が、加熱保護用ト
ランジスタ１０８を通じて放電するので、出力用ＭＯＳ
ＦＥＴ１０３のゲート・ソース間の電位がしきい値以下
になる。その結果、出力用ＭＯＳＦＥＴ１０３のドレイ
ン・ソース間が、低インピーダンス状態から高インピー
ダンス状態に変化する。
超えたときには、第１の抵抗１０４と第２の抵抗１０５
の接続点が、加熱保護用トランジスタ１０８のしきい値
以上の電位になって、加熱保護用トランジスタ１０８が
低インピーダンスに変化する。すると、出力用ＭＯＳＦ
ＥＴ１０３のゲートに充電された電荷が、加熱保護用ト
ランジスタ１０８を通じて放電するので、出力用ＭＯＳ
ＦＥＴ１０３のゲート・ソース間の電位がしきい値以下
になる。その結果、出力用ＭＯＳＦＥＴ１０３のドレイ
ン・ソース間が、低インピーダンス状態から高インピー
ダンス状態に変化する。
【０００７】したがって、出力端子間が導通していると
きに、半導体リレー１００の温度が所定値以上に上昇し
た場合には、半導体リレー１００の出力端子１２０ｃ，
１２０ｄ間に電流が流れなくなるので、半導体リレー１
００そのものの過大な温度上昇が抑えられる。
きに、半導体リレー１００の温度が所定値以上に上昇し
た場合には、半導体リレー１００の出力端子１２０ｃ，
１２０ｄ間に電流が流れなくなるので、半導体リレー１
００そのものの過大な温度上昇が抑えられる。
【０００８】また、従来、出力端子間に過電流が流れに
くくするように構成された半導体リレーとして、例えば
図６に示すような、過電流保護回路１５０を備えた半導
体リレーＡがある。
くくするように構成された半導体リレーとして、例えば
図６に示すような、過電流保護回路１５０を備えた半導
体リレーＡがある。
【０００９】この半導体リレーＡは、出力端子１２０
ｃ，１２０ｄ間に所定値以上の電流が流れないようにし
て、損傷しにくいようにする過電流保護機能を有してい
るものであって、半導体リレーＡの入力回路を構成する
発光ダイオード１０１、及びフォトダイオードアレイ１
０２と、出力用ＭＯＳＦＥＴ１０３と、バイポーラトラ
ンジスタ１１１、抵抗１１２による過電流保護回路と、
制御用ＭＯＳＦＥＴ１０９、制御用抵抗１１０による制
御回路１４０とを備えて構成されている。
ｃ，１２０ｄ間に所定値以上の電流が流れないようにし
て、損傷しにくいようにする過電流保護機能を有してい
るものであって、半導体リレーＡの入力回路を構成する
発光ダイオード１０１、及びフォトダイオードアレイ１
０２と、出力用ＭＯＳＦＥＴ１０３と、バイポーラトラ
ンジスタ１１１、抵抗１１２による過電流保護回路と、
制御用ＭＯＳＦＥＴ１０９、制御用抵抗１１０による制
御回路１４０とを備えて構成されている。
【００１０】上記構成による半導体リレーＡの過電流保
護機能は、信号入力によってこの出力端子１２０ｃ，１
２０ｄ間が導通しているときに、半導体リレーＡの出力
端子１２０ｃ，１２０ｄ間に所定値以上の電流が流れた
場合に発現される。
護機能は、信号入力によってこの出力端子１２０ｃ，１
２０ｄ間が導通しているときに、半導体リレーＡの出力
端子１２０ｃ，１２０ｄ間に所定値以上の電流が流れた
場合に発現される。
【００１１】半導体リレーＡの出力端子１２０ｃ，１２
０ｄ間に所定値以上の電流が流れようとした場合には、
抵抗１１２の両端に電位差が発生して、バイポーラトラ
ンジスタ１１１のコレクタ電流が増大する。すると、出
力用ＭＯＳＦＥＴ１０３のゲートに充電された電荷が、
バイポーラトランジスタ１１１のコレクタ・エミッタ間
を通じて放電するので、出力用ＭＯＳＦＥＴ１０３のゲ
ート・ソース間の電位が、しきい値以下になる。その結
果、出力用ＭＯＳＦＥＴ１０３のドレイン・ソース間
が、低インピーダンス状態から高インピーダンス状態に
変化する。したがって、半導体リレーＡの出力端子１２
０ｃ，１２０ｄ間に所定値以上の過電流が流れにくくな
って、半導体リレーＡの過大な温度上昇が抑えられる。
０ｄ間に所定値以上の電流が流れようとした場合には、
抵抗１１２の両端に電位差が発生して、バイポーラトラ
ンジスタ１１１のコレクタ電流が増大する。すると、出
力用ＭＯＳＦＥＴ１０３のゲートに充電された電荷が、
バイポーラトランジスタ１１１のコレクタ・エミッタ間
を通じて放電するので、出力用ＭＯＳＦＥＴ１０３のゲ
ート・ソース間の電位が、しきい値以下になる。その結
果、出力用ＭＯＳＦＥＴ１０３のドレイン・ソース間
が、低インピーダンス状態から高インピーダンス状態に
変化する。したがって、半導体リレーＡの出力端子１２
０ｃ，１２０ｄ間に所定値以上の過電流が流れにくくな
って、半導体リレーＡの過大な温度上昇が抑えられる。
【００１２】
【発明が解決しようとする課題】上述したように、半導
体リレー１００は、過熱保護機能を備えているので、出
力端子間に所定値以上の電流が流れるなどして発熱した
場合や、半導体リレー１００の周囲温度が著しく上昇す
るなどして、半導体リレー１００の温度が所定値以上に
上昇した場合には、過大な温度上昇が抑えられ、損傷し
にくいように構成されている。
体リレー１００は、過熱保護機能を備えているので、出
力端子間に所定値以上の電流が流れるなどして発熱した
場合や、半導体リレー１００の周囲温度が著しく上昇す
るなどして、半導体リレー１００の温度が所定値以上に
上昇した場合には、過大な温度上昇が抑えられ、損傷し
にくいように構成されている。
【００１３】しかしながら、半導体リレー１００にあっ
ては、上記の如く第１の抵抗１０４と第２の抵抗１０５
とは、第１の抵抗１０４が抵抗値の温度係数が正の符号
を有し、第２の抵抗１０５が抵抗値の温度係数が負の符
号を有し、すなわちその抵抗値の温度係数の符号が互い
に異なるように形成されているので、例えば半導体プロ
セスを用いて半導体リレー１００を構成する際におい
て、その作製工程がやや複雑になることが懸念されてい
た。なお、ディスクリート回路素子を用いて構成する際
においても、当然、部品点数が増加することとなる。
ては、上記の如く第１の抵抗１０４と第２の抵抗１０５
とは、第１の抵抗１０４が抵抗値の温度係数が正の符号
を有し、第２の抵抗１０５が抵抗値の温度係数が負の符
号を有し、すなわちその抵抗値の温度係数の符号が互い
に異なるように形成されているので、例えば半導体プロ
セスを用いて半導体リレー１００を構成する際におい
て、その作製工程がやや複雑になることが懸念されてい
た。なお、ディスクリート回路素子を用いて構成する際
においても、当然、部品点数が増加することとなる。
【００１４】また、上述したように、半導体リレーＡ
は、過電流保護機能を備えているので、出力端子１２０
ｃ，１２０ｄ間に所定値以上の電流が流れようとした場
合には、出力端子１２０ｃ，１２０ｄ間が、低インピー
ダンス状態から高インピーダンス状態に変化して、半導
体リレーＡの過大な温度上昇が抑えられる。
は、過電流保護機能を備えているので、出力端子１２０
ｃ，１２０ｄ間に所定値以上の電流が流れようとした場
合には、出力端子１２０ｃ，１２０ｄ間が、低インピー
ダンス状態から高インピーダンス状態に変化して、半導
体リレーＡの過大な温度上昇が抑えられる。
【００１５】しかしながら、この半導体リレーＡは、半
導体リレーＡの周囲温度が著しく上昇することによって
半導体リレーＡの温度が上昇した場合であっても、出力
端子１２０ｃ，１２０ｄ間に所定値を超える過電流が流
れなければ、過電流保護回路１５０による保護機能が発
現されることがなかった。
導体リレーＡの周囲温度が著しく上昇することによって
半導体リレーＡの温度が上昇した場合であっても、出力
端子１２０ｃ，１２０ｄ間に所定値を超える過電流が流
れなければ、過電流保護回路１５０による保護機能が発
現されることがなかった。
【００１６】本発明は、上記事由に鑑みてなしたもの
で、その目的とするところは、比較的簡単な回路構成
で、出力端子間に所定値以上の電流が流れるなどして所
定温度を超えると出力側がオフする過熱保護機能付きス
イッチング回路及びこれを備えた半導体リレーを提供す
ることにある。
で、その目的とするところは、比較的簡単な回路構成
で、出力端子間に所定値以上の電流が流れるなどして所
定温度を超えると出力側がオフする過熱保護機能付きス
イッチング回路及びこれを備えた半導体リレーを提供す
ることにある。
【００１７】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に係る発明の過熱保護機能付きスイッチン
グ回路にあっては、エンハンスメント型の出力用ＭＯＳ
ＦＥＴのゲート・ソース間に、所定温度を超えると高イ
ンピーダンス状態から低インピーダンス状態に変化する
過熱保護回路を設け、同出力用ＭＯＳＦＥＴのゲート・
ソース間を入力側とし、同出力用ＭＯＳＦＥＴのドレイ
ン・ソース間を出力側とした過熱保護機能付きスイッチ
ング回路であって、前記過熱保護回路を、エンハンスメ
ント型の過熱保護用ＭＯＳＦＥＴと、同過熱保護用ＭＯ
ＳＦＥＴのドレイン・ゲート間に接続した負の温度係数
をもつ温度依存性回路と、同過熱保護用ＭＯＳＦＥＴの
ゲート・ソース間に接続した固定インピーダンス素子
と、から構成したことを特徴としている。
に、請求項１に係る発明の過熱保護機能付きスイッチン
グ回路にあっては、エンハンスメント型の出力用ＭＯＳ
ＦＥＴのゲート・ソース間に、所定温度を超えると高イ
ンピーダンス状態から低インピーダンス状態に変化する
過熱保護回路を設け、同出力用ＭＯＳＦＥＴのゲート・
ソース間を入力側とし、同出力用ＭＯＳＦＥＴのドレイ
ン・ソース間を出力側とした過熱保護機能付きスイッチ
ング回路であって、前記過熱保護回路を、エンハンスメ
ント型の過熱保護用ＭＯＳＦＥＴと、同過熱保護用ＭＯ
ＳＦＥＴのドレイン・ゲート間に接続した負の温度係数
をもつ温度依存性回路と、同過熱保護用ＭＯＳＦＥＴの
ゲート・ソース間に接続した固定インピーダンス素子
と、から構成したことを特徴としている。
【００１８】これにより、温度上昇に伴って温度依存性
回路のインピーダンスが減少するので、温度依存性回路
と固定インピーダンス素子の接続点の電位、すなわち過
熱保護用ＭＯＳＦＥＴのゲート電位が増大し、やがて熱
保護用ＭＯＳＦＥＴのしきい値を超え、過熱保護用ＭＯ
ＳＦＥＴのドレイン・ソース間が高インピーダンス状態
から低インピーダンス状態に変化する。すると、出力用
ＭＯＳＦＥＴのゲートに充電されていた電荷が、過熱保
護用ＭＯＳＦＥＴを介して放電し、ゲート・ソース間の
電位がしきい値以下になる。その結果、出力用ＭＯＳＦ
ＥＴのドレイン・ソース間が低インピーダンス状態から
高インピーダンス状態に変化して電流が流れにくくな
る。
回路のインピーダンスが減少するので、温度依存性回路
と固定インピーダンス素子の接続点の電位、すなわち過
熱保護用ＭＯＳＦＥＴのゲート電位が増大し、やがて熱
保護用ＭＯＳＦＥＴのしきい値を超え、過熱保護用ＭＯ
ＳＦＥＴのドレイン・ソース間が高インピーダンス状態
から低インピーダンス状態に変化する。すると、出力用
ＭＯＳＦＥＴのゲートに充電されていた電荷が、過熱保
護用ＭＯＳＦＥＴを介して放電し、ゲート・ソース間の
電位がしきい値以下になる。その結果、出力用ＭＯＳＦ
ＥＴのドレイン・ソース間が低インピーダンス状態から
高インピーダンス状態に変化して電流が流れにくくな
る。
【００１９】また、請求項２に係る発明の過熱保護機能
付きスイッチング回路にあっては、エンハンスメント型
の過熱保護用ＭＯＳＦＥＴと、同過熱保護用ＭＯＳＦＥ
Ｔのドレイン・ゲート間に接続した負の温度係数をもつ
温度依存性回路と、同過熱保護用ＭＯＳＦＥＴのゲート
・ソース間に接続した固定インピーダンス素子と、から
構成した過熱保護回路を、バイポーラトランジスタのコ
レクタ・エミッタ間に接続し、同バイポーラトランジス
タのベース・エミッタ間に抵抗を接続し、同バイポーラ
トランジスタのコレクタを出力用ＭＯＳＦＥＴのゲート
に接続し、同バイポーラトランジスタのベースを前記出
力用ＭＯＳＦＥＴのソースに接続して、同バイポーラト
ランジスタのコレクタ・エミッタ間を入力側とし、前記
出力用ＭＯＳＦＥＴのドレインと前記バイポーラトラン
ジスタのエミッタとの間を出力側としている。
付きスイッチング回路にあっては、エンハンスメント型
の過熱保護用ＭＯＳＦＥＴと、同過熱保護用ＭＯＳＦＥ
Ｔのドレイン・ゲート間に接続した負の温度係数をもつ
温度依存性回路と、同過熱保護用ＭＯＳＦＥＴのゲート
・ソース間に接続した固定インピーダンス素子と、から
構成した過熱保護回路を、バイポーラトランジスタのコ
レクタ・エミッタ間に接続し、同バイポーラトランジス
タのベース・エミッタ間に抵抗を接続し、同バイポーラ
トランジスタのコレクタを出力用ＭＯＳＦＥＴのゲート
に接続し、同バイポーラトランジスタのベースを前記出
力用ＭＯＳＦＥＴのソースに接続して、同バイポーラト
ランジスタのコレクタ・エミッタ間を入力側とし、前記
出力用ＭＯＳＦＥＴのドレインと前記バイポーラトラン
ジスタのエミッタとの間を出力側としている。
【００２０】これにより、出力用ＭＯＳＦＥＴのドレイ
ン・ソース間に過大な電流が流れたときに、バイポーラ
トランジスタのベース・エミッタ間に接続した抵抗に電
流が流れて、このバイポーラトランジスタが駆動するの
で、出力用ＭＯＳＦＥＴのゲートに充電されていた電荷
が、バイポーラトランジスタを介して放電される。
ン・ソース間に過大な電流が流れたときに、バイポーラ
トランジスタのベース・エミッタ間に接続した抵抗に電
流が流れて、このバイポーラトランジスタが駆動するの
で、出力用ＭＯＳＦＥＴのゲートに充電されていた電荷
が、バイポーラトランジスタを介して放電される。
【００２１】また、請求項３に係る発明の過熱保護機能
付きスイッチング回路にあっては、請求項１又は２の構
成において、温度依存性回路を、ダイオードにて形成し
たものとしている。
付きスイッチング回路にあっては、請求項１又は２の構
成において、温度依存性回路を、ダイオードにて形成し
たものとしている。
【００２２】こうすると、温度上昇に伴って、ダイオー
ドの両端の電圧が減少するので、温度依存性回路と固定
インピーダンス素子との接続点の電位、すなわち過熱保
護用ＭＯＳＦＥＴのゲート電位が増大するようになる。
ドの両端の電圧が減少するので、温度依存性回路と固定
インピーダンス素子との接続点の電位、すなわち過熱保
護用ＭＯＳＦＥＴのゲート電位が増大するようになる。
【００２３】また、請求項４に係る発明の過熱保護機能
付きスイッチング回路にあっては、請求項１又は２の構
成において、温度依存性回路を、可変インピーダンス素
子にて形成したものとしている。
付きスイッチング回路にあっては、請求項１又は２の構
成において、温度依存性回路を、可変インピーダンス素
子にて形成したものとしている。
【００２４】こうすると、温度上昇に伴って、可変イン
ピーダンス素子のインピーダンスが減少するので、可変
インピーダンス素子と固定インピーダンス素子との接続
点の電位、すなわち過熱保護用ＭＯＳＦＥＴのゲート電
位が増大するようになる。
ピーダンス素子のインピーダンスが減少するので、可変
インピーダンス素子と固定インピーダンス素子との接続
点の電位、すなわち過熱保護用ＭＯＳＦＥＴのゲート電
位が増大するようになる。
【００２５】また、請求項５に係る発明の過熱保護機能
付きスイッチング回路にあっては、請求項１又は２の構
成において、温度依存性回路を、可変インピーダンス素
子とダイオードとを直列接続して構成したものとしてい
る。
付きスイッチング回路にあっては、請求項１又は２の構
成において、温度依存性回路を、可変インピーダンス素
子とダイオードとを直列接続して構成したものとしてい
る。
【００２６】こうすると、温度上昇に伴って、可変イン
ピーダンス素子のインピーダンスが減少するとともにダ
イオードの両端の電圧が減少するので、温度依存性回路
と固定インピーダンス素子との接続点の電位、すなわち
過熱保護用ＭＯＳＦＥＴのゲート電位が増大するように
なる。
ピーダンス素子のインピーダンスが減少するとともにダ
イオードの両端の電圧が減少するので、温度依存性回路
と固定インピーダンス素子との接続点の電位、すなわち
過熱保護用ＭＯＳＦＥＴのゲート電位が増大するように
なる。
【００２７】また、請求項６に係る発明の過熱保護機能
付きスイッチング回路にあっては、請求項４又は５の構
成において、可変インピーダンス素子を、ポリシリコン
にて形成したものとしている。
付きスイッチング回路にあっては、請求項４又は５の構
成において、可変インピーダンス素子を、ポリシリコン
にて形成したものとしている。
【００２８】こうすると、温度上昇に伴ってポリシリコ
ンのインピーダンスが減少するので、温度依存性回路と
固定インピーダンス素子との接続点の電位、すなわち過
熱保護用ＭＯＳＦＥＴのゲート電位が増大するようにな
る。
ンのインピーダンスが減少するので、温度依存性回路と
固定インピーダンス素子との接続点の電位、すなわち過
熱保護用ＭＯＳＦＥＴのゲート電位が増大するようにな
る。
【００２９】そして、請求項７に係る発明の半導体リレ
ーにあっては、請求項１乃至６のいずれか一つの請求項
に記載の過熱保護機能付きスイッチング回路の入力側
に、入力信号に応じて光信号を発生する発光素子と、同
発光素子からの光信号を受信して光起電力を発生する受
光素子と、同受光素子の両端に接続して光起電力による
前記入力側への充放電を制御する制御回路と、を有した
入力回路を接続して構成したことを特徴としている。
ーにあっては、請求項１乃至６のいずれか一つの請求項
に記載の過熱保護機能付きスイッチング回路の入力側
に、入力信号に応じて光信号を発生する発光素子と、同
発光素子からの光信号を受信して光起電力を発生する受
光素子と、同受光素子の両端に接続して光起電力による
前記入力側への充放電を制御する制御回路と、を有した
入力回路を接続して構成したことを特徴としている。
【００３０】これにより、入力装置からの入力信号によ
って、半導体リレーの出力端子間が導通しているとき
に、出力端子間に所定値以上の電流が流れて過度に発熱
すると、出力端子間が高インピーダンスに変化して、出
力端子間に電流が流れにくくなる。
って、半導体リレーの出力端子間が導通しているとき
に、出力端子間に所定値以上の電流が流れて過度に発熱
すると、出力端子間が高インピーダンスに変化して、出
力端子間に電流が流れにくくなる。
【００３１】
【発明の実施の形態】本発明の過熱保護機能付きスイッ
チング回路及びこれを備えた半導体リレーは、所定温度
を超えると出力側がオフするような機能を備える目的
を、比較的簡単な回路構成で、下記のように実現した。
チング回路及びこれを備えた半導体リレーは、所定温度
を超えると出力側がオフするような機能を備える目的
を、比較的簡単な回路構成で、下記のように実現した。
【００３２】以下、図面に沿って、本発明の過熱保護機
能付きスイッチング回路及びこれを備えた半導体リレー
について説明する。
能付きスイッチング回路及びこれを備えた半導体リレー
について説明する。
【００３３】図１は、本発明の実施の形態１に係る過熱
保護機能付きスイッチング回路を備えた半導体リレーを
示した回路図である。
保護機能付きスイッチング回路を備えた半導体リレーを
示した回路図である。
【００３４】半導体リレー１は、出力端子１ｃ，１ｄ間
が導通しているときに、所定温度を超えた場合には、出
力端子間に電流が流れにくくなるようにして、半導体リ
レー１そのものの過大な温度上昇を抑え、損傷しにくい
ようにしているものであって、過熱保護機能付きスイッ
チング回路２の入力側２ａ，２ｂに、入力信号に応じて
光信号を発生する発光ダイオード（発光素子）８と、発
光ダイオード８からの光信号を受信して光起電力を発生
するフォトダイオードアレイ（受光素子）９と、フォト
ダイオードアレイ９の両端に接続して光起電力による前
記入力側２ａ，２ｂへの充放電を制御する充放電制御回
路（制御回路）１０と、を有した入力回路７を接続して
構成している。
が導通しているときに、所定温度を超えた場合には、出
力端子間に電流が流れにくくなるようにして、半導体リ
レー１そのものの過大な温度上昇を抑え、損傷しにくい
ようにしているものであって、過熱保護機能付きスイッ
チング回路２の入力側２ａ，２ｂに、入力信号に応じて
光信号を発生する発光ダイオード（発光素子）８と、発
光ダイオード８からの光信号を受信して光起電力を発生
するフォトダイオードアレイ（受光素子）９と、フォト
ダイオードアレイ９の両端に接続して光起電力による前
記入力側２ａ，２ｂへの充放電を制御する充放電制御回
路（制御回路）１０と、を有した入力回路７を接続して
構成している。
【００３５】過熱保護機能付きスイッチング回路２は、
所定温度を超えると出力側２ｃ，２ｄがオフするもので
あって、エンハンスメント型の出力用ＭＯＳＦＥＴ４の
ゲート・ソース間に、所定温度を超えると高インピーダ
ンス状態から低インピーダンス状態に変化する過熱保護
回路３を設け、出力用ＭＯＳＦＥＴ４のゲート・ソース
間を入力側２ａ，２ｂとし、出力用ＭＯＳＦＥＴ４のド
レイン・ソース間を出力側２ｃ，２ｄとしている。
所定温度を超えると出力側２ｃ，２ｄがオフするもので
あって、エンハンスメント型の出力用ＭＯＳＦＥＴ４の
ゲート・ソース間に、所定温度を超えると高インピーダ
ンス状態から低インピーダンス状態に変化する過熱保護
回路３を設け、出力用ＭＯＳＦＥＴ４のゲート・ソース
間を入力側２ａ，２ｂとし、出力用ＭＯＳＦＥＴ４のド
レイン・ソース間を出力側２ｃ，２ｄとしている。
【００３６】過熱保護回路３は、所定温度を超えたとき
に、出力用ＭＯＳＦＥＴ４のゲートに充電されていた電
荷を放電するものであって、エンハンスメント型の過熱
保護用ＭＯＳＦＥＴ３１と、過熱保護用ＭＯＳＦＥＴ３
１のドレイン・ゲート間に接続した負の温度係数をもつ
温度依存性回路３２と、過熱保護用ＭＯＳＦＥＴ３１の
ゲート・ソース間に接続した抵抗（固定インピーダンス
素子）３３と、から構成している。
に、出力用ＭＯＳＦＥＴ４のゲートに充電されていた電
荷を放電するものであって、エンハンスメント型の過熱
保護用ＭＯＳＦＥＴ３１と、過熱保護用ＭＯＳＦＥＴ３
１のドレイン・ゲート間に接続した負の温度係数をもつ
温度依存性回路３２と、過熱保護用ＭＯＳＦＥＴ３１の
ゲート・ソース間に接続した抵抗（固定インピーダンス
素子）３３と、から構成している。
【００３７】過熱保護用ＭＯＳＦＥＴ３１は、過熱時
に、出力用ＭＯＳＦＥＴ４のゲート・ソース間を短絡し
て、出力用ＭＯＳＦＥＴ４のゲートに充電されていた電
荷を放電するものであって、この実施の形態では、しき
い値が約３Ｖ程度のＮチャンネル型エンハンスメントモ
ードのものにて形成している。
に、出力用ＭＯＳＦＥＴ４のゲート・ソース間を短絡し
て、出力用ＭＯＳＦＥＴ４のゲートに充電されていた電
荷を放電するものであって、この実施の形態では、しき
い値が約３Ｖ程度のＮチャンネル型エンハンスメントモ
ードのものにて形成している。
【００３８】温度依存性回路３２は、温度の上昇に伴っ
てインピーダンスが低下する、負の温度係数をもつ回路
であって、この実施の形態では、２５℃で約４ＭΩ程度
のインピーダンスを示し、温度係数が約−０．５％／℃
程度である可変インピーダンス素子にて形成している。
てインピーダンスが低下する、負の温度係数をもつ回路
であって、この実施の形態では、２５℃で約４ＭΩ程度
のインピーダンスを示し、温度係数が約−０．５％／℃
程度である可変インピーダンス素子にて形成している。
【００３９】抵抗３３は、所定温度を超えたときに、両
端の電位差が増大することにより、過熱保護用ＭＯＳＦ
ＥＴ３１のゲート電位を増大させるものであって、この
実施の形態では、約３ＭΩ程度のインピーダンスを示す
拡散抵抗にて形成している。
端の電位差が増大することにより、過熱保護用ＭＯＳＦ
ＥＴ３１のゲート電位を増大させるものであって、この
実施の形態では、約３ＭΩ程度のインピーダンスを示す
拡散抵抗にて形成している。
【００４０】出力用ＭＯＳＦＥＴ４は、ドレイン及びソ
ースがそれぞれ出力端子１ｃ及び１ｄを構成するもので
あって、この実施の形態では、Ｎチャンネル型エンハン
スメントモードのものにて形成している。そして、その
ゲート及びソースが、入力側２ａ，２ｂを構成し、入力
回路７の充放電制御回路１０に接続されている。
ースがそれぞれ出力端子１ｃ及び１ｄを構成するもので
あって、この実施の形態では、Ｎチャンネル型エンハン
スメントモードのものにて形成している。そして、その
ゲート及びソースが、入力側２ａ，２ｂを構成し、入力
回路７の充放電制御回路１０に接続されている。
【００４１】入力回路７は、過熱保護機能付きスイッチ
ング回路２の入力側２ａ，２ｂに接続して、入力信号に
より過熱保護機能付きスイッチング回路２の出力側２
ｃ，２ｄを制御するものであって、発光素子８と、受光
素子９と、充放電制御回路（制御回路）１０から構成し
ている。
ング回路２の入力側２ａ，２ｂに接続して、入力信号に
より過熱保護機能付きスイッチング回路２の出力側２
ｃ，２ｄを制御するものであって、発光素子８と、受光
素子９と、充放電制御回路（制御回路）１０から構成し
ている。
【００４２】発光素子８は、入力端子１ａ，１ｂの間に
入力される入力信号に応じて光信号を発生させるもの
で、この実施の形態では、発光ダイオードにより形成し
ている。
入力される入力信号に応じて光信号を発生させるもの
で、この実施の形態では、発光ダイオードにより形成し
ている。
【００４３】受光素子９は、発光ダイオード８からの光
信号を受信して光起電力を発生させるもので、この実施
の形態では、複数個のフォトダイオード９ａを直列に接
続したフォトダイオードアレイにて形成している。
信号を受信して光起電力を発生させるもので、この実施
の形態では、複数個のフォトダイオード９ａを直列に接
続したフォトダイオードアレイにて形成している。
【００４４】充放電制御回路１０は、受光素子９に発生
した光起電力による充放電を制御するものであり、光起
電力が印加されているときには、出力用ＭＯＳＦＥＴ４
のゲートに電荷を充電し、光起電力が印加されていない
ときには、出力用ＭＯＳＦＥＴ４のゲートに充電されて
いた電荷を放電する。
した光起電力による充放電を制御するものであり、光起
電力が印加されているときには、出力用ＭＯＳＦＥＴ４
のゲートに電荷を充電し、光起電力が印加されていない
ときには、出力用ＭＯＳＦＥＴ４のゲートに充電されて
いた電荷を放電する。
【００４５】次に、上記構成による半導体リレー１の出
力端子１ｃ，１ｄ間を、入力端子１ａ，１ｂに印加する
入力信号によって導通、開放させる動作を説明する。
力端子１ｃ，１ｄ間を、入力端子１ａ，１ｂに印加する
入力信号によって導通、開放させる動作を説明する。
【００４６】発光素子８が入力信号に応じて光信号を発
生させると、受光素子９がこの光信号を受信して光起電
力を発生させる。この光起電力は、充放電制御回路１０
を介して、過熱保護機能付きスイッチング回路２の入力
側２ａ，２ｂに印加される。半導体リレー１の温度が約
２５℃程度のときには、前述した通り、可変インピーダ
ンス素子３２のインピーダンスは約４ＭΩ程度、抵抗３
３のインピーダンスは約３ＭΩ程度である。このとき、
光起電力を約５Ｖ程度にすると、可変インピーダンス素
子３２と抵抗３３の接続点の電位、すなわち過熱保護用
ＭＯＳＦＥＴ３１のゲートの電位は、約２Ｖ程度となっ
て、過熱保護用ＭＯＳＦＥＴ３１のしきい値（約３Ｖ程
度）を超えていない。よって、過熱保護用ＭＯＳＦＥＴ
３１のドレイン・ソース間は高インピーダンス状態であ
る。したがって、出力用ＭＯＳＦＥＴ４のゲート・ソー
ス間は、受光素子９が発生させる光起電力によって充電
されることとなる。そして、出力用ＭＯＳＦＥＴ４のゲ
ート・ソース間電圧がしきい値電圧を超えると、そのド
レイン・ソース間が、高インピーダンス状態から低イン
ピーダンス状態へ変化する。その結果、半導体リレー１
の出力端子１ｃ，１ｄ間が導通する。
生させると、受光素子９がこの光信号を受信して光起電
力を発生させる。この光起電力は、充放電制御回路１０
を介して、過熱保護機能付きスイッチング回路２の入力
側２ａ，２ｂに印加される。半導体リレー１の温度が約
２５℃程度のときには、前述した通り、可変インピーダ
ンス素子３２のインピーダンスは約４ＭΩ程度、抵抗３
３のインピーダンスは約３ＭΩ程度である。このとき、
光起電力を約５Ｖ程度にすると、可変インピーダンス素
子３２と抵抗３３の接続点の電位、すなわち過熱保護用
ＭＯＳＦＥＴ３１のゲートの電位は、約２Ｖ程度となっ
て、過熱保護用ＭＯＳＦＥＴ３１のしきい値（約３Ｖ程
度）を超えていない。よって、過熱保護用ＭＯＳＦＥＴ
３１のドレイン・ソース間は高インピーダンス状態であ
る。したがって、出力用ＭＯＳＦＥＴ４のゲート・ソー
ス間は、受光素子９が発生させる光起電力によって充電
されることとなる。そして、出力用ＭＯＳＦＥＴ４のゲ
ート・ソース間電圧がしきい値電圧を超えると、そのド
レイン・ソース間が、高インピーダンス状態から低イン
ピーダンス状態へ変化する。その結果、半導体リレー１
の出力端子１ｃ，１ｄ間が導通する。
【００４７】また、発光素子８に入力信号が入力されな
くなって発光しなくなると、受光素子９が光起電力を発
生しなくなる。すると、出力用ＭＯＳＦＥＴ４のゲート
・ソース間に充電された電荷が、充放電制御回路１０を
通って速やかに放電され、出力用ＭＯＳＦＥＴ４のドレ
イン・ソース間が低インピーダンス状態から高インピー
ダンス状態へ変化して、半導体リレー１の出力端子１
ｃ，１ｄ間が開放する。
くなって発光しなくなると、受光素子９が光起電力を発
生しなくなる。すると、出力用ＭＯＳＦＥＴ４のゲート
・ソース間に充電された電荷が、充放電制御回路１０を
通って速やかに放電され、出力用ＭＯＳＦＥＴ４のドレ
イン・ソース間が低インピーダンス状態から高インピー
ダンス状態へ変化して、半導体リレー１の出力端子１
ｃ，１ｄ間が開放する。
【００４８】次に、信号入力によってこの半導体リレー
１の出力端子１ｃ，１ｄ間が導通しているときに、出力
端子１ｃ，１ｄ間に過電流が流れるなどして、半導体リ
レー１の温度が過度に上昇したときの動作について説明
する。
１の出力端子１ｃ，１ｄ間が導通しているときに、出力
端子１ｃ，１ｄ間に過電流が流れるなどして、半導体リ
レー１の温度が過度に上昇したときの動作について説明
する。
【００４９】半導体リレー１の温度が上昇すると、可変
インピーダンス素子３２は、約−０．５％／℃程度の温
度係数に従ってインピーダンスが低下する。よって、可
変インピーダンス素子３２と抵抗３３の接続点の電位、
すなわち過熱保護用ＭＯＳＦＥＴ３１のゲートの電位が
上昇する。
インピーダンス素子３２は、約−０．５％／℃程度の温
度係数に従ってインピーダンスが低下する。よって、可
変インピーダンス素子３２と抵抗３３の接続点の電位、
すなわち過熱保護用ＭＯＳＦＥＴ３１のゲートの電位が
上昇する。
【００５０】そして、半導体リレー１が約１２５℃程度
になったときには、可変インピーダンス素子３２は、イ
ンピーダンスが約２ＭΩ程度になるが、抵抗３３はイン
ピーダンスがあまり変化せず約３ＭΩ程度である。この
とき、フォトダイオードアレイ９による光起電力が約５
Ｖ程度であれば、可変インピーダンス素子３２と抵抗３
３の接続点の電位、すなわち過熱保護用ＭＯＳＦＥＴ３
１のゲートの電位は、約３Ｖ程度であり、しきい値（約
３Ｖ程度）になるので、過熱保護用ＭＯＳＦＥＴ３１の
ドレイン・ソース間は低インピーダンス状態になる。そ
うすると、出力用ＭＯＳＦＥＴ４のゲート電荷が、過熱
保護用ＭＯＳＦＥＴ３１を介して放電するので、出力用
ＭＯＳＦＥＴ４のドレイン・ソース間が低インピーダン
ス状態から高インピーダンス状態に変化して電流が流れ
なくなる。これにより、半導体リレー１の出力端子１
ｃ，１ｄ間に電流が流れなくなって、半導体リレー１そ
のものの過大な温度上昇を抑えることができるので、半
導体リレー１が損傷しにくいようにすることができる。
になったときには、可変インピーダンス素子３２は、イ
ンピーダンスが約２ＭΩ程度になるが、抵抗３３はイン
ピーダンスがあまり変化せず約３ＭΩ程度である。この
とき、フォトダイオードアレイ９による光起電力が約５
Ｖ程度であれば、可変インピーダンス素子３２と抵抗３
３の接続点の電位、すなわち過熱保護用ＭＯＳＦＥＴ３
１のゲートの電位は、約３Ｖ程度であり、しきい値（約
３Ｖ程度）になるので、過熱保護用ＭＯＳＦＥＴ３１の
ドレイン・ソース間は低インピーダンス状態になる。そ
うすると、出力用ＭＯＳＦＥＴ４のゲート電荷が、過熱
保護用ＭＯＳＦＥＴ３１を介して放電するので、出力用
ＭＯＳＦＥＴ４のドレイン・ソース間が低インピーダン
ス状態から高インピーダンス状態に変化して電流が流れ
なくなる。これにより、半導体リレー１の出力端子１
ｃ，１ｄ間に電流が流れなくなって、半導体リレー１そ
のものの過大な温度上昇を抑えることができるので、半
導体リレー１が損傷しにくいようにすることができる。
【００５１】上記構成によると、半導体リレー１が過度
に発熱した際に出力用ＭＯＳＦＥＴ４のゲートに充電し
ていた電荷を放電する過熱保護回路３は、過熱保護用Ｍ
ＯＳＦＥＴ３１と、可変インピーダンス素子３２と、抵
抗３３とから形成したものとしているので、従来例と比
べると、回路構成が比較的簡単で、しかも、温度依存性
回路３２は、負の温度係数をもつものだけ形成すれば良
いので、半導体プロセスによる場合に作製が容易にな
る。
に発熱した際に出力用ＭＯＳＦＥＴ４のゲートに充電し
ていた電荷を放電する過熱保護回路３は、過熱保護用Ｍ
ＯＳＦＥＴ３１と、可変インピーダンス素子３２と、抵
抗３３とから形成したものとしているので、従来例と比
べると、回路構成が比較的簡単で、しかも、温度依存性
回路３２は、負の温度係数をもつものだけ形成すれば良
いので、半導体プロセスによる場合に作製が容易にな
る。
【００５２】図２は、本発明の実施の形態２に係る過熱
保護機能付きスイッチング回路を備えた半導体リレーを
示した回路図である。
保護機能付きスイッチング回路を備えた半導体リレーを
示した回路図である。
【００５３】この半導体リレー１は、上述した図１に示
すものとは、過熱保護機能付きスイッチング回路２の過
熱保護回路３を形成する温度依存性回路３２の構成が異
なっている。すなわち、温度依存性回路３２は、可変イ
ンピーダンス素子３２２と、ダイオード３２１ａを２
個、直列に接続した直列接続３２１とを、更に直列に接
続したものにて形成している。
すものとは、過熱保護機能付きスイッチング回路２の過
熱保護回路３を形成する温度依存性回路３２の構成が異
なっている。すなわち、温度依存性回路３２は、可変イ
ンピーダンス素子３２２と、ダイオード３２１ａを２
個、直列に接続した直列接続３２１とを、更に直列に接
続したものにて形成している。
【００５４】上記構成によると、半導体リレー１の過熱
保護機能付きスイッチング回路２が過度に発熱したとき
は、ダイオード３２１ａの順方向電圧は、約−２．５ｍ
Ｖ／℃程度の割合で低下するので、温度上昇に伴う可変
インピーダンス素子３２２のインピーダンスの減少と相
俟って、温度依存性回路３２の両端の電圧が低下する。
すると、温度依存性回路３２と抵抗３３の接続点の電
位、すなわち過熱保護用ＭＯＳＦＥＴ３１のゲートの電
位が速やかに上昇する。そうすると、前述したように、
過熱保護用ＭＯＳＦＥＴ３１のドレイン・ソース間はよ
り素早く低インピーダンス状態になって、出力用ＭＯＳ
ＦＥＴ４のゲート電荷を放電する。その結果、出力用Ｍ
ＯＳＦＥＴ４のドレイン・ソース間が低インピーダンス
状態から高インピーダンス状態に変化して電流が流れな
くなり、過大な温度上昇を抑えることができる。
保護機能付きスイッチング回路２が過度に発熱したとき
は、ダイオード３２１ａの順方向電圧は、約−２．５ｍ
Ｖ／℃程度の割合で低下するので、温度上昇に伴う可変
インピーダンス素子３２２のインピーダンスの減少と相
俟って、温度依存性回路３２の両端の電圧が低下する。
すると、温度依存性回路３２と抵抗３３の接続点の電
位、すなわち過熱保護用ＭＯＳＦＥＴ３１のゲートの電
位が速やかに上昇する。そうすると、前述したように、
過熱保護用ＭＯＳＦＥＴ３１のドレイン・ソース間はよ
り素早く低インピーダンス状態になって、出力用ＭＯＳ
ＦＥＴ４のゲート電荷を放電する。その結果、出力用Ｍ
ＯＳＦＥＴ４のドレイン・ソース間が低インピーダンス
状態から高インピーダンス状態に変化して電流が流れな
くなり、過大な温度上昇を抑えることができる。
【００５５】ダイオード３２１ａは、負の温度係数をも
つ可変インピーダンス素子と比べると、半導体チップに
占める素子面積を比較的小さくして形成することができ
るので、図２に示したように、温度依存性回路３２の一
部をダイオード３２１ａにて構成すると、温度依存性回
路３２を少ない素子面積にて形成することができる。そ
の結果、過熱保護回路３を小さく形成することができる
ので、過熱保護機能付きスイッチング回路２の素子面積
を縮小することができ、以って、低コスト化が図れる。
つ可変インピーダンス素子と比べると、半導体チップに
占める素子面積を比較的小さくして形成することができ
るので、図２に示したように、温度依存性回路３２の一
部をダイオード３２１ａにて構成すると、温度依存性回
路３２を少ない素子面積にて形成することができる。そ
の結果、過熱保護回路３を小さく形成することができる
ので、過熱保護機能付きスイッチング回路２の素子面積
を縮小することができ、以って、低コスト化が図れる。
【００５６】なお、図１に示した実施の形態１に係る可
変インピーダンス素子３２、及び図２に示した実施の形
態２に係る可変インピーダンス素子３２２を、例えば２
５℃における単位面積当たりの抵抗値が約７．５ｋΩ程
度であるポリシリコンの薄膜にて形成してもよい。この
ポリシリコンの薄膜にて形成した可変インピーダンス素
子は、負の温度係数をもつ素子として、約−０．５％／
℃程度の温度係数によってインピーダンスが低下する。
変インピーダンス素子３２、及び図２に示した実施の形
態２に係る可変インピーダンス素子３２２を、例えば２
５℃における単位面積当たりの抵抗値が約７．５ｋΩ程
度であるポリシリコンの薄膜にて形成してもよい。この
ポリシリコンの薄膜にて形成した可変インピーダンス素
子は、負の温度係数をもつ素子として、約−０．５％／
℃程度の温度係数によってインピーダンスが低下する。
【００５７】このように構成した場合、ポリシリコン
は、出力用ＭＯＳＦＥＴ４のゲート電極や過熱保護用Ｍ
ＯＳＦＥＴ３１のゲート電極を形成するときに、同時に
形成することができるので、過熱保護回路３の作製が一
層容易になる。
は、出力用ＭＯＳＦＥＴ４のゲート電極や過熱保護用Ｍ
ＯＳＦＥＴ３１のゲート電極を形成するときに、同時に
形成することができるので、過熱保護回路３の作製が一
層容易になる。
【００５８】図３は、本発明の実施の形態３に係る過熱
保護機能付きスイッチング回路を備えた半導体リレーを
示した回路図である。
保護機能付きスイッチング回路を備えた半導体リレーを
示した回路図である。
【００５９】この半導体リレー１は、上述した図１及び
図２に示すものとは、過熱保護機能付きスイッチング回
路２の過熱保護回路３を形成する温度依存性回路３２の
構成が異なっている。すなわち、温度依存性回路３２
は、ダイオード３２１ａを４個、直列に接続したダイオ
ードの直列接続３２１にて形成している。
図２に示すものとは、過熱保護機能付きスイッチング回
路２の過熱保護回路３を形成する温度依存性回路３２の
構成が異なっている。すなわち、温度依存性回路３２
は、ダイオード３２１ａを４個、直列に接続したダイオ
ードの直列接続３２１にて形成している。
【００６０】前述した通り、ダイオード３２１ａは、可
変インピーダンス素子と比べると、半導体チップに占め
る素子面積を比較的小さくして形成することができる。
そうすると、図２に示した実施形態と比べて、温度依存
性回路３２をより小さい素子面積にて形成することがで
きる。その結果、過熱保護回路３が占める素子面積を更
に小さくすることができるので、過熱保護機能付きスイ
ッチング回路２の素子面積を更に小さくすることがで
き、以って、一層低コスト化が図れる。
変インピーダンス素子と比べると、半導体チップに占め
る素子面積を比較的小さくして形成することができる。
そうすると、図２に示した実施形態と比べて、温度依存
性回路３２をより小さい素子面積にて形成することがで
きる。その結果、過熱保護回路３が占める素子面積を更
に小さくすることができるので、過熱保護機能付きスイ
ッチング回路２の素子面積を更に小さくすることがで
き、以って、一層低コスト化が図れる。
【００６１】なお、上述した図２に示す実施の形態２で
は、ダイオード３２１ａを２個、直列に接続して温度依
存性回路３２を構成し、また、図３に示す実施の形態３
では、ダイオード３２１ａを４個、直列に接続して温度
依存性回路３２を構成しているが、ダイオード３２１ａ
を接続する個数は、これに限られず、少なくとも１個以
上接続して温度依存性回路３２を構成すれば、本発明の
効果が得られることは、言うまでもない。
は、ダイオード３２１ａを２個、直列に接続して温度依
存性回路３２を構成し、また、図３に示す実施の形態３
では、ダイオード３２１ａを４個、直列に接続して温度
依存性回路３２を構成しているが、ダイオード３２１ａ
を接続する個数は、これに限られず、少なくとも１個以
上接続して温度依存性回路３２を構成すれば、本発明の
効果が得られることは、言うまでもない。
【００６２】図４は、本発明の実施の形態４に係る過熱
保護機能付きスイッチング回路を備えた半導体リレーを
示した回路図である。
保護機能付きスイッチング回路を備えた半導体リレーを
示した回路図である。
【００６３】この実施の形態の半導体リレー１は、上述
した図１乃至図３に示すものとは、過熱保護機能付きス
イッチング回路２の構成が異なっている。すなわち、過
熱保護機能付きスイッチング回路２は、過熱保護回路３
を、バイポーラトランジスタ５のコレクタ・エミッタ間
に接続し、バイポーラトランジスタ５のベース・エミッ
タ間に抵抗６を接続し、バイポーラトランジスタ５のコ
レクタを出力用ＭＯＳＦＥＴ４のゲートに接続し、バイ
ポーラトランジスタ５のベースを出力用ＭＯＳＦＥＴ４
のソースに接続して、バイポーラトランジスタ５のコレ
クタ・エミッタ間を入力側２ａ，２ｂとし、出力用ＭＯ
ＳＦＥＴ４のドレインとバイポーラトランジスタ５のエ
ミッタとの間を出力側２ｃ，２ｄとして構成している。
した図１乃至図３に示すものとは、過熱保護機能付きス
イッチング回路２の構成が異なっている。すなわち、過
熱保護機能付きスイッチング回路２は、過熱保護回路３
を、バイポーラトランジスタ５のコレクタ・エミッタ間
に接続し、バイポーラトランジスタ５のベース・エミッ
タ間に抵抗６を接続し、バイポーラトランジスタ５のコ
レクタを出力用ＭＯＳＦＥＴ４のゲートに接続し、バイ
ポーラトランジスタ５のベースを出力用ＭＯＳＦＥＴ４
のソースに接続して、バイポーラトランジスタ５のコレ
クタ・エミッタ間を入力側２ａ，２ｂとし、出力用ＭＯ
ＳＦＥＴ４のドレインとバイポーラトランジスタ５のエ
ミッタとの間を出力側２ｃ，２ｄとして構成している。
【００６４】バイポーラトランジスタ５は、出力端子１
ｃ，１ｄ間に所定値以上の電流が流れたときに、出力用
ＭＯＳＦＥＴ４のゲート・ソース間を短絡するものであ
って、ＮＰＮ型のバイポーラトランジスタにて形成して
いる。
ｃ，１ｄ間に所定値以上の電流が流れたときに、出力用
ＭＯＳＦＥＴ４のゲート・ソース間を短絡するものであ
って、ＮＰＮ型のバイポーラトランジスタにて形成して
いる。
【００６５】抵抗６は、出力端子１ｃ，１ｄ間に所定値
以上の電流が流れたときに、この抵抗６の両端に発生す
る電圧によって、バイポーラトランジスタ５を駆動する
ためのものである。例えば、出力端子１ｃ，１ｄ間に流
れる電流をおよそ１００ｍＡ程度以下に制限するには、
抵抗６は、およそ２〜３Ω程度のインピーダンスを有す
る拡散抵抗にて形成し、また、出力端子１ｃ，１ｄ間に
流れる電流をおよそ１Ａ程度以下に制限するには、抵抗
６は、およそ０．２〜０．３Ω程度のインピーダンスを
有する拡散抵抗にて形成すればよい。
以上の電流が流れたときに、この抵抗６の両端に発生す
る電圧によって、バイポーラトランジスタ５を駆動する
ためのものである。例えば、出力端子１ｃ，１ｄ間に流
れる電流をおよそ１００ｍＡ程度以下に制限するには、
抵抗６は、およそ２〜３Ω程度のインピーダンスを有す
る拡散抵抗にて形成し、また、出力端子１ｃ，１ｄ間に
流れる電流をおよそ１Ａ程度以下に制限するには、抵抗
６は、およそ０．２〜０．３Ω程度のインピーダンスを
有する拡散抵抗にて形成すればよい。
【００６６】この構成によれば、出力端子１ｃ，１ｄ間
に所定値以上の電流が流れると、出力用ＭＯＳＦＥＴ４
のドレイン・ソースを介して抵抗６に所定値以上の電流
が流れて、その両端に電位差が発生する。そして、その
電位差がおよそ０．７Ｖ程度になると、バイポーラトラ
ンジスタ５が駆動する。すると、出力用ＭＯＳＦＥＴ４
のゲートに充電されていた電荷は、バイポーラトランジ
スタ５を介して、速やかに放電する。その結果、出力用
ＭＯＳＦＥＴ４のドレイン・ソース間が低インピーダン
ス状態から高インピーダンス状態に変化するので、出力
端子１ｃ，１ｄ間に電流が流れなくなる。すなわち、バ
イポーラトランジスタ５及び抵抗６により形成した回路
は、出力端子１ｃ，１ｄ間に過電流が流れないようにす
る、過電流保護回路としての機能を果たす。
に所定値以上の電流が流れると、出力用ＭＯＳＦＥＴ４
のドレイン・ソースを介して抵抗６に所定値以上の電流
が流れて、その両端に電位差が発生する。そして、その
電位差がおよそ０．７Ｖ程度になると、バイポーラトラ
ンジスタ５が駆動する。すると、出力用ＭＯＳＦＥＴ４
のゲートに充電されていた電荷は、バイポーラトランジ
スタ５を介して、速やかに放電する。その結果、出力用
ＭＯＳＦＥＴ４のドレイン・ソース間が低インピーダン
ス状態から高インピーダンス状態に変化するので、出力
端子１ｃ，１ｄ間に電流が流れなくなる。すなわち、バ
イポーラトランジスタ５及び抵抗６により形成した回路
は、出力端子１ｃ，１ｄ間に過電流が流れないようにす
る、過電流保護回路としての機能を果たす。
【００６７】これにより、半導体リレー１は、出力端子
間電流が急激に増大しようとしても、過電流保護回路が
働いて、出力端子間電流を所定値以下に抑えるので、一
層損傷しにくいものにすることができる。また、半導体
リレー１は、過熱保護回路３による過熱保護機能を備え
ているので、出力端子間に長時間、電流が流れて発熱し
た場合や、周囲温度が著しく上昇して、半導体リレー１
の温度が所定値以上に上昇した場合には、出力端子間電
流が流れなくなって過大な温度上昇が抑えられ、損傷し
にくいように構成されていることには、変わりがない。
間電流が急激に増大しようとしても、過電流保護回路が
働いて、出力端子間電流を所定値以下に抑えるので、一
層損傷しにくいものにすることができる。また、半導体
リレー１は、過熱保護回路３による過熱保護機能を備え
ているので、出力端子間に長時間、電流が流れて発熱し
た場合や、周囲温度が著しく上昇して、半導体リレー１
の温度が所定値以上に上昇した場合には、出力端子間電
流が流れなくなって過大な温度上昇が抑えられ、損傷し
にくいように構成されていることには、変わりがない。
【００６８】なお、上述した実施の形態１乃至４におい
ては、過熱保護機能付きスイッチング回路を半導体リレ
ーに備えた実施の形態を示したが、これに限らず、勿
論、それ以外の半導体装置、その他の回路に備えても、
本発明の効果が得られることは言うまでもない。
ては、過熱保護機能付きスイッチング回路を半導体リレ
ーに備えた実施の形態を示したが、これに限らず、勿
論、それ以外の半導体装置、その他の回路に備えても、
本発明の効果が得られることは言うまでもない。
【００６９】
【発明の効果】請求項１に係る発明の過熱保護機能付き
スイッチング回路は、過熱保護回路を、過熱保護用ＭＯ
ＳＦＥＴと、負の温度係数をもつ温度依存性回路と、固
定インピーダンス素子とから形成したものとしているの
で、過熱保護回路の構成が比較的簡単になる。
スイッチング回路は、過熱保護回路を、過熱保護用ＭＯ
ＳＦＥＴと、負の温度係数をもつ温度依存性回路と、固
定インピーダンス素子とから形成したものとしているの
で、過熱保護回路の構成が比較的簡単になる。
【００７０】請求項２に係る発明の過熱保護機能付きス
イッチング回路は、過熱保護回路とともに過電流保護回
路を備えているので、出力端子間電流を所定値以下に抑
えることができて、一層損傷しにくいものにできる。
イッチング回路は、過熱保護回路とともに過電流保護回
路を備えているので、出力端子間電流を所定値以下に抑
えることができて、一層損傷しにくいものにできる。
【００７１】請求項３に係る発明の過熱保護機能付きス
イッチング回路は、請求項１又は２の構成において、温
度依存性回路を、ダイオードにて形成したものとしてい
るので、温度依存性回路の素子面積を縮小することがで
き、以って、低コスト化が図れる。
イッチング回路は、請求項１又は２の構成において、温
度依存性回路を、ダイオードにて形成したものとしてい
るので、温度依存性回路の素子面積を縮小することがで
き、以って、低コスト化が図れる。
【００７２】請求項４に係る発明の過熱保護機能付きス
イッチング回路は、請求項１又は２の構成において、温
度依存性回路を、可変インピーダンス素子にて形成した
ものとしているので、負の温度係数をもつ温度依存性回
路の形成が一層容易になる。
イッチング回路は、請求項１又は２の構成において、温
度依存性回路を、可変インピーダンス素子にて形成した
ものとしているので、負の温度係数をもつ温度依存性回
路の形成が一層容易になる。
【００７３】請求項５に係る発明の過熱保護機能付きス
イッチング回路は、請求項１又は２の構成において、温
度依存性回路を、可変インピーダンス素子とダイオード
とを直列接続して構成したものとしているので、温度上
昇に伴って、可変インピーダンス素子のインピーダンス
が減少するとともにダイオードの両端の電圧が減少す
る。その結果、過熱保護用ＭＯＳＦＥＴのゲート電位が
より素早く増大するようになって、過熱保護機能がより
速やかに働くようになる。
イッチング回路は、請求項１又は２の構成において、温
度依存性回路を、可変インピーダンス素子とダイオード
とを直列接続して構成したものとしているので、温度上
昇に伴って、可変インピーダンス素子のインピーダンス
が減少するとともにダイオードの両端の電圧が減少す
る。その結果、過熱保護用ＭＯＳＦＥＴのゲート電位が
より素早く増大するようになって、過熱保護機能がより
速やかに働くようになる。
【００７４】請求項６に係る発明の過熱保護機能付きス
イッチング回路にあっては、請求項４又は５の構成にお
いて、可変インピーダンス素子は、ポリシリコンにて形
成したものとしているので、出力用ＭＯＳＦＥＴのゲー
ト電極や過熱保護用ＭＯＳＦＥＴのゲート電極を形成す
るときに、同時にポリシリコンが形成できて、温度依存
性回路の作製が一層容易になる。
イッチング回路にあっては、請求項４又は５の構成にお
いて、可変インピーダンス素子は、ポリシリコンにて形
成したものとしているので、出力用ＭＯＳＦＥＴのゲー
ト電極や過熱保護用ＭＯＳＦＥＴのゲート電極を形成す
るときに、同時にポリシリコンが形成できて、温度依存
性回路の作製が一層容易になる。
【００７５】請求項７に係る発明の半導体リレーは、請
求項１乃至６のいずれか一つの請求項に記載の過熱保護
機能付きスイッチング回路を備えているので、半導体リ
レーを損傷しにくいものにできる。
求項１乃至６のいずれか一つの請求項に記載の過熱保護
機能付きスイッチング回路を備えているので、半導体リ
レーを損傷しにくいものにできる。
【図１】本発明の実施の形態１に係る過熱保護機能付き
スイッチング回路を備えた半導体リレーを示した回路図
である。
スイッチング回路を備えた半導体リレーを示した回路図
である。
【図２】本発明の実施の形態２に係る過熱保護機能付き
スイッチング回路を備えた半導体リレーを示した回路図
である。
スイッチング回路を備えた半導体リレーを示した回路図
である。
【図３】本発明の実施の形態３に係る過熱保護機能付き
スイッチング回路を備えた半導体リレーを示した回路図
である。
スイッチング回路を備えた半導体リレーを示した回路図
である。
【図４】本発明の実施の形態４に係る過熱保護機能付き
スイッチング回路を備えた半導体リレーを示した回路図
である。
スイッチング回路を備えた半導体リレーを示した回路図
である。
【図５】従来例の過熱保護機能を備えた半導体リレーを
示した回路図である。
示した回路図である。
【図６】従来例の過電流保護機能を備えた半導体リレー
を示した回路図である。
を示した回路図である。
１ 過熱保護機能付きスイッチング回路を備え
た半導体リレー ２ 過熱保護機能付きスイッチング回路 ２ａ，２ｂ 過熱保護機能付きスイッチング回路の入力
側 ２ｃ，２ｄ 過熱保護機能付きスイッチング回路の出力
側 ３ 過熱保護回路 ３１ 過熱保護用ＭＯＳＦＥＴ ３２ 温度依存性回路（可変インピーダンス素
子） ３２１ ダイオードの直列接続 ３２１ａ ダイオード ３２２ 可変インピーダンス素子 ３３ 固定インピーダンス素子（抵抗） ４ 出力用ＭＯＳＦＥＴ ５ バイポーラトランジスタ ６ 抵抗 ７ 入力回路 ８ 発光素子（発光ダイオード） ９ 受光素子（フォトダイオードアレイ） １０ 制御回路（充放電制御回路）
た半導体リレー ２ 過熱保護機能付きスイッチング回路 ２ａ，２ｂ 過熱保護機能付きスイッチング回路の入力
側 ２ｃ，２ｄ 過熱保護機能付きスイッチング回路の出力
側 ３ 過熱保護回路 ３１ 過熱保護用ＭＯＳＦＥＴ ３２ 温度依存性回路（可変インピーダンス素
子） ３２１ ダイオードの直列接続 ３２１ａ ダイオード ３２２ 可変インピーダンス素子 ３３ 固定インピーダンス素子（抵抗） ４ 出力用ＭＯＳＦＥＴ ５ バイポーラトランジスタ ６ 抵抗 ７ 入力回路 ８ 発光素子（発光ダイオード） ９ 受光素子（フォトダイオードアレイ） １０ 制御回路（充放電制御回路）
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5F089 CA21 FA10
5J055 AX15 AX32 AX44 AX64 BX16
CX00 DX13 DX15 DX22 DX52
EX30 EY01 EY14 EY17 EY23
EY28 EZ61 GX01
Claims (7)
- 【請求項１】 エンハンスメント型の出力用ＭＯＳＦＥ
Ｔのゲート・ソース間に、所定温度を超えると高インピ
ーダンス状態から低インピーダンス状態に変化する過熱
保護回路を設け、同出力用ＭＯＳＦＥＴのゲート・ソー
ス間を入力側とし、同出力用ＭＯＳＦＥＴのドレイン・
ソース間を出力側とした過熱保護機能付きスイッチング
回路であって、 前記過熱保護回路を、エンハンスメント型の過熱保護用
ＭＯＳＦＥＴと、同過熱保護用ＭＯＳＦＥＴのドレイン
・ゲート間に接続した負の温度係数をもつ温度依存性回
路と、同過熱保護用ＭＯＳＦＥＴのゲート・ソース間に
接続した固定インピーダンス素子と、から構成したこと
を特徴とする過熱保護機能付きスイッチング回路。 - 【請求項２】 エンハンスメント型の過熱保護用ＭＯＳ
ＦＥＴと、同過熱保護用ＭＯＳＦＥＴのドレイン・ゲー
ト間に接続した負の温度係数をもつ温度依存性回路と、
同過熱保護用ＭＯＳＦＥＴのゲート・ソース間に接続し
た固定インピーダンス素子と、から構成した過熱保護回
路を、バイポーラトランジスタのコレクタ・エミッタ間
に接続し、同バイポーラトランジスタのベース・エミッ
タ間に抵抗を接続し、同バイポーラトランジスタのコレ
クタを出力用ＭＯＳＦＥＴのゲートに接続し、同バイポ
ーラトランジスタのベースを前記出力用ＭＯＳＦＥＴの
ソースに接続して、同バイポーラトランジスタのコレク
タ・エミッタ間を入力側とし、前記出力用ＭＯＳＦＥＴ
のドレインと前記バイポーラトランジスタのエミッタと
の間を出力側とした過熱保護機能付きスイッチング回
路。 - 【請求項３】 前記温度依存性回路を、ダイオードにて
形成した請求項１又は２記載の過熱保護機能付きスイッ
チング回路。 - 【請求項４】 前記温度依存性回路を、可変インピーダ
ンス素子にて形成した請求項１又は２記載の過熱保護機
能付きスイッチング回路。 - 【請求項５】 前記温度依存性回路を、可変インピーダ
ンス素子とダイオードとを直列接続して構成した請求項
１又は２記載の過熱保護機能付きスイッチング回路。 - 【請求項６】 前記可変インピーダンス素子を、ポリシ
リコンにて形成した請求項４又は５記載の過熱保護機能
付きスイッチング回路。 - 【請求項７】 請求項１乃至６のいずれか一つの請求項
に記載の過熱保護機能付きスイッチング回路の入力側
に、入力信号に応じて光信号を発生する発光素子と、同
発光素子からの光信号を受信して光起電力を発生する受
光素子と、同受光素子の両端に接続して光起電力による
前記入力側への充放電を制御する制御回路と、を有した
入力回路を接続して構成したことを特徴とする半導体リ
レー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001327159A JP2003133925A (ja) | 2001-10-25 | 2001-10-25 | 過熱保護機能付きスイッチング回路及びこれを備えた半導体リレー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001327159A JP2003133925A (ja) | 2001-10-25 | 2001-10-25 | 過熱保護機能付きスイッチング回路及びこれを備えた半導体リレー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003133925A true JP2003133925A (ja) | 2003-05-09 |
Family
ID=19143428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001327159A Pending JP2003133925A (ja) | 2001-10-25 | 2001-10-25 | 過熱保護機能付きスイッチング回路及びこれを備えた半導体リレー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003133925A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7145201B2 (en) | 2003-12-30 | 2006-12-05 | Infineon Technologies Ag | Semiconductor component |
| JP2008160347A (ja) * | 2006-12-22 | 2008-07-10 | Matsushita Electric Works Ltd | 半導体リレー装置 |
| US8478559B2 (en) | 2008-07-07 | 2013-07-02 | Infineon Technologies Ag | Semiconductor component and method of making the same |
| JP2022147622A (ja) * | 2021-03-23 | 2022-10-06 | 株式会社東芝 | 半導体リレー装置 |
-
2001
- 2001-10-25 JP JP2001327159A patent/JP2003133925A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7145201B2 (en) | 2003-12-30 | 2006-12-05 | Infineon Technologies Ag | Semiconductor component |
| DE10361714B4 (de) * | 2003-12-30 | 2009-06-10 | Infineon Technologies Ag | Halbleiterbauelement |
| JP2008160347A (ja) * | 2006-12-22 | 2008-07-10 | Matsushita Electric Works Ltd | 半導体リレー装置 |
| US8478559B2 (en) | 2008-07-07 | 2013-07-02 | Infineon Technologies Ag | Semiconductor component and method of making the same |
| DE102009027487B4 (de) * | 2008-07-07 | 2020-02-27 | Infineon Technologies Ag | Bestimmung der Temperatur eines Halbleiterbauelementes |
| JP2022147622A (ja) * | 2021-03-23 | 2022-10-06 | 株式会社東芝 | 半導体リレー装置 |
| US11476850B1 (en) | 2021-03-23 | 2022-10-18 | Kabushiki Kaisha Toshiba | Semiconductor relay device |
| JP7374948B2 (ja) | 2021-03-23 | 2023-11-07 | 株式会社東芝 | 半導体リレー装置 |
| US11916547B2 (en) | 2021-03-23 | 2024-02-27 | Kabushiki Kaisha Toshiba | Semiconductor relay device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7436640B2 (en) | Booster power management integrated circuit chip with ESD protection between output pads thereof | |
| US9438032B2 (en) | Semiconductor device | |
| TWI548184B (zh) | 用於電子裝置之保護裝置及方法 | |
| JP2019009633A (ja) | 半導体装置および電子制御ユニット | |
| KR100189594B1 (ko) | 전압 클램프 회로와 클램프 해제 회로를 갖는 bicmos 푸쉬-풀 형 논리 장치 | |
| KR950000320B1 (ko) | 반도체 릴레이회로 | |
| US7642502B2 (en) | Photo relay having an insulated gate field effect transistor with variable impedance | |
| JP2007173493A (ja) | 半導体装置 | |
| JP3636848B2 (ja) | Ｃｍｏｓヒステリシス回路 | |
| JP2003133925A (ja) | 過熱保護機能付きスイッチング回路及びこれを備えた半導体リレー | |
| US5847593A (en) | Voltage discharge circuit for a photovoltaic power source | |
| KR970072377A (ko) | 보호 회로 | |
| JP2801825B2 (ja) | フォトカプラ装置 | |
| JP3802412B2 (ja) | Ｍｏｓトランジスタ出力回路 | |
| JP2521663B2 (ja) | 半導体リレ−回路 | |
| JP3282378B2 (ja) | パワー素子駆動保護回路及びｍｏｓｆｅｔ駆動保護回路 | |
| JP2000299627A (ja) | 負荷電流微分検出・制御回路 | |
| JP4012524B2 (ja) | 逆循環保護回路 | |
| JP2005260143A (ja) | 半導体出力回路 | |
| JP2005237028A (ja) | 負荷駆動装置 | |
| JP3637749B2 (ja) | 半導体リレー | |
| JP2001028437A (ja) | 過電流保護装置 | |
| JP3470488B2 (ja) | 半導体リレー回路 | |
| JPH10233669A (ja) | 半導体リレー | |
| JP2743874B2 (ja) | ソリッドステートリレー |