KR20160011743A

KR20160011743A - MIT(Metal-Insulator Transition)기술을 이용한 전류차단스위치 시스템 및 전류차단 방법

Info

Publication number: KR20160011743A
Application number: KR1020140092510A
Authority: KR
Inventors: 이동채; 이영구; 최충현
Original assignee: 주식회사 모브릭
Priority date: 2014-07-22
Filing date: 2014-07-22
Publication date: 2016-02-02
Also published as: WO2016013757A1

Abstract

본 발명은 MIT(Metal-Insulator Transition)기술을 이용한 전류차단스위치 시스템 및 전류차단 방법에 관한 것으로서, 전류차단스위치 내의 FET의 드레인(Drain)과 소스(Source)의 단락 불량이 발생하는 경우에도 전류를 차단할 수 있도록 하는 시스템 및 방법에 관한 것으로, MIT (Metal-Insulator Transition: 금속-절연체 전이) 기술을 적용한 CTS (Critical Temperature Switch: 임계온도 스위치), 제1 FET(Field Effective Transistor: 전계효과트랜지스터), 및 제2 FET를 포함하는 전류차단스위치 시스템에서, 상기 제1 FET의 드레인(Drain)과 소스(Source)가 단락되는 단계, 상기 단락된 제1 FET를 통하여 전류가 흐르는 단계, 상기 흐르는 전류로 인하여 상기 제1 FET에 열이 발생하는 단계, 상기 발생하는 열로 인하여 CTS의 저항값이 감소하는 단계, 상기 제2 FET에 걸린 전압의 크기가 상기 제2 FET의 문턱전압보다 작아지는 단계, 및 상기 제2 FET가 오프(off)되어 전류가 차단되는 단계를 포함한다.

Description

MIT(Metal-Insulator Transition)기술을 이용한 전류차단스위치 시스템 및 전류차단 방법{SYSTEM AND METHOD FOR BLOCKING CURRENT BY USING MIT TECHNOLOGY}

본 발명은 MIT(Metal-Insulator Transition)기술을 이용한 전류차단스위치 시스템 및 전류차단 방법에 관한 것으로서, 전류차단스위치 내의 FET(Field Effective Transistor: 전계효과트랜지스터)의 드레인(Drain)과 소스(Source)의 단락 불량이 발생하는 경우에도 전류를 차단할 수 있도록 하는 시스템 및 방법에 관한 발명이다.

스마트폰, 태블릿PC와 같은 다양한 전자디바이스들이 사용자에게 보급되면서, 그러한 전자디바이스들을 관리하는 방법에 대한 기술도 많이 발전되고 있다. 그 러한 기술들 중, 전자 디바이스에 주로 사용되는 배터리는 과온도에 의한 파손이나 발화 문제가 발생되지 않아야 한다. 특히, 스마트폰, 태블릿PC와 같은 전자디바이스의 경우에는 사람이 직접 휴대하고 있는 경우가 많기 때문에, 더욱 파손이나 발화 문제에 주의를 기울여야 한다. 따라서, 이를 해결하기 위해 배터리 보호 회로를 구현하여 배터리의 파손 등을 방지하고 있다. 이러한 배터리 보호 회로로는, 프로텍션(Protection) 1차 보호 회로와 1차 보호 회로의 동작을 보완하기 위해 바이 메탈(Bi-Metal), TCO, PTC 또는 Fuse 등으로 구성된 2차 보호 회로가 사용되고 있다.

그러나, 이러한 기존의 배터리 보호 회로들로는 두 개의 보호 회로로 구성되므로 제조 비용이 증대될 뿐만 아니라 전자 디바이스의 소형화 추세에 부합하지 못하는 문제가 있다.

한편, 상기와 같은 비용증대 및 소형화문제를 해결하기 위해 MIT 기술을 적용한 트랜지스터를 이용한, 전류차단 스위치가 고안된 적이 있다.

일반적으로 3 단자 전자소자로 대표되는 반도체 트랜지스터(transistor)는 제1 전극, 제2 전극 및 제3 전극으로서 게이트 전극을 갖는데, 이러한 게이트 전극은 게이트 절연체에 의해 제1전극 제2전극과 분리되어 있다. 이러한 트랜지스터는 게이트 전극으로 전압이 인가되면 전하가 유기되고, 유기된 전하가 제1 전극과 제2 전극의 전위차에 의해 흐름으로써 전류의 흐름이 발생한다. 즉, 트랜지스터는 게이트 전극으로 전압 인가 여부에 따라 전류의 온-오프(On-Off) 동작이 수행된다.

모트 트랜지스터라고 하는 점프가 없는 연속 금속-절연체 전이(Metal-Insulator Transistor: MIT)를 이용하는 모트-허바드 MIT 트랜지스터와, 점프가 발생하는 불연속 MIT를 이용하는 트랜지스터는 위 반도체 트랜지스터의 게이트와 같이 제3 전극이 제1 전극 및 제2 전극과 분리된 구조를 갖는다. 모트-허바드 MIT 트랜지스터와 관련된 내용은 "D. M. Newns, J. A. Misewich, C. C. Tsuei, A. Gupta, B. A. Scott, and A. Schrott, Applied Physics Letter Vol. 73, 780 (1998)"에 기재되어 있다. 불연속 MIT를 이용하는 트랜지스터는 “H. T. Kim, B.G. Chae, D. H. Youn, S. L. Maeng, G. Kim, K. Y. Kang, Y. S. Lim, New Journal Physics 6 (2004) 52"에 발표된 바 있다.

허나, 이러한 MIT기술 이용 스위치에서는, 이러한 트랜지스터들에서는 절연특성이 뛰어난 게이트 절연막을 만드는 것이 쉽지 않다. 따라서, 스위치 내의 FET의 드레인(Drain)과 소스(Source)가 어떤 이유에서든 서로 단락이 발생할 경우 스위치가 동작하지 않는 문제점이 있다.

한국공개특허 제2011-0019643호 : 가변 게이트 전계 효과 트랜지스터(FET) 및 그 FET을 구비한 전기전자장치 한국공개특허 제2007-0101626호 : 3단자 MIT 스위치, 그 스위치를 이용한 스위칭 시스템, 및 그 스위치의 MIT 제어방법

본 발명은, 상기와 같은 문제점들을 해소하기 위하여,MIT 기술을 기반으로 하는 고온 및 고전류 시의 전류 차단 스위치에서, 스위치 시스템 내부의 FET에서 Drain과 Source간에 단락이 발생할 경우를 대비하는 방법 및 이러한 방법을 사용하는 스위치 시스템을 제공하는 것이다.

본 발명의 실시 예에 따른 전류차단 방법은, MIT (Metal-Insulator Transition: 금속-절연체 전이) 기술을 적용한 CTS (Critical Temperature Switch: 임계온도 스위치), 제1 FET(Field Effective Transistor: 전계효과트랜지스터), 및 제2 FET를 포함하는 전류차단스위치 시스템을 이용하여, 상기 제1 FET의 드레인(Drain)과 소스(Source)가 단락되는 단계, 상기 단락된 제1 FET를 통하여 전류가 흐르는 단계, 상기 흐르는 전류로 인하여 상기 제1 FET에 열이 발생하는 단계, 상기 발생하는 열로 인하여 CTS의 저항값이 감소하는 단계, 상기 제2 FET에 걸린 전압의 크기가 상기 제2 FET의 문턱전압보다 작아지는 단계 및 상기 제2 FET가 오프(off)되어 전류가 차단되는 단계를 포함한다.

본 발명의 실시 예에 따른 전류차단스위치 시스템은, MIT (Metal-Insulator Transition: 금속-절연체 전이) 기술을 적용한 CTS (Critical Temperature Switch: 임계온도 스위치), 제1 FET(Field Effective Transistor: 전계효과트랜지스터), 및 제2 FET를 포함하고, 상기 제2 FET는, 상기 제1 FET의 드레인(Drain)과 소스(Source)가 단락되고, 상기 단락된 제1 FET를 통하여 전류가 흐르고, 상기 흐르는 전류로 인하여 상기 제1 FET에 열이 발생하면, 상기 발생하는 열로 인하여 감소된 CTS의 저항값에따라, 상기 제2 FET에 걸린 전압의 크기가 상기 제2 FET의 문턱전압보다 작아져서 오프(off)됨으로써, 전류의 흐름을 차단한다.

본 발명의 실시예에 따른, MIT(Metal-Insulator Transition)기술을 이용한 전류차단스위치 시스템 및 전류차단 방법에 의해서, MIT 기술을 적용한 자동 고온 및 고전류 차단 스위치 시스템에서 스위치 시스템 내의 FET의 Drain과 Source의 단락 불량이 발생할 경우에도 전류를 원활하게 차단할 수 있다. 이를 통하여, 전류차단시스템에 예상치 못한 문제가 발생하는 경우에도, 과전류가 흐름으로인한 전자디바이스의 고장을 방지할 수 있게되는 효과가 있다.

도 1은 종래 기술에 따른 MIT(Metal-Insulator Transition)기술을 이용한 전류차단스위치의 구성을 도시한 도면이다.
도 2는 본 발명의 실시 예에 따른 CTS(Critical Temperature Switch: 임계온도 스위치)의 온도/저항 의존성에 대한 그래프이다.
도 3은 본 발명의 실시 예에 따른 전류차단스위치의 Vgs 변화를 도시한 그래프이다.
도 4는 본 발명의 실시 예에 따른 MIT기술을 이용한 전류차단스위치 시스템의 구성을 도시한 도면이다.
도 5는 본 발명의 실시 예에 따른 MIT기술을 이용한 전류차단방법의 단계들을 도시한 순서도이다.
도 6은 종래기술에 따른 전류차단스위치 시스템이 배터리 보호회로에 적용된 구성을 도시한 도면이다.
도 7 내지 도 8은 본 발명의 실시 예에 따른 전류차단스위치 시스템이 배터리 보호회로에 적용된 구성을 도시한 도면들이다.

이하에서는 첨부된 도면을 참조하여 본 발명의 여러 가지 실시 예들을 보다 상세히 설명하도록 하겠다. 나아가, 이하의 설명에서 사용되는 구성요소에 대한 접미사 "부", 및 "장치"는 단순히 본 명세서 작성의 용이함을 고려하여 부여되는 것으로서, 상기 "부", 및 "장치"는 서로 혼용되어 사용될 수 있으며, 하드웨어 또는 소프트웨어로 설계 가능하다.

나아가, 이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 실시 예를 상세하게 설명하지만, 본 발명이 실시 예들에 의해 제한되거나 한정되는 것은 아니다.

도 1은 종래 기술에 따른 MIT(Metal-Insulator Transition)기술을 이용한 전류차단스위치의 구성을 도시한 도면이다.

종래기술에 따르면, 특정 온도에서 부도체에서 금속으로 급격히 전이되는 MIT(Metal Insulator Transition) 기술과 전자 회로에서 스위치로 주로 사용되는 FET(Field Effective Transistor: 전계효과트랜지스터)를 이용하여, 특정 온도 이상이 되면 자동으로 회로를 차단하는 고온차단스위치가 존재한다.

이러한 차단스위치는 MIT기술이 적용된 Critical Temperature Switch(CTS)와 기준점 설정을 위한 레퍼런스 저항(Rref) 및 이들 CTS와 Rref에 의해 분배된 전압에 따라 ON/OFF가 결정되는 FET로 구성된다.

허나, 이러한 종래기술의 전류차단스위치의 경우에, 과도한 전류 등의 원인에 의해 FET가 충격을 받을 경우 드레인(Drain)과 소스(Source)가 단락되게 되면, 발생하는 열에 의해 CTS의 저항값이 작아져서, Vgs의 크기가 FET의 문턱 전압인 Vth에 비해 작아지더라도 전류는 계속 흐르게 된다. 즉, 전류차단스위치가 제대로 동작하지 않게 되는 문제점이 있다.

도 2는 본 발명의 실시 예에 따른 CTS(Critical Temperature Switch: 임계온도 스위치)의 온도/저항 의존성에 대한 그래프이다.

MIT 기술이 적용된 CTS(Critical Temperature Switch)는 본 도면에 도시된 바와 같은 온도/저항 의존성을 가진다. 즉, 온도가 상승함에 따라 완만하게 감소하던 저항 값은 특정 임계온도(60℃~90℃, 증착조건에 따라서 결정)가 되면 10-4의 비율로 급격히 감소하는 특성을 가질 수 있다.

다만, 본 도면에 도시된 온도/저항 의존성은 일 실시 예에 따른 것이며, 상기 CTS에 포함되는 물질에 따라, 상기 임계온도는 변경될 수 있다.

따라서, 이와 같은 특성을 갖는 CTS와 고정저항(Rref), 제1 FET, 및 제2 FET를 이용하여 이하 도 4와 같은 회로를 구성하여, 특정 온도 이상에서 자동으로 차단되는 전류차단스위치를 구성할 수 있게된다.

도 3은 본 발명의 실시 예에 따른 전류차단스위치의 Vgs 변화를 도시한 그래프이다.

상기 도 2에서 설명한 바와 같이, CTS의 저항값은 특정온도에서 급격히 변화하기 때문에, 상기 CTS에 인가되는 전압인 Vgs의 크기도 상기 CTS의 저항값의 변화에 대응하여 특정 임계온도에서 급격하게 변하게 된다.

도 4는 본 발명의 실시 예에 따른 MIT기술을 이용한 전류차단스위치 시스템의 구성을 도시한 도면이다.

실시 예에 따라, 전류차단스위치 시스템(100)은, 소스전압(101), CTS (Critical Temperature Switch: 임계온도 스위치: 102), 제1 FET (Field Effective Transistor: 전계효과트랜지스터: 103), 제2 FET(104), 기준 저항 (Rref: 105), 및 부하(Load: 106)을 포함하여 구성될 수 있다.

실시 예에 따라, 상기와 같은 구성을 구비한 상태에서, 상기 제2 FET는, 상기 제1 FET의 드레인(Drain)과 소스(Source)가 단락되면, 상기 단락된 제1 FET를 통하여 전류가 흐르게 된다. 그리고, 상기 흐르는 전류로 인하여 상기 제1 FET에 열이 발생하게 된다. 열이 발생하면, 발생한 열로 인하여 CTS의 저항값이 감소된다. 따라서, CTS및 FET들에 인가되는 전압인 Vgs가 감소된다. 이로인하여, 제2 FET에 걸린 전압의 크기가 상기 제2 FET의 문턱전압보다 작아지게 되고, 결과적으로 제2 FET가 오프(off)되게 된다. 결과적으로, 전류의 흐름이 차단된다.

따라서, 제1 FET가 소스 및 드레인의 단락으로 인한 고장이 나더라도, 제2 FET가 상호보완적으로 동작하여, 전류를 차단시킬 수 있게 되므로, 추가적인 고장을 방지할 수 있다.

또한, 다른 실시 예에 따라, 상기 제2 FET의 드레인(Drain)과 소스(Source)가 단락되면, 상기 단락된 제2 FET를 통하여 전류가 흐르게 된다. 그리고, 상기 흐르는 전류로 인하여 상기 제2 FET에 열이 발생하게 된다. 열이 발생하면, 발생한 열로 인하여 CTS의 저항값이 감소된다. 따라서, CTS및 FET들에 인가되는 전압인 Vgs가 감소된다. 이로인하여, 제1 FET에 걸린 전압의 크기가 상기 제1 FET의 문턱전압보다 작아지게 되고, 결과적으로 제1 FET가 오프(off)되게 된다. 결과적으로, 전류의 흐름이 차단된다.

따라서, 제2 FET가 소스 및 드레인의 단락으로 인한 고장이 나더라도, 제1 FET가 상호보완적으로 동작하여, 전류를 차단시킬 수 있게 되므로, 추가적인 고장을 방지할 수 있다.

실시 예에 따라, 상기 제1 FET 및 상기 제2 FET는, N-채널 MOSFET(Metal Oxide Silicon Field Effect Transistor)일 수 있다. N-channel MOSFET은 Gate와 Source 사이에 걸리는 전압(이하 Vgs)이 일정 전압(이하 Vth), 예를 들면 0.6V~1.5V 이상 인가되면 ON되어 전압원(Vsource)과 부하(Load) 간에 폐회로가 구성되고 그 Vth보다 낮은 전압이 인가될 경우에는 OFF되어 전압원으로부터 부하를 분리시키는 역할을 하게 된다.

상기 도1의 특성을 갖는 CTS 소자를 사용하고, Rref에 고정저항을 사용할 경우, NMOSFET의 Gate와 Source 사이에 인가되는 전압(Vgs)은 아래와 같은 수식으로 정리할 수 있다.

Vgs = Vsource * Rcts/(Rref + Rcts)

여기서, Vgs는, NMOSFET의 Gate와 Source 사이에 인가되는 전압, Vsource는 전압원의 전압, Rcts는, CTS의 저항값, Rref는, 기준저항(Rref)의 저항값을 의미한다.

실시 예에 따라, Vsource=5(V), Rref=100(kOhm)을 사용한다고 가정할 경우, 상온 및 특정온도(예를 들면 72℃) 이하에서는 도1에서 볼 수 있듯이 Rcts의 값이 Rref에 비해서 훨씬 크기 때문에 Vsource전압의 대부분은 Rcts양단에 걸리게 되고, 결과적으로 Vgs값은 Vth보다 높아지게 되어, 제1 FET 및 제2 FET는 ON 상태를 유지하게 된다.

한편, 특정온도 이상의 고온 환경이 될 경우에는 CTS의 저항값이 급격한 전이를 통하여 100 (Ohm) 이하의 낮은 저항값을 갖게 되고, 결과적으로 Vgs값은 Vth보다 낮아지게 되어 제1 FET 및 제2 FET가 OFF 상태가 된다. 이는 아래와 같은 수식으로 정리될 수 있다, ,

상온에서는 Rcts ≥ 1㏁이기 때문에

Vgs = Vsource * Rcts/(Rref + Rcts) > Vth ? NMOS ON

고온에서는 Rcts < 100Ω이기 때문에

Vgs = Vsource * Rcts/(Rref + Rcts) < VTH ? NMOS OFF

결과적으로 특정 온도를 기준으로 그 온도보다 낮을 경우에는 FET들이 ON되고, 높을 경우에는 FET들이 OFF되어 온도에 따라 자동으로 ON/OFF되는 고온차단스위치가 구현되는 것이다.

나아가, 본 발명의 실시 예에 따른 전원차단스위치 시스템은, 복수개의 FET들을 포함하고 있기 때문에, 앞서 설명한 바와 같이 FET들이 상호보완적으로 동작하여, 어느 하나의 FET의 Drain과 Source간의 단락이 발생한 경우에도 전류가 차단될 수 있다. 상기 단락은, 과도한 전류등의 원인에 의해 발생할 수 있고, 이로인하여, 상기 어느 하나의 FET에 전류가 흐르게 될 경우 열이 발생하게 되고, 이 발생한 열에 의해 CTS의 저항값이 급격히 감소하게 되어 결과적으로 Vgs의 크기가 Vth보다 작아지게 되어 제2 FET가 OFF되어 전류를 차단하게 된다. 즉, 2단의 안전 장치를 가질수 있게 되는 것이다.

한편, 기준점 설정을 위한 기준저항(Rref)은, 특정 크기를 가질 수 있고, 이를 통하여, 상기 제1 FET 및 상기 제2 FET에 걸린 전압은 상기 Rref와 상기 CTS에 분배된 전압에 따라 결정될 수 있다.

도 5는 본 발명의 실시 예에 따른 MIT기술을 이용한 전류차단방법의 단계들을 도시한 순서도이다.

MIT (Metal-Insulator Transition: 금속-절연체 전이) 기술을 적용한 CTS (Critical Temperature Switch: 임계온도 스위치), 제1 FET(Field Effective Transistor: 전계효과트랜지스터), 및 제2 FET를 포함하는 전류차단스위치 시스템에서 본 발명의 실시 예에 따른 전류차단방법이 수행될 수 있다.

먼저, 상기 제1 FET의 드레인(Drain)과 소스(Source)가 단락된다(S101).

다음으로, 상기 단락된 제1 FET를 통하여 전류가 흐른다(S102).

다음으로, 상기 흐르는 전류로 인하여 상기 제1 FET에 열이 발생한다(S103).

다음으로, 상기 발생하는 열로 인하여 CTS의 저항값이 감소한다(S104).

다음으로, 상기 제2 FET에 걸린 전압의 크기가 상기 제2 FET의 문턱전압보다 작아진다(S105).

다음으로, 상기 제2 FET가 오프(off)되어 전류가 차단된다(S106).

따라서, 제1 FET의 Drain과 Source간의 단락이 발생한 경우에도 전류가 차단될 수 있다. 상기 단락은, 과도한 전류등의 원인에 의해 발생할 수 있고, 이로인하여, 제1 FET에 전류가 흐르게 될 경우 열이 발생하게 되고, 이 발생한 열에 의해 CTS의 저항값이 급격히 감소하게 되어 결과적으로 Vgs의 크기가 Vth보다 작아지게 되어 제2 FET가 OFF되어 전류를 차단하게 된다. 즉, 2단의 안전 전류차단 단계를 구비할 수 있게 되어, 더욱 확실한 전자장비 보호를 수행할 수 있다.

추가적으로, 실시 예에 따라, 상기 제2 FET의 드레인(Drain)과 소스(Source)가 단락되는 단계, 상기 단락된 제2 FET를 통하여 전류가 흐르는 단계, 상기 흐르는 전류로 인하여 상기 제2 FET에 열이 발생하는 단계, 상기 발생하는 열로 인하여 CTS의 저항값이 감소하는 단계, 상기 제1 FET에 걸린 전압의 크기가 상기 제1 FET의 문턱전압보다 작아지는 단계 및 상기 제1 FET가 오프(off)되어 전류가 차단되는 단계를 더 포함할 수 있다. 따라서, 제2 FET에 문제가 발생하는 경우에도, 제1 FET의 동작으로 인하여 전류를 차단할 수 있다. 즉, FET들의 상호보완적인 동작으로 오작동을 더욱 확실하게 방지할 수 있다.

도 6은 종래기술에 따른 전류차단스위치 시스템이 배터리 보호회로에 적용된 구성을 도시한 도면이다.

도 7 내지 도 8은 본 발명의 실시 예에 따른 전류차단스위치 시스템이 배터리 보호회로에 적용된 구성을 도시한 도면들이다.

실시 예에 따라, 도 6에 도시된 바와 같이, 상기 도 1에 도시된바와 같은 종래기술에 따른 전류차단스위치 시스템이 배터리 보호용 회로 시스템에 적용될 수 있다. 이러한 경우, FET1에 단락이 발생하거나, FET2에 단락이 발생하면, 전류차단이 원활하게 발생하지 않는다.

반면에, 도 7은, 상기 도 4에 도시된 바와 같은 전류차단스위치 시스템을 배터리 보호용 회로에 적용한 것을 도시한 도면이다. 따라서, FET3이 FET2쪽에 추가된다. 이러한 경우, 충전방향으로의 전류를 2단으로 차단할 수 있다. 따라서, FET2 또는 FET3에 단락이 발생하더라도, FET2와 FET3가 본 발명의 실시 예에 따라 상호보완적으로 동작함으로써, 전류차단이 가능하게 된다.

또한, 도 8은, 상기 도 4에 도시된 바와 같은 전류차단스위치 시스템을 배터리 보호용 회로에 적용한 것을 도시한 다른 도면이다. 따라서, FET3이 FET1쪽에 추가된다. 이러한 경우, 방전방향으로의 전류를 2단으로 차단할 수 있다. 따라서, FET1 또는 FET3에 단락이 발생하더라도, FET1와 FET3가 본 발명의 실시 예에 따라 상호보완적으로 동작함으로써, 전류차단이 가능하게 된다.

이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해돼서는 안 될 것이다.

101: 소스전압
102: CTS (Critical Temperature Switch: 임계온도 스위치)
103: 제1 FET (Field Effective Transistor: 전계효과트랜지스터)
104: 제2 FET
105: 기준 저항 (Rref)
106: 부하

Claims

MIT (Metal-Insulator Transition: 금속-절연체 전이) 기술을 적용한 CTS (Critical Temperature Switch: 임계온도 스위치), 제1 FET(Field Effective Transistor: 전계효과트랜지스터), 및 제2 FET를 포함하는 전류차단스위치 시스템에서의 전류차단방법에 있어서,
상기 제1 FET의 드레인(Drain)과 소스(Source)가 단락되는 단계;
상기 단락된 제1 FET를 통하여 전류가 흐르는 단계;
상기 흐르는 전류로 인하여 상기 제1 FET에 열이 발생하는 단계;
상기 발생하는 열로 인하여 CTS의 저항값이 감소하는 단계;
상기 제2 FET에 걸린 전압의 크기가 상기 제2 FET의 문턱전압보다 작아지는 단계; 및
상기 제2 FET가 오프(off)되어 전류가 차단되는 단계를 포함하는 것을 특징으로 하는 전류차단 방법.
제1항에 있어서,
상기 제2 FET의 드레인(Drain)과 소스(Source)가 단락되는 단계;
상기 단락된 제2 FET를 통하여 전류가 흐르는 단계;
상기 흐르는 전류로 인하여 상기 제2 FET에 열이 발생하는 단계;
상기 발생하는 열로 인하여 CTS의 저항값이 감소하는 단계;
상기 제1 FET에 걸린 전압의 크기가 상기 제1 FET의 문턱전압보다 작아지는 단계; 및
상기 제1 FET가 오프(off)되어 전류가 차단되는 단계를 더 포함하는 것을 특징으로 하는 전류차단 방법.
제1항에 있어서,
상기 CTS는 임계 온도가 되면 저항 값이 급격히 감소하는 소자인 것을 특징으로 하는 전류차단 방법.
제3항에 있어서,
상기 CTS는,
상기 CTS에 포함되는 물질에 따라, 상기 임계온도가 변경되는 소자인 것을 특징으로 하는 전류차단 방법.
제1항에 있어서,
상기 제1 FET 및 상기 제2 FET는,
N-채널 MOSFET(Metal Oxide Silicon Field Effect Transistor)인 것을 특징으로 하는 전류차단 방법.
제1항에 있어서,
상기 전류차단스위치 시스템은,
전류를 차단시키기 위한 기준점 설정을 위한 기준저항(Rref)를 더 포함하고,
상기 제1 FET 및 상기 제2 FET에 걸린 전압은 상기 Rref와 상기 CTS에 분배된 전압에 따라 결정되는 것을 특징으로 하는 전류차단 방법.
전류차단스위치 시스템에 있어서,
MIT (Metal-Insulator Transition: 금속-절연체 전이) 기술을 적용한 CTS (Critical Temperature Switch: 임계온도 스위치);
제1 FET(Field Effective Transistor: 전계효과트랜지스터), 및
제2 FET를 포함하고,
상기 제2 FET는,
상기 제1 FET의 드레인(Drain)과 소스(Source)가 단락되고, 상기 단락된 제1 FET를 통하여 전류가 흐르고, 상기 흐르는 전류로 인하여 상기 제1 FET에 열이 발생하면, 상기 발생하는 열로 인하여 감소된 CTS의 저항값에따라, 상기 제2 FET에 걸린 전압의 크기가 상기 제2 FET의 문턱전압보다 작아져서 오프(off)됨으로써, 전류의 흐름을 차단하는 것을 특징으로 하는 차단 스위치 시스템.
제7항에 있어서,
상기 제1 FET는,
상기 제2 FET의 드레인(Drain)과 소스(Source)가 단락되고, 상기 단락된 제2 FET를 통하여 전류가 흐르고, 상기 흐르는 전류로 인하여 상기 제2 FET에 열이 발생하면, 상기 발생하는 열로 인하여 감소된 CTS의 저항값에따라, 상기 제1 FET에 걸린 전압의 크기가 상기 제1 FET의 문턱전압보다 작아져서 오프(off)됨으로써, 전류의 흐름을 차단하는 것을 특징으로 하는 차단 스위치 시스템.
제7항에 있어서,
상기 CTS는 임계 온도가 되면 저항 값이 급격히 감소하는 소자인 것을 특징으로 하는 전류차단 방법.
제9항에 있어서,
상기 CTS는,
상기 CTS에 포함되는 물질에 따라, 상기 임계온도가 변경되는 소자인 것을 특징으로 하는 전류차단 방법.
제7항에 있어서,
상기 제1 FET 및 상기 제2 FET는,
N-채널 MOSFET(Metal Oxide Silicon Field Effect Transistor)인 것을 특징으로 하는 전류차단 방법.
제7항에 있어서,
상기 차단 스위치 시스템은,
전류를 차단시키기 위한 기준점 설정을 위한 기준저항(Rref)를 더 포함하고,
상기 제1 FET 및 상기 제2 FET에 걸린 전압은 상기 Rref와 상기 CTS에 분배된 전압에 따라 결정되는 것을 특징으로 하는 전류차단 방법.