JPH09121444A - 保護エレメントおよび回路を保護する方法 - Google Patents
保護エレメントおよび回路を保護する方法Info
- Publication number
- JPH09121444A JPH09121444A JP8277337A JP27733796A JPH09121444A JP H09121444 A JPH09121444 A JP H09121444A JP 8277337 A JP8277337 A JP 8277337A JP 27733796 A JP27733796 A JP 27733796A JP H09121444 A JPH09121444 A JP H09121444A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- fet
- terminal
- current conducting
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001681 protective effect Effects 0.000 title claims abstract description 58
- 238000000034 method Methods 0.000 title claims description 10
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 230000007547 defect Effects 0.000 abstract 2
- 230000005669 field effect Effects 0.000 description 33
- 238000010586 diagram Methods 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 9
- 230000007423 decrease Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000002457 bidirectional effect Effects 0.000 description 4
- 101150079361 fet5 gene Proteins 0.000 description 4
- 238000010276 construction Methods 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 101100119059 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ERG25 gene Proteins 0.000 description 1
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
- H02H9/025—Current limitation using field effect transistors
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H5/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection
- H02H5/04—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature
- H02H5/042—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature using temperature dependent resistors
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/02—Details
- H02H3/025—Disconnection after limiting, e.g. when limiting is not sufficient or for facilitating disconnection
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
- H02H3/087—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current for dc applications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
- H02H7/18—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for batteries; for accumulators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Protection Of Static Devices (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Electronic Switches (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 バッテリパックを負荷の障害から保護し障害
が除去された時に自己リセット可能な保護エレメントを
提供する。 【解決手段】 保護エレメント１０はスイッチ１２、制
御ＦＥＴ１４、および３つの抵抗１６，１８および２２
を含む。正常状態では、スイッチ１２は導通しかつ制御
ＦＥＴ１４は非導通である。短絡が検出されれば、制御
ＦＥＴ１４が導通しかつスイッチ１２をターンオフす
る。スイッチ１２は保護エレメントから負荷３８が切り
離されるまで非導通に止まる。保護エレメント１０はさ
らに高い温度でスイッチ１２をターンオフする温度セン
サ２４および保護エレメント１０を流れる電流に上限を
与える電流制御エレメント２８を含む。制御信号をスイ
ッチ１２および制御ＦＥＴ１４のゲート電極に印加して
保護エレメント１０の電流を変調できる。
が除去された時に自己リセット可能な保護エレメントを
提供する。 【解決手段】 保護エレメント１０はスイッチ１２、制
御ＦＥＴ１４、および３つの抵抗１６，１８および２２
を含む。正常状態では、スイッチ１２は導通しかつ制御
ＦＥＴ１４は非導通である。短絡が検出されれば、制御
ＦＥＴ１４が導通しかつスイッチ１２をターンオフす
る。スイッチ１２は保護エレメントから負荷３８が切り
離されるまで非導通に止まる。保護エレメント１０はさ
らに高い温度でスイッチ１２をターンオフする温度セン
サ２４および保護エレメント１０を流れる電流に上限を
与える電流制御エレメント２８を含む。制御信号をスイ
ッチ１２および制御ＦＥＴ１４のゲート電極に印加して
保護エレメント１０の電流を変調できる。
Description
【０００１】
【発明の属する技術分野】本発明は、一般的には、回路
の保護に関し、かつより特定的には、回路を短絡、過電
流、および過熱状態のような、障害状態から保護するこ
とに関する。
の保護に関し、かつより特定的には、回路を短絡、過電
流、および過熱状態のような、障害状態から保護するこ
とに関する。
【０００２】
【従来の技術】携帯用電子装置の用途においては、電子
装置、例えばバッテリパック、はしばしば物理的および
電気的ストレスにさらされる。３つの一般的なかつ破壊
の可能性のあるストレスは短絡、過電流、および過熱で
ある。ヒューズはこれらのストレスからの保護を提供す
るが、ヒューズはおのおのの作動の後に取り替える必要
がある。正の温度係数を有する温度依存抵抗器もまた温
度が上昇したとき、電流を低減するため該抵抗器の抵抗
を増大することによりこれらのストレスからの保護を提
供する。温度上昇は短絡、過電流、または他の障害状態
によって引き起こされる。しかしながら、温度依存抵抗
器の抵抗が増大したときも、バッテリ電力の排出が続
き、それは回路が完全にスイッチオフされていないから
である。より複雑な温度検知回路は温度が所定の値を超
えたとき電流を低減するかあるいは回路をスイッチオフ
する。これらの形式の回路は障害状態の原因が除去され
たか否かにかかわりなく温度が所定の値より低くなると
通常それ自身をリセットする。シリコン制御整流器（Ｓ
ＣＲ）のような、いくつかの短絡保護装置は障害状態が
検出されたとき回路をスイッチオフしかつ回路から電力
が除去された後に回路をリセットし、他のものは回路を
スイッチオフすることなく該回路を障害状態から保護す
るために電流を低減し、回路はバッテリを消費し続け
る。
装置、例えばバッテリパック、はしばしば物理的および
電気的ストレスにさらされる。３つの一般的なかつ破壊
の可能性のあるストレスは短絡、過電流、および過熱で
ある。ヒューズはこれらのストレスからの保護を提供す
るが、ヒューズはおのおのの作動の後に取り替える必要
がある。正の温度係数を有する温度依存抵抗器もまた温
度が上昇したとき、電流を低減するため該抵抗器の抵抗
を増大することによりこれらのストレスからの保護を提
供する。温度上昇は短絡、過電流、または他の障害状態
によって引き起こされる。しかしながら、温度依存抵抗
器の抵抗が増大したときも、バッテリ電力の排出が続
き、それは回路が完全にスイッチオフされていないから
である。より複雑な温度検知回路は温度が所定の値を超
えたとき電流を低減するかあるいは回路をスイッチオフ
する。これらの形式の回路は障害状態の原因が除去され
たか否かにかかわりなく温度が所定の値より低くなると
通常それ自身をリセットする。シリコン制御整流器（Ｓ
ＣＲ）のような、いくつかの短絡保護装置は障害状態が
検出されたとき回路をスイッチオフしかつ回路から電力
が除去された後に回路をリセットし、他のものは回路を
スイッチオフすることなく該回路を障害状態から保護す
るために電流を低減し、回路はバッテリを消費し続け
る。
【０００３】
【発明が解決しようとする課題】従って、短絡が検出さ
れたとき回路をスイッチオフしかつ障害が除去されたと
き回路から電源を切り離すことなく回路をリセットする
保護エレメントを持つことが有利であろう。さらに、保
護エレメントは回路における電流を制限する能力を有し
かつ、温度が高すぎる場合、回路をスイッチオフするこ
とがさらに有利であろう。また、前記保護エレメントは
単純であり、信頼性があり、製造が容易であり、重量が
軽く、かつ寸法が小さいことも望ましい。
れたとき回路をスイッチオフしかつ障害が除去されたと
き回路から電源を切り離すことなく回路をリセットする
保護エレメントを持つことが有利であろう。さらに、保
護エレメントは回路における電流を制限する能力を有し
かつ、温度が高すぎる場合、回路をスイッチオフするこ
とがさらに有利であろう。また、前記保護エレメントは
単純であり、信頼性があり、製造が容易であり、重量が
軽く、かつ寸法が小さいことも望ましい。
【０００４】
【課題を解決するための手段】一般に、本発明は回路を
ストレスから保護するための保護エレメントおよび方法
を提供する。より詳細には、本発明は短絡回路状態でス
イッチオフしかつ障害状態が除去された後はそれ自身を
リセットする能動半導体エレメントを提供する。
ストレスから保護するための保護エレメントおよび方法
を提供する。より詳細には、本発明は短絡回路状態でス
イッチオフしかつ障害状態が除去された後はそれ自身を
リセットする能動半導体エレメントを提供する。
【０００５】本発明の第１の態様では、保護エレメント
が提供され、該保護エレメントは、第１の端子（３
０）、第２の端子（４０）、および共通端子（２０）を
有し、前記第１の端子に結合された第１の電流導通端
子、前記第２の端子に結合された第２の電流導通端子、
および前記共通端子に結合された制御端子を有する第１
のスイッチを具備し、該第１のスイッチは、制御電極、
第１の電流導通電極、および第２の電流導通電極を有す
る第１のトランジスタ（１２）であって、前記第１の電
流導通電極は前記第１のスイッチの前記第１の電流導通
端子として作用しかつ前記第２の電流導通電極は前記第
１のスイッチの前記第２の電流導通端子として作用する
もの、制御電極、第１の電流導通電極、および第２の電
流導通電極を有する第２のトランジスタ（１４）であっ
て、前記第１の電流導通電極は前記第１のトランジスタ
（１２）の第１の電流導通電極に結合されかつ前記第２
の電流導通電極は前記第１のトランジスタ（１２）の制
御電極に結合されているもの、第１の電極および第２の
電極を有する第１の抵抗（１６）であって、前記第１の
電極は前記第１のスイッチの制御端子に結合されかつ前
記第２の電極は前記第１のトランジスタ（１２）の制御
電極に結合されているもの、第１の電極および第２の電
極を有する第２の抵抗（１８）であって、前記第１の電
極は前記第１のトランジスタ（１２）の第２の電流導通
電極に結合されかつ前記第２の電極は前記第２のトラン
ジスタ（１４）の第１の電流導通電極に結合されている
もの、そして第１の電極および第２の電極を有する第３
の抵抗（２２）であって、前記第１の電極は前記第２の
抵抗（１８）の第１の電極に結合されかつ前記第２の電
極は前記第２のトランジスタ（１４）の制御電極に結合
されているものを具備する。
が提供され、該保護エレメントは、第１の端子（３
０）、第２の端子（４０）、および共通端子（２０）を
有し、前記第１の端子に結合された第１の電流導通端
子、前記第２の端子に結合された第２の電流導通端子、
および前記共通端子に結合された制御端子を有する第１
のスイッチを具備し、該第１のスイッチは、制御電極、
第１の電流導通電極、および第２の電流導通電極を有す
る第１のトランジスタ（１２）であって、前記第１の電
流導通電極は前記第１のスイッチの前記第１の電流導通
端子として作用しかつ前記第２の電流導通電極は前記第
１のスイッチの前記第２の電流導通端子として作用する
もの、制御電極、第１の電流導通電極、および第２の電
流導通電極を有する第２のトランジスタ（１４）であっ
て、前記第１の電流導通電極は前記第１のトランジスタ
（１２）の第１の電流導通電極に結合されかつ前記第２
の電流導通電極は前記第１のトランジスタ（１２）の制
御電極に結合されているもの、第１の電極および第２の
電極を有する第１の抵抗（１６）であって、前記第１の
電極は前記第１のスイッチの制御端子に結合されかつ前
記第２の電極は前記第１のトランジスタ（１２）の制御
電極に結合されているもの、第１の電極および第２の電
極を有する第２の抵抗（１８）であって、前記第１の電
極は前記第１のトランジスタ（１２）の第２の電流導通
電極に結合されかつ前記第２の電極は前記第２のトラン
ジスタ（１４）の第１の電流導通電極に結合されている
もの、そして第１の電極および第２の電極を有する第３
の抵抗（２２）であって、前記第１の電極は前記第２の
抵抗（１８）の第１の電極に結合されかつ前記第２の電
極は前記第２のトランジスタ（１４）の制御電極に結合
されているものを具備する。
【０００６】この場合、前記第１のスイッチはさらに第
１の電極および第２の電極を有する温度センサ（２４）
を含み、前記第１の電極は前記第１のトランジスタ（１
２）の第１の電流導通電極に結合されかつ前記第２の電
極は前記第１のトランジスタ（１２）の制御電極に結合
されていると好都合である。
１の電極および第２の電極を有する温度センサ（２４）
を含み、前記第１の電極は前記第１のトランジスタ（１
２）の第１の電流導通電極に結合されかつ前記第２の電
極は前記第１のトランジスタ（１２）の制御電極に結合
されていると好都合である。
【０００７】また、前記第１のスイッチはさらに、制御
電極、第１の電流導通電極、および第２の電流導通電極
を有する第４のトランジスタ（２７）であって、前記第
１の電流導通電極は前記第１のトランジスタ（１２）の
第１の電流導通電極に結合されかつ前記第２の電流導通
電極は前記第１のトランジスタ（１２）の制御電極に結
合されているもの、制御電極、第１の電流導通電極、お
よび第２の電流導通電極を有する第５のトランジスタ
（２９）であって、前記制御電極は前記第１のトランジ
スタ（１２）の制御電極に結合され、前記第１の電流導
通電極は前記第４のトランジスタ（２７）の制御電極に
結合され、そして前記第２の電流導通電極は前記第１の
トランジスタ（１２）の第２の電流導通電極に結合され
ているもの、そして第１の電極および第２の電極を有す
る検知用抵抗（３１）であって、前記第１の電極は前記
第５のトランジスタ（２９）の第１の電流導通電極に結
合されかつ前記第２の電極は前記第４のトランジスタ
（２７）の第１の電流導通電極に結合されているものを
備えて構成することができる。
電極、第１の電流導通電極、および第２の電流導通電極
を有する第４のトランジスタ（２７）であって、前記第
１の電流導通電極は前記第１のトランジスタ（１２）の
第１の電流導通電極に結合されかつ前記第２の電流導通
電極は前記第１のトランジスタ（１２）の制御電極に結
合されているもの、制御電極、第１の電流導通電極、お
よび第２の電流導通電極を有する第５のトランジスタ
（２９）であって、前記制御電極は前記第１のトランジ
スタ（１２）の制御電極に結合され、前記第１の電流導
通電極は前記第４のトランジスタ（２７）の制御電極に
結合され、そして前記第２の電流導通電極は前記第１の
トランジスタ（１２）の第２の電流導通電極に結合され
ているもの、そして第１の電極および第２の電極を有す
る検知用抵抗（３１）であって、前記第１の電極は前記
第５のトランジスタ（２９）の第１の電流導通電極に結
合されかつ前記第２の電極は前記第４のトランジスタ
（２７）の第１の電流導通電極に結合されているものを
備えて構成することができる。
【０００８】本発明の第２の態様では、保護スイッチ
（１１０）が提供され、該保護スイッチ（１１０）は、
第１の端子（１３０）、第２の端子（１４０）、および
共通端子（１２０）を有し、前記第１の端子に結合され
た第１の電流導通端子、前記第２の端子に結合された第
２の電流導通端子、および前記共通端子に結合された制
御端子を有する第１のスイッチングエレメントを具備
し、該第１のスイッチングエレメントは、制御電極、第
１の電流導通電極、および第２の電流導通電極を有する
第１の形式の第１のトランジスタ（１１２）であって、
前記第１の電流導通電極は前記第１のスイッチングエレ
メントの第１の電流導通端子として作用しかつ前記第２
の電流導通電極は前記第１のスイッチングエレメントの
第２の電流導通端子として作用するもの、制御電極、第
１の電流導通電極、および第２の電流導通電極を有する
第２の形式の第２のトランジスタ（１１４）であって、
前記第１の電流導通電極は前記第１のスイッチングエレ
メントの制御端子に結合されかつ前記第２の電流導通電
極は前記第１のトランジスタ（１１２）の制御電極に結
合されているもの、第１の電極および第２の電極を有す
る第１の抵抗（１１６）であって、前記第１の電極は前
記第１のトランジスタ（１１２）の第１の電流導通電極
に結合されかつ前記第２の電極は前記第１のトランジス
タ（１１２）の制御電極に結合されているもの、第１の
電極および第２の電極を有する第２の抵抗（１１８）で
あって、前記第１の電極は前記第１のトランジスタ（１
１２）の第２の電流導通電極に結合されかつ前記第２の
電極は前記第２のトランジスタ（１１４）の制御電極に
結合されているもの、そして第１の電極および第２の電
極を有する第３の抵抗（１２２）であって、前記第１の
電極は前記第１のトランジスタ（１１２）の第１の電流
導通電極に結合されかつ前記第２の電極は前記第１のト
ランジスタ（１１２）の第２の電流導通電極に結合され
ているものを具備する。
（１１０）が提供され、該保護スイッチ（１１０）は、
第１の端子（１３０）、第２の端子（１４０）、および
共通端子（１２０）を有し、前記第１の端子に結合され
た第１の電流導通端子、前記第２の端子に結合された第
２の電流導通端子、および前記共通端子に結合された制
御端子を有する第１のスイッチングエレメントを具備
し、該第１のスイッチングエレメントは、制御電極、第
１の電流導通電極、および第２の電流導通電極を有する
第１の形式の第１のトランジスタ（１１２）であって、
前記第１の電流導通電極は前記第１のスイッチングエレ
メントの第１の電流導通端子として作用しかつ前記第２
の電流導通電極は前記第１のスイッチングエレメントの
第２の電流導通端子として作用するもの、制御電極、第
１の電流導通電極、および第２の電流導通電極を有する
第２の形式の第２のトランジスタ（１１４）であって、
前記第１の電流導通電極は前記第１のスイッチングエレ
メントの制御端子に結合されかつ前記第２の電流導通電
極は前記第１のトランジスタ（１１２）の制御電極に結
合されているもの、第１の電極および第２の電極を有す
る第１の抵抗（１１６）であって、前記第１の電極は前
記第１のトランジスタ（１１２）の第１の電流導通電極
に結合されかつ前記第２の電極は前記第１のトランジス
タ（１１２）の制御電極に結合されているもの、第１の
電極および第２の電極を有する第２の抵抗（１１８）で
あって、前記第１の電極は前記第１のトランジスタ（１
１２）の第２の電流導通電極に結合されかつ前記第２の
電極は前記第２のトランジスタ（１１４）の制御電極に
結合されているもの、そして第１の電極および第２の電
極を有する第３の抵抗（１２２）であって、前記第１の
電極は前記第１のトランジスタ（１１２）の第１の電流
導通電極に結合されかつ前記第２の電極は前記第１のト
ランジスタ（１１２）の第２の電流導通電極に結合され
ているものを具備する。
【０００９】本発明の第３の態様では、回路を保護する
方法が提供され、該方法は、第１の回路ブロックおよび
第２の回路ブロックを具備する回路を提供する段階であ
って、前記第１の回路ブロックは第１の端子および第２
の端子を有し、前記第２の回路ブロックは第１の端子お
よび第２の端子を有するもの、前記第１の回路ブロック
の第１の端子を前記第２の回路ブロックの第１の端子に
結合する段階、前記第１の回路ブロックの第２の端子に
結合された第１の電流導通電極および前記第１の回路ブ
ロックの第２の端子に結合された第２の電流導通電極を
有する第１のスイッチを提供する段階、前記第１のスイ
ッチを導通状態にする段階、前記第１の回路ブロックお
よび前記第１のスイッチを介して前記第１の回路ブロッ
クの第１の端子から前記第１の回路ブロックの第２の端
子へと電流を受け渡す段階、前記第２の回路ブロックの
第１の端子および第２の端子の間の電圧を直接検出する
段階、そして前記電圧が所定の電圧値より低いことに応
じて前記第１のスイッチを非導通状態にして前記電流を
停止する段階を備えている。
方法が提供され、該方法は、第１の回路ブロックおよび
第２の回路ブロックを具備する回路を提供する段階であ
って、前記第１の回路ブロックは第１の端子および第２
の端子を有し、前記第２の回路ブロックは第１の端子お
よび第２の端子を有するもの、前記第１の回路ブロック
の第１の端子を前記第２の回路ブロックの第１の端子に
結合する段階、前記第１の回路ブロックの第２の端子に
結合された第１の電流導通電極および前記第１の回路ブ
ロックの第２の端子に結合された第２の電流導通電極を
有する第１のスイッチを提供する段階、前記第１のスイ
ッチを導通状態にする段階、前記第１の回路ブロックお
よび前記第１のスイッチを介して前記第１の回路ブロッ
クの第１の端子から前記第１の回路ブロックの第２の端
子へと電流を受け渡す段階、前記第２の回路ブロックの
第１の端子および第２の端子の間の電圧を直接検出する
段階、そして前記電圧が所定の電圧値より低いことに応
じて前記第１のスイッチを非導通状態にして前記電流を
停止する段階を備えている。
【００１０】
【発明の実施の形態】図１は、本発明の第１の実施形態
に係わる保護エレメント１０の回路図を示す。保護エレ
メント１０はバッテリパック３６から電力を消費する負
荷３８におけるあり得る障害状態からバッテリパック３
６を保護する。保護エレメント１０はバッテリパック３
６の正の端子に接続された共通端子２０を有する。端子
２０はまた電源スイッチ３４を介して負荷３８の正の端
子に接続されている。保護エレメント１０の第１の端子
３０はバッテリパック３６の負の端子に接続されかつ保
護エレメント１０の第２の端子４０は負荷３８の負の端
子に接続されている。障害状態では、保護エレメント１
０は端子４０および端子３０の間で非導通となり、バッ
テリパック３６が負荷３８から切り離される結果とな
る。負荷３８の適切な構造は、例えば、抵抗、容量、お
よびインダクタのような、受動装置、並びに、例えば、
トランジスタのような能動装置を含む。直列接続された
電源３５および内部抵抗３７と等価な、バッテリパック
３６は単一のバッテリ、直流（ＤＣ）電源、またはそれ
らの組合わせを含むことができる。
に係わる保護エレメント１０の回路図を示す。保護エレ
メント１０はバッテリパック３６から電力を消費する負
荷３８におけるあり得る障害状態からバッテリパック３
６を保護する。保護エレメント１０はバッテリパック３
６の正の端子に接続された共通端子２０を有する。端子
２０はまた電源スイッチ３４を介して負荷３８の正の端
子に接続されている。保護エレメント１０の第１の端子
３０はバッテリパック３６の負の端子に接続されかつ保
護エレメント１０の第２の端子４０は負荷３８の負の端
子に接続されている。障害状態では、保護エレメント１
０は端子４０および端子３０の間で非導通となり、バッ
テリパック３６が負荷３８から切り離される結果とな
る。負荷３８の適切な構造は、例えば、抵抗、容量、お
よびインダクタのような、受動装置、並びに、例えば、
トランジスタのような能動装置を含む。直列接続された
電源３５および内部抵抗３７と等価な、バッテリパック
３６は単一のバッテリ、直流（ＤＣ）電源、またはそれ
らの組合わせを含むことができる。
【００１１】保護エレメント１０は端子３０および端子
４０の間のスイッチとして作用する第１のｎチャネル絶
縁ゲート電界効果トランジスタ（ＦＥＴ）１２およびＦ
ＥＴ１２を制御する第２のｎチャネル絶縁ゲートＦＥＴ
１４を含む。ＦＥＴ１２は抵抗１６を介して端子２０に
接続されたゲート電極、端子３０に接続されたソース電
極、および端子４０に接続されたドレイン電極を有す
る。ＦＥＴ１４は抵抗２２を介してＦＥＴ１２のドレイ
ン電極に接続されたゲート電極、ＦＥＴ１２のソース電
極に接続されたソース電極、およびＦＥＴ１２のゲート
電極に接続されたドレイン電極を有する。抵抗１８はＦ
ＥＴ１２のドレイン電極をＦＥＴ１４のソース電極に接
続する。ＦＥＴ１２が非導通であり、それによってバッ
テリパック３６を負荷３８から切り離している場合、抵
抗１８を通って流れるリーケージ電流はバッテリ電力を
消費し続ける。そのようなリーケージ電流は望ましくな
い。従って、抵抗１８として、例えば、数メグオームの
範囲の、大きな抵抗値を選択することが好ましい。
４０の間のスイッチとして作用する第１のｎチャネル絶
縁ゲート電界効果トランジスタ（ＦＥＴ）１２およびＦ
ＥＴ１２を制御する第２のｎチャネル絶縁ゲートＦＥＴ
１４を含む。ＦＥＴ１２は抵抗１６を介して端子２０に
接続されたゲート電極、端子３０に接続されたソース電
極、および端子４０に接続されたドレイン電極を有す
る。ＦＥＴ１４は抵抗２２を介してＦＥＴ１２のドレイ
ン電極に接続されたゲート電極、ＦＥＴ１２のソース電
極に接続されたソース電極、およびＦＥＴ１２のゲート
電極に接続されたドレイン電極を有する。抵抗１８はＦ
ＥＴ１２のドレイン電極をＦＥＴ１４のソース電極に接
続する。ＦＥＴ１２が非導通であり、それによってバッ
テリパック３６を負荷３８から切り離している場合、抵
抗１８を通って流れるリーケージ電流はバッテリ電力を
消費し続ける。そのようなリーケージ電流は望ましくな
い。従って、抵抗１８として、例えば、数メグオームの
範囲の、大きな抵抗値を選択することが好ましい。
【００１２】保護回路１０はまた２つの温度依存抵抗器
２１および２３、およびＦＥＴ２５を備えた温度センサ
２４を含む。ＦＥＴ２５はＦＥＴ１２のソース電極に接
続されたソース電極、およびＦＥＴ１２のゲート電極に
接続されたドレイン電極を有する。ＦＥＴ２５のゲート
電極は抵抗２１を介して端子２０に接続されかつ抵抗２
３を介してＦＥＴ２５のソース電極に接続されている。
抵抗２１は負の温度係数を有しかつ抵抗２３は正の温度
係数を有する。抵抗２１および２３を通るリーケージ電
流はバッテリパック３６から電力を消費する。そのよう
なリーケージ電流を最小にするため、抵抗２１および２
３の合計の抵抗値は、例えば、数メグオームの範囲で、
大きくすることが望ましい。温度センサ２４の構造は図
１に示されたものに限られないことが理解されるべきで
ある。温度が所定の値を超えたときにＦＥＴ１２をスイ
ッチオフすることができる任意の温度センサを前記温度
センサ２４の代わりに使用できる。例えば、温度センサ
２４を除去しかつ負の温度係数を有する制御抵抗をＦＥ
Ｔ１２のゲートおよびソース電極の間に挿入し温度セン
サ２４の機能を行うことができる。この例では、抵抗１
６は保護エレメント１０の温度検知能力を改善するため
に正の温度係数を持つよう選択される。
２１および２３、およびＦＥＴ２５を備えた温度センサ
２４を含む。ＦＥＴ２５はＦＥＴ１２のソース電極に接
続されたソース電極、およびＦＥＴ１２のゲート電極に
接続されたドレイン電極を有する。ＦＥＴ２５のゲート
電極は抵抗２１を介して端子２０に接続されかつ抵抗２
３を介してＦＥＴ２５のソース電極に接続されている。
抵抗２１は負の温度係数を有しかつ抵抗２３は正の温度
係数を有する。抵抗２１および２３を通るリーケージ電
流はバッテリパック３６から電力を消費する。そのよう
なリーケージ電流を最小にするため、抵抗２１および２
３の合計の抵抗値は、例えば、数メグオームの範囲で、
大きくすることが望ましい。温度センサ２４の構造は図
１に示されたものに限られないことが理解されるべきで
ある。温度が所定の値を超えたときにＦＥＴ１２をスイ
ッチオフすることができる任意の温度センサを前記温度
センサ２４の代わりに使用できる。例えば、温度センサ
２４を除去しかつ負の温度係数を有する制御抵抗をＦＥ
Ｔ１２のゲートおよびソース電極の間に挿入し温度セン
サ２４の機能を行うことができる。この例では、抵抗１
６は保護エレメント１０の温度検知能力を改善するため
に正の温度係数を持つよう選択される。
【００１３】保護エレメント１０はさらに２つのＦＥＴ
２７および２９、抵抗３１、および増幅器３３からなる
電流制限エレメント２８を含む。ＦＥＴ２７はＦＥＴ１
２のソース電極に接続されたソース電極およびＦＥＴ１
２のゲート電極に接続されたドレイン電極を有する。Ｆ
ＥＴ２９はＦＥＴ２７のドレイン電極に接続されたゲー
ト電極、検知抵抗３１を介してＦＥＴ２７のソース電極
に接続されたソース電極、およびＦＥＴ１２のドレイン
電極に接続されたドレイン電極を有する。増幅器３３は
ＦＥＴ２９のソース電極に接続された入力端子、および
ＦＥＴ２７のゲート電極に接続された出力端子を有す
る。電流制限エレメントの構造は図１に示されたものに
限定されないことに注意を要する。ＦＥＴ１２のソース
−ドレイン電流に従ってＦＥＴ１２のゲート−ソース電
圧を調整できるエレメントであれば電流制限エレメント
２８に代えることができる。
２７および２９、抵抗３１、および増幅器３３からなる
電流制限エレメント２８を含む。ＦＥＴ２７はＦＥＴ１
２のソース電極に接続されたソース電極およびＦＥＴ１
２のゲート電極に接続されたドレイン電極を有する。Ｆ
ＥＴ２９はＦＥＴ２７のドレイン電極に接続されたゲー
ト電極、検知抵抗３１を介してＦＥＴ２７のソース電極
に接続されたソース電極、およびＦＥＴ１２のドレイン
電極に接続されたドレイン電極を有する。増幅器３３は
ＦＥＴ２９のソース電極に接続された入力端子、および
ＦＥＴ２７のゲート電極に接続された出力端子を有す
る。電流制限エレメントの構造は図１に示されたものに
限定されないことに注意を要する。ＦＥＴ１２のソース
−ドレイン電流に従ってＦＥＴ１２のゲート−ソース電
圧を調整できるエレメントであれば電流制限エレメント
２８に代えることができる。
【００１４】図１は、５つのｎチャネル絶縁ゲート電界
効果トランジスタを含みかつ、障害状態の下で、バッテ
リパック３６を負荷３８からそれらの負端子を切り離す
ことにより分離する保護エレメント１０を示している。
これは本発明を制限するものでないことが理解されるべ
きである。保護エレメント１０のＦＥＴ１２，１４，２
５，２７および２９はバイポーラトランジスタ、絶縁ゲ
ートバイポーラトランジスタ、金属半導体電界効果トラ
ンジスタ、その他によって置き換えることができる。バ
イポーラトランジスタと電界効果トランジスタを相互交
換するとき、当業者は電界効果トランジスタに対して
は、ゲート電極はトランジスタの制御電極として作用
し、かつソースおよびドレイン電極は電流導通電極とし
て作用し、バイポーラトランジスタについては、ベース
電極はトランジスタの制御電極として作用し、かつエミ
ッタおよびコレクタ電極は電流導通電極として作用する
ことを理解するであろう。もし保護エレメント１０がバ
ッテリパック３６の負端子を、図１に示された実施形態
の場合のように、障害状態で負荷３８の負端子から切り
離すために使用されれば、保護エレメント１０の５つの
トランジスタはｎチャネル電界効果トランジスタまたは
ＮＰＮバイポーラトランジスタとするよう設計される。
これに対し、もし保護エレメント１０が障害状態でバッ
テリパック３６の正の端子を障害状態で負荷３８の正の
端子から切り離すために使用されれば、保護エレメント
１０の５つのトランジスタはｐチャネル電界効果トラン
ジスタまたはＰＮＰバイポーラトランジスタとなるよう
設計される。
効果トランジスタを含みかつ、障害状態の下で、バッテ
リパック３６を負荷３８からそれらの負端子を切り離す
ことにより分離する保護エレメント１０を示している。
これは本発明を制限するものでないことが理解されるべ
きである。保護エレメント１０のＦＥＴ１２，１４，２
５，２７および２９はバイポーラトランジスタ、絶縁ゲ
ートバイポーラトランジスタ、金属半導体電界効果トラ
ンジスタ、その他によって置き換えることができる。バ
イポーラトランジスタと電界効果トランジスタを相互交
換するとき、当業者は電界効果トランジスタに対して
は、ゲート電極はトランジスタの制御電極として作用
し、かつソースおよびドレイン電極は電流導通電極とし
て作用し、バイポーラトランジスタについては、ベース
電極はトランジスタの制御電極として作用し、かつエミ
ッタおよびコレクタ電極は電流導通電極として作用する
ことを理解するであろう。もし保護エレメント１０がバ
ッテリパック３６の負端子を、図１に示された実施形態
の場合のように、障害状態で負荷３８の負端子から切り
離すために使用されれば、保護エレメント１０の５つの
トランジスタはｎチャネル電界効果トランジスタまたは
ＮＰＮバイポーラトランジスタとするよう設計される。
これに対し、もし保護エレメント１０が障害状態でバッ
テリパック３６の正の端子を障害状態で負荷３８の正の
端子から切り離すために使用されれば、保護エレメント
１０の５つのトランジスタはｐチャネル電界効果トラン
ジスタまたはＰＮＰバイポーラトランジスタとなるよう
設計される。
【００１５】正常な動作状態の下では、バッテリパック
３６の正の端子から抵抗１６を通りＦＥＴ１２のゲート
電極に至る充電経路はＦＥＴ１２のゲート−ソース電圧
をバッテリパック３６の出力電圧まで上昇させることに
よりＦＥＴ１２を導通状態にする。ＦＥＴ１２のドレイ
ンおよびソース電極にかかる電圧はＦＥＴ１４のしきい
値電圧より低くかつ、従って、ＦＥＴ１４は非導通であ
る。ＦＥＴ１２は、導通し、バッテリパック３６および
負荷３８の間の電流経路を完成させる。抵抗１６および
２２は、それぞれ、ＦＥＴ１２および１４を、例えば、
静電的放電により引き起こされる電圧スパイクから保護
する。
３６の正の端子から抵抗１６を通りＦＥＴ１２のゲート
電極に至る充電経路はＦＥＴ１２のゲート−ソース電圧
をバッテリパック３６の出力電圧まで上昇させることに
よりＦＥＴ１２を導通状態にする。ＦＥＴ１２のドレイ
ンおよびソース電極にかかる電圧はＦＥＴ１４のしきい
値電圧より低くかつ、従って、ＦＥＴ１４は非導通であ
る。ＦＥＴ１２は、導通し、バッテリパック３６および
負荷３８の間の電流経路を完成させる。抵抗１６および
２２は、それぞれ、ＦＥＴ１２および１４を、例えば、
静電的放電により引き起こされる電圧スパイクから保護
する。
【００１６】ハードショート（ｈａｒｄ−ｓｈｏｒｔ）
と称される状態では、負荷３８の２つの端子が非常に低
いインピーダンス材料によって接触状態にされる。ハー
ドショート状態では、ノード２０およびノード４０の間
の電圧はゼロに低下する。ＦＥＴ１２のゲート−ドレイ
ン電圧もゼロに低下する。従って、ＦＥＴ１２のゲート
−ソース電圧はＦＥＴ１２のドレイン−ソース電圧に等
しい。もしＦＥＴ１２のドレイン−ソース電圧がそのし
きい値電圧より低くなれば、ＦＥＴ１２はオフにスイッ
チされ、それによってバッテリパック３６を負荷３８か
ら切り離す。もしＦＥＴ１２のしきい値電圧より大きな
電圧がＦＥＴ１２のドレインおよびソース電極の間に存
在すれば、同じ電圧はまたＦＥＴ１４のゲートおよびソ
ース電極の間に展開される。ＦＥＴ１４はそのゲートお
よびソース電極の間の電圧がそのしきい値電圧を超えた
ときに導通になる。ＦＥＴ１４は、導通となり、ＦＥＴ
１２のゲートおよびソース電極の間の電圧を引き下げ
る。ＦＥＴ１２のゲート−ソース電圧がそのしきい値電
圧より低くなったとき、ＦＥＴ１２は非導通となり、そ
れによってバッテリパック３６を負荷３８から切り離
す。短絡状態が除去されたとき、ＦＥＴ１４のゲート電
極に累積された電荷が抵抗２２および抵抗１８を通って
放出されかつＦＥＴ１４は非導通になる。バッテリパッ
ク３６の正の端子から抵抗１６を通りＦＥＴ１２のゲー
ト電極に至る充電経路はＦＥＴ１２のゲートおよびソー
ス電極の間の電圧をバッテリパック３６の出力電圧のレ
ベルまで上昇させ、その結果ＦＥＴ１２が導通となりか
つ保護エレメント１０がそれ自身をリセットする。
と称される状態では、負荷３８の２つの端子が非常に低
いインピーダンス材料によって接触状態にされる。ハー
ドショート状態では、ノード２０およびノード４０の間
の電圧はゼロに低下する。ＦＥＴ１２のゲート−ドレイ
ン電圧もゼロに低下する。従って、ＦＥＴ１２のゲート
−ソース電圧はＦＥＴ１２のドレイン−ソース電圧に等
しい。もしＦＥＴ１２のドレイン−ソース電圧がそのし
きい値電圧より低くなれば、ＦＥＴ１２はオフにスイッ
チされ、それによってバッテリパック３６を負荷３８か
ら切り離す。もしＦＥＴ１２のしきい値電圧より大きな
電圧がＦＥＴ１２のドレインおよびソース電極の間に存
在すれば、同じ電圧はまたＦＥＴ１４のゲートおよびソ
ース電極の間に展開される。ＦＥＴ１４はそのゲートお
よびソース電極の間の電圧がそのしきい値電圧を超えた
ときに導通になる。ＦＥＴ１４は、導通となり、ＦＥＴ
１２のゲートおよびソース電極の間の電圧を引き下げ
る。ＦＥＴ１２のゲート−ソース電圧がそのしきい値電
圧より低くなったとき、ＦＥＴ１２は非導通となり、そ
れによってバッテリパック３６を負荷３８から切り離
す。短絡状態が除去されたとき、ＦＥＴ１４のゲート電
極に累積された電荷が抵抗２２および抵抗１８を通って
放出されかつＦＥＴ１４は非導通になる。バッテリパッ
ク３６の正の端子から抵抗１６を通りＦＥＴ１２のゲー
ト電極に至る充電経路はＦＥＴ１２のゲートおよびソー
ス電極の間の電圧をバッテリパック３６の出力電圧のレ
ベルまで上昇させ、その結果ＦＥＴ１２が導通となりか
つ保護エレメント１０がそれ自身をリセットする。
【００１７】ソフトショート（ｓｏｆｔ−ｓｈｏｒｔ）
と称される状態では、負荷３８の２つの端子の間のイン
ピーダンスは小さいが有限の値になる。ソフトショート
状態では、負荷３８の低いインピーダンスによってバッ
テリパック３６および負荷３８に大きな電流が流れるよ
うになる。この大きな電流はバッテリパック３６の内部
抵抗３７の間に電圧を生じさせ、それによってバッテリ
パック３６の出力電圧が低下し、その結果負荷３８の間
の電圧が低下しかつＦＥＴ１２のゲートおよびソース電
極の間の電圧が低下する。１つの場合、ＦＥＴ１２はそ
のゲート−ソース電圧がそのしきい値電圧より低くなっ
た場合に非導通となり、それによってバッテリパック３
６を負荷３８から切り離す。他の場合、ＦＥＴ１２の低
下したゲート−ソース電圧およびＦＥＴ１２を流れる大
きな電流はＦＥＴ１２のドレインおよびソース電極の間
に電圧を生じさせる。ソフトショートトリガ電流（ｓｏ
ｆｔ−ｓｈｏｒｔ ｔｒｉｇｇｅｒ ｃｕｒｒｅｎｔ）
はＦＥＴ１２のドレインおよびソース電極の間の電圧が
ＦＥＴ１４のしきい値電圧に等しい場合における保護エ
レメント１０の電流の値として定義される。保護エレメ
ント１０の電流がこのソフトショートトリガ電流に到達
したとき、ＦＥＴ１４は導通となりかつＦＥＴ１２はオ
フにスイッチングされ、それによってバッテリパック３
６を負荷３８から切り離す。ソフトショート状態にあ
る、負荷３８が除去されたとき、保護エレメント１０は
それ自身を正常な動作状態にリセットしＦＥＴ１４が非
導通となりかつＦＥＴ１２が導通となる。
と称される状態では、負荷３８の２つの端子の間のイン
ピーダンスは小さいが有限の値になる。ソフトショート
状態では、負荷３８の低いインピーダンスによってバッ
テリパック３６および負荷３８に大きな電流が流れるよ
うになる。この大きな電流はバッテリパック３６の内部
抵抗３７の間に電圧を生じさせ、それによってバッテリ
パック３６の出力電圧が低下し、その結果負荷３８の間
の電圧が低下しかつＦＥＴ１２のゲートおよびソース電
極の間の電圧が低下する。１つの場合、ＦＥＴ１２はそ
のゲート−ソース電圧がそのしきい値電圧より低くなっ
た場合に非導通となり、それによってバッテリパック３
６を負荷３８から切り離す。他の場合、ＦＥＴ１２の低
下したゲート−ソース電圧およびＦＥＴ１２を流れる大
きな電流はＦＥＴ１２のドレインおよびソース電極の間
に電圧を生じさせる。ソフトショートトリガ電流（ｓｏ
ｆｔ−ｓｈｏｒｔ ｔｒｉｇｇｅｒ ｃｕｒｒｅｎｔ）
はＦＥＴ１２のドレインおよびソース電極の間の電圧が
ＦＥＴ１４のしきい値電圧に等しい場合における保護エ
レメント１０の電流の値として定義される。保護エレメ
ント１０の電流がこのソフトショートトリガ電流に到達
したとき、ＦＥＴ１４は導通となりかつＦＥＴ１２はオ
フにスイッチングされ、それによってバッテリパック３
６を負荷３８から切り離す。ソフトショート状態にあ
る、負荷３８が除去されたとき、保護エレメント１０は
それ自身を正常な動作状態にリセットしＦＥＴ１４が非
導通となりかつＦＥＴ１２が導通となる。
【００１８】ＦＥＴ１２およびＦＥＴ１４のしきい値電
圧を調整することにより、保護エレメント１０の短絡応
答時間およびソフトショートトリガ電流が調整できる。
ＦＥＴ１２に対する高いしきい値電圧およびＦＥＴ１４
に対する低いしきい値電圧は保護エレメント１０が高速
度の短絡応答時間および低いソフトショートトリガ電流
を持つようにさせる。抵抗２２およびＦＥＴ１４のゲー
ト容量はＦＥＴ１４のゲート−ソース電圧の上昇の時間
遅延を提供し、それによって負荷３８の大きな容量によ
って引き起こされる保護エレメント１０の意図に反する
スイッチオフが避けられる。
圧を調整することにより、保護エレメント１０の短絡応
答時間およびソフトショートトリガ電流が調整できる。
ＦＥＴ１２に対する高いしきい値電圧およびＦＥＴ１４
に対する低いしきい値電圧は保護エレメント１０が高速
度の短絡応答時間および低いソフトショートトリガ電流
を持つようにさせる。抵抗２２およびＦＥＴ１４のゲー
ト容量はＦＥＴ１４のゲート−ソース電圧の上昇の時間
遅延を提供し、それによって負荷３８の大きな容量によ
って引き起こされる保護エレメント１０の意図に反する
スイッチオフが避けられる。
【００１９】温度センサ２４は保護エレメント１０の温
度を検知しかつもし温度が所定の温度値を超えておれば
ＦＥＴ１２をスイッチオフする。温度が上昇すると、抵
抗２１の抵抗値が低下しかつ抵抗２３の抵抗値が増大す
るが、それはそれぞれこれらの負および正の温度係数の
ためである。抵抗２１および２３は電圧分圧器として機
能するから、抵抗２３の両端の電圧に等しい、ＦＥＴ２
５のゲートおよびソース電極の間の電圧は温度上昇とと
もに上昇する。トリガ温度（ｔｒｉｇｇｅｒｔｅｍｐｅ
ｒａｔｕｒｅ）はＦＥＴ２５のゲート−ソース電圧がそ
のしきい値電圧を超え、ＦＥＴ２５が導通になりかつＦ
ＥＴ１２がスイッチオフする温度として定義される。非
導通ＦＥＴ１２のドレインおよびソース電極の間の電圧
はＦＥＴ１４をオンにスイッチさせる。もし温度の上昇
が大きな電流によって引き起こされれば、導通するＦＥ
Ｔ１４は温度が低下しかつＦＥＴ２５がスイッチオフさ
れた後もＦＥＴ１２を非導通に保つ。保護エレメント１
０は障害状態が除去されるまでバッテリパック３６を負
荷３８から切り離し続ける。抵抗２３に対する抵抗２１
の抵抗比、抵抗２１および２３の温度係数、およびＦＥ
Ｔ２５のしきい値電圧は保護エレメント１０のトリガ温
度を決定する。
度を検知しかつもし温度が所定の温度値を超えておれば
ＦＥＴ１２をスイッチオフする。温度が上昇すると、抵
抗２１の抵抗値が低下しかつ抵抗２３の抵抗値が増大す
るが、それはそれぞれこれらの負および正の温度係数の
ためである。抵抗２１および２３は電圧分圧器として機
能するから、抵抗２３の両端の電圧に等しい、ＦＥＴ２
５のゲートおよびソース電極の間の電圧は温度上昇とと
もに上昇する。トリガ温度（ｔｒｉｇｇｅｒｔｅｍｐｅ
ｒａｔｕｒｅ）はＦＥＴ２５のゲート−ソース電圧がそ
のしきい値電圧を超え、ＦＥＴ２５が導通になりかつＦ
ＥＴ１２がスイッチオフする温度として定義される。非
導通ＦＥＴ１２のドレインおよびソース電極の間の電圧
はＦＥＴ１４をオンにスイッチさせる。もし温度の上昇
が大きな電流によって引き起こされれば、導通するＦＥ
Ｔ１４は温度が低下しかつＦＥＴ２５がスイッチオフさ
れた後もＦＥＴ１２を非導通に保つ。保護エレメント１
０は障害状態が除去されるまでバッテリパック３６を負
荷３８から切り離し続ける。抵抗２３に対する抵抗２１
の抵抗比、抵抗２１および２３の温度係数、およびＦＥ
Ｔ２５のしきい値電圧は保護エレメント１０のトリガ温
度を決定する。
【００２０】電流制限要素２８はＦＥＴ１２のゲート−
ソース電圧を調整することにより負荷３８を流れる負荷
電流に対し上限を与える。負荷電流はＦＥＴ１２のドレ
イン−ソース抵抗、ＦＥＴ２９のドレイン−ソース抵
抗、および抵抗器３１の抵抗に従ってＦＥＴ１２および
ＦＥＴ２９のドレイン−ソース電流の間で分割される。
ＦＥＴ２９のドレインおよびソース電極を通って流れる
電流は抵抗３１の間に検知電圧を生じさせる。増幅器３
３は抵抗３１の間の電圧を増幅しかつ増幅された電圧を
ＦＥＴ２７のゲート電極に転送する。抵抗３１の検知電
圧が所定の電圧値に到達しあるいは該所定の電圧値を超
えれば、前記増幅された電圧はＦＥＴ２７のしきい値電
圧に到達しあるいは超える。ＦＥＴ２７は抵抗１６を通
る電流を発生させ、それによって抵抗１６の間に電圧を
生じさせる。抵抗１６にかかる電圧はＦＥＴ１２および
２９のゲート−ソース電圧を低下させ、それによってＦ
ＥＴ１２および２９のドレインおよびソース電極を流れ
る負荷電流に対し制限を与える。保護エレメント１０の
効率を増大するためには、抵抗３１を通って流れる電流
はできるだけ小さくするのが望ましい。小さな電流は抵
抗３１に小さな電圧を生じさせる。増幅器３３は抵抗３
１におけるその小さな電圧を増幅しかつ大きな電圧信号
をＦＥＴ２７のゲート電極に転送し、それによって負荷
電流が所定の上限に到達したときＦＥＴ２７のゲート−
ソース電圧がそのしきい値電圧に到達しあるいは超える
ことになる。
ソース電圧を調整することにより負荷３８を流れる負荷
電流に対し上限を与える。負荷電流はＦＥＴ１２のドレ
イン−ソース抵抗、ＦＥＴ２９のドレイン−ソース抵
抗、および抵抗器３１の抵抗に従ってＦＥＴ１２および
ＦＥＴ２９のドレイン−ソース電流の間で分割される。
ＦＥＴ２９のドレインおよびソース電極を通って流れる
電流は抵抗３１の間に検知電圧を生じさせる。増幅器３
３は抵抗３１の間の電圧を増幅しかつ増幅された電圧を
ＦＥＴ２７のゲート電極に転送する。抵抗３１の検知電
圧が所定の電圧値に到達しあるいは該所定の電圧値を超
えれば、前記増幅された電圧はＦＥＴ２７のしきい値電
圧に到達しあるいは超える。ＦＥＴ２７は抵抗１６を通
る電流を発生させ、それによって抵抗１６の間に電圧を
生じさせる。抵抗１６にかかる電圧はＦＥＴ１２および
２９のゲート−ソース電圧を低下させ、それによってＦ
ＥＴ１２および２９のドレインおよびソース電極を流れ
る負荷電流に対し制限を与える。保護エレメント１０の
効率を増大するためには、抵抗３１を通って流れる電流
はできるだけ小さくするのが望ましい。小さな電流は抵
抗３１に小さな電圧を生じさせる。増幅器３３は抵抗３
１におけるその小さな電圧を増幅しかつ大きな電圧信号
をＦＥＴ２７のゲート電極に転送し、それによって負荷
電流が所定の上限に到達したときＦＥＴ２７のゲート−
ソース電圧がそのしきい値電圧に到達しあるいは超える
ことになる。
【００２１】図２は、本発明の第２の実施形態に係わる
保護エレメント５０の回路図を示す。保護エレメント５
０は充電および放電サイクルの双方の間における負荷７
８のあり得る障害状態からバッテリパック７６を保護す
る。保護エレメント５０はバッテリパック７６の負端子
にかつ負荷７８の負端子に接続された共通端子６０を有
する。保護エレメント５０の第１の端子７０はバッテリ
パック７６の正端子に接続されかつ保護エレメント５０
の第２の端子８０は電源スイッチ７４を介して負荷７８
の正端子に接続されている。障害状態では、保護エレメ
ント５０は端子７０および端子８０の間で非導通とな
り、それによってバッテリパック７６を負荷７８から切
り離す。負荷７８のための適切な構造は、例えば、抵
抗、容量、およびインダクタのような受動装置、並び
に、例えば、トランジスタのような能動装置を含む。直
列接続された電圧源７５および内部抵抗７７に等価な、
バッテリパック７６は単一のバッテリ、ＤＣ電源、また
はそれらの組み合わせを含むことができる。
保護エレメント５０の回路図を示す。保護エレメント５
０は充電および放電サイクルの双方の間における負荷７
８のあり得る障害状態からバッテリパック７６を保護す
る。保護エレメント５０はバッテリパック７６の負端子
にかつ負荷７８の負端子に接続された共通端子６０を有
する。保護エレメント５０の第１の端子７０はバッテリ
パック７６の正端子に接続されかつ保護エレメント５０
の第２の端子８０は電源スイッチ７４を介して負荷７８
の正端子に接続されている。障害状態では、保護エレメ
ント５０は端子７０および端子８０の間で非導通とな
り、それによってバッテリパック７６を負荷７８から切
り離す。負荷７８のための適切な構造は、例えば、抵
抗、容量、およびインダクタのような受動装置、並び
に、例えば、トランジスタのような能動装置を含む。直
列接続された電圧源７５および内部抵抗７７に等価な、
バッテリパック７６は単一のバッテリ、ＤＣ電源、また
はそれらの組み合わせを含むことができる。
【００２２】保護エレメント５０は放電サイクルの間に
端子７０および端子８０の間のスイッチとして作用する
第１のｐチャネル絶縁ゲートＦＥＴ５２、ＦＥＴ５２の
コントローラとして作用する第２のｐチャネル絶縁ゲー
トＦＥＴ５４、および充電サイクルの間に端子８０およ
び端子７０の間のスイッチとして作用する第３のｐチャ
ネル絶縁ゲートＦＥＴ６６を含む。ＦＥＴ５２は抵抗５
６を介して端子６０に結合されたゲート電極、および端
子７０に接続されたソース電極を有する。ＦＥＴ５４は
抵抗６２を介してＦＥＴ５２のドレイン電極に接続され
たゲート電極、ＦＥＴ５２のソース電極に接続されたソ
ース電極、およびＦＥＴ５２のゲート電極に接続された
ドレイン電極を有する。抵抗５８はＦＥＴ５２のドレイ
ン電極をＦＥＴ５４のソース電極に結合する。ＦＥＴ６
６は抵抗７２を介して端子６０に結合されたゲート電
極、端子８０に接続されたソース電極、およびＦＥＴ５
２のドレイン電極に接続されたドレイン電極を有する。
ＦＥＴ５２およびＦＥＴ６６のゲート電極は制御信号を
受けるために、それぞれ、ノード５５およびノード５７
に結合されている。抵抗６４はＦＥＴ５２のゲート電極
をＦＥＴ５２のソース電極に結合する。抵抗５８を通る
リーケージ電流は保護エレメント５０がスイッチオフさ
れているときにバッテリパック７６のバッテリ電力を消
費するから、抵抗５８の抵抗値は大きくなるよう、例え
ば、数メグオームの範囲に、選択される。同様に、抵抗
５６および６４の大きな合計抵抗値を選択することによ
りそれらを流れるリーケージ電流を低減させる。保護エ
レメント５０が高い温度でスイッチオフするように温度
検知能力を提供するため、抵抗５６は正の温度係数を持
つよう設計されかつ抵抗６４は負の温度係数を持つよう
設計される。
端子７０および端子８０の間のスイッチとして作用する
第１のｐチャネル絶縁ゲートＦＥＴ５２、ＦＥＴ５２の
コントローラとして作用する第２のｐチャネル絶縁ゲー
トＦＥＴ５４、および充電サイクルの間に端子８０およ
び端子７０の間のスイッチとして作用する第３のｐチャ
ネル絶縁ゲートＦＥＴ６６を含む。ＦＥＴ５２は抵抗５
６を介して端子６０に結合されたゲート電極、および端
子７０に接続されたソース電極を有する。ＦＥＴ５４は
抵抗６２を介してＦＥＴ５２のドレイン電極に接続され
たゲート電極、ＦＥＴ５２のソース電極に接続されたソ
ース電極、およびＦＥＴ５２のゲート電極に接続された
ドレイン電極を有する。抵抗５８はＦＥＴ５２のドレイ
ン電極をＦＥＴ５４のソース電極に結合する。ＦＥＴ６
６は抵抗７２を介して端子６０に結合されたゲート電
極、端子８０に接続されたソース電極、およびＦＥＴ５
２のドレイン電極に接続されたドレイン電極を有する。
ＦＥＴ５２およびＦＥＴ６６のゲート電極は制御信号を
受けるために、それぞれ、ノード５５およびノード５７
に結合されている。抵抗６４はＦＥＴ５２のゲート電極
をＦＥＴ５２のソース電極に結合する。抵抗５８を通る
リーケージ電流は保護エレメント５０がスイッチオフさ
れているときにバッテリパック７６のバッテリ電力を消
費するから、抵抗５８の抵抗値は大きくなるよう、例え
ば、数メグオームの範囲に、選択される。同様に、抵抗
５６および６４の大きな合計抵抗値を選択することによ
りそれらを流れるリーケージ電流を低減させる。保護エ
レメント５０が高い温度でスイッチオフするように温度
検知能力を提供するため、抵抗５６は正の温度係数を持
つよう設計されかつ抵抗６４は負の温度係数を持つよう
設計される。
【００２３】図２は、３つのｐチャネル絶縁ゲート電界
効果トランジスタを含みかつ、障害状態の下で、バッテ
リパック７６を負荷７８からそれらの正の端子を切り離
すことにより分離するものとして保護エレメント５０を
示している。これは本発明を制限するものと考えるべき
でないことが理解される。保護エレメント５０における
ＦＥＴ５２，５４および６６はバイポーラトランジス
タ、絶縁ゲートバイポーラトランジスタ、金属半導体電
界効果トランジスタ、その他によって置き換えることが
できる。もし保護エレメント５０が図２に示される実施
形態の場合のように、障害状態の下でバッテリパック７
６の正の端子を負荷７８の正の端子から切り離すために
使用されれば、保護エレメント５０における３つのトラ
ンジスタはｐチャネル電界効果トランジスタまたはＰＮ
Ｐバイポーラトランジスタとして設計される。これに対
し、もし保護エレメント５０が障害状態の下でバッテリ
パック７６の負端子を負荷７８の負端子から切り離すた
めに使用されれば、保護エレメント５０の３つのトラン
ジスタはｎチャネル電界効果トランジスタまたはＮＰＮ
バイポーラトランジスタとして設計される。さらに、保
護エレメント５０の抵抗６４は図１に示される温度セン
サ２４と同じ構造の温度センサによって置き換えること
ができる。保護エレメント５０はまた図１に示される電
流制限エレメント２８と同じ構造の電流制限エレメント
を含めることによって電流制限能力を持つことができ
る。
効果トランジスタを含みかつ、障害状態の下で、バッテ
リパック７６を負荷７８からそれらの正の端子を切り離
すことにより分離するものとして保護エレメント５０を
示している。これは本発明を制限するものと考えるべき
でないことが理解される。保護エレメント５０における
ＦＥＴ５２，５４および６６はバイポーラトランジス
タ、絶縁ゲートバイポーラトランジスタ、金属半導体電
界効果トランジスタ、その他によって置き換えることが
できる。もし保護エレメント５０が図２に示される実施
形態の場合のように、障害状態の下でバッテリパック７
６の正の端子を負荷７８の正の端子から切り離すために
使用されれば、保護エレメント５０における３つのトラ
ンジスタはｐチャネル電界効果トランジスタまたはＰＮ
Ｐバイポーラトランジスタとして設計される。これに対
し、もし保護エレメント５０が障害状態の下でバッテリ
パック７６の負端子を負荷７８の負端子から切り離すた
めに使用されれば、保護エレメント５０の３つのトラン
ジスタはｎチャネル電界効果トランジスタまたはＮＰＮ
バイポーラトランジスタとして設計される。さらに、保
護エレメント５０の抵抗６４は図１に示される温度セン
サ２４と同じ構造の温度センサによって置き換えること
ができる。保護エレメント５０はまた図１に示される電
流制限エレメント２８と同じ構造の電流制限エレメント
を含めることによって電流制限能力を持つことができ
る。
【００２４】放電サイクルの間の正常な動作状態の下で
は、バッテリパック７６の負端子から抵抗５６を通りＦ
ＥＴ５２のゲート電極に至る充電経路はＦＥＴ５２を導
通状態にし、かつバッテリパック７６の負端子から抵抗
７２を通りＦＥＴ６６のゲート電極に至る充電経路はＦ
ＥＴ６６を導通状態にする。ＦＥＴ５２のソースおよび
ドレイン電極の間の電圧はｐチャネルＦＥＴ５４のしき
い値電圧の絶対値より低く、かつ、従って、ＦＥＴ５４
は非導通状態にある。ともに導通状態にある、ＦＥＴ５
２および６６はバッテリパック３６と負荷３８との間の
電流経路を完成させる。ＦＥＴ６６の本体ダイオード
（ｂｏｄｙ ｄｉｏｄｅ）の方向のため、ＦＥＴ６６が
スイッチオフされていても該ＦＥＴ６６を通りそのドレ
イン電極からそのソース電極へと電流が流れることがで
きる。従って、ＦＥＴ６６の状態は放電サイクルの間に
おいて保護エレメント５０にとっては無関係または論理
的でないもの（ｉｎｃｏｎｓｅｑｕｅｎｔｉａｌ）とな
る。図２に示されていない、システムプロセッサはノー
ド５５に印加される制御信号を調整することにより負荷
電流を変調することができる。抵抗５６，６２および７
２は、それぞれ、ＦＥＴ５２，５４および６６を、例え
ば、静電的放電によって引き起こされる電圧スパイクか
ら保護する。
は、バッテリパック７６の負端子から抵抗５６を通りＦ
ＥＴ５２のゲート電極に至る充電経路はＦＥＴ５２を導
通状態にし、かつバッテリパック７６の負端子から抵抗
７２を通りＦＥＴ６６のゲート電極に至る充電経路はＦ
ＥＴ６６を導通状態にする。ＦＥＴ５２のソースおよび
ドレイン電極の間の電圧はｐチャネルＦＥＴ５４のしき
い値電圧の絶対値より低く、かつ、従って、ＦＥＴ５４
は非導通状態にある。ともに導通状態にある、ＦＥＴ５
２および６６はバッテリパック３６と負荷３８との間の
電流経路を完成させる。ＦＥＴ６６の本体ダイオード
（ｂｏｄｙ ｄｉｏｄｅ）の方向のため、ＦＥＴ６６が
スイッチオフされていても該ＦＥＴ６６を通りそのドレ
イン電極からそのソース電極へと電流が流れることがで
きる。従って、ＦＥＴ６６の状態は放電サイクルの間に
おいて保護エレメント５０にとっては無関係または論理
的でないもの（ｉｎｃｏｎｓｅｑｕｅｎｔｉａｌ）とな
る。図２に示されていない、システムプロセッサはノー
ド５５に印加される制御信号を調整することにより負荷
電流を変調することができる。抵抗５６，６２および７
２は、それぞれ、ＦＥＴ５２，５４および６６を、例え
ば、静電的放電によって引き起こされる電圧スパイクか
ら保護する。
【００２５】放電サイクルの間のハードショート状態に
おいては、ノード８０およびノード６０の間の電圧はゼ
ロに低下する。ＦＥＴ５２のドレイン電極の電位は低下
し、ＦＥＴ５２のゲート電極の電位に接近する。ＦＥＴ
５２のソース電極の電位も低下する。もしＦＥＴ５２の
ソースおよびゲート電極の間の電圧がｐチャネルＦＥＴ
５２のしきい値電圧の絶対値より低くなれば、ＦＥＴ５
２は非導通となり、それによってバッテリパック７６を
負荷７８から切り離す。もしｐチャネルＦＥＴ５２のし
きい値電圧の絶対値より大きな電圧がＦＥＴ５２のソー
スおよびドレイン電極の間に展開されれば、同じ電圧は
またＦＥＴ５４のソースおよびゲート電極の間に展開さ
れる。ＦＥＴ５４はそのソースおよびゲート電極の間の
電圧がそのしきい値電圧の絶対値より大きくなったとき
導通状態となる。導通している、ＦＥＴ５４はＦＥＴ５
２のソースおよびゲート電極の間の電圧を引き下げる。
ＦＥＴ５２は非導通となり、それによってバッテリパッ
ク７６を負荷７８から切り離す。ＦＥＴ６６のソースお
よびゲート電極はハードショート状態においては同じ電
位であるから、ＦＥＴ６６もスイッチオフされる。短絡
状態が解除されたとき、ＦＥＴ５４のゲート電極に累積
された電荷は抵抗６２および抵抗５８を通して放出され
かつ、ＦＥＴ５４は非導通になる。抵抗６４および５６
を通る電流はＦＥＴ５２のソースおよびゲート電極の間
に電圧を生じさせ、それによってＦＥＴ５２が導通しか
つ保護エレメント５０がそれ自身をリセットする。
おいては、ノード８０およびノード６０の間の電圧はゼ
ロに低下する。ＦＥＴ５２のドレイン電極の電位は低下
し、ＦＥＴ５２のゲート電極の電位に接近する。ＦＥＴ
５２のソース電極の電位も低下する。もしＦＥＴ５２の
ソースおよびゲート電極の間の電圧がｐチャネルＦＥＴ
５２のしきい値電圧の絶対値より低くなれば、ＦＥＴ５
２は非導通となり、それによってバッテリパック７６を
負荷７８から切り離す。もしｐチャネルＦＥＴ５２のし
きい値電圧の絶対値より大きな電圧がＦＥＴ５２のソー
スおよびドレイン電極の間に展開されれば、同じ電圧は
またＦＥＴ５４のソースおよびゲート電極の間に展開さ
れる。ＦＥＴ５４はそのソースおよびゲート電極の間の
電圧がそのしきい値電圧の絶対値より大きくなったとき
導通状態となる。導通している、ＦＥＴ５４はＦＥＴ５
２のソースおよびゲート電極の間の電圧を引き下げる。
ＦＥＴ５２は非導通となり、それによってバッテリパッ
ク７６を負荷７８から切り離す。ＦＥＴ６６のソースお
よびゲート電極はハードショート状態においては同じ電
位であるから、ＦＥＴ６６もスイッチオフされる。短絡
状態が解除されたとき、ＦＥＴ５４のゲート電極に累積
された電荷は抵抗６２および抵抗５８を通して放出され
かつ、ＦＥＴ５４は非導通になる。抵抗６４および５６
を通る電流はＦＥＴ５２のソースおよびゲート電極の間
に電圧を生じさせ、それによってＦＥＴ５２が導通しか
つ保護エレメント５０がそれ自身をリセットする。
【００２６】ソフトショート状態においては、負荷７８
の２つの端子の間の小さなインピーダンスによってバッ
テリパック７６および負荷７８に大きな電流が流れるよ
うになる。この大きな電流はバッテリパック７６におけ
る内部抵抗７７の間に電圧を生じさせ、それによってバ
ッテリパック７６の出力電圧が低減し、その結果ＦＥＴ
５２のソース−ゲート電圧が低下することになる。１つ
の場合、ＦＥＴ５２はそのゲート−ソース電圧がそのし
きい値電圧より負でなくなった場合に非導通となり、そ
れによってバッテリパック７６を負荷７８から切り離
す。他の場合、ＦＥＴ５２の低減されたソース−ゲート
電圧およびＦＥＴ５２を流れる大きな電流はＦＥＴ５２
のソースおよびドレイン電極の間におよびＦＥＴ５４の
ソースおよびゲート電極の間に電圧を生じさせる。ＦＥ
Ｔ５４のソースおよびゲート電極の間の電圧がｐチャネ
ルＦＥＴ５４のしきい値電圧の絶対値に到達したとき、
保護エレメント５０のソフトショートトリガ電流に到達
しかつＦＥＴ５４は導通状態になる。導通したＦＥＴは
ＦＥＴ５２をスイッチオフし、それによってバッテリパ
ック７６を負荷７８から切り離す。ソフトショート状態
においては、ＦＥＴ６６はそのしきい値電圧に応じてオ
ンまたはオフとなる。ソフトショート状態にある負荷７
８が除去されたとき、保護エレメント５０はそれ自身を
正常な動作状態にリセットし、ＦＥＴ５４が非導通とな
りかつＦＥＴ５２が導通状態になる。
の２つの端子の間の小さなインピーダンスによってバッ
テリパック７６および負荷７８に大きな電流が流れるよ
うになる。この大きな電流はバッテリパック７６におけ
る内部抵抗７７の間に電圧を生じさせ、それによってバ
ッテリパック７６の出力電圧が低減し、その結果ＦＥＴ
５２のソース−ゲート電圧が低下することになる。１つ
の場合、ＦＥＴ５２はそのゲート−ソース電圧がそのし
きい値電圧より負でなくなった場合に非導通となり、そ
れによってバッテリパック７６を負荷７８から切り離
す。他の場合、ＦＥＴ５２の低減されたソース−ゲート
電圧およびＦＥＴ５２を流れる大きな電流はＦＥＴ５２
のソースおよびドレイン電極の間におよびＦＥＴ５４の
ソースおよびゲート電極の間に電圧を生じさせる。ＦＥ
Ｔ５４のソースおよびゲート電極の間の電圧がｐチャネ
ルＦＥＴ５４のしきい値電圧の絶対値に到達したとき、
保護エレメント５０のソフトショートトリガ電流に到達
しかつＦＥＴ５４は導通状態になる。導通したＦＥＴは
ＦＥＴ５２をスイッチオフし、それによってバッテリパ
ック７６を負荷７８から切り離す。ソフトショート状態
においては、ＦＥＴ６６はそのしきい値電圧に応じてオ
ンまたはオフとなる。ソフトショート状態にある負荷７
８が除去されたとき、保護エレメント５０はそれ自身を
正常な動作状態にリセットし、ＦＥＴ５４が非導通とな
りかつＦＥＴ５２が導通状態になる。
【００２７】ＦＥＴ５２およびＦＥＴ５４のしきい値電
圧を調整することにより、保護エレメント５０の短絡応
答時間およびソフトショートトリガ電流が調整できる。
ＦＥＴ５２のより負のしきい値電圧およびＦＥＴ５４の
より負でないしきい値電圧は保護エレメント５０がより
高速の短絡応答時間および低いソフトショート・スイッ
チングオフ・トリガ電流を生じる結果となる。抵抗６４
に対する抵抗５６の抵抗比もまた保護エレメント５０の
ソフトショートトリガ電流を決定する。高い抵抗比は保
護エレメント５０に対する低いソフト・スイッチングオ
フ・トリガ電流を生じる結果となる。抵抗６２およびＦ
ＥＴ５４のゲート容量はＦＥＴ５４のゲート−ソース電
圧を低下させる上での時間遅延を提供し、それによって
負荷７８における大きな容量によって引き起こされるこ
とがある保護エレメント５０の意図しないスイッチオフ
を避ける。
圧を調整することにより、保護エレメント５０の短絡応
答時間およびソフトショートトリガ電流が調整できる。
ＦＥＴ５２のより負のしきい値電圧およびＦＥＴ５４の
より負でないしきい値電圧は保護エレメント５０がより
高速の短絡応答時間および低いソフトショート・スイッ
チングオフ・トリガ電流を生じる結果となる。抵抗６４
に対する抵抗５６の抵抗比もまた保護エレメント５０の
ソフトショートトリガ電流を決定する。高い抵抗比は保
護エレメント５０に対する低いソフト・スイッチングオ
フ・トリガ電流を生じる結果となる。抵抗６２およびＦ
ＥＴ５４のゲート容量はＦＥＴ５４のゲート−ソース電
圧を低下させる上での時間遅延を提供し、それによって
負荷７８における大きな容量によって引き起こされるこ
とがある保護エレメント５０の意図しないスイッチオフ
を避ける。
【００２８】抵抗５６および６４は保護エレメント５０
の温度を検知しかつもし該温度が所定の値を超えればＦ
ＥＴ５２をスイッチオフする。温度が上昇すると、それ
らのそれぞれ負および正の温度係数のため、抵抗６４の
抵抗値が低減しかつ抵抗５６の抵抗値が増大する。抵抗
５６および６４は電圧分圧器として作用するから、抵抗
６４の間の電圧に等しい、ＦＥＴ５２のソースおよびゲ
ート電極の間の電圧は温度上昇とともに低減する。ＦＥ
Ｔ５２のゲート−ソース電圧がそのしきい値電圧に対し
より負でない場合、保護エレメント５０のトリガ温度に
到達しかつＦＥＴ５２は非導通となる。非導通のＦＥＴ
５２のソースおよびドレイン電極の間の電圧はＦＥＴ５
４をスイッチオンさせる。もし温度の上昇が大きな電流
よって引き起こされれば、導通するＦＥＴ５４は温度が
前記所定の値より低下した後もＦＥＴ５２を非導通に保
つ。保護エレメント５０はバッテリパック７６を障害状
態を有する負荷７８からそれが除去されるまで切り離し
続ける。抵抗６４に対する抵抗５６の抵抗比、抵抗５６
および６４の温度係数、およびＦＥＴ５２のしきい値電
圧は保護エレメント５０のトリガ温度を決定することに
注目すべきである。
の温度を検知しかつもし該温度が所定の値を超えればＦ
ＥＴ５２をスイッチオフする。温度が上昇すると、それ
らのそれぞれ負および正の温度係数のため、抵抗６４の
抵抗値が低減しかつ抵抗５６の抵抗値が増大する。抵抗
５６および６４は電圧分圧器として作用するから、抵抗
６４の間の電圧に等しい、ＦＥＴ５２のソースおよびゲ
ート電極の間の電圧は温度上昇とともに低減する。ＦＥ
Ｔ５２のゲート−ソース電圧がそのしきい値電圧に対し
より負でない場合、保護エレメント５０のトリガ温度に
到達しかつＦＥＴ５２は非導通となる。非導通のＦＥＴ
５２のソースおよびドレイン電極の間の電圧はＦＥＴ５
４をスイッチオンさせる。もし温度の上昇が大きな電流
よって引き起こされれば、導通するＦＥＴ５４は温度が
前記所定の値より低下した後もＦＥＴ５２を非導通に保
つ。保護エレメント５０はバッテリパック７６を障害状
態を有する負荷７８からそれが除去されるまで切り離し
続ける。抵抗６４に対する抵抗５６の抵抗比、抵抗５６
および６４の温度係数、およびＦＥＴ５２のしきい値電
圧は保護エレメント５０のトリガ温度を決定することに
注目すべきである。
【００２９】充電サイクルの間は、負荷７８は電源とし
て作用するバッテリ充電器によって置き換えられかつバ
ッテリパック７６は負荷となる。充電電流はその正の端
子を通してバッテリパック７６に流れ込む。ＦＥＴ５２
の本体ダイオードの方向のため、ＦＥＴ５２がスイッチ
オフされていてもＦＥＴ５２を通りそのドレイン電極か
らそのソース電極へと電流が流れることができ、かつ、
従って、ＦＥＴ５２の状態は充電サイクルにおいて保護
エレメント５０にとって無関係のものとなる。バッテリ
パック７６を充電する間に、図２に示されていない、シ
ステムプロセッサは絶えずバッテリパック７６の電圧レ
ベルを監視する。もし異常な状態が検出されれば、シス
テムプロセッサはＦＥＴ６６をスイッチオフするために
ノード５７に信号を送る。バッテリパック７６はさらな
る充電を防止するためバッテリ充電器から分離される。
さらに、システムプロセッサはノード５７に印加される
制御信号を調整することによりバッテリを通して流れる
電流を変調することができる。
て作用するバッテリ充電器によって置き換えられかつバ
ッテリパック７６は負荷となる。充電電流はその正の端
子を通してバッテリパック７６に流れ込む。ＦＥＴ５２
の本体ダイオードの方向のため、ＦＥＴ５２がスイッチ
オフされていてもＦＥＴ５２を通りそのドレイン電極か
らそのソース電極へと電流が流れることができ、かつ、
従って、ＦＥＴ５２の状態は充電サイクルにおいて保護
エレメント５０にとって無関係のものとなる。バッテリ
パック７６を充電する間に、図２に示されていない、シ
ステムプロセッサは絶えずバッテリパック７６の電圧レ
ベルを監視する。もし異常な状態が検出されれば、シス
テムプロセッサはＦＥＴ６６をスイッチオフするために
ノード５７に信号を送る。バッテリパック７６はさらな
る充電を防止するためバッテリ充電器から分離される。
さらに、システムプロセッサはノード５７に印加される
制御信号を調整することによりバッテリを通して流れる
電流を変調することができる。
【００３０】図３は、半導体プロセス技術を使用して製
造するのに適した本発明の第３の実施形態に係わる双方
向保護エレメント９０の電気回路図を示す。保護エレメ
ント９０は回路ブロック８７を回路ブロック９７におけ
るあり得る障害状態から保護しかつ回路ブロック９７を
回路ブロック８７におけるあり得る障害状態から保護す
る。保護エレメント９０は回路ブロック８７および９７
の正端子に接続された共通端子７９を有する。保護エレ
メント９０の第１の端子８８は回路ブロック８７の負端
子に接続され、かつ保護エレメント９０の第２の端子９
８は回路ブロック９７の負端子に接続されている。障害
状態では、保護エレメント９０は端子８８および９８の
間で非導通となり、それによって回路ブロック８７およ
び９７を互いに分離する。回路ブロック８７および９７
のための適切な構造は、例えば、抵抗、容量、およびイ
ンダクタのような受動装置、ならびに、例えば、トラン
ジスタのような能動装置を含む。
造するのに適した本発明の第３の実施形態に係わる双方
向保護エレメント９０の電気回路図を示す。保護エレメ
ント９０は回路ブロック８７を回路ブロック９７におけ
るあり得る障害状態から保護しかつ回路ブロック９７を
回路ブロック８７におけるあり得る障害状態から保護す
る。保護エレメント９０は回路ブロック８７および９７
の正端子に接続された共通端子７９を有する。保護エレ
メント９０の第１の端子８８は回路ブロック８７の負端
子に接続され、かつ保護エレメント９０の第２の端子９
８は回路ブロック９７の負端子に接続されている。障害
状態では、保護エレメント９０は端子８８および９８の
間で非導通となり、それによって回路ブロック８７およ
び９７を互いに分離する。回路ブロック８７および９７
のための適切な構造は、例えば、抵抗、容量、およびイ
ンダクタのような受動装置、ならびに、例えば、トラン
ジスタのような能動装置を含む。
【００３１】保護エレメント９０は端子８８および端子
９８の間のスイッチとして作用する２つのｎチャネル絶
縁ゲートＦＥＴ８２および９２、およびそれぞれＦＥＴ
８２および９２を制御する２つのｎチャネル絶縁ゲート
ＦＥＴ８４および９４を含む。ＦＥＴ８２は抵抗８１を
介して端子７９に接続されたゲート電極、端子８８に接
続されたソース電極、およびＦＥＴ９２のドレイン電極
に接続されたドレイン電極を有する。ＦＥＴ９２のゲー
ト電極は抵抗９１を介して端子７９に接続されている。
ＦＥＴ９２のソース電極は端子９８に接続されている。
ＦＥＴ８４は抵抗８５を介してＦＥＴ８２のドレイン電
極に接続されたゲート電極、ＦＥＴ８２のソース電極に
接続されたソース電極、およびＦＥＴ８２のゲート電極
に接続されたドレイン電極を有する。ＦＥＴ９４は抵抗
９５を介してＦＥＴ９２のドレイン電極に接続されたゲ
ート電極、ＦＥＴ９２のソース電極に接続されたソース
電極、およびＦＥＴ９２のゲート電極に接続されたドレ
イン電極を有する。抵抗８３はＦＥＴ８２のドレイン電
極をＦＥＴ８４のソース電極に接続する。抵抗９３はＦ
ＥＴ９２のドレイン電極をＦＥＴ９４のソース電極に接
続する。ＦＥＴ８２，９２，８４および９４のゲート電
極は制御信号を受けるために、それぞれ、ノード８６，
９６，８９および９９に接続されている。ＦＥＴ８２お
よび９２がスイッチオフされたときに抵抗８３および９
３を通って流れるリーケージ電流を最小にするために、
抵抗８３および９３は好ましくは非常に大きな抵抗値、
例えば、数メグオームの範囲、になるよう選択される。
９８の間のスイッチとして作用する２つのｎチャネル絶
縁ゲートＦＥＴ８２および９２、およびそれぞれＦＥＴ
８２および９２を制御する２つのｎチャネル絶縁ゲート
ＦＥＴ８４および９４を含む。ＦＥＴ８２は抵抗８１を
介して端子７９に接続されたゲート電極、端子８８に接
続されたソース電極、およびＦＥＴ９２のドレイン電極
に接続されたドレイン電極を有する。ＦＥＴ９２のゲー
ト電極は抵抗９１を介して端子７９に接続されている。
ＦＥＴ９２のソース電極は端子９８に接続されている。
ＦＥＴ８４は抵抗８５を介してＦＥＴ８２のドレイン電
極に接続されたゲート電極、ＦＥＴ８２のソース電極に
接続されたソース電極、およびＦＥＴ８２のゲート電極
に接続されたドレイン電極を有する。ＦＥＴ９４は抵抗
９５を介してＦＥＴ９２のドレイン電極に接続されたゲ
ート電極、ＦＥＴ９２のソース電極に接続されたソース
電極、およびＦＥＴ９２のゲート電極に接続されたドレ
イン電極を有する。抵抗８３はＦＥＴ８２のドレイン電
極をＦＥＴ８４のソース電極に接続する。抵抗９３はＦ
ＥＴ９２のドレイン電極をＦＥＴ９４のソース電極に接
続する。ＦＥＴ８２，９２，８４および９４のゲート電
極は制御信号を受けるために、それぞれ、ノード８６，
９６，８９および９９に接続されている。ＦＥＴ８２お
よび９２がスイッチオフされたときに抵抗８３および９
３を通って流れるリーケージ電流を最小にするために、
抵抗８３および９３は好ましくは非常に大きな抵抗値、
例えば、数メグオームの範囲、になるよう選択される。
【００３２】図３は、４つのｎチャネル絶縁ゲート電界
効果トランジスタを含みかつ、障害状態の下で、回路ブ
ロック８７および９７をお互いからそれらの負端子を切
り離すことにより分離するものとして保護エレメント９
０を示している。これは本発明を制限するものと考えて
はならないことが理解されるべきである。保護エレメン
ト９０のＦＥＴ８２，８４，９２および９４はバイポー
ラトランジスタ、絶縁ゲートバイポーラトランジスタ、
金属半導体電界効果トランジスタ、その他によって置き
換えることができる。もし保護エレメント９０が、図３
に示される実施形態の場合のように、障害状態の下で回
路ブロック８７の負端子を回路ブロック９７の負端子か
ら切り離すために使用されれば、保護エレメント９０の
４つのトランジスタはｎチャネル電界効果トランジスタ
またはＮＰＮバイポーラトランジスタとして設計され
る。これに対し、もし保護エレメント９０が障害状態の
下で回路ブロック８７の正端子を回路ブロック９７の正
端子から切り離すために使用されれば、保護エレメント
９０の４つのトランジスタはｐチャネル電界効果トラン
ジスタまたはＰＮＰバイポーラトランジスタとして設計
される。
効果トランジスタを含みかつ、障害状態の下で、回路ブ
ロック８７および９７をお互いからそれらの負端子を切
り離すことにより分離するものとして保護エレメント９
０を示している。これは本発明を制限するものと考えて
はならないことが理解されるべきである。保護エレメン
ト９０のＦＥＴ８２，８４，９２および９４はバイポー
ラトランジスタ、絶縁ゲートバイポーラトランジスタ、
金属半導体電界効果トランジスタ、その他によって置き
換えることができる。もし保護エレメント９０が、図３
に示される実施形態の場合のように、障害状態の下で回
路ブロック８７の負端子を回路ブロック９７の負端子か
ら切り離すために使用されれば、保護エレメント９０の
４つのトランジスタはｎチャネル電界効果トランジスタ
またはＮＰＮバイポーラトランジスタとして設計され
る。これに対し、もし保護エレメント９０が障害状態の
下で回路ブロック８７の正端子を回路ブロック９７の正
端子から切り離すために使用されれば、保護エレメント
９０の４つのトランジスタはｐチャネル電界効果トラン
ジスタまたはＰＮＰバイポーラトランジスタとして設計
される。
【００３３】保護エレメント９０は図１に示される温度
センサ２４と同じ構造の温度センサまたは図２の抵抗６
４のような抵抗をＦＥＴ８２のゲート電極をＦＥＴ８２
のソース電極に結合するために含むことができる。同様
に、ＦＥＴ９２のゲートおよびソース電極は図１の温度
センサ２４と同じ構造の温度センサまたは図２の抵抗６
４のような抵抗を介して一緒に結合することができる。
センサ２４と同じ構造の温度センサまたは図２の抵抗６
４のような抵抗をＦＥＴ８２のゲート電極をＦＥＴ８２
のソース電極に結合するために含むことができる。同様
に、ＦＥＴ９２のゲートおよびソース電極は図１の温度
センサ２４と同じ構造の温度センサまたは図２の抵抗６
４のような抵抗を介して一緒に結合することができる。
【００３４】保護エレメント９０は図１に示される電流
制限エレメント２８と同じ構造の電流制限エレメントを
含むことができる。もし該電流制限エレメントが図１に
おけるＦＥＴ１２に結合された電流制限エレメント２８
と同様の構造でＦＥＴ８２に接続されれば、保護エレメ
ント９０は端子９９から端子８９に流れる電流を制限す
る能力を持つことになる。もし該電流制限エレメントが
図１におけるＦＥＴ１２に結合された電流制限エレメン
ト２８と同様の構造でＦＥＴ９２に結合されれば、保護
エレメント９０は端子８９から端子９９に流れる電流を
制限する能力を持つことになる。保護エレメント９０が
両方の方向に流れる電流を制限する能力を持つために
は、２つの電流制限エレメントが必要とされ、１つはＦ
ＥＴ８２に結合され、かつ他の１つはＦＥＴ９２に結合
される。
制限エレメント２８と同じ構造の電流制限エレメントを
含むことができる。もし該電流制限エレメントが図１に
おけるＦＥＴ１２に結合された電流制限エレメント２８
と同様の構造でＦＥＴ８２に接続されれば、保護エレメ
ント９０は端子９９から端子８９に流れる電流を制限す
る能力を持つことになる。もし該電流制限エレメントが
図１におけるＦＥＴ１２に結合された電流制限エレメン
ト２８と同様の構造でＦＥＴ９２に結合されれば、保護
エレメント９０は端子８９から端子９９に流れる電流を
制限する能力を持つことになる。保護エレメント９０が
両方の方向に流れる電流を制限する能力を持つために
は、２つの電流制限エレメントが必要とされ、１つはＦ
ＥＴ８２に結合され、かつ他の１つはＦＥＴ９２に結合
される。
【００３５】正常な動作状態の下では、端子７９から抵
抗８１を通りＦＥＴ８２のゲート電極に至る充電経路お
よび端子７９から抵抗９１を通りＦＥＴ９２のゲート電
極に至る充電経路はＦＥＴ８２および９２をそれぞれ導
通状態にする。ＦＥＴ８２のドレインおよびソース電極
の間のおよびＦＥＴ９２のドレインおよびソース電極の
間の電圧はそれぞれＦＥＴ８４および９４のしきい値電
圧より低い。したがって、ＦＥＴ８４およびＦＥＴ９４
は非導通である。ＦＥＴ８２および９２は、共に導通
し、回路ブロック８７および９７の間の電流経路を完成
させる。
抗８１を通りＦＥＴ８２のゲート電極に至る充電経路お
よび端子７９から抵抗９１を通りＦＥＴ９２のゲート電
極に至る充電経路はＦＥＴ８２および９２をそれぞれ導
通状態にする。ＦＥＴ８２のドレインおよびソース電極
の間のおよびＦＥＴ９２のドレインおよびソース電極の
間の電圧はそれぞれＦＥＴ８４および９４のしきい値電
圧より低い。したがって、ＦＥＴ８４およびＦＥＴ９４
は非導通である。ＦＥＴ８２および９２は、共に導通
し、回路ブロック８７および９７の間の電流経路を完成
させる。
【００３６】短絡状態では、放電サイクルの間に保護エ
レメント９０は図１の保護エレメント１０および図２の
保護エレメント５０と同様の方法で動作する。保護エレ
メント９０は対称であるから、短絡状態の下ではそれは
両方の方向に流れる電流を止める。ＦＥＴ８２は端子９
８から端子８８へ流れる電流を停止するために使用さ
れ、かつＦＥＴ９２は端子８８から端子９８に流れる電
流を停止するために使用される。
レメント９０は図１の保護エレメント１０および図２の
保護エレメント５０と同様の方法で動作する。保護エレ
メント９０は対称であるから、短絡状態の下ではそれは
両方の方向に流れる電流を止める。ＦＥＴ８２は端子９
８から端子８８へ流れる電流を停止するために使用さ
れ、かつＦＥＴ９２は端子８８から端子９８に流れる電
流を停止するために使用される。
【００３７】ノード８６，９６，８９および９９は保護
エレメント９０のユーザ制御可能性を提供する。ノード
８６に印加される制御信号は端子９８から端子８８に流
れる電流を止めあるいは変調するために使用される。ノ
ード８９に印加される制御信号は端子９８から端子８８
に流れる電流を止めるために使用される。ノード９６に
印加される制御信号は端子８８から端子９８に流れる電
流を止めあるいは変調するために使用される。ノード９
９に印加される制御信号は端子９８から端子８８に流れ
る電流を止めるために使用される。
エレメント９０のユーザ制御可能性を提供する。ノード
８６に印加される制御信号は端子９８から端子８８に流
れる電流を止めあるいは変調するために使用される。ノ
ード８９に印加される制御信号は端子９８から端子８８
に流れる電流を止めるために使用される。ノード９６に
印加される制御信号は端子８８から端子９８に流れる電
流を止めあるいは変調するために使用される。ノード９
９に印加される制御信号は端子９８から端子８８に流れ
る電流を止めるために使用される。
【００３８】図４は本発明の第４の実施形態に係わる短
絡回路保護スイッチ１１０の電気回路図を示す。保護ス
イッチ１１０はバッテリパック１３６を負荷１３８にお
ける障害状態から保護する。保護スイッチ１１０はバッ
テリパック１３６の負端子にかつ負荷１３８の負端子に
接続された共通端子１２０を有する。保護スイッチ１１
０の第１の電流導通端子１３０はバッテリパック１３６
の正端子に接続され、かつ保護スイッチ１１０の第２の
電流導通端子１４０は電源スイッチ１３４を介して負荷
１３８の正端子に接続されている。障害状態では、保護
スイッチ１１０は端子１３０および端子１４０の間で非
導通となり、その結果バッテリパック１３６が負荷１３
８から切り離される。負荷１３８の適切な構造は、例え
ば、抵抗、容量、およびインダクタのような受動装置、
ならびに、例えば、トランジスタのような能動装置を含
む。直列接続された電源１３５および内部抵抗１３７と
等価なバッテリパック１３６は単一のバッテリ、ＤＣ電
源、またはそれらの組合わせを含むことができる。
絡回路保護スイッチ１１０の電気回路図を示す。保護ス
イッチ１１０はバッテリパック１３６を負荷１３８にお
ける障害状態から保護する。保護スイッチ１１０はバッ
テリパック１３６の負端子にかつ負荷１３８の負端子に
接続された共通端子１２０を有する。保護スイッチ１１
０の第１の電流導通端子１３０はバッテリパック１３６
の正端子に接続され、かつ保護スイッチ１１０の第２の
電流導通端子１４０は電源スイッチ１３４を介して負荷
１３８の正端子に接続されている。障害状態では、保護
スイッチ１１０は端子１３０および端子１４０の間で非
導通となり、その結果バッテリパック１３６が負荷１３
８から切り離される。負荷１３８の適切な構造は、例え
ば、抵抗、容量、およびインダクタのような受動装置、
ならびに、例えば、トランジスタのような能動装置を含
む。直列接続された電源１３５および内部抵抗１３７と
等価なバッテリパック１３６は単一のバッテリ、ＤＣ電
源、またはそれらの組合わせを含むことができる。
【００３９】保護スイッチ１１０は端子１３０および端
子１４０の間のスイッチとして作用するｐチャネル絶縁
ゲートＦＥＴ１１２、およびＦＥＴ１１２を制御するた
めのｎチャネル絶縁ゲートＦＥＴ１１４を含む。ＦＥＴ
１１２は端子１３０に接続されたソース電極、および端
子１４０に接続されたドレイン電極を有する。ＦＥＴ１
１４は抵抗１１８を介してＦＥＴ１１２のドレイン電極
に接続されたゲート電極、保護スイッチ１１０の制御端
子として作用しかつ端子１２０に接続されたソース電
極、およびＦＥＴ１１２のゲート電極に接続されたドレ
イン電極を有する。抵抗１１６はＦＥＴ１１２のソース
電極をＦＥＴ１１２のゲート電極に接続する。抵抗１２
２はＦＥＴ１１２のソース電極をＦＥＴ１１２のドレイ
ン電極に接続する。制御抵抗１２４はＦＥＴ１１４のゲ
ート電極に接続された第１の電極およびＦＥＴ１１４の
ソース電極に接続された第２の電極を有する。抵抗１１
６を通って流れる電流および抵抗１１８および１２４を
通って流れる電流は負荷１３８を流れずかつ、したがっ
て、リーケージ電流と考えられる。該リーケージ電流を
最小にするために、抵抗１１６，１１８および１２４は
好ましくは大きな抵抗値、例えば、数メグオームの範
囲、を有するよう選択される。また、抵抗１２２、抵抗
１１８および抵抗１２４を通って流れるリーケージ電流
は保護スイッチ１１０がオフである場合にバッテリ電力
を消費し続けるから、抵抗１２２に対して大きな抵抗値
を選択することが好ましい。保護エレメント５０が高い
温度でスイッチオフするように温度検知能力を提供する
ため、抵抗１１８は正の温度係数を持つよう設計されか
つ抵抗１２４は負の温度係数を持つよう設計される。
子１４０の間のスイッチとして作用するｐチャネル絶縁
ゲートＦＥＴ１１２、およびＦＥＴ１１２を制御するた
めのｎチャネル絶縁ゲートＦＥＴ１１４を含む。ＦＥＴ
１１２は端子１３０に接続されたソース電極、および端
子１４０に接続されたドレイン電極を有する。ＦＥＴ１
１４は抵抗１１８を介してＦＥＴ１１２のドレイン電極
に接続されたゲート電極、保護スイッチ１１０の制御端
子として作用しかつ端子１２０に接続されたソース電
極、およびＦＥＴ１１２のゲート電極に接続されたドレ
イン電極を有する。抵抗１１６はＦＥＴ１１２のソース
電極をＦＥＴ１１２のゲート電極に接続する。抵抗１２
２はＦＥＴ１１２のソース電極をＦＥＴ１１２のドレイ
ン電極に接続する。制御抵抗１２４はＦＥＴ１１４のゲ
ート電極に接続された第１の電極およびＦＥＴ１１４の
ソース電極に接続された第２の電極を有する。抵抗１１
６を通って流れる電流および抵抗１１８および１２４を
通って流れる電流は負荷１３８を流れずかつ、したがっ
て、リーケージ電流と考えられる。該リーケージ電流を
最小にするために、抵抗１１６，１１８および１２４は
好ましくは大きな抵抗値、例えば、数メグオームの範
囲、を有するよう選択される。また、抵抗１２２、抵抗
１１８および抵抗１２４を通って流れるリーケージ電流
は保護スイッチ１１０がオフである場合にバッテリ電力
を消費し続けるから、抵抗１２２に対して大きな抵抗値
を選択することが好ましい。保護エレメント５０が高い
温度でスイッチオフするように温度検知能力を提供する
ため、抵抗１１８は正の温度係数を持つよう設計されか
つ抵抗１２４は負の温度係数を持つよう設計される。
【００４０】図４は、保護スイッチ１１０がｐチャネル
ＦＥＴ１１２およびｎチャネルＦＥＴ１１４を含むもの
として示している。図４はさらに保護スイッチ１１０
が、障害状態で、バッテリパック１３６を負荷１３８か
らそれらの正の端子を切り離すことにより分離するもの
として示している。これは本発明を制限するものと考え
てはならないことが理解されるべきである。保護スイッ
チ１１０のＦＥＴ１１２および１１４はバイポーラトラ
ンジスタ、絶縁ゲートバイポーラトランジスタ、金属半
導体電界効果トランジスタ、その他によって置き換える
ことができる。もし保護スイッチ１１０が、図４に示さ
れる実施形態の場合のように、障害状態でバッテリパッ
ク１３６の正の端子を負荷１３８の正の端子から切り離
すために使用されれば、ＦＥＴ１１２はｐチャネル電界
効果トランジスタまたはＰＮＰバイポーラトランジスタ
として設計されかつＦＥＴ１１４はｎチャネル電界効果
トランジスタまたはＮＰＮバイポーラトランジスタとし
て設計される。これに対し、もし保護スイッチ１１０が
障害状態の下でバッテリパック１３６の負端子を負荷１
３８の負端子から切り離すために使用されれば、ＦＥＴ
１１２はｎチャネル電界効果トランジスタまたはＮＰＮ
バイポーラトランジスタとして設計されかつＦＥＴ１１
４はｐチャネル電界効果トランジスタまたはＮＰＮバイ
ポーラトランジスタとして設計される。
ＦＥＴ１１２およびｎチャネルＦＥＴ１１４を含むもの
として示している。図４はさらに保護スイッチ１１０
が、障害状態で、バッテリパック１３６を負荷１３８か
らそれらの正の端子を切り離すことにより分離するもの
として示している。これは本発明を制限するものと考え
てはならないことが理解されるべきである。保護スイッ
チ１１０のＦＥＴ１１２および１１４はバイポーラトラ
ンジスタ、絶縁ゲートバイポーラトランジスタ、金属半
導体電界効果トランジスタ、その他によって置き換える
ことができる。もし保護スイッチ１１０が、図４に示さ
れる実施形態の場合のように、障害状態でバッテリパッ
ク１３６の正の端子を負荷１３８の正の端子から切り離
すために使用されれば、ＦＥＴ１１２はｐチャネル電界
効果トランジスタまたはＰＮＰバイポーラトランジスタ
として設計されかつＦＥＴ１１４はｎチャネル電界効果
トランジスタまたはＮＰＮバイポーラトランジスタとし
て設計される。これに対し、もし保護スイッチ１１０が
障害状態の下でバッテリパック１３６の負端子を負荷１
３８の負端子から切り離すために使用されれば、ＦＥＴ
１１２はｎチャネル電界効果トランジスタまたはＮＰＮ
バイポーラトランジスタとして設計されかつＦＥＴ１１
４はｐチャネル電界効果トランジスタまたはＮＰＮバイ
ポーラトランジスタとして設計される。
【００４１】正常な動作状態の下では、非常に短いイン
ターバルで、例えば、マイクロセカンドの範囲で、パワ
ースイッチ１３４をターンオンした後に、端子１３０か
ら抵抗１２２および抵抗１１８を通りＦＥＴ１１４のゲ
ート電極に至る充電経路はＦＥＴ１１４を導通状態にす
る。ＦＥＴ１１４のドレインおよびソース電極を通る電
流は抵抗１１６の間に電圧を生じさせかつＦＥＴ１１２
をスイッチオンする。保護スイッチ１１０は端子１３０
および端子１４０の間で導通状態となる。ＦＥＴ１１２
が導通したとき、負荷１３８の負荷電流の一部がＦＥＴ
１１２を通って流れ、かつ該負荷電流の残りの部分は抵
抗１２２を通って流れる。そのソースおよびドレイン電
極の間の抵抗が抵抗１２２の抵抗値よりずっと小さいか
ら、抵抗１２２を流れる負荷電流の前記一部はほんのわ
ずかのものである。
ターバルで、例えば、マイクロセカンドの範囲で、パワ
ースイッチ１３４をターンオンした後に、端子１３０か
ら抵抗１２２および抵抗１１８を通りＦＥＴ１１４のゲ
ート電極に至る充電経路はＦＥＴ１１４を導通状態にす
る。ＦＥＴ１１４のドレインおよびソース電極を通る電
流は抵抗１１６の間に電圧を生じさせかつＦＥＴ１１２
をスイッチオンする。保護スイッチ１１０は端子１３０
および端子１４０の間で導通状態となる。ＦＥＴ１１２
が導通したとき、負荷１３８の負荷電流の一部がＦＥＴ
１１２を通って流れ、かつ該負荷電流の残りの部分は抵
抗１２２を通って流れる。そのソースおよびドレイン電
極の間の抵抗が抵抗１２２の抵抗値よりずっと小さいか
ら、抵抗１２２を流れる負荷電流の前記一部はほんのわ
ずかのものである。
【００４２】ハードショート状態では、ＦＥＴ１１４の
ゲート電極の電位はバッテリパック１３６の負端子と同
じ電位に引き下げられ、それによってＦＥＴ１１４を非
導通にする。端子１３０から抵抗１１６を通りＦＥＴ１
１２のゲート電極に至る充電経路はＦＥＴ１１２のゲー
ト電極の電位をＦＥＴ１１２のソース電極と同じ電位に
上昇させる。ＦＥＴ１１２は非導通となりかつバッテリ
パック１３６を負荷１３８から切り離す。短絡回路状態
が除去されたとき、抵抗１１８を通りＦＥＴ１１４のゲ
ート電極に至る充電経路はＦＥＴ１１４のゲート電極の
電位を上昇させる。ＦＥＴ１１４は導通しかつＦＥＴ１
１２のゲート電極の電位を引き下げることによりＦＥＴ
１１２をスイッチオンし、その結果保護スイッチ１１０
がそれ自身をリセットするようにさせる。
ゲート電極の電位はバッテリパック１３６の負端子と同
じ電位に引き下げられ、それによってＦＥＴ１１４を非
導通にする。端子１３０から抵抗１１６を通りＦＥＴ１
１２のゲート電極に至る充電経路はＦＥＴ１１２のゲー
ト電極の電位をＦＥＴ１１２のソース電極と同じ電位に
上昇させる。ＦＥＴ１１２は非導通となりかつバッテリ
パック１３６を負荷１３８から切り離す。短絡回路状態
が除去されたとき、抵抗１１８を通りＦＥＴ１１４のゲ
ート電極に至る充電経路はＦＥＴ１１４のゲート電極の
電位を上昇させる。ＦＥＴ１１４は導通しかつＦＥＴ１
１２のゲート電極の電位を引き下げることによりＦＥＴ
１１２をスイッチオンし、その結果保護スイッチ１１０
がそれ自身をリセットするようにさせる。
【００４３】ソフトショート状態では、負荷１３８の正
および負の端子の間の低いインピーダンスによって大き
な電流がバッテリパックおよび負荷１３８に流れるよう
になる。この大きな電流はバッテリパック１３６の内部
抵抗１３７の間に電圧を生じさせかつバッテリパック１
３６の出力電圧を低減し、その結果抵抗１１８および１
２４の間の電圧を低減させる。抵抗１１８および抵抗１
２４は電圧分圧器を形成する。ソフトショートトリガ電
流は、抵抗１２４の両端の電圧に等しい、ＦＥＴ１１４
のゲート−ソース間電圧がＦＥＴ１１４のしきい値電圧
に等しい場合の保護スイッチ１１０の電流として定義さ
れる。保護スイッチ１１０の電流が前記ソフトショート
トリガ電流に到達しあるいはそれを超えたとき、ＦＥＴ
１１４は非導通となりかつＦＥＴ１１２をスイッチオフ
し、その結果バッテリパック１３６が負荷１３８から切
り離される。ソフトショート状態を有する負荷１３８が
除去されたとき、保護スイッチ１１０はそれ自身を正常
な動作状態にリセットし両方のＦＥＴ１１２および１１
４が導通状態となる。
および負の端子の間の低いインピーダンスによって大き
な電流がバッテリパックおよび負荷１３８に流れるよう
になる。この大きな電流はバッテリパック１３６の内部
抵抗１３７の間に電圧を生じさせかつバッテリパック１
３６の出力電圧を低減し、その結果抵抗１１８および１
２４の間の電圧を低減させる。抵抗１１８および抵抗１
２４は電圧分圧器を形成する。ソフトショートトリガ電
流は、抵抗１２４の両端の電圧に等しい、ＦＥＴ１１４
のゲート−ソース間電圧がＦＥＴ１１４のしきい値電圧
に等しい場合の保護スイッチ１１０の電流として定義さ
れる。保護スイッチ１１０の電流が前記ソフトショート
トリガ電流に到達しあるいはそれを超えたとき、ＦＥＴ
１１４は非導通となりかつＦＥＴ１１２をスイッチオフ
し、その結果バッテリパック１３６が負荷１３８から切
り離される。ソフトショート状態を有する負荷１３８が
除去されたとき、保護スイッチ１１０はそれ自身を正常
な動作状態にリセットし両方のＦＥＴ１１２および１１
４が導通状態となる。
【００４４】抵抗１２４に対する抵抗１１８の抵抗比お
よびＦＥＴ１１４のしきい値電圧を調整することによ
り、保護スイッチ１１０の短絡回路応答時間およびソフ
トショートトリガ電流が調整できる。抵抗１２４に対す
る抵抗１１８の高い抵抗比およびＦＥＴ１１４に対する
高いしきい値電圧は保護スイッチ１１０が高速の短絡回
路応答時間および低いソフトショートトリガ電流を持つ
結果につながる。抵抗１１８およびＦＥＴ１１４のゲー
ト容量はＦＥＴ１１４のゲート−ソース間電圧を上昇さ
せる上で時間遅延を与え、それによって負荷１３８の大
きな容量によって引き起こされることがある保護スイッ
チ１１０の意図しないスイッチオフを防止する。
よびＦＥＴ１１４のしきい値電圧を調整することによ
り、保護スイッチ１１０の短絡回路応答時間およびソフ
トショートトリガ電流が調整できる。抵抗１２４に対す
る抵抗１１８の高い抵抗比およびＦＥＴ１１４に対する
高いしきい値電圧は保護スイッチ１１０が高速の短絡回
路応答時間および低いソフトショートトリガ電流を持つ
結果につながる。抵抗１１８およびＦＥＴ１１４のゲー
ト容量はＦＥＴ１１４のゲート−ソース間電圧を上昇さ
せる上で時間遅延を与え、それによって負荷１３８の大
きな容量によって引き起こされることがある保護スイッ
チ１１０の意図しないスイッチオフを防止する。
【００４５】抵抗１１８および１２４は保護スイッチ１
１０の温度を検知しかつもし該温度が所定の値を超えれ
ばＦＥＴ１１２をスイッチオフする。温度が上昇する
と、抵抗１１８の抵抗値は増大しかつ抵抗１２４の抵抗
値は低減するが、これはそれらの、それぞれ、正および
負の温度係数のためである。抵抗１１８および１２４は
電圧分圧器として動作するから、抵抗１２４にかかる電
圧に等しい、ＦＥＴ１１４のゲートおよびソース電極の
間の電圧は温度の上昇と共に低減する。ＦＥＴ１１４の
ゲート−ソース電圧がそのしきい値電圧より低い場合
は、保護スイッチ１１０のトリガ温度に到達しかつＦＥ
Ｔ１１４は非導通となりかつＦＥＴ１１２をスイッチオ
フする。抵抗１２４に対する抵抗１１８の抵抗比、抵抗
１１８および１２４の温度係数、およびＦＥＴ１１４の
しきい値電圧は保護スイッチ１１０のトリガ温度を決定
することに注目すべきである。
１０の温度を検知しかつもし該温度が所定の値を超えれ
ばＦＥＴ１１２をスイッチオフする。温度が上昇する
と、抵抗１１８の抵抗値は増大しかつ抵抗１２４の抵抗
値は低減するが、これはそれらの、それぞれ、正および
負の温度係数のためである。抵抗１１８および１２４は
電圧分圧器として動作するから、抵抗１２４にかかる電
圧に等しい、ＦＥＴ１１４のゲートおよびソース電極の
間の電圧は温度の上昇と共に低減する。ＦＥＴ１１４の
ゲート−ソース電圧がそのしきい値電圧より低い場合
は、保護スイッチ１１０のトリガ温度に到達しかつＦＥ
Ｔ１１４は非導通となりかつＦＥＴ１１２をスイッチオ
フする。抵抗１２４に対する抵抗１１８の抵抗比、抵抗
１１８および１２４の温度係数、およびＦＥＴ１１４の
しきい値電圧は保護スイッチ１１０のトリガ温度を決定
することに注目すべきである。
【００４６】図５は、本発明の第５の実施形態に係わる
保護スイッチ１５０の電気回路図を示す。保護スイッチ
１５０は充電および放電サイクルの双方の間に負荷１７
８において生じ得る障害状態からバッテリパック１７６
を保護する。保護スイッチ１５０はバッテリパック１７
６の負端子にかつ負荷１７８の負端子に接続された共通
端子１６０を有する。保護スイッチ１５０の第１の端子
１７０はバッテリパック１７６の正端子に接続されかつ
保護スイッチ１５０の第２の端子１８０は電源スイッチ
１７４を介して負荷１７８の正端子に接続されている。
障害状態の下では、保護スイッチ１５０は端子１７０と
端子１８０の間で非導通となり、それによってバッテリ
パック１７６を負荷１７８から分離する。負荷１７８の
適切な構造は、例えば、抵抗、容量、およびインダクタ
のような受動装置、ならびに、例えば、トランジスタの
ような能動装置を含む。電源１７５および内部抵抗１７
７が直列に接続されたものと等価な、バッテリパック１
７６は単一のバッテリ、ＤＣ電源、またはそれらの組合
わせを含むことができる。
保護スイッチ１５０の電気回路図を示す。保護スイッチ
１５０は充電および放電サイクルの双方の間に負荷１７
８において生じ得る障害状態からバッテリパック１７６
を保護する。保護スイッチ１５０はバッテリパック１７
６の負端子にかつ負荷１７８の負端子に接続された共通
端子１６０を有する。保護スイッチ１５０の第１の端子
１７０はバッテリパック１７６の正端子に接続されかつ
保護スイッチ１５０の第２の端子１８０は電源スイッチ
１７４を介して負荷１７８の正端子に接続されている。
障害状態の下では、保護スイッチ１５０は端子１７０と
端子１８０の間で非導通となり、それによってバッテリ
パック１７６を負荷１７８から分離する。負荷１７８の
適切な構造は、例えば、抵抗、容量、およびインダクタ
のような受動装置、ならびに、例えば、トランジスタの
ような能動装置を含む。電源１７５および内部抵抗１７
７が直列に接続されたものと等価な、バッテリパック１
７６は単一のバッテリ、ＤＣ電源、またはそれらの組合
わせを含むことができる。
【００４７】保護スイッチ１５０は放電サイクルの間に
端子１７０および端子１８０の間のスイッチとして作用
する第１のｐチャネル絶縁ＦＥＴ１５２、ＦＥＴ１５２
を制御するための第１のｎチャネルＦＥＴ１５４、充電
サイクルの間に端子１８０および端子１７０の間のスイ
ッチとして作用する第２のｐチャネルＦＥＴ１５３、そ
してＦＥＴ１５３を制御するための第２のｎチャネルＦ
ＥＴ１５５を含む。ＦＥＴ１５２は端子１７０に接続さ
れたソース電極、ＦＥＴ１５３のドレイン電極に接続さ
れたドレイン電極、そしてＦＥＴ１５４のドレイン電極
に接続されたゲート電極を有する。ＦＥＴ１５４は抵抗
１５８を介してＦＥＴ１５２のドレイン電極に接続され
たゲート電極および端子１６０に接続されたソース電極
を有する。抵抗１５６はＦＥＴ１５２のソース電極をＦ
ＥＴ１５２のゲート電極に接続する。抵抗１６２はＦＥ
Ｔ１５２のソース電極をＦＥＴ１５２のドレイン電極に
接続する。ＦＥＴ１５３は端子１８０に接続されたソー
ス電極、およびＦＥＴ１５５のドレイン電極に接続され
たゲート電極を有する。ＦＥＴ１５５は抵抗１５９を介
してＦＥＴ１５３のドレイン電極に接続されたゲート電
極およびＦＥＴ１５４のソース電極に接続されたソース
電極を有する。抵抗１５７はＦＥＴ１５３のソース電極
をＦＥＴ１５３のゲート電極に結合する。ＦＥＴ１５４
およびＦＥＴ１５５のゲート電極は制御信号を受けるた
めに、それぞれ、ノード１６５およびノード１６７に接
続されている。抵抗１５６を通って流れる電流および抵
抗１５７を通って流れる電流は負荷１７８を通って流れ
ることはなくかつ、したがって、リーケージ電流と考え
られる。リーケージ電流を最小にするためには、抵抗１
５６および１５７は好ましくは大きな抵抗値、例えば、
数メグオームの範囲、を有するよう選択される。抵抗１
６２についても大きな抵抗値を選択することが好まし
く、それは抵抗１６２を通って流れる電流は保護スイッ
チ１５０がオフの場合にバッテリ電力を消費し続けるか
らである。ソフトショートによるスイッチオフ能力を提
供するために、保護スイッチ１５０はＦＥＴ１５４のゲ
ート電極をＦＥＴ１５４のソース電極に結合する制御抵
抗（図示せず）を含むことができる。保護スイッチ１５
０が放電サイクルの間に高い温度でスイッチオフするよ
うに温度検知能力をさらに提供するために、抵抗１５８
は正の温度係数を持つよう設計されかつＦＥＴ１５４の
ゲートおよびソース電極の間に結合される制御抵抗は負
の温度係数を持つよう設計される。充電サイクルの間に
高い温度で保護スイッチ１５０がスイッチオフするよう
に温度検知能力を提供するためには、抵抗１５９は正の
温度係数を持つよう設計されかつ負の温度係数を有する
抵抗（図示せず）が保護スイッチ１５０に含められかつ
ＦＥＴ１５５のゲート電極およびＦＥＴ１５５のソース
電極の間に結合される。
端子１７０および端子１８０の間のスイッチとして作用
する第１のｐチャネル絶縁ＦＥＴ１５２、ＦＥＴ１５２
を制御するための第１のｎチャネルＦＥＴ１５４、充電
サイクルの間に端子１８０および端子１７０の間のスイ
ッチとして作用する第２のｐチャネルＦＥＴ１５３、そ
してＦＥＴ１５３を制御するための第２のｎチャネルＦ
ＥＴ１５５を含む。ＦＥＴ１５２は端子１７０に接続さ
れたソース電極、ＦＥＴ１５３のドレイン電極に接続さ
れたドレイン電極、そしてＦＥＴ１５４のドレイン電極
に接続されたゲート電極を有する。ＦＥＴ１５４は抵抗
１５８を介してＦＥＴ１５２のドレイン電極に接続され
たゲート電極および端子１６０に接続されたソース電極
を有する。抵抗１５６はＦＥＴ１５２のソース電極をＦ
ＥＴ１５２のゲート電極に接続する。抵抗１６２はＦＥ
Ｔ１５２のソース電極をＦＥＴ１５２のドレイン電極に
接続する。ＦＥＴ１５３は端子１８０に接続されたソー
ス電極、およびＦＥＴ１５５のドレイン電極に接続され
たゲート電極を有する。ＦＥＴ１５５は抵抗１５９を介
してＦＥＴ１５３のドレイン電極に接続されたゲート電
極およびＦＥＴ１５４のソース電極に接続されたソース
電極を有する。抵抗１５７はＦＥＴ１５３のソース電極
をＦＥＴ１５３のゲート電極に結合する。ＦＥＴ１５４
およびＦＥＴ１５５のゲート電極は制御信号を受けるた
めに、それぞれ、ノード１６５およびノード１６７に接
続されている。抵抗１５６を通って流れる電流および抵
抗１５７を通って流れる電流は負荷１７８を通って流れ
ることはなくかつ、したがって、リーケージ電流と考え
られる。リーケージ電流を最小にするためには、抵抗１
５６および１５７は好ましくは大きな抵抗値、例えば、
数メグオームの範囲、を有するよう選択される。抵抗１
６２についても大きな抵抗値を選択することが好まし
く、それは抵抗１６２を通って流れる電流は保護スイッ
チ１５０がオフの場合にバッテリ電力を消費し続けるか
らである。ソフトショートによるスイッチオフ能力を提
供するために、保護スイッチ１５０はＦＥＴ１５４のゲ
ート電極をＦＥＴ１５４のソース電極に結合する制御抵
抗（図示せず）を含むことができる。保護スイッチ１５
０が放電サイクルの間に高い温度でスイッチオフするよ
うに温度検知能力をさらに提供するために、抵抗１５８
は正の温度係数を持つよう設計されかつＦＥＴ１５４の
ゲートおよびソース電極の間に結合される制御抵抗は負
の温度係数を持つよう設計される。充電サイクルの間に
高い温度で保護スイッチ１５０がスイッチオフするよう
に温度検知能力を提供するためには、抵抗１５９は正の
温度係数を持つよう設計されかつ負の温度係数を有する
抵抗（図示せず）が保護スイッチ１５０に含められかつ
ＦＥＴ１５５のゲート電極およびＦＥＴ１５５のソース
電極の間に結合される。
【００４８】図５は、保護スイッチ１５０がＦＥＴ１５
２および１５３を２つのｐチャネル絶縁ゲート電界効果
トランジスタとして、かつＦＥＴ１５４および１５５を
２つのｎチャネル絶縁ゲート電界効果トランジスタとし
て含むものとして示している。図５はさらに保護スイッ
チ１５０が、障害状態の下で、バッテリパック１７６を
負荷１７８からそれらの正の端子を切り離すことにより
分離するものとして示している。これは本発明を制限す
るものと考えるべきでないことが理解されるべきであ
る。保護スイッチ１５０をＦＥＴ１５２，１５３，１５
４および１５５はバイポーラトランジスタ、絶縁ゲート
バイポーラトランジスタ、金属半導体電界効果トランジ
スタ、その他によって置き換えることができる。もし保
護スイッチ１５０が、図５に示される実施形態の場合の
ように、障害状態の下でバッテリパック１７６の正端子
を負荷１７８の正端子から切り離すために使用されれ
ば、ＦＥＴ１５２および１５３はｐチャネル電界効果ト
ランジスタまたはＰＮＰバイポーラトランジスタとして
設計され、かつＦＥＴ１５４および１５５はｎチャネル
電界効果トランジスタまたはＮＰＮバイポーラトランジ
スタとして設計される。これに対し、もし保護スイッチ
１５０が障害状態の下でバッテリパック１７６の負端子
を負荷１７８の負端子から切り離すために使用されれ
ば、ＦＥＴ１５２および１５３はｎチャネル電界効果ト
ランジスタまたはＮＰＮバイポーラトランジスタとして
設計され、かつＦＥＴ１５４および１５５はｐチャネル
電界効果トランジスタまたはＮＰＮバイポーラトランジ
スタとして設計される。
２および１５３を２つのｐチャネル絶縁ゲート電界効果
トランジスタとして、かつＦＥＴ１５４および１５５を
２つのｎチャネル絶縁ゲート電界効果トランジスタとし
て含むものとして示している。図５はさらに保護スイッ
チ１５０が、障害状態の下で、バッテリパック１７６を
負荷１７８からそれらの正の端子を切り離すことにより
分離するものとして示している。これは本発明を制限す
るものと考えるべきでないことが理解されるべきであ
る。保護スイッチ１５０をＦＥＴ１５２，１５３，１５
４および１５５はバイポーラトランジスタ、絶縁ゲート
バイポーラトランジスタ、金属半導体電界効果トランジ
スタ、その他によって置き換えることができる。もし保
護スイッチ１５０が、図５に示される実施形態の場合の
ように、障害状態の下でバッテリパック１７６の正端子
を負荷１７８の正端子から切り離すために使用されれ
ば、ＦＥＴ１５２および１５３はｐチャネル電界効果ト
ランジスタまたはＰＮＰバイポーラトランジスタとして
設計され、かつＦＥＴ１５４および１５５はｎチャネル
電界効果トランジスタまたはＮＰＮバイポーラトランジ
スタとして設計される。これに対し、もし保護スイッチ
１５０が障害状態の下でバッテリパック１７６の負端子
を負荷１７８の負端子から切り離すために使用されれ
ば、ＦＥＴ１５２および１５３はｎチャネル電界効果ト
ランジスタまたはＮＰＮバイポーラトランジスタとして
設計され、かつＦＥＴ１５４および１５５はｐチャネル
電界効果トランジスタまたはＮＰＮバイポーラトランジ
スタとして設計される。
【００４９】放電サイクルの間における正常な動作状態
の下で、非常に短いインターバル、例えば、マイクロセ
カンドの範囲、において、電源スイッチ１７４をターン
オンした後、端子１７０から抵抗１６２および１５８を
通りＦＥＴ１５４のゲート電極に至る充電経路はＦＥＴ
１５４を導通状態にする。ＦＥＴ１５４のドレインおよ
びソース電極を通る電流は抵抗１５６の両端に電圧を生
じさせかつＦＥＴ１５２をスイッチオンする。ＦＥＴ１
５２が導通したとき、そのソースおよびドレイン電極の
間の抵抗は抵抗１６２の抵抗値よりずっと小さく、か
つ、したがって、抵抗１６２を通る電流はわずかのもの
となる。同様に、端子１７０から、抵抗１６２、ＦＥＴ
１５３のドレイン−ソース電極、および抵抗１５９を通
り、ＦＥＴ１５５のゲート電極に至る充電経路はＦＥＴ
１５５を導通状態にし、それによってＦＥＴ１５３をス
イッチオンする。ＦＥＴ１５２および１５３は共に導通
し、バッテリパック１７６および負荷１７８の間の電流
経路を完成させる。ＦＥＴ１５３の本体ダイオード（ｂ
ｏｄｙ ｄｉｏｄｅ）の方向のため、たとえＦＥＴ１５
３がスイッチオフされていてもＦＥＴ１５３を通りその
ドレイン電極からそのソース電極に電流が流れることが
できる。したがって、ＦＥＴ１５３の状態は放電サイク
ルの間において保護スイッチ１５０にとってあまり関係
のないものとなる。抵抗１５８およびＦＥＴ１５４のゲ
ート容量はＦＥＴ１５４のゲート−ソース電圧の上昇に
時間的遅延を与え、それによって負荷１７８における大
きな容量によって引き起こされる可能性のある保護スイ
ッチ１５０の意図しないスイッチオフを防止する。図５
に示されていない、システムプロセッサがノード１６５
に印加される制御信号を調整することにより負荷電流を
変調することができる。
の下で、非常に短いインターバル、例えば、マイクロセ
カンドの範囲、において、電源スイッチ１７４をターン
オンした後、端子１７０から抵抗１６２および１５８を
通りＦＥＴ１５４のゲート電極に至る充電経路はＦＥＴ
１５４を導通状態にする。ＦＥＴ１５４のドレインおよ
びソース電極を通る電流は抵抗１５６の両端に電圧を生
じさせかつＦＥＴ１５２をスイッチオンする。ＦＥＴ１
５２が導通したとき、そのソースおよびドレイン電極の
間の抵抗は抵抗１６２の抵抗値よりずっと小さく、か
つ、したがって、抵抗１６２を通る電流はわずかのもの
となる。同様に、端子１７０から、抵抗１６２、ＦＥＴ
１５３のドレイン−ソース電極、および抵抗１５９を通
り、ＦＥＴ１５５のゲート電極に至る充電経路はＦＥＴ
１５５を導通状態にし、それによってＦＥＴ１５３をス
イッチオンする。ＦＥＴ１５２および１５３は共に導通
し、バッテリパック１７６および負荷１７８の間の電流
経路を完成させる。ＦＥＴ１５３の本体ダイオード（ｂ
ｏｄｙ ｄｉｏｄｅ）の方向のため、たとえＦＥＴ１５
３がスイッチオフされていてもＦＥＴ１５３を通りその
ドレイン電極からそのソース電極に電流が流れることが
できる。したがって、ＦＥＴ１５３の状態は放電サイク
ルの間において保護スイッチ１５０にとってあまり関係
のないものとなる。抵抗１５８およびＦＥＴ１５４のゲ
ート容量はＦＥＴ１５４のゲート−ソース電圧の上昇に
時間的遅延を与え、それによって負荷１７８における大
きな容量によって引き起こされる可能性のある保護スイ
ッチ１５０の意図しないスイッチオフを防止する。図５
に示されていない、システムプロセッサがノード１６５
に印加される制御信号を調整することにより負荷電流を
変調することができる。
【００５０】放電サイクルの間のハードショート状態に
おいて、ＦＥＴ１５４のゲート電極の電位は低下する。
ＦＥＴ１５４はそのゲートおよびソース電極の間の電圧
がそのしきい値電圧より低くなったときに非導通とな
る。端子１７０から抵抗１５６を通りＦＥＴ１５２のゲ
ート電極に至る充電経路はＦＥＴ１５２のゲート電極の
電位をＦＥＴ１５２のソース電極のものと同じ電位に上
昇させる。ＦＥＴ１５２は非導通となりかつバッテリパ
ック１７６を負荷１７８から分離する。同様に、ＦＥＴ
１５５およびＦＥＴ１５３もスイッチオフされる。短絡
回路状態が除去されたとき、ＦＥＴ１５４のゲート電極
への充電経路およびＦＥＴ１５５のゲート電極への充電
経路は、それぞれ、ＦＥＴ１５４および１５５をスイッ
チオンする。共に導通している、ＦＥＴ１５４および１
５５はそれぞれＦＥＴ１５２および１５３をオン状態に
切り換え、それによって保護スイッチ１５０をその正常
な動作状態にリセットする。
おいて、ＦＥＴ１５４のゲート電極の電位は低下する。
ＦＥＴ１５４はそのゲートおよびソース電極の間の電圧
がそのしきい値電圧より低くなったときに非導通とな
る。端子１７０から抵抗１５６を通りＦＥＴ１５２のゲ
ート電極に至る充電経路はＦＥＴ１５２のゲート電極の
電位をＦＥＴ１５２のソース電極のものと同じ電位に上
昇させる。ＦＥＴ１５２は非導通となりかつバッテリパ
ック１７６を負荷１７８から分離する。同様に、ＦＥＴ
１５５およびＦＥＴ１５３もスイッチオフされる。短絡
回路状態が除去されたとき、ＦＥＴ１５４のゲート電極
への充電経路およびＦＥＴ１５５のゲート電極への充電
経路は、それぞれ、ＦＥＴ１５４および１５５をスイッ
チオンする。共に導通している、ＦＥＴ１５４および１
５５はそれぞれＦＥＴ１５２および１５３をオン状態に
切り換え、それによって保護スイッチ１５０をその正常
な動作状態にリセットする。
【００５１】充電サイクルの間に、負荷１７８は電源と
して作用するバッテリ充電器によって置き換えられかつ
バッテリパック１７６は負荷となる。充電電流はバッテ
リパック１７６内へとその正端子を通って流れ込む。Ｆ
ＥＴ１５２の本体ダイオードの方向のため、ＦＥＴ１５
２がスイッチオフとなっていてもＦＥＴ１５２を通りそ
のドレイン電極からそのソース電極へと電流が流れるこ
とができ、かつ、したがって、ＦＥＴ１５２の状態は充
電サイクルにおいては保護スイッチ１５０にとって関係
のないものとなる。バッテリパック１７６を充電してい
る間に、図５に示されていないシステムプロセッサはバ
ッテリパック１７６の電圧レベルを絶えず監視する。も
し異常な状態が検出されれば、システムプロセッサはＦ
ＥＴ１５５をオフに切り換えるためにノード１６７に信
号を送る。端子１８０から抵抗１５７を通りＦＥＴのゲ
ート電極に至る充電経路はＦＥＴ１５３のゲート電極の
電位をＦＥＴ１５３のソース電極の電位まで上昇させ、
その結果ＦＥＴ１５３は非導通となりかつバッテリパッ
ク１７６はさらなる充電を防止するためにバッテリ充電
器から切り離される。さらに、システムプロセッサはノ
ード１６７に印加される制御信号を調整することにより
バッテリを通る電流を変調することができる。
して作用するバッテリ充電器によって置き換えられかつ
バッテリパック１７６は負荷となる。充電電流はバッテ
リパック１７６内へとその正端子を通って流れ込む。Ｆ
ＥＴ１５２の本体ダイオードの方向のため、ＦＥＴ１５
２がスイッチオフとなっていてもＦＥＴ１５２を通りそ
のドレイン電極からそのソース電極へと電流が流れるこ
とができ、かつ、したがって、ＦＥＴ１５２の状態は充
電サイクルにおいては保護スイッチ１５０にとって関係
のないものとなる。バッテリパック１７６を充電してい
る間に、図５に示されていないシステムプロセッサはバ
ッテリパック１７６の電圧レベルを絶えず監視する。も
し異常な状態が検出されれば、システムプロセッサはＦ
ＥＴ１５５をオフに切り換えるためにノード１６７に信
号を送る。端子１８０から抵抗１５７を通りＦＥＴのゲ
ート電極に至る充電経路はＦＥＴ１５３のゲート電極の
電位をＦＥＴ１５３のソース電極の電位まで上昇させ、
その結果ＦＥＴ１５３は非導通となりかつバッテリパッ
ク１７６はさらなる充電を防止するためにバッテリ充電
器から切り離される。さらに、システムプロセッサはノ
ード１６７に印加される制御信号を調整することにより
バッテリを通る電流を変調することができる。
【００５２】図６は、本発明の第６の実施形態に係わる
双方向保護スイッチ１９０の電気回路図を示す。保護ス
イッチ１９０は回路ブロック１９９におけるあり得る障
害状態から回路ブロック１９８を保護し、かつ回路ブロ
ック１９８におけるあり得る障害状態から回路ブロック
１９９を保護する。保護スイッチ１９０は回路ブロック
１９８および１９９の負端子に接続された共通端子１９
１を有する。保護スイッチ１９０の第１の端子１９４は
回路ブロック１９８の正端子に接続され、かつ保護スイ
ッチ１９０の第２の端子１９５は回路ブロック１９９の
正端子に接続されている。障害状態の下では、保護スイ
ッチ１９０は端子１９４と端子１９５の間で非導通とな
り、それによって回路ブロック１９８および１９９をお
互いから分離する。回路ブロック１９８および１９９に
対する適切な構造は、例えば、抵抗、容量、およびイン
ダクタのような受動装置、ならびに、例えば、トランジ
スタのような能動装置を含む。
双方向保護スイッチ１９０の電気回路図を示す。保護ス
イッチ１９０は回路ブロック１９９におけるあり得る障
害状態から回路ブロック１９８を保護し、かつ回路ブロ
ック１９８におけるあり得る障害状態から回路ブロック
１９９を保護する。保護スイッチ１９０は回路ブロック
１９８および１９９の負端子に接続された共通端子１９
１を有する。保護スイッチ１９０の第１の端子１９４は
回路ブロック１９８の正端子に接続され、かつ保護スイ
ッチ１９０の第２の端子１９５は回路ブロック１９９の
正端子に接続されている。障害状態の下では、保護スイ
ッチ１９０は端子１９４と端子１９５の間で非導通とな
り、それによって回路ブロック１９８および１９９をお
互いから分離する。回路ブロック１９８および１９９に
対する適切な構造は、例えば、抵抗、容量、およびイン
ダクタのような受動装置、ならびに、例えば、トランジ
スタのような能動装置を含む。
【００５３】保護スイッチ１９０は２つのスイッチング
エレメントを含み、おのおののスイッチングエレメント
は図４の保護スイッチ１１０と同様の構造を有する。図
６に示されるように、２つのｐチャネル絶縁ゲートＦＥ
Ｔ１８２および１８３は端子１９４および端子１９５の
間のスイッチとして作用し、かつ２つのｎチャネル絶縁
ゲートＦＥＴ１８４および１８５は、それぞれ、ＦＥＴ
１８２および１８３を制御する。ＦＥＴ１８２は端子１
９４に接続されたソース電極およびＦＥＴ１８３のドレ
イン電極に接続されたドレイン電極を有する。ＦＥＴ１
８３のソース電極波端子１９５に接続されている。ＦＥ
Ｔ１８４は抵抗１８８を介してＦＥＴ１８２のドレイン
電極に結合されたゲート電極、端子１９１に接続された
ソース電極、およびＦＥＴ１８２のゲート電極に接続さ
れたドレイン電極を有する。ＦＥＴ１８５は抵抗１８９
を介してＦＥＴ１８３のドレイン電極に結合されたゲー
ト電極、端子１９１に接続されたソース電極、およびＦ
ＥＴ１８３のゲート電極に接続されたドレイン電極を有
する。抵抗１８６はＦＥＴ１８２のソース電極をＦＥＴ
１８２のゲート電極に結合する。抵抗１８７はＦＥＴ１
８３のソース電極をＦＥＴ１８３のゲート電極に結合す
る。抵抗１９２はＦＥＴ１８２のソース電極をＦＥＴ１
８２のドレイン電極に結合する。抵抗１９３はＦＥＴ１
８３のソース電極をＦＥＴ１８３のドレイン電極に結合
する。ＦＥＴ１８４および１８５のゲート電極は制御信
号を受けるために、それぞれ、ノード１９６および１９
７に接続されている。
エレメントを含み、おのおののスイッチングエレメント
は図４の保護スイッチ１１０と同様の構造を有する。図
６に示されるように、２つのｐチャネル絶縁ゲートＦＥ
Ｔ１８２および１８３は端子１９４および端子１９５の
間のスイッチとして作用し、かつ２つのｎチャネル絶縁
ゲートＦＥＴ１８４および１８５は、それぞれ、ＦＥＴ
１８２および１８３を制御する。ＦＥＴ１８２は端子１
９４に接続されたソース電極およびＦＥＴ１８３のドレ
イン電極に接続されたドレイン電極を有する。ＦＥＴ１
８３のソース電極波端子１９５に接続されている。ＦＥ
Ｔ１８４は抵抗１８８を介してＦＥＴ１８２のドレイン
電極に結合されたゲート電極、端子１９１に接続された
ソース電極、およびＦＥＴ１８２のゲート電極に接続さ
れたドレイン電極を有する。ＦＥＴ１８５は抵抗１８９
を介してＦＥＴ１８３のドレイン電極に結合されたゲー
ト電極、端子１９１に接続されたソース電極、およびＦ
ＥＴ１８３のゲート電極に接続されたドレイン電極を有
する。抵抗１８６はＦＥＴ１８２のソース電極をＦＥＴ
１８２のゲート電極に結合する。抵抗１８７はＦＥＴ１
８３のソース電極をＦＥＴ１８３のゲート電極に結合す
る。抵抗１９２はＦＥＴ１８２のソース電極をＦＥＴ１
８２のドレイン電極に結合する。抵抗１９３はＦＥＴ１
８３のソース電極をＦＥＴ１８３のドレイン電極に結合
する。ＦＥＴ１８４および１８５のゲート電極は制御信
号を受けるために、それぞれ、ノード１９６および１９
７に接続されている。
【００５４】図６は、ｐチャネル絶縁ゲート電界効果ト
ランジスタとしてＦＥＴ１８２および１８３を、かつＮ
チャネル絶縁ゲート電界効果トランジスタとしてＦＥＴ
１８４および１８５を含むものとして保護スイッチ１９
０を示している。図６はさらに保護スイッチ１９０が、
障害状態の下で回路ブロック１９８および１９９をお互
いからそれらの正端子を切り離すことにより分離するも
のとして示している。これは本発明を制限するものでな
いことを理解すべきである。保護スイッチ１９０のＦＥ
Ｔ１８２，１８３，１８４および１８５はバイポーラト
ランジスタ、絶縁ゲートバイポーラトランジスタ、金属
半導体電界効果トランジスタ、その他によって置き換え
ることができる。保護スイッチ１９０が、図６に示され
る実施形態のように、障害状態の下で回路ブロック１９
８の正端子を回路ブロック１９９の正端子から切り離す
ために使用されれば、ＦＥＴ１８２および１８３はｐチ
ャネル電界効果トランジスタまたはＰＮＰバイポーラト
ランじスタとして設計され、かつＦＥＴ１８４および１
８５はｎチャネル電界効果トランジスタまたはＮＰＮバ
イポーラトランジスタとして設計される。これに対し、
もし保護スイッチ１９０が障害状態の下で回路ブロック
１９８の負端子を回路ブロック１９９の負端子から切り
離すために使用されれば、ＦＥＴ１８２および１８３は
ｎチャネル電界効果トランジスタまたはＮＰＮバイポー
ラトランジスタとして設計され、かつＦＥＴ１８４およ
び１８５はｐチャネル電界効果トランジスタまたはＰＮ
Ｐバイポーラトランジスタとして設計される。ソフトシ
ョート・スイッチオフ能力を提供するために、保護スイ
ッチ１９０はＦＥＴ１８４のゲート電極をＦＥＴ１８４
のソース電極に結合するために第１の制御抵抗（図示せ
ず）およびＦＥＴ１８５のゲート電極をＦＥＴ１８５の
ソース電極に結合するために第２の制御抵抗（図示せ
ず）を含むことができる。温度検知能力のためには、こ
れら２つの制御抵抗は負の温度係数を持つよう設計さ
れ、かつ抵抗１８８および１８９は正の温度係数を持つ
よう設計される。
ランジスタとしてＦＥＴ１８２および１８３を、かつＮ
チャネル絶縁ゲート電界効果トランジスタとしてＦＥＴ
１８４および１８５を含むものとして保護スイッチ１９
０を示している。図６はさらに保護スイッチ１９０が、
障害状態の下で回路ブロック１９８および１９９をお互
いからそれらの正端子を切り離すことにより分離するも
のとして示している。これは本発明を制限するものでな
いことを理解すべきである。保護スイッチ１９０のＦＥ
Ｔ１８２，１８３，１８４および１８５はバイポーラト
ランジスタ、絶縁ゲートバイポーラトランジスタ、金属
半導体電界効果トランジスタ、その他によって置き換え
ることができる。保護スイッチ１９０が、図６に示され
る実施形態のように、障害状態の下で回路ブロック１９
８の正端子を回路ブロック１９９の正端子から切り離す
ために使用されれば、ＦＥＴ１８２および１８３はｐチ
ャネル電界効果トランジスタまたはＰＮＰバイポーラト
ランじスタとして設計され、かつＦＥＴ１８４および１
８５はｎチャネル電界効果トランジスタまたはＮＰＮバ
イポーラトランジスタとして設計される。これに対し、
もし保護スイッチ１９０が障害状態の下で回路ブロック
１９８の負端子を回路ブロック１９９の負端子から切り
離すために使用されれば、ＦＥＴ１８２および１８３は
ｎチャネル電界効果トランジスタまたはＮＰＮバイポー
ラトランジスタとして設計され、かつＦＥＴ１８４およ
び１８５はｐチャネル電界効果トランジスタまたはＰＮ
Ｐバイポーラトランジスタとして設計される。ソフトシ
ョート・スイッチオフ能力を提供するために、保護スイ
ッチ１９０はＦＥＴ１８４のゲート電極をＦＥＴ１８４
のソース電極に結合するために第１の制御抵抗（図示せ
ず）およびＦＥＴ１８５のゲート電極をＦＥＴ１８５の
ソース電極に結合するために第２の制御抵抗（図示せ
ず）を含むことができる。温度検知能力のためには、こ
れら２つの制御抵抗は負の温度係数を持つよう設計さ
れ、かつ抵抗１８８および１８９は正の温度係数を持つ
よう設計される。
【００５５】正常な動作状態のもとでは、端子１９４か
ら抵抗１８８を通りＦＥＴ１８４のゲート電極に至る充
電経路はＦＥＴ１８４を導通状態にする。ＦＥＴ１８４
のドレインおよびソース電極を通って流れる電流は抵抗
１８６の両端に電圧を生じさせかつＦＥＴ１８２をオン
に切り替える。ＦＥＴ１８２が導通している間は、抵抗
１９２を通って流れる電流は該抵抗１９２の大きな抵抗
値のためわずかなものである。同様に、端子１９５から
抵抗１８９を通りＦＥＴ１８５のゲート電極に至る充電
経路はＦＥＴ１８５を導通状態にする。ＦＥＴ１８５の
ドレインおよびソース電極を通って流れる電流は抵抗１
８７の両端に電圧を生じさせかつＦＥＴ１８３をオンに
切り替える。ＦＥＴ１８３が導通している間は、抵抗１
９３を通って流れる電流は該抵抗１９３の大きな抵抗値
のためわずかなものである。共に導通しているＦＥＴ１
８２および１８３は回路ブロック１９８および１９９の
間の電流経路を完成させる。
ら抵抗１８８を通りＦＥＴ１８４のゲート電極に至る充
電経路はＦＥＴ１８４を導通状態にする。ＦＥＴ１８４
のドレインおよびソース電極を通って流れる電流は抵抗
１８６の両端に電圧を生じさせかつＦＥＴ１８２をオン
に切り替える。ＦＥＴ１８２が導通している間は、抵抗
１９２を通って流れる電流は該抵抗１９２の大きな抵抗
値のためわずかなものである。同様に、端子１９５から
抵抗１８９を通りＦＥＴ１８５のゲート電極に至る充電
経路はＦＥＴ１８５を導通状態にする。ＦＥＴ１８５の
ドレインおよびソース電極を通って流れる電流は抵抗１
８７の両端に電圧を生じさせかつＦＥＴ１８３をオンに
切り替える。ＦＥＴ１８３が導通している間は、抵抗１
９３を通って流れる電流は該抵抗１９３の大きな抵抗値
のためわずかなものである。共に導通しているＦＥＴ１
８２および１８３は回路ブロック１９８および１９９の
間の電流経路を完成させる。
【００５６】短絡回路状態のもとでは、保護スイッチ１
９０は放電サイクルの間は図４の保護スイッチ１１０お
よび図５の保護スイッチ１５０と同様に動作する。保護
スイッチ１９０は対称であるから、短絡回路状態のもと
ではそれは両方の方向に流れる電流を止める。ＦＥＴ１
８２は端子１９４から端子１９５に流れる電流を停止す
るために使用され、かつＦＥＴ１８３は端子１９５から
端子１９４に流れる電流を停止するために使用される。
９０は放電サイクルの間は図４の保護スイッチ１１０お
よび図５の保護スイッチ１５０と同様に動作する。保護
スイッチ１９０は対称であるから、短絡回路状態のもと
ではそれは両方の方向に流れる電流を止める。ＦＥＴ１
８２は端子１９４から端子１９５に流れる電流を停止す
るために使用され、かつＦＥＴ１８３は端子１９５から
端子１９４に流れる電流を停止するために使用される。
【００５７】ノード１９６および１９７は保護スイッチ
１９０のユーザによる制御可能性を提供する。ノード１
９６に印加される制御信号は端子１９４から端子１９５
に流れる電流を止めるために使用され、かつノード１９
７に印加される制御信号は端子１９５から端子１９４に
流れる電流を止めるために使用される。
１９０のユーザによる制御可能性を提供する。ノード１
９６に印加される制御信号は端子１９４から端子１９５
に流れる電流を止めるために使用され、かつノード１９
７に印加される制御信号は端子１９５から端子１９４に
流れる電流を止めるために使用される。
【００５８】
【発明の効果】以上から、回路をストレスから保護する
ための保護エレメントおよび方法が提供されたことが理
解されるべきである。本発明に係わる保護エレメントは
短絡回路状態が検出されれば電源を負荷から切り離す。
該保護エレメントは障害状態を有する負荷が除去された
時または電源スイッチを開くことにより切り離された時
それ自身をリセットする。さらに、本発明の保護エレメ
ントは過温度スイッチオフおよび電流制限能力、そして
ユーザによる制御可能性を有する。本保護エレメントは
標準的な半導体処理技術を使用して製造するのに適して
いる。従って、それは電源をあり得る障害状態から保護
するための簡単な、信頼性ある、かつ低価格の方法を提
供する。
ための保護エレメントおよび方法が提供されたことが理
解されるべきである。本発明に係わる保護エレメントは
短絡回路状態が検出されれば電源を負荷から切り離す。
該保護エレメントは障害状態を有する負荷が除去された
時または電源スイッチを開くことにより切り離された時
それ自身をリセットする。さらに、本発明の保護エレメ
ントは過温度スイッチオフおよび電流制限能力、そして
ユーザによる制御可能性を有する。本保護エレメントは
標準的な半導体処理技術を使用して製造するのに適して
いる。従って、それは電源をあり得る障害状態から保護
するための簡単な、信頼性ある、かつ低価格の方法を提
供する。
【図１】本発明の第１の実施形態に係わる保護エレメン
トを示す電気回路図である。
トを示す電気回路図である。
【図２】本発明の第２の実施形態に係わる保護エレメン
トを示す電気回路図である。
トを示す電気回路図である。
【図３】本発明の第３の実施形態に係わる双方向保護エ
レメントを示す電気回路図である。
レメントを示す電気回路図である。
【図４】本発明の第４の実施形態に係わる保護スイッチ
を示す電気回路図である。
を示す電気回路図である。
【図５】本発明の第５の実施形態に係わる保護スイッチ
を示す電気回路図である。
を示す電気回路図である。
【図６】本発明の第６の実施形態に係わる双方向保護ス
イッチを示す電気回路図である。
イッチを示す電気回路図である。
１０ 保護エレメント １２ 電界効果トランジスタ（ＦＥＴ） １６ 抵抗 ２４ 温度センサ ２８ 電流制限エレメント ３３ 増幅器 ３４ 電源スイッチ ３５ 電圧源 ３７ 内部抵抗 ３８ 負荷 ３０，４０ 端子
Claims (5)
- 【請求項１】 第１の端子（３０）、第２の端子（４
０）、および共通端子（２０）を有し、前記第１の端子
に結合された第１の電流導通端子、前記第２の端子に結
合された第２の電流導通端子、および前記共通端子に結
合された制御端子を有する第１のスイッチを具備し、該
第１のスイッチは、 制御電極、第１の電流導通電極、および第２の電流導通
電極を有する第１のトランジスタ（１２）であって、前
記第１の電流導通電極は前記第１のスイッチの前記第１
の電流導通端子として作用しかつ前記第２の電流導通電
極は前記第１のスイッチの前記第２の電流導通端子とし
て作用するもの、 制御電極、第１の電流導通電極、および第２の電流導通
電極を有する第２のトランジスタ（１４）であって、前
記第１の電流導通電極は前記第１のトランジスタ（１
２）の第１の電流導通電極に結合されかつ前記第２の電
流導通電極は前記第１のトランジスタ（１２）の制御電
極に結合されているもの、 第１の電極および第２の電極を有する第１の抵抗（１
６）であって、前記第１の電極は前記第１のスイッチの
制御端子に結合されかつ前記第２の電極は前記第１のト
ランジスタ（１２）の制御電極に結合されているもの、 第１の電極および第２の電極を有する第２の抵抗（１
８）であって、前記第１の電極は前記第１のトランジス
タ（１２）の第２の電流導通電極に結合されかつ前記第
２の電極は前記第２のトランジスタ（１４）の第１の電
流導通電極に結合されているもの、そして第１の電極お
よび第２の電極を有する第３の抵抗（２２）であって、
前記第１の電極は前記第２の抵抗（１８）の第１の電極
に結合されかつ前記第２の電極は前記第２のトランジス
タ（１４）の制御電極に結合されているもの、 を具備することを特徴とする保護エレメント（１０）。 - 【請求項２】 前記第１のスイッチはさらに第１の電極
および第２の電極を有する温度センサ（２４）を含み、
前記第１の電極は前記第１のトランジスタ（１２）の第
１の電流導通電極に結合されかつ前記第２の電極は前記
第１のトランジスタ（１２）の制御電極に結合されてい
ることを特徴とする、請求項１に記載の保護エレメント
（１０）。 - 【請求項３】 前記第１のスイッチはさらに、 制御電極、第１の電流導通電極、および第２の電流導通
電極を有する第４のトランジスタ（２７）であって、前
記第１の電流導通電極は前記第１のトランジスタ（１
２）の第１の電流導通電極に結合されかつ前記第２の電
流導通電極は前記第１のトランジスタ（１２）の制御電
極に結合されているもの、 制御電極、第１の電流導通電極、および第２の電流導通
電極を有する第５のトランジスタ（２９）であって、前
記制御電極は前記第１のトランジスタ（１２）の制御電
極に結合され、前記第１の電流導通電極は前記第４のト
ランジスタ（２７）の制御電極に結合され、そして前記
第２の電流導通電極は前記第１のトランジスタ（１２）
の第２の電流導通電極に結合されているもの、そして第
１の電極および第２の電極を有する検知用抵抗（３１）
であって、前記第１の電極は前記第５のトランジスタ
（２９）の第１の電流導通電極に結合されかつ前記第２
の電極は前記第４のトランジスタ（２７）の第１の電流
導通電極に結合されているもの、 を具備することを特徴とする、請求項１に記載の保護エ
レメント（１０）。 - 【請求項４】 第１の端子（１３０）、第２の端子（１
４０）、および共通端子（１２０）を有し、前記第１の
端子に結合された第１の電流導通端子、前記第２の端子
に結合された第２の電流導通端子、および前記共通端子
に結合された制御端子を有する第１のスイッチングエレ
メントを具備し、該第１のスイッチングエレメントは、 制御電極、第１の電流導通電極、および第２の電流導通
電極を有する第１の形式の第１のトランジスタ（１１
２）であって、前記第１の電流導通電極は前記第１のス
イッチングエレメントの第１の電流導通端子として作用
しかつ前記第２の電流導通電極は前記第１のスイッチン
グエレメントの第２の電流導通端子として作用するも
の、 制御電極、第１の電流導通電極、および第２の電流導通
電極を有する第２の形式の第２のトランジスタ（１１
４）であって、前記第１の電流導通電極は前記第１のス
イッチングエレメントの制御端子に結合されかつ前記第
２の電流導通電極は前記第１のトランジスタ（１１２）
の制御電極に結合されているもの、 第１の電極および第２の電極を有する第１の抵抗（１１
６）であって、前記第１の電極は前記第１のトランジス
タ（１１２）の第１の電流導通電極に結合されかつ前記
第２の電極は前記第１のトランジスタ（１１２）の制御
電極に結合されているもの、 第１の電極および第２の電極を有する第２の抵抗（１１
８）であって、前記第１の電極は前記第１のトランジス
タ（１１２）の第２の電流導通電極に結合されかつ前記
第２の電極は前記第２のトランジスタ（１１４）の制御
電極に結合されているもの、そして第１の電極および第
２の電極を有する第３の抵抗（１２２）であって、前記
第１の電極は前記第１のトランジスタ（１１２）の第１
の電流導通電極に結合されかつ前記第２の電極は前記第
１のトランジスタ（１１２）の第２の電流導通電極に結
合されているもの、 を具備することを特徴とする保護スイッチ（１１０）。 - 【請求項５】 回路を保護する方法であって、 第１の回路ブロックおよび第２の回路ブロックを具備す
る回路を提供する段階であって、前記第１の回路ブロッ
クは第１の端子および第２の端子を有し、前記第２の回
路ブロックは第１の端子および第２の端子を有するも
の、 前記第１の回路ブロックの第１の端子を前記第２の回路
ブロックの第１の端子に結合する段階、 前記第１の回路ブロックの第２の端子に結合された第１
の電流導通電極および前記第１の回路ブロックの第２の
端子に結合された第２の電流導通電極を有する第１のス
イッチを提供する段階、 前記第１のスイッチを導通状態にする段階、前記第１の
回路ブロックおよび前記第１のスイッチを介して前記第
１の回路ブロックの第１の端子から前記第１の回路ブロ
ックの第２の端子へと電流を受け渡す段階、 前記第２の回路ブロックの第１の端子および第２の端子
の間の電圧を直接検出する段階、そして前記電圧が所定
の電圧値より低いことに応じて前記第１のスイッチを非
導通状態にして前記電流を停止する段階、 を具備することを特徴とする回路を保護する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/536,876 | 1995-09-29 | ||
| US08/536,876 US5684663A (en) | 1995-09-29 | 1995-09-29 | Protection element and method for protecting a circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09121444A true JPH09121444A (ja) | 1997-05-06 |
Family
ID=24140288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8277337A Pending JPH09121444A (ja) | 1995-09-29 | 1996-09-27 | 保護エレメントおよび回路を保護する方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5684663A (ja) |
| EP (1) | EP0766362A3 (ja) |
| JP (1) | JPH09121444A (ja) |
| KR (1) | KR970018897A (ja) |
| CN (1) | CN1070646C (ja) |
| CA (1) | CA2179466A1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000115987A (ja) * | 1998-10-06 | 2000-04-21 | New Japan Radio Co Ltd | 短絡保護回路 |
| JP2012235683A (ja) * | 2011-04-28 | 2012-11-29 | Freescale Semiconductor Inc | 負荷制御および保護システム、並びにその動作および使用方法 |
| JP2017079584A (ja) * | 2015-10-19 | 2017-04-27 | ハミルトン・サンドストランド・コーポレイションＨａｍｉｌｔｏｎ Ｓｕｎｄｓｔｒａｎｄ Ｃｏｒｐｏｒａｔｉｏｎ | 双方向性電流リミッタ |
| KR20170099672A (ko) * | 2016-02-24 | 2017-09-01 | 삼성에스디아이 주식회사 | 배터리 보호 회로 |
Families Citing this family (67)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2742933B1 (fr) * | 1995-12-20 | 1998-03-13 | Sgs Thomson Microelectronics | Composant statique et monolithique limiteur de courant et disjoncteur |
| DE19619120A1 (de) * | 1996-05-11 | 1997-11-13 | Telefunken Microelectron | Schaltvorrichtung mit Leistungs-FET und Kurzschlußerkennung |
| US6031302A (en) * | 1997-09-30 | 2000-02-29 | Conexant Systems, Inc. | Battery management system with current measurement across on-resistance of semiconductor cutout switch |
| US6072681A (en) * | 1998-08-03 | 2000-06-06 | Cogan; Adrian I. | Power line protection devices and methods |
| US6307726B1 (en) * | 1998-10-02 | 2001-10-23 | Texas Instruments Incorporated | System to control the output current with temperature through a controllable current limiting circuit |
| US6188556B1 (en) | 1998-10-22 | 2001-02-13 | Shukri Souri | Two-terminal transistor PTC circuit protection devices |
| US6181541B1 (en) | 1998-10-22 | 2001-01-30 | Shukri Souri | Transistor-PTC circuit protection devices |
| US6324042B1 (en) * | 1999-03-12 | 2001-11-27 | Lynntech, Inc. | Electronic load for the testing of electrochemical energy conversion devices |
| US6873062B1 (en) | 1999-08-13 | 2005-03-29 | Creative Technology Ltd. | Switch circuit |
| EP1122853B1 (en) | 1999-12-31 | 2007-07-04 | Nokia Corporation | Method and apparatus for protection of batteries |
| US6529355B1 (en) * | 2000-06-27 | 2003-03-04 | National Instruments Corporation | Input protection circuit implementing a voltage limiter |
| JP3956612B2 (ja) | 2000-11-24 | 2007-08-08 | 住友電装株式会社 | 電界効果トランジスタの保護回路 |
| DE10101744C1 (de) * | 2001-01-16 | 2002-08-08 | Siemens Ag | Elektronische Schalteinrichtung und Betriebsverfahren |
| US6697241B1 (en) * | 2001-03-09 | 2004-02-24 | National Semiconductor Corporation | Circuit for preventing high voltage damage to a MOSFET switch in series with an inductor when current flow is interrupted |
| AU2002339815A1 (en) * | 2001-05-21 | 2002-12-03 | Marconi Intellectual Property (Ringfence) Inc. | Power systems power circuits and components for power systems |
| US7912074B2 (en) * | 2001-06-01 | 2011-03-22 | Fujitsu Limited | System and method of multiplexing data from multiple ports |
| US6894456B2 (en) * | 2001-11-07 | 2005-05-17 | Quallion Llc | Implantable medical power module |
| US6531847B1 (en) | 2001-11-07 | 2003-03-11 | Quallion Llc | Safety method, device and system for an energy storage device |
| US7592776B2 (en) * | 2001-11-07 | 2009-09-22 | Quallion Llc | Energy storage device configured to discharge energy in response to unsafe conditions |
| US6891353B2 (en) * | 2001-11-07 | 2005-05-10 | Quallion Llc | Safety method, device and system for an energy storage device |
| US7443136B2 (en) * | 2002-01-09 | 2008-10-28 | Quallion Llc | Method and device employing heat absorber for limiting battery temperature spikes |
| US7003356B2 (en) | 2002-03-08 | 2006-02-21 | Quallion Llc | Battery terminal sealing and supporting device and method |
| CN1298089C (zh) * | 2002-10-25 | 2007-01-31 | 立锜科技股份有限公司 | 电路保护装置及其过电流及过热保护方法 |
| US6865063B2 (en) * | 2002-11-12 | 2005-03-08 | Semiconductor Components Industries, Llc | Integrated inrush current limiter circuit and method |
| US6970337B2 (en) * | 2003-06-24 | 2005-11-29 | Linear X Systems Inc. | High-voltage low-distortion input protection current limiter |
| US7193828B2 (en) * | 2003-09-11 | 2007-03-20 | Visteon Global Technologies, Inc. | Video protection circuit providing short to battery protection while maintaining termination impedance |
| WO2005046017A1 (ja) | 2003-11-07 | 2005-05-19 | Tyco Electronics Raychem K.K. | 過熱防止デバイスおよびこれを備える電気装置 |
| US20070063105A1 (en) * | 2004-02-10 | 2007-03-22 | Mann Alfred E | Apparatus for controlling temperature in satellites |
| US7139157B2 (en) * | 2004-07-30 | 2006-11-21 | Kyocera Wireless Corp. | System and method for protecting a load from a voltage source |
| US7839201B2 (en) | 2005-04-01 | 2010-11-23 | Raytheon Company | Integrated smart power switch |
| US7719811B2 (en) * | 2006-09-08 | 2010-05-18 | Ford Global Technologies | FET monitoring and protecting system |
| US20080084182A1 (en) * | 2006-10-06 | 2008-04-10 | Aai Corporation | Lithium battery system |
| US7672102B2 (en) * | 2006-12-31 | 2010-03-02 | Texas Instruments Incorporated | Electrical overstress protection |
| US7835126B2 (en) * | 2007-07-03 | 2010-11-16 | Kyocera Corporation | Resettable short-circuit protection circuit |
| US8300375B2 (en) * | 2008-07-21 | 2012-10-30 | Triune Ip Llc | Monitoring method, circuit, and system |
| US20100097116A1 (en) * | 2008-10-20 | 2010-04-22 | Imad Sharaa | High side driver with short to ground protection |
| CN102118016B (zh) * | 2009-12-31 | 2014-03-12 | 比亚迪股份有限公司 | 一种充电器保护电路、含有该电路的充电器及其控制方法 |
| JP5499792B2 (ja) * | 2010-03-12 | 2014-05-21 | オムロン株式会社 | センサ用出力集積回路およびセンサ装置 |
| CN101944715B (zh) * | 2010-08-31 | 2013-01-30 | 深圳拓邦股份有限公司 | 负载短路保护电路 |
| CN101945534B (zh) * | 2010-09-01 | 2012-12-19 | 惠州Tcl移动通信有限公司 | 移动终端进水后电路板的保护方法及电路及一种移动终端 |
| CN102055180A (zh) * | 2011-01-21 | 2011-05-11 | 天津长荣印刷设备股份有限公司 | 一种用于电池的柔性保护电路 |
| US9030054B2 (en) | 2012-03-27 | 2015-05-12 | Raytheon Company | Adaptive gate drive control method and circuit for composite power switch |
| CN103812097B (zh) * | 2012-11-06 | 2016-12-21 | 江苏永昌新能源科技有限公司 | 电流缓冲器 |
| JP5447723B1 (ja) | 2013-07-19 | 2014-03-19 | パナソニック株式会社 | 充電器及び電子機器システム |
| JP5467553B1 (ja) | 2013-10-24 | 2014-04-09 | パナソニック株式会社 | 充電器および電子機器システム |
| US10014695B2 (en) * | 2014-01-27 | 2018-07-03 | Fairchild Semiconductor Corporation | Control and current measurement function for battery charging, protection and fuel gauge coulomb counting |
| CN103995550A (zh) * | 2014-04-25 | 2014-08-20 | 山东超越数控电子有限公司 | 一种单线多点智能温度检测方法 |
| WO2015172710A1 (zh) * | 2014-05-13 | 2015-11-19 | 北京拓盛电子科技有限公司 | 电池防爆电路、充电电路以及充、放电保护电路 |
| US9431817B2 (en) | 2014-05-30 | 2016-08-30 | Microsoft Technology Licensing, Llc | Battery isolation circuit |
| CN104158150B (zh) * | 2014-07-22 | 2017-05-24 | 青岛歌尔声学科技有限公司 | 一种电子系统的过热保护电路和电子系统 |
| CN104810786A (zh) * | 2015-04-08 | 2015-07-29 | 青岛歌尔声学科技有限公司 | 一种过流保护电路及具有该电路的电子设备 |
| US10371752B2 (en) * | 2015-04-23 | 2019-08-06 | Infineon Technologies Austria Ag | Switch device |
| DE102015226587B4 (de) | 2015-12-22 | 2021-11-11 | Audi Ag | Batterieanschlussvorrichtung und Verfahren zum Unterbrechen einer elektrischen Verbindung zwischen einer Hochvoltbatterie und einem Kraftfahrzeug-Bordnetz |
| US11031796B2 (en) | 2016-05-25 | 2021-06-08 | Dialog Semiconductor Inc. | Short circuit and soft short protection for data interface charging |
| FR3056346B1 (fr) | 2016-09-20 | 2018-10-19 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Limiteur de courant pour charge courant alternatif |
| CN108631567A (zh) * | 2017-03-24 | 2018-10-09 | 中兴通讯股份有限公司 | 一种实现电路保护的方法及保护电路 |
| CN108963968A (zh) * | 2017-05-17 | 2018-12-07 | 卢昭正 | 直流电源短路保护装置 |
| US20200025809A1 (en) * | 2018-07-17 | 2020-01-23 | Karol Renau | Destructive current conditions protective system and method |
| US11545824B2 (en) * | 2018-10-11 | 2023-01-03 | Texas Instruments Incorporated | USB short circuit protection |
| CN111383869B (zh) * | 2018-12-29 | 2021-11-30 | 安波福电子(苏州)有限公司 | 一种带有大电流和保险丝熔断预警功能的新型保险丝盒 |
| US11664741B2 (en) * | 2019-07-25 | 2023-05-30 | Susan Rhodes | System and method for AC power control |
| CN110661313B (zh) * | 2019-09-26 | 2023-06-02 | 宁夏电通物联网科技股份有限公司 | 一种基于分立元件的窗口电压控制蓄电池放电保护电路 |
| CN110702968B (zh) * | 2019-11-15 | 2022-07-19 | 新疆东方希望新能源有限公司 | 一种多晶硅还原炉电源系统接地电流分档检测方法 |
| US11088542B1 (en) * | 2020-01-30 | 2021-08-10 | Infineon Technologies Ag | System and method for temperature compensated ESD protection |
| EP4216387A1 (de) * | 2022-01-20 | 2023-07-26 | Siemens Aktiengesellschaft | Elektronische schaltungsanordnung zur strombegrenzung |
| GB2615533A (en) * | 2022-02-09 | 2023-08-16 | Nordic Semiconductor Asa | Current limit protection |
| CN114204534B (zh) * | 2022-02-15 | 2022-06-10 | 深圳市思远半导体有限公司 | 过压过流保护电路、锂电池充电器前端电路及启动方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4202023A (en) * | 1977-12-07 | 1980-05-06 | Entron, Inc. | Overload protector |
| US4638396A (en) * | 1984-12-31 | 1987-01-20 | Motorola, Inc. | Intrinsically safe battery circuit |
| NO159898C (no) * | 1985-12-19 | 1989-02-15 | Alcatel Stk As | Stroemforsyning. |
| US4891728A (en) * | 1986-12-23 | 1990-01-02 | Siemens Aktiengesellschaft | Circuit arrangement for limiting the switch-on current and for providing an over voltage protection in switch mode power supply devices |
| US4800331A (en) * | 1987-02-12 | 1989-01-24 | United Technologies Corporation | Linear current limiter with temperature shutdown |
| US4879755A (en) * | 1987-05-29 | 1989-11-07 | Stolar, Inc. | Medium frequency mine communication system |
| DE3734886C1 (de) * | 1987-10-15 | 1989-04-13 | Draegerwerk Ag | UEberwachungsvorrichtung zur Temperaturueberwachung in einer Schaltungsanordnung |
| GB2214368B (en) * | 1987-12-30 | 1992-01-08 | Lre Relays & Electronics | Overload current cut-out circuit |
| US4945358A (en) * | 1989-05-30 | 1990-07-31 | Motorola, Inc. | Short circuit protection arrangement for a driver circuit |
| JPH04368419A (ja) * | 1991-06-12 | 1992-12-21 | Takaoka Electric Mfg Co Ltd | 電源供給スイッチ |
| US5257155A (en) * | 1991-08-23 | 1993-10-26 | Motorola, Inc. | Short-circuit proof field effect transistor |
| US5285346A (en) * | 1991-12-13 | 1994-02-08 | Motorola, Inc. | Current driven control circuit for a power device |
| GB9223773D0 (en) * | 1992-11-12 | 1992-12-23 | Raychem Ltd | Switching arrangement |
| US5272392A (en) * | 1992-12-04 | 1993-12-21 | North American Philips Corporation | Current limited power semiconductor device |
-
1995
- 1995-09-29 US US08/536,876 patent/US5684663A/en not_active Expired - Lifetime
-
1996
- 1996-06-19 CA CA002179466A patent/CA2179466A1/en not_active Abandoned
- 1996-09-23 EP EP96115213A patent/EP0766362A3/en not_active Withdrawn
- 1996-09-25 CN CN96113376A patent/CN1070646C/zh not_active Expired - Fee Related
- 1996-09-27 JP JP8277337A patent/JPH09121444A/ja active Pending
- 1996-09-30 KR KR1019960043603A patent/KR970018897A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000115987A (ja) * | 1998-10-06 | 2000-04-21 | New Japan Radio Co Ltd | 短絡保護回路 |
| JP2012235683A (ja) * | 2011-04-28 | 2012-11-29 | Freescale Semiconductor Inc | 負荷制御および保護システム、並びにその動作および使用方法 |
| JP2017079584A (ja) * | 2015-10-19 | 2017-04-27 | ハミルトン・サンドストランド・コーポレイションＨａｍｉｌｔｏｎ Ｓｕｎｄｓｔｒａｎｄ Ｃｏｒｐｏｒａｔｉｏｎ | 双方向性電流リミッタ |
| KR20170099672A (ko) * | 2016-02-24 | 2017-09-01 | 삼성에스디아이 주식회사 | 배터리 보호 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1153413A (zh) | 1997-07-02 |
| EP0766362A3 (en) | 1998-04-01 |
| KR970018897A (ko) | 1997-04-30 |
| EP0766362A2 (en) | 1997-04-02 |
| US5684663A (en) | 1997-11-04 |
| CA2179466A1 (en) | 1997-03-30 |
| CN1070646C (zh) | 2001-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09121444A (ja) | 保護エレメントおよび回路を保護する方法 | |
| US6259306B1 (en) | Control system for a bidirectional switch with two transistors | |
| KR100341133B1 (ko) | 충전/방전 제어회로 및 충전식 전원장치 | |
| EP1356524B1 (en) | Esd protection devices | |
| US7304828B1 (en) | Intelligent solid state relay/breaker | |
| KR100441581B1 (ko) | 충전회로 | |
| US7719235B2 (en) | Charge/discharge protection circuit and power-supply unit | |
| US6118641A (en) | Overcurrent protection device | |
| JPH10150354A (ja) | 電力ｆｅｔ及び短絡認識部を有するスイツチ装置 | |
| US7145313B2 (en) | Battery protection circuit for simulating an overcurrent condition based on battery current flow | |
| KR19990013384A (ko) | 재충전가능한 바테리 셀의 충전 및 방전을 제어하는데 적합한양방향 전류 제어 회로 | |
| JPH0837737A (ja) | 二次電池保護装置 | |
| US5030844A (en) | DC power switch with inrush prevention | |
| US20080036422A1 (en) | Charging and Discharging Control Circuit and Charging Type Power Supply Device | |
| JP2010200581A (ja) | 電池装置 | |
| JPH06303728A (ja) | 電池の過電流保護回路 | |
| EP0783787B1 (en) | Power cut-off device | |
| CN110912392A (zh) | 一种缓启动电路及其缓启动控制方法 | |
| US6697241B1 (en) | Circuit for preventing high voltage damage to a MOSFET switch in series with an inductor when current flow is interrupted | |
| JPH0956058A (ja) | 突入電流防止機能を有する回路装置 | |
| JPH07227045A (ja) | 充電式電源装置 | |
| US5488533A (en) | Methods and apparatus for isolating a power network from a load during an overcurrent condition | |
| JP3278487B2 (ja) | 充電式電源装置 | |
| JPH11122838A (ja) | ２次電池保護回路 | |
| JPH06225451A (ja) | 電池の過電流保護回路 |