CN104299900A - 制造场截止型绝缘栅双极晶体管的方法 - Google Patents

制造场截止型绝缘栅双极晶体管的方法 Download PDF

Info

Publication number
CN104299900A
CN104299900A CN201310295844.9A CN201310295844A CN104299900A CN 104299900 A CN104299900 A CN 104299900A CN 201310295844 A CN201310295844 A CN 201310295844A CN 104299900 A CN104299900 A CN 104299900A
Authority
CN
China
Prior art keywords
layer
type
cut
substrate
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310295844.9A
Other languages
English (en)
Inventor
王万礼
王根毅
芮强
黄璇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi CSMC Semiconductor Co Ltd
Original Assignee
Wuxi CSMC Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi CSMC Semiconductor Co Ltd filed Critical Wuxi CSMC Semiconductor Co Ltd
Priority to CN201310295844.9A priority Critical patent/CN104299900A/zh
Publication of CN104299900A publication Critical patent/CN104299900A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66325Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333Vertical insulated gate bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)

Abstract

一种场截止型绝缘栅双极晶体管器件的制备方法,在衬底上外延生长形成重掺杂的N型外延层作为场截止层,接着在场截止层注入N型杂质,然后外延生长形成轻掺杂的N型外延层作为耐压层,接着进行常规正面工艺,然后进行背面减薄工艺,接着在背部注入P型杂质并退火形成P型集电区,然后进行常规背面金属化工艺。采用本方法,生产周期较短,且不需要昂贵的高能离子注入设备和激光退火设备,可以按器件需求控制场截止层厚度和杂质浓度,并使减薄工艺难度降低,既提高了器件性能,也降低了工艺难度。本方法对衬底选取较自由,可选择成本较低的衬底。

Description

制造场截止型绝缘栅双极晶体管的方法
技术领域
本发明涉及半导体器件技术领域,特别涉及一种场截止型绝缘栅双极晶体管的制备方法。
背景技术
绝缘栅双极晶体管(Insulated Gate Bipolar Transistor,IGBT)是一种复合了功率场效应管和电力晶体管的优点而产生的一种新型复合器件,它同时具有MOSFET的高速开关及电压驱动特性和双极晶体管的低饱和电压特性及易实现较大电流的能力,既具有输入阻抗高、工作速度快、热稳定性好和驱动电路简单的优点,又具有通态电压低、耐压高和承受电流大的优点,这使得IGBT成为近年来电力电子领域中尤为瞩目的电力电子驱动器件,并且得到越来越广泛的应用。
IGBT的发展主要经历了穿通型(PT)、非穿通型(NPT)和场截止型(FS)三种类型。
PT-IGBT以数百微米厚的重掺杂P型单晶为衬底,之后外延生长重掺杂的N型外延层形成缓冲层和外延生长轻掺杂的N型外延层形成耐压层,在耐压层上制造正面结构。这种结构的IGBT,器件高温稳定性差,不利于并联工作。
1980年代末出现了NPT-IGBT。NPT-IGBT采用轻掺杂的N型单晶为衬底,在单晶衬底上直接制造正面结构,正面结构完成后从衬底背面采用研磨、腐蚀的方法减薄到耐压所需的厚度,之后通过离子注入形成P集电区。这种结构的IGBT,由于漂移区过长,有正向导通压降较大的缺点。
这种传统NPT-IGBT中存在的问题,通过在它的漂移区和集电区之间加入一个附加层得到了改善。这个附加层被称为场截止(Field Stop,FS)层,它是N型掺杂的。这一层的掺杂总剂量设计为能使电场强度在这一层中基本降低为零。这就是说在该层以下衬底中电场强度的降低可以忽略,因而,IGBT的电压阻断能力与衬底厚度不再有关系,因此衬底可以研磨得更薄。这就使IGBT具有很低的饱和电压,因而有很低的通态损耗。这就是具有场截止层的FS-IGBT。
目前通常采用先做正面结构,背面减薄后进行背面离子注入,然后激光退火的方式来制造场截止层。由于要保护正面结构,退火温度不能过高,此时杂质激活率很低,影响器件性能。而且背面离子注入方式无法使杂质深层推进,只能在背部获得一层较薄FS层,较薄的FS层会对器件性能造成影响。也有通过长时间扩散和推阱形成场截止层然后再外延生长耐压层的方法,但是此种方法生产周期较长,浓度分布不理想,浓度梯度较大,控制减薄厚度也存在难度。而且上述的背面离子注入和激光退火工艺还需要较为昂贵的高能离子注入设备和激光退火设备,开发成本较大。
发明内容
基于此,有必要提供一种使用常规设备即可方便制造具有理想场截止层的场截止型绝缘栅双极晶体管的方法。
一种制造场截止型绝缘栅双极晶体管的方法,包括下列步骤:
提供衬底;
在所述衬底正面外延生长形成重掺杂的N型外延层,作为场截止层;
在所述场截止层注入N型杂质;
在所述场截止层上外延生长形成轻掺杂的N型外延层,作为耐压层;
在所述耐压层上制造所述场截止型绝缘栅双极晶体管的正面结构;
将所述衬底自背面开始进行减薄处理;
自所述减薄后的衬底背面进行P型离子注入并退火;
对所述衬底背面进行背面金属化。
在其中一个实施例中,所述在场截止层注入N型杂质的步骤中,采用离子注入方法或扩散方法。
在其中一个实施例中,所述在场截止层注入N型杂质的步骤之后,进一步包括,在所述场截止层上进行推阱。
在其中一个实施例中,所述场截止层的厚度的范围为5~200微米,电阻率的范围为0.001~200欧姆·米。
在其中一个实施例中,所述耐压层的厚度的范围为5~400微米,电阻率的范围为0.001~200欧姆·米。
在其中一个实施例中,所述正面结构包括栅极结构,栅极结构为平面栅结构、沟槽栅结构,或者是以平面栅或沟槽栅结构为基础含有埋层的栅极结构。
在其中一个实施例中,所述衬底材料为硅、碳化硅、砷化镓或者氮化镓。
在其中一个实施例中,所述重掺杂和轻掺杂工艺中所用的杂质为带有施主能级的杂质。
在其中一个实施例中,所述带有施主能级的杂质为磷或砷。
在其中一个实施例中,在所述衬底正面外延生长形成重掺杂的N型外延层和在所述场截止层上外延生长形成轻掺杂的N型外延层的步骤中,所述外延工艺为气相外延、液相外延、分子束外延或化学分子束外延。
上述制造场截止型绝缘栅双极晶体管的方法,采用先外延场截止层并重掺杂N型杂质结合常规NPT-IGBT制造工艺的简单方法实现,不需要昂贵的高能离子注入设备和激光退火设备,用现有NPT-IGBT生产设备就可以完成整个流程。上述制造场截止型绝缘栅双极晶体管的方法,可以按器件需求控制场截止层厚度和杂质浓度,合理的场截止层厚度可以降低成本,也可以使减薄工艺难度降低,既提高了器件性能,也降低了工艺难度。本发明对衬底选取较自由,因为衬底最终会被减薄剪掉,故选取较自由,可选择成本较低的衬底。
附图说明
图1是本发明其中一实施例的流程图;
图2是本发明其中一实施例各个阶段示意图。
具体实施方式
下面结合附图,对本发明的具体实施方式进行详细描述。
图1为本发明一个实施例的流程图,包括:
步骤S110:提供衬底。
选择合适类型的衬底,P型或N型均可。因为衬底最终会被减薄消掉,故选取较自由,可选择成本较低的衬底。衬底电阻率取决于不同的IGBT产品的要求,电阻率范围为0.001~200欧姆·米,衬底厚度范围为100~1000微米。
步骤S120:在所述衬底正面外延生长形成重掺杂的N型外延层(N+),作为场截止层。
采用气相外延的方法外延生长形成重掺杂的N型外延层作为场截止层,根据制作器件的参数决定场截止层的厚度与电阻率,场截止层的厚度的范围为5~200微米,电阻率的范围为0.001~200欧姆·米。采用本方法,可以生成厚度和浓度都理想的场截止层,提高器件性能和降低后面减薄工艺难度。
步骤S130:在所述场截止层注入N型杂质。
采用离子注入的方法注入N型杂质,加重场截止层的杂质浓度,这样场截止层的厚度就不需要过厚,降低了成本并提高了器件的性能。
当然,此步骤也可以采用扩散方法来掺杂N型杂质。
按照器件需要可以在此步骤后在场截止层进行推阱,使杂质分布更加均匀,提高器件性能。
步骤S140:在所述场截止层上外延生长形成轻掺杂的N型外延层(N-),作为耐压层。
采用气相外延的方法外延生长形成轻掺杂的N型外延层作为耐压层,根据制作器件的参数决定耐压层的厚度与电阻率,耐压层的厚度的范围为5~400微米,电阻率的范围为0.001~200欧姆·米。
步骤S150:在所述耐压层上制造所述场截止型绝缘栅双极晶体管的正面结构。
按照常规NPT-IGBT制造工艺制造正面结构,包括栅极结构,栅极结构可以是平面栅结构、沟槽栅结构,或者是以平面栅或沟槽栅为基础含有埋层的栅极结构。包括生长场氧化层,光刻有源区,生长散射氧化层同时注入硼杂质,刻蚀散射氧化层然后退火和推阱,光刻发射区,生长散射氧化层同时注入N型杂质,刻蚀散射氧化层然后退火和推阱,刻蚀氧化层并沉积氮化硅,光刻槽区并刻蚀出沟槽,生长栅氧化层,填充多晶,刻蚀部分多晶然后做平坦化工艺,多晶区氧化并去除氮化硅,沉积钝化层,光刻接触孔后进行欧姆接触注入,沉积正面金属,刻蚀正面金属图形。
步骤S160:将所述衬底自背面开始进行减薄处理。
进行背面减薄工艺,减薄终止位置在场截止层上即可,场截止层厚度可以留有足够余量,在不影响耐压的情况下厚度可以厚些,可达到200微米,故减薄工艺窗口较大,利于控制,降低工艺难度。
步骤S170:自所述减薄后的衬底背面进行P型离子注入并退火。
按照常规NPT-IGBT制造工艺进行背部离子注入和退火工艺,注入P型杂质形成P型集电区,剂量和能量取决于IGBT产品参数的要求。
步骤S180:对所述衬底背面进行背面金属化。
按照常规NPT-IGBT制造工艺进行背面金属化工艺,在衬底背面淀积金属。衬底背面清洁度对金属和硅的结合度有很大的影响,所以需进行蒸发前清洗,此步可以清除衬底表面自然氧化层。一般背面金属化蒸发使用的金属材料为钛(TI)、镍(NI)、银(AG)三种,蒸镀的顺序分别是钛层、镍层、银层。也可以增加一层铝(AL),蒸镀的顺序分别是铝层、钛层、镍层、银层。
图2是本发明其中一实施例各个阶段示意图。
上述制造场截止型绝缘栅双极晶体管的方法,采用先外延场截止层并重掺杂N型杂质后常规NPT-IGBT制造工艺的简单的方法实现,不需要昂贵的高能离子注入设备和激光退火设备,用现有NPT-IGBT生产设备就可以完成整个流程。上述制造场截止型绝缘栅双极晶体管的方法,可以按器件需求控制场截止层厚度和杂质浓度,合理的场截止层厚度可以降低成本,也可以使减薄工艺难度降低,既提高了器件性能,也降低了工艺难度。本发明对衬底选取较自由,因为衬底最终会被减薄剪掉,故选取较自由,可选择成本较低的衬底。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种制造场截止型绝缘栅双极晶体管的方法,包括下列步骤:
提供衬底;
在所述衬底正面外延生长形成重掺杂的N型外延层,作为场截止层;
在所述场截止层注入N型杂质;
在所述场截止层上外延生长形成轻掺杂的N型外延层,作为耐压层;
在所述耐压层上制造所述场截止型绝缘栅双极晶体管的正面结构;
将所述衬底自背面开始进行减薄处理;
自所述减薄后的衬底背面进行P型离子注入并退火;
对所述衬底背面进行背面金属化。
2.根据权利要求1所述的制造场截止型绝缘栅双极晶体管的方法,其特征在于,所述在场截止层注入N型杂质的步骤中,采用离子注入方法或扩散方法。
3.根据权利要求2所述的制造场截止型绝缘栅双极晶体管的方法,其特征在于,所述在场截止层注入N型杂质的步骤之后,进一步包括,在所述场截止层上进行推阱。
4.根据权利要求1所述的制造场截止型绝缘栅双极晶体管的方法,其特征在于,所述场截止层的厚度的范围为5~200微米,电阻率的范围为0.001~200欧姆·米。
5.根据权利要求1所述的制造场截止型绝缘栅双极晶体管的方法,其特征在于,所述耐压层的厚度的范围为5~400微米,电阻率的范围为0.001~200欧姆·米。
6.根据权利要求1所述的制造场截止型绝缘栅双极晶体管的方法,其特征在于,所述正面结构包括栅极结构,栅极结构为平面栅结构、沟槽栅结构,或者是以平面栅或沟槽栅结构为基础含有埋层的栅极结构。
7.根据权利要求1所述的制造场截止型绝缘栅双极晶体管的方法,其特征在于,所述衬底的材料为硅、碳化硅、砷化镓或者氮化镓。
8.根据权利要求1所述的制造场截止型绝缘栅双极晶体管的方法,其特征在于,所述重掺杂和轻掺杂工艺中所用的杂质为带有施主能级的杂质。
9.根据权利要求8所述的制造场截止型绝缘栅双极晶体管的方法,其特征在于,所述带有施主能级的杂质为磷或砷。
10.根据权利要求1所述的制造场截止型绝缘栅双极晶体管的方法,其特征在于,在所述衬底正面外延生长形成重掺杂的N型外延层和在所述场截止层上外延生长形成轻掺杂的N型外延层的步骤中,所述外延工艺为气相外延、液相外延、分子束外延或化学分子束外延。
CN201310295844.9A 2013-07-15 2013-07-15 制造场截止型绝缘栅双极晶体管的方法 Pending CN104299900A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310295844.9A CN104299900A (zh) 2013-07-15 2013-07-15 制造场截止型绝缘栅双极晶体管的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310295844.9A CN104299900A (zh) 2013-07-15 2013-07-15 制造场截止型绝缘栅双极晶体管的方法

Publications (1)

Publication Number Publication Date
CN104299900A true CN104299900A (zh) 2015-01-21

Family

ID=52319576

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310295844.9A Pending CN104299900A (zh) 2013-07-15 2013-07-15 制造场截止型绝缘栅双极晶体管的方法

Country Status (1)

Country Link
CN (1) CN104299900A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108538721A (zh) * 2018-03-30 2018-09-14 苏州凤凰芯电子科技有限公司 一种igbt器件背面制作方法
CN111048580A (zh) * 2019-12-20 2020-04-21 中国科学院微电子研究所 一种碳化硅绝缘栅双极晶体管及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020063280A1 (en) * 1999-08-19 2002-05-30 Gerald Deboy Vertically structured power semiconductor component
US20090283796A1 (en) * 2008-05-15 2009-11-19 Anpec Electronics Corporation Semiconductor device and method for forming the same
CN102800591A (zh) * 2012-08-31 2012-11-28 电子科技大学 一种fs-igbt器件的制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020063280A1 (en) * 1999-08-19 2002-05-30 Gerald Deboy Vertically structured power semiconductor component
US20090283796A1 (en) * 2008-05-15 2009-11-19 Anpec Electronics Corporation Semiconductor device and method for forming the same
CN102800591A (zh) * 2012-08-31 2012-11-28 电子科技大学 一种fs-igbt器件的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108538721A (zh) * 2018-03-30 2018-09-14 苏州凤凰芯电子科技有限公司 一种igbt器件背面制作方法
CN111048580A (zh) * 2019-12-20 2020-04-21 中国科学院微电子研究所 一种碳化硅绝缘栅双极晶体管及其制作方法

Similar Documents

Publication Publication Date Title
TWI553857B (zh) 半導體基板結構、半導體功率元件及改善半導體功率元件中之注入控制方法
CN102800591A (zh) 一种fs-igbt器件的制备方法
CN103928532B (zh) 一种碳化硅沟槽mos结势垒肖特基二极管及其制备方法
CN108346688B (zh) 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法
CN106876256B (zh) SiC双槽UMOSFET器件及其制备方法
CN102903633A (zh) 用于制备阳极短路的场阑绝缘栅双极晶体管的方法
CN103035521B (zh) 实现少子存储层沟槽型igbt的工艺方法
WO2015024502A1 (zh) 反向导通绝缘栅双极型晶体管制造方法
CN108281491A (zh) 一种具有台阶结构的碳化硅功率器件及其制备方法
CN108122971A (zh) 一种rc-igbt器件及其制备方法
CN110896098B (zh) 一种基于碳化硅基的反向开关晶体管及其制备方法
CN107978642A (zh) 一种GaN基异质结二极管及其制备方法
CN114005877A (zh) 一种超薄超结igbt器件及制备方法
CN111048580A (zh) 一种碳化硅绝缘栅双极晶体管及其制作方法
CN104425259A (zh) 反向导通绝缘栅双极型晶体管制造方法
CN106409898B (zh) 一种具有埋氧化层的沟槽栅igbt及其制作方法
CN107305909A (zh) 一种逆导型igbt背面结构及其制备方法
CN102237406A (zh) 射频ldmos器件及其制造方法
CN109888024B (zh) Mps二极管器件及其制备方法
CN104810287A (zh) 双扩散金属氧化物晶体管制作方法及晶体管器件
CN104517832B (zh) 功率二极管的制备方法
CN103681811A (zh) 一种非完全发射区的绝缘栅双极晶体管及其制备方法
CN108155230A (zh) 一种横向rc-igbt器件及其制备方法
CN104299900A (zh) 制造场截止型绝缘栅双极晶体管的方法
CN105280493A (zh) 一种沟槽igbt器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150121

RJ01 Rejection of invention patent application after publication