CN204179089U - 等间距固定电荷区soi耐压结构及soi功率器件 - Google Patents
等间距固定电荷区soi耐压结构及soi功率器件 Download PDFInfo
- Publication number
- CN204179089U CN204179089U CN201420611907.7U CN201420611907U CN204179089U CN 204179089 U CN204179089 U CN 204179089U CN 201420611907 U CN201420611907 U CN 201420611907U CN 204179089 U CN204179089 U CN 204179089U
- Authority
- CN
- China
- Prior art keywords
- fixed charge
- high concentration
- soi
- active layer
- buried layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
Abstract
本实用新型公开一种等间距固定电荷区SOI耐压结构及功率器件,包括自下而上依次叠放的衬底层、介质埋层、有源层、以及多个浓度大于等于1×1013cm-2的高浓度固定电荷区;这些高浓度固定电荷区由介质材料形成,且电荷极性为正;这些高浓度固定电荷区均位于介质埋层上部,且相互之间呈间断设置,并呈等间距分布。本实用新型不仅可以大大提高介质埋层电场,从而有效提高耐压;而且工艺实现简单,与常规CMOS工艺完全兼容。
Description
技术领域
本发明属于半导体功率器件领域,具体涉及一种等间距固定电荷区SOI耐压结构及SOI功率器件。
背景技术
SOI(Silicon On Insulator,绝缘衬底上的硅)功率器件具有高的工作速度和集成度、可靠的绝缘性能、强的抗辐照能力以及无可控硅自锁效应,广泛用于电力电子、工业自动化、航空航天和武器装备等领域。
SOI功率器件的击穿电压由电场沿耐压长度进行电离积分计算得到,取决于纵向耐压和横向耐压中的较小者。SOI横向耐压的设计原理可沿用成熟的硅基原理和技术,例如RESURF(Reduce SURface electric Field,降低表面电场)、横向变掺杂、场板和超结结构等。而由于介质埋层阻止了器件的耗尽区向衬底扩展,所以SOI纵向耐压只能由顶层硅和介质埋层承担。但是受器件结构、自热效应以及工艺的限制,顶层硅和介质埋层都不能太厚,所以导致纵向耐压较低,成为限制横向SOI功率器件和集成电路发展及应用的主要原因。
典型的常规n型SOI LDMOS(Lateral Double Diffused Metal Oxide Semiconductor,横向双扩散金属氧化物半导体)器件的结构,如图1所示,其主要由源电极,n+源区,栅氧化层,n型有源半导体层,n+漏区,漏电极,p型沟道区,p型衬底半导体层和介质埋层组成。对于介质埋层为SiO2的常规SOI器件,受高斯定理的限制,器件击穿时的介质埋层电场EI和半导体有源层电场ES需满足“EI=3ES”。常规情况下,硅的临界击穿电场为20-40V/um,所以器件击穿时,EI仅为约100V/um,远远未达到SiO2的临界击穿电场600V/um以上,所以SiO2的耐压潜力未能得到充分利用。
为了提高SOI器件的纵向耐压,公告号为CN101477999A的中国发明专利公开了一种“用于功率器件的具有界面电荷岛SOI耐压结构”,其主要由半导体衬底层,介质埋层和半导体有源层。在所述介质埋层和半导体有源层的交界面的全部范围或部分范围内设置有伸入至所述半导体有源层内的多个高浓度n+区,多个高浓度n+区间断设置,所述高浓度n+区为半导体材质,多个高浓度n+区形成界面电荷岛,高浓度n+区的浓度范围大于1×1016cm-3。该发明在常规SOI功率器件的有源层中,介质埋层之上设置有至少一个界面岛型埋层,有源层的导电类型与界面岛型埋层的导电类型相反。当漏极施加反偏电压时,同时源、栅和衬底接地时,介质埋层的上界面将自适应地收集空穴,空穴浓度从源到漏线性增加。虽然,这些界面空穴能有效的增加介质埋层电 场和提高耐压,但是,该结构受后续制造工艺影响较大,高温时硅层电荷岛横向和纵向扩展严重,而且也为薄硅层SOI器件结构设计带来困难。
发明内容
本发明所要解决的技术问题是常规SOI耐压器件纵向耐压低的不足,提供一种等间距固定电荷区SOI耐压结构及SOI功率器件,其不仅可以大大提高介质埋层电场,从而有效提高耐压;而且工艺实现简单,与常规CMOS工艺完全兼容。
为解决上述问题,本发明是通过以下技术方案实现的:
一种等间距固定电荷区SOI耐压结构,包括自下而上依次叠放的衬底层、介质埋层和有源层,其不同之处是:还进一步包括多个浓度大于等于1×1013cm-2的高浓度固定电荷区;这些高浓度固定电荷区由介质材料形成,且电荷极性为正;这些高浓度固定电荷区均位于介质埋层上部,且相互之间呈间断设置,并呈等间距分布。
上述方案中,所有高浓度固定电荷区的浓度最好均相等。
上述方案中,所述高浓度固定电荷区通过离子注入方式注入到介质埋层中,且注入的离子最好为铯正离子、钠正离子、碘正离子、硼正离子和/或硅正离子。
上述方案中,所有高浓度固定电荷区的高度最好均相等。
上述方案中,所有高浓度固定电荷区的顶部至介质埋层上表面的距离最好相等。
上述方案中,所述介质埋层上最好开有上下贯通衬底层和有源层的散热硅窗口。
具有上述等间距固定电荷区SOI耐压结构的SOI功率器件,即SOI LDMOS(横向双扩散金属氧化物半导体)器件,包括自下而上依次叠放的衬底层、介质埋层和有源层;所述有源层内的两侧上边角处设置有源区、沟道区和漏区;源区和沟道区相贴,并同时设置在有源层的一侧上边角处;漏区则设置在有源层的另一侧上边角处;有源层的表面设有源极、栅极和漏极;源极覆于源区的上方,栅极同时覆于源区和沟道区的上方;漏极覆于漏区的上方;其不同之处是,所述介质埋层内还进一步设有多个高浓度固定电荷区;这些高浓度固定电荷区由介质材料形成,且电荷极性为正;这些高浓度固定电荷区均位于介质埋层的上部,且相互之间呈间断设置,并呈等间距分布。
具有上述等间距固定电荷区SOI耐压结构的SOI功率器件,即SOI IGBT(绝缘栅双极型晶体管)器件,包括自下而上依次叠放的衬底层、介质埋层和有源层;所述有源层内的两侧上边角处设置有阴极电荷区、沟道区和阳极电荷区;阴极电荷区和沟道区相贴,并同时设置在有源层的一侧上边角处;阳极电荷区则设置在有源层的另一侧上边角处;有源层的表面设有阴极、栅极和阳极;阴极覆于阴极电荷区的上方,栅极同时覆于阴极电荷区和沟道区 的上方;阳极覆于阳极电荷区的上方;其不同之处是,所述介质埋层内还进一步设有多个高浓度固定电荷区;这些高浓度固定电荷区由介质材料形成,且电荷极性为正;这些高浓度固定电荷区均位于介质埋层的上部,且相互之间呈间断设置,并呈等间距分布。
具有上述等间距固定电荷区SOI耐压结构的SOI功率器件,即功率二极管器件,包括自下而上依次叠放的衬底层、介质埋层和有源层;所述有源层内的两侧上边角处分别设置有阴极电荷区和阳极电荷区;有源层的表面设有阴极和阳极;阴极覆于阴极电荷区的上方;阳极覆于阳极电荷区的上方;其不同之处是,所述介质埋层内还进一步设有多个高浓度固定电荷区;这些高浓度固定电荷区由介质材料形成,且电荷极性为正;这些高浓度固定电荷区均位于介质埋层的上部,且相互之间呈间断设置,并呈等间距分布。
与现有技术相比,本发明具有如下特点:
1、高浓度固定电荷区通过库仑力作用在其正上方的介质埋层和半导体有源层的界面处形高浓度电子区,两个相邻的电子区之间又会积累高浓度的空穴,大大提高了介质埋层表面的界面电荷。根据高斯定理,该界面电荷会增强介质埋层电场强度,从而有效提高纵向耐压;
2、高浓度固定电荷区的材质为介质,可以直接采用离子注入的方式实现,而且注入的正离子在介质埋层中扩散系数非常小,近似为固定电荷,几乎不受后续高温工艺得影响,同时与常规CMOS/SOI工艺完全兼容,工艺实现简单;此外,由于高浓度固定电荷区的材质为介质,与现有的改变介质埋层形状的结构相比,不会采用过多的绝缘材料,也就没有附加的自热效应产生;
3、高浓度的固定电荷区浓度范围等于或大于1×1013cm-2,等于或大于该值时,固定电荷浓度对击穿电压几乎没有影响,工艺容差较好;
4、多个高浓度固定电荷区呈等间距排布,结构参数优化关系简单。尤其在版图设计时,由于固定电荷区为等间距分布,降低了器件对方向性对位的要求。
5、在介质埋层上开有散热的硅窗口,从而形成PSOI结构,能在提高耐压的同时进一步缓解自热效应;
6、将具有等间距固定电荷区SOI耐压结构适用于所有主流的SOI横向功率器件,其耐压由于介质埋层电场的显著增强而较常规结构SOI器件大大提高。
附图说明
图1为现有常规n型SOI LDMOS器件的结构示意图。
图2是本发明一种等间距固定电荷区SOI耐压结构示意图。
图3是本发明另一种等间距固定电荷区SOI耐压结构示意图。
图4是本发明一种等间距固定电荷区SOI LDMOS器件的结构示意图。
图5a是本发明等间距固定电荷区SOI LDMOS器件达到击穿状态时的二维 等势线分布图。图5b是常规SOI LDMOS器件达到击穿状态时的二维等势线分布图。
图6是本发明等间距固定电荷区SOI LDMOS器件和常规SOI LDMOS器件达到击穿状态时的纵向电场分布图。
图7是本发明一种等间距固定电荷区SOI IGBT器件的结构示意图。
图8是本发明一种等间距固定电荷区SOI功率二极管器件的结构示意图。
图中标记:1、源极, 2、源区, 3、栅极, 4、有源层, 5、漏区,6、漏极, 7、沟道区, 8、衬底层, 9、介质埋层, 10、高浓度固定电荷区, 11、阴极, 12、阴极电荷区, 13、阳极电荷区, 14、阳极,15、散热硅窗口。
具体实施方式
实施例1:
一种等间距固定电荷区SOI耐压结构,如图2所示,该耐压结构至少包括衬底层8、介质埋层9和有源层4,且衬底层8、介质埋层9和有源层4自下而上依次叠放。衬底层8、介质埋层9和有源层4的结构与现有技术已有的功率器件的基本结构相同或相近似。其中所述有源层4的材质可以为Si,SiC,GaAs,SiGe,GaN或其他半导体材料。所述介质埋层9的材质可以是SiO2或低k材料,其中低k材料(低介电常数)可以是碳掺杂氧化物或SiOF。但有源层4的材质和介质埋层9的材质不限于上述所列举的材料。上述介质埋层9可以为一完整的横向延伸结构,并完全将衬底层8和有源层4纵向间隔开;也可以如图3所示,在介质埋层9上开设上下贯通衬底层8和有源层4的散热硅窗口15,该散热硅窗口15用于散热,以进一步缓解自热效应,此时,衬底层8与有源层4之间设有部分介质埋层9。为了提高SOI器件的耐压,本发明在所述介质埋层9内全部范围内或部分范围内设有多个高浓度固定电荷区10。
所述高浓度固定电荷区10为介质材质,且电荷极性为正。在本发明中,所述高浓度固定电荷区10通过离子注入方式至介质埋层9中,其注入的离子为铯、钠、碘、硼和硅等正离子。每个高浓度固定电荷区10的注入图形为圆形、矩形、梯形、三角形、正方形或六边形。所有高浓度固定电荷区10可以采用同一种注入图形,也可以采用不同的注入图形。此外,所有高浓度固定电荷区10的高度与其形状无直接关系,其高度可以相等,也可以不相等。但为了简化生产工艺,在本发明优选实施例中,所有高浓度固定电荷区10均采用同一种注入图形,且每个高浓度固定电荷区10的高度及大小均一致。
每个高浓度固定电荷区10的浓度大于等于1×1013cm-2。所有高浓度固定电荷区10的浓度可以相等,也可以不相等。但为了减少掩膜板的数量,在本发明优选实施例中,所有高浓度固定电荷区10的浓度可以相等。由于各高浓度固定电荷区10之间为介质埋层9即为无固定电荷区或低浓度固定电荷区, 固定电荷极性为正或负,因此当高浓度固定电荷区10相较于介质埋层9的浓度较高时,会在介质埋层9的表面形成空穴,从而增强介质埋层9电场强度,有效提高耐压。
在介质埋层9的内部,多个高浓度固定电荷区10相互之间呈间断设置,其间断的方式为等间距的间断方式,即所述高浓度固定电荷区10在介质埋层9的内部呈等间距分布,即每2个高浓度固定电荷区10之间的距离相等。在本发明中,只需要将每个高浓度固定电荷区10注入到介质埋层9的上部即可,其埋入的深度可以相同或不同。为减少工艺步骤,所有高浓度固定电荷区10的顶部至介质埋层9上表面的距离最好相等。
实施例2:
一种具有等间距固定电荷区SOI耐压结构的SOI功率器件,即SOI LDMOS器件,如图4所示,包括自下而上依次叠放的衬底层8、介质埋层9和有源层4。所述有源层4内的两侧上边角处设置有源区2、沟道区7和漏区5。源区2和沟道区7相贴,并同时设置在有源层4的一侧上边角处。漏区5则设置在有源层4的另一侧上边角处。有源层4的表面设有源极1、栅极3和漏极6。源极1覆于源区2的上方,栅极3同时覆于源区2和沟道区7的上方。漏极6覆于漏区5的上方。所述介质埋层9内还进一步设有如实施例1中所述的多个高浓度固定电荷区10;这些高浓度固定电荷区10由介质材料形成,且电荷极性为正;这些高浓度固定电荷区10均位于介质埋层9的上部,且相互之间呈间断设置,并呈等间距分布。
在功率器件阻断耐压状态时,在库仑力作用在,每两个高浓度固定电荷区10之间的正上方会产生高浓度的可动界面电荷-空穴,使得有源层4硅侧的电场降低,同时显著增强介质埋层9中的电场,纵向耐压主要由介质埋层9承担,从而显著提高击穿电压。
在相同的结构、优化的参数下:具有等间距固定电荷区SOI耐压结构的SOI LDMOS二维等势线分布如图5a,其反向击穿电压为597V;常规的SOI LDMOS二维等势线分布如图5b,其反向击穿电压为208V。具有等间距固定电荷区SOI耐压结构的SOI LDMOS和常规的SOI LDMOS的反向击穿时的纵向电场分布为图6,其具有SOI耐压结构的SOI LDMOS介质埋层9中的电场为5.8×106V/cm,其常规的SOI LDMOS介质埋层9中的电场为0.9×106V/cm。
实施例3:
另一种具有等间距固定电荷区SOI耐压结构的SOI功率器件,即SOI IGBT器件,如图7所示,包括自下而上依次叠放的衬底层8、介质埋层9和有源层4。所述有源层4内的两侧上边角处设置有阴极电荷区12、沟道区7和阳极电荷区13。阴极电荷区12和沟道区7相贴,并同时设置在有源层4的一侧上边角处。阳极电荷区13则设置在有源层4的另一侧上边角处。有源层4 的表面设有阴极11、栅极3和阳极14。阴极11覆于阴极电荷区12的上方,栅极3同时覆于阴极电荷区12和沟道区7的上方。阳极14覆于阳极电荷区13的上方。所述介质埋层9内还进一步设有如实施例1中所述的多个高浓度固定电荷区10;这些高浓度固定电荷区10由介质材料形成,且电荷极性为正;这些高浓度固定电荷区10均位于介质埋层9的上部,且相互之间呈间断设置,并呈等间距分布。
实施例4:
又一种具有等间距固定电荷区SOI耐压结构的SOI功率器件,即SOI功率二极管器件,如图8所示,包括自下而上依次叠放的衬底层8、介质埋层9和有源层4。所述有源层4内的两侧上边角处分别设置有阴极电荷区12和阳极电荷区13。有源层4的表面设有阴极11和阳极14。阴极11覆于阴极电荷区12的上方。阳极14覆于阳极电荷区13的上方。所述介质埋层9内还进一步设有如实施例1中所述的多个高浓度固定电荷区10;这些高浓度固定电荷区10由介质材料形成,且电荷极性为正;这些高浓度固定电荷区10均位于介质埋层9的上部,且相互之间呈间断设置,并呈等间距分布。
本发明不仅限于上述实施例,如不仅可以将所设计的等间距固定电荷区SOI耐压结构应用于二极管和功率MOS器件中,可以将其运用在功率集成电路中,只要该功率器件或电路还有具有能够容置该耐压结构(即高浓度固定电荷区10)的衬底层8、介质埋层9和有源层4的晶体结构即可。
Claims (9)
1.一种等间距固定电荷区SOI耐压结构,包括自下而上依次叠放的衬底层(8)、介质埋层(9)和有源层(4),其特征在于:还进一步包括多个浓度大于等于1×1013cm-2的高浓度固定电荷区(10);这些高浓度固定电荷区(10)由介质材料形成,且电荷极性为正;这些高浓度固定电荷区(10)均位于介质埋层(9)的上部,且相互之间呈间断设置,并呈等间距分布。
2.根据权利要求1所述的一种等间距固定电荷区SOI耐压结构,其特征在于:所有高浓度固定电荷区(10)的浓度均相等。
3.根据权利要求1所述的一种等间距固定电荷区SOI耐压结构,其特征在于:所述高浓度固定电荷区(10)通过离子注入方式注入到介质埋层(9)中,且注入的离子为铯正离子、钠正离子、碘正离子、硼正离子和/或硅正离子。
4.根据权利要求1所述的一种等间距固定电荷区SOI耐压结构,其特征在于:所有高浓度固定电荷区(10)的高度均相等。
5.根据权利要求1所述的一种等间距固定电荷区SOI耐压结构,其特征在于:所有高浓度固定电荷区(10)的顶部至介质埋层(9)上表面的距离相等。
6.根据权利要求1所述的一种等间距固定电荷区SOI耐压结构,其特征在于:所述介质埋层(9)上开有上下贯通衬底层(8)和有源层(4)的散热硅窗口(15)。
7.具有权利要求1~6中任意一项所述具有等间距固定电荷区SOI耐压结构的SOI功率器件,其特征在于:包括自下而上依次叠放的衬底层(8)、介质埋层(9)和有源层(4);所述有源层(4)内的两侧上边角处设置有源区(2)、沟道区(7)和漏区(5);源区(2)和沟道区(7)相贴,并同时设置在有源层(4)的一侧上边角处;漏区(5)则设置在有源层(4)的另一侧上边角处;有源层(4)的表面设有源极(1)、栅极(3)和漏极(6);源极(1)覆于源区(2)的上方,栅极(3)同时覆于源区(2)和沟道区(7)的上方;漏极(6)覆于漏区(5)的上方;其特征在于:所述介质埋层(9)内还进一步设有多个高浓度固定电荷区(10);这些高浓度固定电荷区(10)由介质材料形成,且电荷极性为正;这些高浓度固定 电荷区(10)均位于介质埋层(9)的上部,且相互之间呈间断设置,并呈等间距分布。
8.具有权利要求1~6中任意一项所述具有等间距固定电荷区SOI耐压结构的SOI功率器件,其特征在于:包括自下而上依次叠放的衬底层(8)、介质埋层(9)和有源层(4);所述有源层(4)内的两侧上边角处设置有阴极电荷区(12)、沟道区(7)和阳极电荷区(13);阴极电荷区(12)和沟道区(7)相贴,并同时设置在有源层(4)的一侧上边角处;阳极电荷区(13)则设置在有源层(4)的另一侧上边角处;有源层(4)的表面设有阴极(11)、栅极(3)和阳极(14);阴极(11)覆于阴极电荷区(12)的上方,栅极(3)同时覆于阴极电荷区(12)和沟道区(7)的上方;阳极(14)覆于阳极电荷区(13)的上方;其特征在于:所述介质埋层(9)内还进一步设有多个高浓度固定电荷区(10);这些高浓度固定电荷区(10)由介质材料形成,且电荷极性为正;这些高浓度固定电荷区(10)均位于介质埋层(9)的上部,且相互之间呈间断设置,并呈等间距分布。
9.具有权利要求1~6中任意一项所述具有等间距固定电荷区SOI耐压结构的SOI功率器件,其特征在于:包括自下而上依次叠放的衬底层(8)、介质埋层(9)和有源层(4);所述有源层(4)内的两侧上边角处分别设置有阴极电荷区(12)和阳极电荷区(13);有源层(4)的表面设有阴极(11)和阳极(14);阴极(11)覆于阴极电荷区(12)的上方;阳极(14)覆于阳极电荷区(13)的上方;其特征在于:所述介质埋层(9)内还进一步设有多个高浓度固定电荷区(10);这些高浓度固定电荷区(10)由介质材料形成,且电荷极性为正;这些高浓度固定电荷区(10)均位于介质埋层(9)的上部,且相互之间呈间断设置,并呈等间距分布。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201420611907.7U CN204179089U (zh) | 2014-10-22 | 2014-10-22 | 等间距固定电荷区soi耐压结构及soi功率器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201420611907.7U CN204179089U (zh) | 2014-10-22 | 2014-10-22 | 等间距固定电荷区soi耐压结构及soi功率器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN204179089U true CN204179089U (zh) | 2015-02-25 |
Family
ID=52567874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201420611907.7U Withdrawn - After Issue CN204179089U (zh) | 2014-10-22 | 2014-10-22 | 等间距固定电荷区soi耐压结构及soi功率器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN204179089U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104269441A (zh) * | 2014-10-22 | 2015-01-07 | 桂林电子科技大学 | 等间距固定电荷区soi耐压结构及soi功率器件 |
CN111463258A (zh) * | 2019-01-18 | 2020-07-28 | 新唐科技股份有限公司 | 晶体管元件 |
-
2014
- 2014-10-22 CN CN201420611907.7U patent/CN204179089U/zh not_active Withdrawn - After Issue
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104269441A (zh) * | 2014-10-22 | 2015-01-07 | 桂林电子科技大学 | 等间距固定电荷区soi耐压结构及soi功率器件 |
CN104269441B (zh) * | 2014-10-22 | 2017-05-10 | 桂林电子科技大学 | 等间距固定电荷区soi耐压结构及soi功率器件 |
CN111463258A (zh) * | 2019-01-18 | 2020-07-28 | 新唐科技股份有限公司 | 晶体管元件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3840056A1 (en) | Semiconductor devices having reduced electric field at a gate oxide layer | |
CN102194818B (zh) | 一种基于p型外延层的bcd集成器件及其制造方法 | |
CN103280457B (zh) | 一种超低比导通电阻的横向高压功率器件及制造方法 | |
CN104201206A (zh) | 一种横向soi功率ldmos器件 | |
CN102376762B (zh) | 超级结ldmos器件及制造方法 | |
CN103199104B (zh) | 一种晶圆结构以及应用其的功率器件 | |
CN106816468B (zh) | 具有resurf结构的横向扩散金属氧化物半导体场效应管 | |
CN107768428A (zh) | 一种横向双扩散金属氧化物半导体(ldmos)器件及其制造方法 | |
WO2016058277A1 (zh) | 一种浅沟槽半超结vdmos器件及其制造方法 | |
CN103337498A (zh) | 一种bcd半导体器件及其制造方法 | |
CN104409507B (zh) | 低导通电阻vdmos器件及制备方法 | |
CN104518007B (zh) | 半导体装置 | |
CN107579119B (zh) | 具有复合介质层纵向超结双扩散金属氧化物半导体场效应管及其制作方法 | |
CN101771085A (zh) | 一种高压半导体器件及其制造方法 | |
CN204102902U (zh) | 线性间距分布固定电荷岛soi耐压结构及功率器件 | |
CN104269441B (zh) | 等间距固定电荷区soi耐压结构及soi功率器件 | |
CN106887451B (zh) | 超结器件及其制造方法 | |
CN204179089U (zh) | 等间距固定电荷区soi耐压结构及soi功率器件 | |
CN104218088A (zh) | 基于折叠漂移区的soi耐压结构及功率器件 | |
CN103730355B (zh) | 一种超结结构的制造方法 | |
CN107452806B (zh) | 一种具有复合介质层纵向双扩散金属氧化物半导体场效应管及其制作方法 | |
CN107046062B (zh) | 一种具有半绝缘多晶硅层的纵向双扩散金属氧化物半导体场效应管 | |
CN104269403A (zh) | 线性间距分布固定电荷岛soi耐压结构及功率器件 | |
CN203941904U (zh) | 基于折叠漂移区的soi耐压结构及功率器件 | |
CN104201203B (zh) | 高耐压ldmos器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
AV01 | Patent right actively abandoned | ||
AV01 | Patent right actively abandoned |
Granted publication date: 20150225 Effective date of abandoning: 20170510 |