CN108054215B - 结型场效应晶体管及其制作方法 - Google Patents
结型场效应晶体管及其制作方法 Download PDFInfo
- Publication number
- CN108054215B CN108054215B CN201711397389.8A CN201711397389A CN108054215B CN 108054215 B CN108054215 B CN 108054215B CN 201711397389 A CN201711397389 A CN 201711397389A CN 108054215 B CN108054215 B CN 108054215B
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- type
- type epitaxial
- region
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 238000002353 field-effect transistor method Methods 0.000 title description 2
- 239000002184 metal Substances 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 230000005669 field effect Effects 0.000 claims abstract description 22
- 150000002500 ions Chemical class 0.000 claims description 36
- 238000001259 photo etching Methods 0.000 claims description 25
- 239000007943 implant Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 13
- 238000000137 annealing Methods 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 238000002513 implantation Methods 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 4
- 230000004913 activation Effects 0.000 claims description 3
- 238000005245 sintering Methods 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 description 21
- 230000008569 process Effects 0.000 description 9
- 230000003321 amplification Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000004886 process control Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001727 in vivo Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
一种结型场效应晶体管包括N型衬底、N型外延层、在N型外延层中形成的埋层式的P型栅极区域、介质层、栅极金属、源极金属、及漏极金属，P型栅极区域包括第一部分、第二部分及第三部分，第一部分的平面形状为矩形环图案，第一部分还贯穿N型外延层并延伸至P型外延层表面，第二部分的平面形状为位于第一部分的环形之中且沿矩形环的长度方向延伸的多个条状图案，第二部分还贯穿N型外延层并延伸至P型外延层表面，第三部分的平面形状为矩形图案，第三部分位于N型外延层表面及第二部分表面，矩形图案连接于第一部分的矩形环的两个长边之间且覆盖第二部分的中央区域及其第二部分的多个条形图案之间的N型外延层。
Description
【技术领域】
本发明涉及半导体制造工艺技术领域，特别地，涉及一种结型场效应晶体管及其制作方法。
【背景技术】
结型场效应晶体管(Junction Field-Effect Transistor，JFET)是由p-n结栅极(G)与源极(S)和漏极(D)构成的一种具有放大功能的三端有源器件。其工作原理就是通过电压改变沟道的导电性来实现对输出电流的控制。
对于结型场效应晶体管，按照工作原理来划分，JFET主要可分为增强型和耗尽型两种类型的JFET器件，但最常见到的是耗尽型JFET(D-JFET)，即在0栅偏压时就存在有沟道的JFET。
JFET导电的沟道在体内。耗尽型和增强型这两种晶体管在工艺和结构上的差别主要在于其沟道区的掺杂浓度和厚度。耗尽型JFET的沟道的掺杂浓度较高、厚度较大，以致于栅pn结的内建电压不能把沟道完全耗尽；而增强型JFET的沟道的掺杂浓度较低、厚度较小，则栅pn结的内建电压即可把沟道完全耗尽。
对于耗尽型的JFET，在平衡时(不加电压)时，沟道电阻最小；电压Vds和Vgs都可改变栅p-n结势垒的宽度，并因此改变沟道的长度和厚度(栅极电压使沟道厚度均匀变化，源漏电压使沟道厚度不均匀变化)，使沟道电阻变化，从而导致Ids变化，以实现对输入信号的放大。
JFET主要有两个应用领域，一个是作为恒流源或者压控可变电阻，通常用在集成电路当中。而另外一个领域，它主要用来做信号的放大，如用于音频信号放大的JFET。其中，音频放大用的JFET的一个很重要的特征就是其放大能力，很小的栅压变化即可带来源漏电流的大幅变化。这种结构的JFET，其导电沟道极为狭窄，其典型的制作工艺流程依次为：P型硅衬底上进行N型光刻注入，N型炉管推进形成N型阱区、进行P型栅极区域的光刻注入，P型栅极区域的炉管推进。N型源漏区域光刻注入，P型高掺杂区光刻注入，介质层生长，接触孔光刻刻蚀，金属层淀积，金属层光刻刻蚀，背面减薄，背面金属化，完成器件制作。
然而，在上述制作流程中，下面的步骤对器件性能的影响最大：
在P型硅衬底上光刻注入形成N型阱区，炉管高温推进，推进完成后，N型阱区结深大约在2-5um左右。在N型阱区内注入P型杂质形成P型栅极区域，炉管高温推进，因为P型杂质浓度高于N型阱区杂质浓度，在推进过程中，P型栅极区域推进速度快于N型阱区。
推进完后，N型阱区结深大概在3-6um，而P型栅极区域结深大约在2.5-5.5um，中间仅仅留下0.5um左右的导电沟道。这个导电沟道的宽度直接决定了这个JFET器件的饱和电流(Gate电压为0V时)和夹断电压Vp。
沟道的有效宽度受多个因素决定：
1.P型衬底掺杂浓度影响N型阱区的结深；
2.N型阱区的注入剂量波动、N型阱区的推进温度波动影响N型阱区的结深；
3.P型栅极区域的注入剂量波动影响P型栅极区域结深；
4.P型栅极区域推进温度波动同时影响型阱区及P型栅极区域结深。
上述4个因素，任何一个因素波动都将带来导电沟道的厚度的变化。而导电沟道浓度分布不均，其厚度每变化20％，其饱和电流可能改变50％，这对于此类器件来说是致命的。由于上述原因，传统工艺制作出来的此类JFET器件的参数稳定性一直不够理想。
【发明内容】
本发明提出了一种新型的结型场效应晶体管及其制作方法，在不增加器件制造成本的前提下可有效提升其器件参数稳定性。
一种结型场效应晶体管的制作方法包括以下步骤：
提供P型硅衬底，在所述P型硅衬底上形成P型外延层，在所述P型外延层上形成N型外延层；
提供第一光刻板，所述第一光刻板包括对应栅极的矩形环图案及位于所述矩形环图案中的多条沿所述矩形环的长度方向延伸的条状图案，所述多条条型图案之间具有间隔区域；
利用所述第一光刻板对所述N型外延层进行多次第一离子注入，使得所述第一离子对应所述第一光刻板的矩形环图案及条状图案注入所述N型外延层并且延伸至所述P型外延层表面；
提供第二光刻板，所述第二光刻板包括矩形图案，所述矩形图案的长度方向垂直于所述多个条形图案且覆盖所述多个条形图案及相邻条形图案之间的间隔区域的中央部分；
利用所述第二光刻板对所述N型外延层表面进行第二离子注入，使得所述第二离子对应所述矩形图案注入所述N型外延层表面，所述第一离子与所述第二离子相同；
对注入的所述第一及第二离子进行高温推进，使得所述第一及第二离子在所述N型外延层均匀分布，从而在所述N型外延层中形成P型栅极区域，所述P型栅极区域包括第一部分、第二部分及第三部分，所述第一部分对应所述矩形环图案且贯穿所述N型外延层并延伸至所述P型外延层表面，所述第二部分位于第一部分的环形之中、对应所述多个条状区域、贯穿所述N型外延层并延伸至所述P型外延层表面，所述第三部分对应所述矩形图案、位于所述N型外延层表面及所述第二部分表面、且连接于所述第一部分的矩形环的长边之间；
在所述N型外延层及所述P型栅极区域表面形成介质层，在所述介质层形成贯穿的第一通孔与第二通孔，所述第一通孔对应所述条形区域及矩形区域的第一侧与所述矩形环区域之间的N型外延层，所述第二通孔对应所述条形区域与矩形区域的第二侧与所述矩形环区域之间的N型外延层，利用所述第一通孔及第二通孔进行N型注入及退火激活，从而在所述N型外延层表面形成第一及第二N型区域；
在所述介质层上形成第一金属部及第二金属部以及在所述P型衬底远离所述P型外延层的表面形成背面金属，所述第一金属部通过所述第一通孔连接所述第一N型区域，所述第二金属部通过所述第二通孔连接所述第二N型区域。
在一种实施方式中，所述P型外延层的电阻率在3ohm.cm至20ohm.cm之间的范围内，所述P型外延层的厚度在2um至10um的范围内，所述N型外延层的电阻率在3ohm.cm至20ohm.cm之间的范围内，所述N型外延层的厚度在2um至10um的范围内。
在一种实施方式中，所多次第一离子注入的注入离子包括硼，单次注入能量在30kev至100kev的范围内，单次注入剂量在每平方厘米1的14次方至1的15次方至之间的范围内。
在一种实施方式中，所述第二离子注入的注入离子包括硼，注入能量在30kev至100kev的范围内，注入剂量在每平方厘米1的14次方至1的15次方至之间的范围内。
在一种实施方式中，对注入的所述第一及第二离子进行高温推进的步骤中，推进温度在1000摄氏度至1200摄氏度的范围内，推进时间在30分钟到360分钟的范围内。
在一种实施方式中，所述介质层采用LPCVD的方式形成，通过光刻及刻蚀在所述介质层形成贯穿的所述第一通孔与所述第二通孔。
在一种实施方式中，所述N型注入的注入离子包括P，注入剂量在每平方厘米1的14次方至1的15次方至之间的范围内；所述退火的温度在800摄氏度到1100摄氏度的范围内，所述退火的时间在20分钟至60分钟的范围内。
在一种实施方式中，所述第一金属部与第二金属部在同一道光刻刻蚀步骤中形成，所述第一金属部的宽度比所述第一N型区域的宽度大0.5微米以上，所述第二金属部的宽度比所述第二N型区域的宽度大0.5微米以上。
在一种实施方式中，在形成所述第一金属部及第二金属部后以及形成所述背面金属之前，所述制作方法还包括进行退火烧结以及对所述P型衬底进行背面减薄的步骤。
一种结型场效应晶体管，其包括P型衬底、形成于所述P型衬底上的P型外延层、形成于所述P型外延层上的N型外延层、形成于所述N型外延层中的P型栅极区域、形成于所述N型外延层表面的第一及第二N型区域、介质层、贯穿介质层且对应所述第一N型区域的第一通孔与对应所述第二N型区域的第二通孔、通过所述第一通孔连接所述第一N型区域的第一金属部、通过所述第二通孔连接所述第二N型区域的第二金属部及位于所述P型衬底远离所述P型外延层表面的背面金属，所述P型栅极区域包括第一部分、第二部分及第三部分，所述第一部分的平面形状为矩形环图案，所述第一部分还贯穿所述N型外延层并延伸至所述P型外延层表面，所述第二部分的平面形状为位于第一部分的环形之中且沿所述矩形环的长度方向延伸的多个条状图案，所述第二部分还贯穿所述N型外延层并延伸至所述P型外延层表面，所述第三部分的平面形状为矩形图案，所述第三部分位于所述N型外延层表面及所述第二部分表面，所述矩形图案连接于所述第一部分的矩形环的两个长边之间且覆盖所述第二部分的中央区域及其所述第二部分的多个条形图案之间的N型外延层。
本发明相比较传统工艺的优点如下：第一，采用的光刻板数量较少，可以相比较传统工艺具有更低的制作成本；第二，传统器件采用P型栅极区域向下挤压N型阱区，N型阱区推进完成后，再进行P型栅极区域的推进，影响导电沟道的因素极多，工艺控制极难，器件参数均匀性极差，然而，本发明采在多次注入全部完成以后，一次在N型外延层里对P型杂质进行推进，影响器件的因素少，工艺控制更简单，器件参数均匀性更好；第三，传统工艺导电沟道由P型栅极区域在N型阱区中向下夹挤而成，沟道中N型杂质的浓度分布均匀性较差，器件性能更差，而本发明中的JFET导电沟道由表面的第三部分，两侧的第一部分，底部的P型外延层四个方向扩散后制成，相比较传统结构的JFET，N型外延层中杂质浓度分布更均匀，器件性能更好。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明结型场效应晶体管的制作方法的流程图。
图2至图9为图1所示结型场效应晶体管的制作方法的各步骤的结构示意图。
【具体实施方式】
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1至图9，图1为本发明结型场效应晶体管的制作方法的流程图，图2至图9为图1所示结型场效应晶体管的制作方法的各步骤的结构示意图。所述结型场效应晶体管的制作方法包括以下步骤。
步骤S1，请参阅图2，提供P型硅衬底，在所述P型硅衬底上形成P型外延层，在所述P型外延层上形成N型外延层。所述P型外延层的电阻率在3ohm.cm至20ohm.cm之间的范围内，所述P型外延层的厚度在2um至10um的范围内，所述N型外延层的电阻率在3ohm.cm至20ohm.cm之间的范围内，所述N型外延层的厚度在2um至10um的范围内。
步骤S2，请参阅图3，提供第一光刻板，将所述第一光刻板设置于所述N型外延层上方，所述第一光刻板包括对应栅极的矩形环图案及位于所述矩形环图案中的多条沿所述矩形环的长度方向延伸的条状图案，所述多条条型图案之间具有间隔区域。
步骤S3，请参阅图4，利用所述第一光刻板对所述N型外延层进行多次第一离子注入，使得所述第一离子对应所述第一光刻板的矩形环图案及条状图案注入所述N型外延层并且延伸至所述P型外延层表面。其中，图4(A)、(B)及(C)分别是沿着三个对应所述第一光刻板的不同位置的剖面示意图。所多次第一离子注入的注入离子包括硼，单次注入能量在30kev至100kev的范围内，单次注入剂量在每平方厘米1的14次方至1的15次方至之间的范围内。
步骤S4，请参阅图5，提供第二光刻板，将所述第一光刻板设置于所述N型外延层上方，所述第二光刻板包括矩形图案，所述矩形图案的长度方向垂直于所述多个条形图案且覆盖所述多个条形图案及相邻条形图案之间的间隔区域的中央部分。可以理解，图4还示意出所述第一光刻板，以便体现所述第一光刻板与第二光刻板相对于所述N型外延层的位置对应关系。
步骤S5，请参阅图6，利用所述第二光刻板对所述N型外延层表面进行第二离子注入，使得所述第二离子对应所述矩形图案注入所述N型外延层表面，所述第一离子与所述第二离子相同。其中，图6(A)、(B)及(C)分别是沿着三个对应所述第二光刻板的不同位置的剖面示意图。可以理解，图6还示意出所述第一光刻板，以便体现所述第一光刻板与第二光刻板相对于所述N型外延层的位置对应关系。所述第二离子注入的注入离子包括硼，注入能量在30kev至100kev的范围内，注入剂量在每平方厘米1的14次方至1的15次方至之间的范围内。
步骤S6，请参阅图7，对注入的所述第一及第二离子进行高温推进，使得所述第一及第二离子在所述N型外延层均匀分布，从而在所述N型外延层中形成P型栅极区域，所述P型栅极区域包括第一部分、第二部分及第三部分，所述第一部分对应所述矩形环图案且贯穿所述N型外延层并延伸至所述P型外延层表面，所述第二部分位于第一部分的环形之中、对应所述多个条状区域、贯穿所述N型外延层并延伸至所述P型外延层表面，所述第三部分对应所述矩形图案、位于所述N型外延层表面及所述第二部分表面、且连接于所述第一部分的矩形环的长边之间。其中，图7(A)、(B)及(C)分别是沿着三个对应所述第二光刻板的不同位置的剖面示意图。对注入的所述第一及第二离子进行高温推进的步骤中，推进温度在1000摄氏度至1200摄氏度的范围内，推进时间在30分钟到360分钟的范围内。
步骤S7，请参阅图8，在所述N型外延层及所述P型栅极区域表面形成介质层，在所述介质层形成贯穿的第一通孔与第二通孔，所述第一通孔对应所述条形区域及矩形区域的第一侧与所述矩形环区域之间的N型外延层，所述第二通孔对应所述条形区域与矩形区域的第二侧与所述矩形环区域之间的N型外延层，利用所述第一通孔及第二通孔进行N型注入及退火激活，从而在所述N型外延层表面形成第一及第二N型区域。其中，图8(A)、(B)及(C)分别是沿着三个不同位置的剖面示意图。其中，所述介质层采用LPCVD的方式形成，通过光刻及刻蚀在所述介质层形成贯穿的所述第一通孔与所述第二通孔。所述N型注入的注入离子包括P，注入剂量在每平方厘米1的14次方至1的15次方至之间的范围内；所述退火的温度在800摄氏度到1100摄氏度的范围内，所述退火的时间在20分钟至60分钟的范围内。
步骤S8，请参阅图9，在所述介质层上形成第一金属部及第二金属部以及在所述P型衬底远离所述P型外延层的表面形成背面金属，所述第一金属部通过所述第一通孔连接所述第一N型区域，所述第二金属部通过所述第二通孔连接所述第二N型区域。其中，图9(A)、(B)及(C)分别是沿着三个不同位置的剖面示意图。所述第一金属部与第二金属部在同一道光刻刻蚀步骤中形成，所述第一金属部的宽度比所述第一N型区域的宽度大0.5微米以上，所述第二金属部的宽度比所述第二N型区域的宽度大0.5微米以上。进一步地，在形成所述第一金属部及第二金属部后以及形成所述背面金属之前，所述制作方法还包括进行退火烧结以及对所述P型衬底进行背面减薄的步骤。
进一步地，如图9所示，所述制作方法获得的结型场效应晶体管包括P型衬底、形成于所述P型衬底上的P型外延层、形成于所述P型外延层上的N型外延层、形成于所述N型外延层中的P型栅极区域、形成于所述N型外延层表面的第一及第二N型区域、介质层、贯穿介质层且对应所述第一N型区域的第一通孔与对应所述第二N型区域的第二通孔、通过所述第一通孔连接所述第一N型区域的第一金属部、通过所述第二通孔连接所述第二N型区域的第二金属部及位于所述P型衬底远离所述P型外延层表面的背面金属，所述P型栅极区域包括第一部分、第二部分及第三部分，所述第一部分的平面形状为矩形环图案，所述第一部分还贯穿所述N型外延层并延伸至所述P型外延层表面，所述第二部分的平面形状为位于第一部分的环形之中且沿所述矩形环的长度方向延伸的多个条状图案，所述第二部分还贯穿所述N型外延层并延伸至所述P型外延层表面，所述第三部分的平面形状为矩形图案，所述第三部分位于所述N型外延层表面及所述第二部分表面，所述矩形图案连接于所述第一部分的矩形环的两个长边之间且覆盖所述第二部分的中央区域及其所述第二部分的多个条形图案之间的N型外延层。
本发明相比较传统工艺的优点如下：第一，采用的光刻板数量较少，可以相比较传统工艺具有更低的制作成本；第二，传统器件采用P型栅极区域向下挤压N型阱区，N型阱区推进完成后，再进行P型栅极区域的推进，影响导电沟道的因素极多，工艺控制极难，器件参数均匀性极差，然而，本发明采在多次注入全部完成以后，一次在N型外延层里对P型杂质进行推进，影响器件的因素少，工艺控制更简单，器件参数均匀性更好；第三，传统工艺导电沟道由P型栅极区域在N型阱区中向下夹挤而成，沟道中N型杂质的浓度分布均匀性较差，器件性能更差，而本发明中的JFET导电沟道由表面的第三部分，两侧的第一部分，底部的P型外延层四个方向扩散后制成，相比较传统结构的JFET，N型外延层中杂质浓度分布更均匀，器件性能更好。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。
Claims (10)
1.一种结型场效应晶体管的制作方法，其特征在于：所述制作方法包括以下步骤：
提供P型硅衬底，在所述P型硅衬底上形成P型外延层，在所述P型外延层上形成N型外延层；
提供第一光刻板，所述第一光刻板包括对应栅极的矩形环图案及位于所述矩形环图案中的多条沿所述矩形环的长度方向延伸的条状图案，所述多条条状图案之间具有间隔区域；
利用所述第一光刻板对所述N型外延层进行多次第一离子注入，使得所述第一离子对应所述第一光刻板的矩形环图案及条状图案注入所述N型外延层并且延伸至所述P型外延层表面；
提供第二光刻板，所述第二光刻板包括矩形图案，所述矩形图案的长度方向垂直于所述多条条状图案且覆盖所述多条 条状图案及相邻条状 图案之间的间隔区域的中央部分；
利用所述第二光刻板对所述N型外延层表面进行第二离子注入，使得所述第二离子对应所述矩形图案注入所述N型外延层表面，所述第一离子与所述第二离子相同；
对注入的所述第一及第二离子进行高温推进，使得所述第一及第二离子在所述N型外延层均匀分布，从而在所述N型外延层中形成P型栅极区域，所述P型栅极区域包括第一部分、第二部分及第三部分，所述第一部分对应所述矩形环图案且贯穿所述N型外延层并延伸至所述P型外延层表面，所述第二部分位于第一部分的环形之中、对应多个条状区域、贯穿所述N型外延层并延伸至所述P型外延层表面，所述第三部分对应所述矩形图案、位于所述N型外延层表面及所述第二部分表面、且连接于所述第一部分的矩形环的长边之间；
在所述N型外延层及所述P型栅极区域表面形成介质层，在所述介质层形成贯穿的第一通孔与第二通孔，所述第一通孔对应所述条状区域及矩形区域的第一侧与所述矩形环区域之间的N型外延层，所述第二通孔对应所述条状区域与矩形区域的第二侧与所述矩形环区域之间的N型外延层，利用所述第一通孔及第二通孔进行N型注入及退火激活，从而在所述N型外延层表面形成第一及第二N型区域；
在所述介质层上形成第一金属部及第二金属部以及在所述P型衬底远离所述P型外延层的表面形成背面金属，所述第一金属部通过所述第一通孔连接所述第一N型区域，所述第二金属部通过所述第二通孔连接所述第二N型区域。
2.如权利要求1所述的结型场效应晶体管的制作方法，其特征在于：所述P型外延层的电阻率在3Ohm·cm至20Ohm·cm之间的范围内，所述P型外延层的厚度在2um至10um的范围内，所述N型外延层的电阻率在3Ohm·cm至20Ohm·cm之间的范围内，所述N型外延层的厚度在2um至10um的范围内。
3.如权利要求1所述的结型场效应晶体管的制作方法，其特征在于：所述多次第一离子注入的注入离子包括硼，单次注入能量在30kev至100kev的范围内。
4.如权利要求1所述的结型场效应晶体管的制作方法，其特征在于：所述第二离子注入的注入离子包括硼，注入能量在30kev至100kev的范围内。
5.如权利要求1所述的结型场效应晶体管的制作方法，其特征在于：对注入的所述第一及第二离子进行高温推进的步骤中，推进温度在1000摄氏度至1200摄氏度的范围内，推进时间在30分钟到360分钟的范围内。
6.如权利要求1所述的结型场效应晶体管的制作方法，其特征在于：所述介质层采用LPCVD的方式形成，通过光刻及刻蚀在所述介质层形成贯穿的所述第一通孔与所述第二通孔。
7.如权利要求1所述的结型场效应晶体管的制作方法，其特征在于：所述N型注入的注入离子包括P；所述退火的温度在800摄氏度到1100摄氏度的范围内，所述退火的时间在20分钟至60分钟的范围内。
8.如权利要求1所述的结型场效应晶体管的制作方法，其特征在于：所述第一金属部与第二金属部在同一道光刻刻蚀步骤中形成，所述第一金属部的宽度比所述第一N型区域的宽度大0.5微米以上，所述第二金属部的宽度比所述第二N型区域的宽度大0.5微米以上。
9.如权利要求1所述的结型场效应晶体管的制作方法，其特征在于：在形成所述第一金属部及第二金属部后以及形成所述背面金属之前，所述制作方法还包括进行退火烧结以及对所述P型衬底进行背面减薄的步骤。
10.一种结型场效应晶体管，其特征在于：所述结型场效应晶体管包括P型衬底、形成于所述P型衬底上的P型外延层、形成于所述P型外延层上的N型外延层、形成于所述N型外延层中的P型栅极区域、形成于所述N型外延层表面的第一及第二N型区域、介质层、贯穿介质层且对应所述第一N型区域的第一通孔与对应所述第二N型区域的第二通孔、通过所述第一通孔连接所述第一N型区域的第一金属部、通过所述第二通孔连接所述第二N型区域的第二金属部及位于所述P型衬底远离所述P型外延层表面的背面金属，所述P型栅极区域包括第一部分、第二部分及第三部分，所述第一部分的平面形状为矩形环图案，所述第一部分还贯穿所述N型外延层并延伸至所述P型外延层表面，所述第二部分的平面形状为位于第一部分的环形之中且沿所述矩形环的长度方向延伸的多个条状图案，所述第二部分还贯穿所述N型外延层并延伸至所述P型外延层表面，所述第三部分的平面形状为矩形图案，所述第三部分位于所述N型外延层表面及所述第二部分表面，所述矩形图案连接于所述第一部分的矩形环的两个长边之间且覆盖所述第二部分的中央区域及其所述第二部分的多个条形图案之间的N型外延层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711397389.8A CN108054215B (zh) | 2017-12-21 | 2017-12-21 | 结型场效应晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711397389.8A CN108054215B (zh) | 2017-12-21 | 2017-12-21 | 结型场效应晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108054215A CN108054215A (zh) | 2018-05-18 |
| CN108054215B true CN108054215B (zh) | 2020-08-28 |
Family
ID=62130506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711397389.8A Expired - Fee Related CN108054215B (zh) | 2017-12-21 | 2017-12-21 | 结型场效应晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108054215B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110690273B (zh) * | 2019-10-16 | 2021-03-02 | 南京大学 | 横向GaN基增强型结型场效应管器件及其制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS568873A (en) * | 1979-07-04 | 1981-01-29 | Pioneer Electronic Corp | Bipolar transistor |
| JPS63151084A (ja) * | 1986-12-16 | 1988-06-23 | Tokin Corp | 電界効果型半導体装置 |
| CN1112731A (zh) * | 1993-11-29 | 1995-11-29 | 德克萨斯仪器股份有限公司 | 外延向上生长方法和器件 |
| CN101996945A (zh) * | 2009-08-17 | 2011-03-30 | 上海宏力半导体制造有限公司 | 半导体器件的形成方法 |
| CN203983264U (zh) * | 2013-10-30 | 2014-12-03 | 英飞凌科技奥地利有限公司 | 半导体器件 |
| CN105405889A (zh) * | 2015-11-04 | 2016-03-16 | 中国科学院微电子研究所 | 一种具有全方位电流扩展路径的沟槽mosfet |
| CN106298966A (zh) * | 2015-05-25 | 2017-01-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制备方法和电子装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9853103B2 (en) * | 2016-04-07 | 2017-12-26 | Cirrus Logic, Inc. | Pinched doped well for a junction field effect transistor (JFET) isolated from the substrate |
-
2017
- 2017-12-21 CN CN201711397389.8A patent/CN108054215B/zh not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS568873A (en) * | 1979-07-04 | 1981-01-29 | Pioneer Electronic Corp | Bipolar transistor |
| JPS63151084A (ja) * | 1986-12-16 | 1988-06-23 | Tokin Corp | 電界効果型半導体装置 |
| CN1112731A (zh) * | 1993-11-29 | 1995-11-29 | 德克萨斯仪器股份有限公司 | 外延向上生长方法和器件 |
| CN101996945A (zh) * | 2009-08-17 | 2011-03-30 | 上海宏力半导体制造有限公司 | 半导体器件的形成方法 |
| CN203983264U (zh) * | 2013-10-30 | 2014-12-03 | 英飞凌科技奥地利有限公司 | 半导体器件 |
| CN106298966A (zh) * | 2015-05-25 | 2017-01-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制备方法和电子装置 |
| CN105405889A (zh) * | 2015-11-04 | 2016-03-16 | 中国科学院微电子研究所 | 一种具有全方位电流扩展路径的沟槽mosfet |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108054215A (zh) | 2018-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9721945B2 (en) | Semiconductor device with IGBT and diode | |
| CN104051540B (zh) | 超级结器件及其制造方法 | |
| TWI690081B (zh) | 引入外延層場闌區的反向傳導igbt及其製備方法 | |
| KR20100064263A (ko) | 반도체 소자 및 이의 제조 방법 | |
| CN102760754B (zh) | 耗尽型vdmos及其制造方法 | |
| CN104779303A (zh) | 一种垂直型恒流二极管及其制造方法 | |
| CN108682624A (zh) | 一种具有复合栅的igbt芯片制作方法 | |
| US10121862B2 (en) | Switching device and method of manufacturing the same | |
| CN103779414A (zh) | 半导体装置及半导体装置的制造方法 | |
| CN107785367B (zh) | 集成有耗尽型结型场效应晶体管的器件及其制造方法 | |
| CN105405873A (zh) | 一种半导体器件及其制造方法 | |
| JP2015023115A (ja) | ショットキーダイオードを内蔵するｆｅｔ | |
| CN114188400A (zh) | 一种NPN功率SiGe双极晶体管及其制作方法 | |
| CN108054215B (zh) | 结型场效应晶体管及其制作方法 | |
| CN110660858A (zh) | 碳化硅半导体装置 | |
| WO2011155105A1 (ja) | 半導体装置及びその製造方法 | |
| CN104638021A (zh) | 一种横向恒流二极管及其制造方法 | |
| JP7055537B2 (ja) | 半導体デバイスおよびその製作方法 | |
| CN110473871B (zh) | 一种恒流器件及其制造方法 | |
| KR20190124894A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN114141875A (zh) | 屏蔽栅沟槽型场效应晶体管及其制备方法 | |
| CN111384149B (zh) | 沟槽型igbt及其制备方法 | |
| CN108091575B (zh) | 结型场效应晶体管及其制作方法 | |
| CN111564486B (zh) | 具有横向电场夹断结构的功率半导体器件及其制造方法 | |
| CN117153885B (zh) | 分离栅沟槽mosfet器件及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200806 Address after: 210000 Kechuang building, Futian Road, Zhetang street, Lishui Economic Development Zone, Nanjing City, Jiangsu Province Applicant after: Nanjing Lishui hi tech Venture Capital Management Co.,Ltd. Address before: 518000 Guangdong city of Shenzhen province Baoan District Fuyong Street Peace community Junfeng Industrial Zone A3 building the first floor Applicant before: SHENZHEN JINGTE SMART MANUFACTURING TECHNOLOGY Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210119 Address after: 211299 science and technology innovation center, No.5 Shiqiu Avenue, Shiqiu street, Lishui District, Nanjing City, Jiangsu Province Patentee after: Jiangsu Qinglian Optoelectronic Technology Research Institute Co., Ltd Address before: 210000 Kechuang building, Futian Road, Zhetang street, Lishui Economic Development Zone, Nanjing, Jiangsu Province Patentee before: Nanjing Lishui hi tech Venture Capital Management Co.,Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200828 Termination date: 20201221 |