KR101054112B1 - 반도체 발광소자 및 그의 제조방법 - Google Patents

반도체 발광소자 및 그의 제조방법 Download PDF

Info

Publication number
KR101054112B1
KR101054112B1 KR1020110006943A KR20110006943A KR101054112B1 KR 101054112 B1 KR101054112 B1 KR 101054112B1 KR 1020110006943 A KR1020110006943 A KR 1020110006943A KR 20110006943 A KR20110006943 A KR 20110006943A KR 101054112 B1 KR101054112 B1 KR 101054112B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
type semiconductor
semiconductor layer
current
Prior art date
Application number
KR1020110006943A
Other languages
English (en)
Inventor
송재호
김택승
문성민
Original Assignee
(주)더리즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)더리즈 filed Critical (주)더리즈
Priority to KR1020110006943A priority Critical patent/KR101054112B1/ko
Application granted granted Critical
Publication of KR101054112B1 publication Critical patent/KR101054112B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/34Materials of the light emitting region containing only elements of Group IV of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

광추출효율이 높은 반도체 발광소자 및 그의 제조방법이 제안된다. 제안된 반도체 발광소자는 n형 반도체층, 활성층 및 p형 반도체층이 순차적으로 형성된 기판, n형 반도체층, 활성층 및 p형 반도체층의 일부가 제거되어 n형 반도체층이 노출된 영역에 형성된 n전극, p형 반도체층 상에 형성된 전류확산층, 전류확산층 상에 형성된 p전극, 그리고 p형 반도체층 및 전류확산층 사이에 p전극에 대응하는 영역을 포함하면서 p전극의 중심을 기준으로 비대칭으로 형성되는 전류차단층을 포함한다.

Description

반도체 발광소자 및 그의 제조방법{SEMICONDUCTOR LIGHT-EMITTING DEVICE AND METHOD OF MANUFACTURING THEREOF}
본 발명은 반도체 발광소자 및 그의 제조방법에 관한 것으로서, 보다 상세하게는, 광추출효율이 높은 반도체 발광소자 및 그의 제조방법에 관한 것이다.
발광소자(Light emitting device, LED)는 소자 내에 포함되어 있는 물질이 빛을 발광하는 소자로서, 발광다이오드와 같이 다이오드를 이용하여 반도체를 접합한 형태로 전자/정공 재결합에 따른 에너지를 광으로 변환하여 방출하는 소자이다. 이러한 발광소자는 현재 조명, 표시장치 및 광원으로서 널리 이용되며 그 개발이 가속화되고 있는 추세이다.
특히, 최근 그 개발 및 사용이 활성화된 질화갈륨(GaN)계 발광소자를 이용한 휴대폰 키패드, 사이드 뷰어, 카메라 플래쉬 등의 상용화에 힘입어, LED를 이용한 일반 조명 개발이 활기를 띠고 있다. 대형 TV의 백라이트 유닛 및 자동차 전조등, 일반 조명 등 그의 응용제품이 소형 휴대제품에서 대형화, 고출력화, 고효율화, 신뢰성화된 제품으로 진행하여 해당 제품에 요구되는 특성을 나타내는 광원을 요구하게 되었다.
반도체 발광소자의 문제점으로 지적되는 것 중 하나는 낮은 발광 효율이다. 발광 효율은 광의 생성 효율과 소자 밖으로 방출되는 효율에 의하여 결정되는데, 발광소자의 내부양자 효율은 거의 100%에 이르지만, 실제 소자 밖으로 나오는 외부양자 효율은 매우 낮다.
외부양자 효율이 낮은 이유 중의 하나는 생성된 광이 외부로 방출되는 면에 전극이 위치하는 것이다. n형 반도체층 또는 p형 반도체층 상에는 각각 n전극 및 p전극이 위치한다. 전극은 외부전원과의 연결을 위한 본딩전극 및 반도체층 상에 전류를 분산시키기 위한 전극라인을 포함하는데, 일반적으로 도전성 및 비용상의 문제로 불투명한 전도성있는 물질을 이용하여 전극을 형성한다.
발광소자 내에서 생성되는 광은 캐리어 주입에 비례할 것이므로, 발광소자는 전극이 형성된 위치에 대응하는 영역에서 빛이 발생한 확률이 높다. 그러나, 불투명한 전극이 광이 진행하는 면에 위치하는 경우, 전극에 의하여 광이 흡수되거나 또는 반사되어 다시 발광소자 내부로 진행할 수 있다.
발광소자의 표면을 빠져나가지 못한 광은 소자 내부를 이동하다가 열로서 소실될 수 있고, 이는 발광소자의 외부광추출효율을 낮출 뿐만 아니라 발광소자의 열 발생량을 늘려 발광소자의 수명을 단축시킬 수 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 광추출효율이 높은 반도체 발광소자 및 그의 제조방법을 제공하는데 있다.
이상과 같은 목적을 달성하기 위한 본 발명의 일 측면에 따른 반도체 발광소자는 n형 반도체층, 활성층 및 p형 반도체층이 순차적으로 형성된 기판; n형 반도체층, 활성층 및 p형 반도체층의 일부가 제거되어 n형 반도체층이 노출된 영역에 형성된 n전극; p형 반도체층 상에 형성된 전류확산층; 전류확산층 상에 형성된 p전극; 및 p형 반도체층 및 전류확산층 사이에 p전극에 대응하는 영역을 포함하도록 형성되고, p전극의 중심을 기준으로 비대칭으로 형성되는 전류차단층;을 포함한다.
전류차단층은 p전극의 중심을 기준으로 전류흐름이 더 큰 영역에 형성된 영역의 너비가 더 넓게 형성될 수 있다.
또는, 전류차단층은 p전극의 중심을 기준으로, p전극 및 n전극 사이의 거리가 더 짧은 영역의 너비가 더 넓게 형성될 수 있다.
p전극은 외부 전원과 연결되는 p 전극패드 및 전류분산을 위한 p 전극아암을 포함할 수 있는데, 이 때, 중심은 p 전극아암의 길이방향의 중심선이고, 전류차단층은 중심선을 기준으로 n전극과 가까운 영역에서의 너비가 더 넓을 수 있다. 또는, n전극은 외부전원과 연결되는 n 전극패드 및 전류분산을 위한 n 전극아암을 포함할 수 있는데, 전류차단층은 중심선을 기준으로 n전극패드와 가까운 영역에서의 너비가 더 넓을 수 있다.
p전극은 외부 전원과 연결되는 p 전극패드 및 전류분산을 위한 p 전극아암을 포함할 수 있는데, 이 때 중심은 p 전극아암의 길이방향의 중심선이고, 전류차단층은 p 전극아암의 길이방향에 따라 n전극과 가까운 위치에서의 너비가 더 넓을 수 있다. 또는, n전극은 외부전원과 연결되는 n 전극패드 및 전류분산을 위한 n 전극아암을 포함할 수 있는데, 전류차단층은 p 전극아암의 길이방향에 따라 n전극패드와 가까운 위치에서의 너비가 더 넓을 수 있다.
n전극 및 p전극은 원형패드형태일 수 있는데, 중심선은 p전극의 중심에서, n전극 및 p전극의 중심을 연결한 직선과 수직인 직선일 수 있다.
전류차단층은 전류확산층보다 낮은 도전성을 갖는 물질 또는 절연체일 수 있고, p형 반도체층의 굴절률보다 작은 굴절률을 가질 수 있으며, 전류차단층은 SiO2를 포함할 수 있다.
본 발명의 다른 측면에 따르면, 기판상에 n형 반도체층, 활성층 및 p형 반도체층을 순차적으로 적층하는 단계; n형 반도체층, 활성층 및 p형 반도체층의 일부를 제거하여 n형 반도체층을 노출시킨 영역에 n전극을 형성하는 단계; p형 반도체층 상에 전류차단층을 형성하고, 전류차단층 및 p형 반도체층 중 노출된 영역을 덮는 전류확산층을 형성하는 단계; 및 전류확산층 상에 전류차단층에 대응하는 영역 내에 p전극을 형성하는 단계;를 포함하되, 전류차단층은 p전극의 중심을 기준으로 비대칭으로 형성되는 것을 특징으로 하는 반도체 발광소자 제조방법이 제공된다.
본 발명에 따른 반도체 발광소자는 전류가 광이 추출되는 면에 위치하는 전극 아래쪽으로 주입되는 것을 억제하여 그 이외의 영역에서 광이 발생할 수 있도록 하므로, 전극에 의한 광의 흡수를 방지하고, 광이 다시 내부로 진행하는 것을 방지하여 광추출효율을 극대화할 수 있는 효과가 있다.
또한, 반도체 발광소자에서 발생하는 전류집중현상을 해소하여 균일한 발광분포에 의한 광추출향상 및 신뢰성 개선효과가 있다.
도 1은 본 발명의 일실시예에 따른 반도체 발광소자의 단면도이다.
도 2a는 본 발명의 다른 실시예에 따른 반도체 발광소자의 평면도이고, 도 2b는 도 2a에서 D-D`의 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 반도체 발광소자의 평면도이다.
도 4는 본 발명의 다른 실시예에 따른 반도체 발광소자의 평면도이다.
도 5는 본 발명의 다른 실시예에 따른 반도체 발광소자의 평면도이다.
도 6은 본 발명의 다른 실시예에 따른 반도체 발광소자의 평면도이다.
도 7a 내지 도 7c는 본 발명의 또다른 실시예에 따른 반도체 발광소자 제조방법의 설명에 제공되는 도면들이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 첨부된 도면에서 특정 패턴을 갖도록 도시되거나 소정두께를 갖는 구성요소가 있을 수 있으나, 이는 설명 또는 구별의 편의를 위한 것이므로 특정패턴 및 소정두께를 갖는다고 하여도 본 발명이 도시된 구성요소에 대한 특징만으로 한정되는 것은 아니다.
도 1은 본 발명의 일실시예에 따른 반도체 발광소자의 단면도이다. 본 실시예에 따른 반도체 발광소자(100)는 n형 반도체층(120), 활성층(130) 및 p형 반도체층(140)이 순차적으로 형성된 기판(110); n형 반도체층(120), 활성층(130) 및 p형 반도체층(140)의 일부가 제거되어 n형 반도체층(120)이 노출된 영역에 형성된 n전극(150); p형 반도체층(140) 상에 형성된 전류확산층(160); 전류확산층(160) 상에 형성된 p전극(170); 및 p형 반도체층(140) 및 전류확산층(160) 사이에 p전극(170)에 대응하는 영역을 포함하도록 형성되고, p전극(170)의 중심을 기준으로 비대칭으로 형성되는 전류차단층(180);을 포함한다.
기판(110) 상에는 n형 반도체층(120), 활성층(130) 및 p형 반도체층(140)이 순차적으로 형성되어 있다. 기판(110)은 n형 반도체층(120), 활성층(130) 및 p형 반도체층(140)이 성장하기 위한 성장기판으로서, 사파이어 또는 스피넬(MgAl2O4)과 같은 부도전성 기판 또는 SiC, Si, ZnO, GaAs, GaN 및 Ni나 Cu와 같은 금속기판과 같은 도전성 기판이 사용될 수 있다. 이 중, 반도체층과의 격자상수 일치 및 비용을 고려하여 사파이어 기판을 일반적으로 사용한다.
n형 반도체층(120) 및 p형 반도체층(140)은, 예를 들면, GaN계반도체, ZnO계반도체, GaAs계반도체, GaP계반도체, 및 GaAsP계반도체와 같은 반도체로 구성되어 각각 도핑되는 불순물에 따라 p형 반도체층 및 n형 반도체층으로 구현될 수 있다. 반도체층의 형성은 공지의 성막방법, 예를 들면, 분자선 에피택시(Molecular beam epitaxy, MBE)방법을 이용하여 수행될 수 있다. 이외에도, 반도체층들은 III-V 족 반도체, II-VI 족 반도체 및 Si로 구성된 군으로부터 적절히 선택되어 구현될 수 있다.
n형 반도체층(120)의 불순물로는 예를 들어, Si, Ge 및 Sn 중 선택하여 사용할 수 있다. 한편, p형 반도체층(140)의 불순물로는, Mg, Zn 및 Be 중 선택하여 사용할 수 있다.
활성층(130)은 발광을 활성화시키는 층으로서, n형 반도체층(120) 및 p형 반도체층(140)의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질을 이용하여 형성하면 에너지 우물이 형성된다. 활성층(130)은 n형 반도체층(120) 및 p형 반도체층(140)이 GaN계 반도체로 구현되는 경우, GaN계 반도체의 에너지 밴드 갭보다 적은 에너지 밴드 갭을 갖는 InGaN계 화합물 반도체, AlGaN계 화합물 반도체 또는 AlInGaN계 화합물 반도체를 이용할 수 있다.
이 때, 활성층(130)의 특성상 불순물은 도핑되지 않는 것이 바람직하며, 장벽의 높이나 에너지 우물층의 두께, 조성, 우물의 개수를 조정하여 파장이나 양자효율을 조절할 수 있다. 예를 들어, InGaN계 화합물 반도체 및 AlGaN계 화합물 반도체에서는 In 및 Al의 함량을 조절하여 에너지 우물의 깊이를 조절할 수 있다. 또한, 2종 이상의 활성층 예를 들어, InGaN층 및 AlGaN층을 2 이상 형성하여 다중양자우물구조를 갖도록 할 수 있다.
n전극(150)은 n형 반도체층(120)을 외부전원과 연결하기 위한 전극으로서 금속과 같은 도전성 물질을 포함하는데, 예를 들어 Ti를 사용할 수 있다. n전극(150)은 n형 반도체층(120), 활성층(130) 및 p형 반도체층(140)의 일부가 제거되어 n형 반도체층(120)이 노출된 영역에 형성된다. 본 실시예에서 반도체 발광소자(100)는 n형 반도체층(120), 활성층(130) 및 p형 반도체층(140)의 일부가 제거되어, n형 반도체층(120)이 상부로 노출되도록 하고 n전극(150)을 그 상부에 형성한다. 기판(110)이 부도전성인 경우, n형 반도체층(120)에 n전극(150)을 형성하기 위하여 일부를 제거하여 n형 반도체층(120)이 노출된다.
전류확산층(160)은 p형 반도체층(140) 상에 형성되어 외부전원과 연결된 p전극(170)으로부터의 전류를 p형 반도체층(140)상에 확산시킨다. 전류확산층(160)으로 인하여 전류가 p형 반도체층(140) 상에 균일하게 분포되면 활성층(130)에서도 균일하게 광발생이 가능하여 광발생효율이 높게 된다. 전류확산층(160)은 광이 추출되는 면에 위치하고 있으므로 전류를 확산시킬 수 있도록 도전성이 있으면서 투명한 물질로 구현되는 것이 바람직하다. 전류확산층(160)은 예를 들면, 산화인듐주석(Indium Tin Oxide, ITO)를 포함하는 것이 바람직하다.
p전극(170)은 반도체 발광소자(100)에 전원을 공급하기 위하여 외부 전원과 연결되기 위한 전극으로서, 금속과 같은 도전성 물질을 사용하여 구현된다. 예를 들면, p전극(170)으로 Pd, Au, Ni 또는 Cr을 사용할 수 있다. p전극(170)은 하나의 층으로 형성되거나, 각 층의 기능을 고려하여 2이상의 층으로 구현될 수 있다. 즉, p전극(170)이 2이상의 층으로 형성되는 경우, 그 중 p형 반도체층(140) 측에 형성된 층은 p형 반도체층(140) 또는 전류확산층(160)과의 상용성이나 부착성, 도전성등을 고려하여 적절히 선택될 수 있고, 가장 외부에 형성되는 층은 외부전원과의 연결을 위한 점을 고려하여 적절히 선택될 수 있다.
p전극(170)은 광이 추출되는 면에 위치하므로 광추출을 위하여 투명한 물질로 구성되는 것이 바람직하겠지만, p전극(170)의 기능상 도전성이 가장 중요하므로 이를 위하여 일반적으로 불투명한 도전성 물질을 사용한다. 따라서, 활성층(130)에서 발생한 광 중 p전극(170) 하부로 진행한 광은 p전극(170)을 통과하지 못하고 다시 발광소자로 귀환할 수 있다. 만약, p전극(170)이 불투명한 동시에 광흡수율이 높은 물질로 구현되었다면 발광소자로 귀환하지 않고 p전극(170)에 흡수되어 발생한 광이 소실될 수 있다. 이를 위하여, 전류차단층(180)이 p전극(170)의 하부에 p전극(170)의 형상에 대응하는 영역을 포함하도록 형성된다.
전류차단층(180)은 p형 반도체층(140)상에 형성되되, 활성층(130)에서 p전극(170)의 영역에 대응하는 위치에 전류가 흐르는 것을 차단한다. 따라서, 활성층(130)에서는 p전극(170)의 하부에 대응하는 영역에서 발광되는 것을 방지하므로, 광이 p전극(170)의 하부로 진행하여 흡수되어 소실되는 것을 방지한다. 따라서, p전극(170)으로부터 공급되는 전류는 전류차단층(180)이 아니라 주변의 전류확산층(160)으로 진행하여야 하므로 전류차단층(180)은 전류확산층(160)보다 낮은 도전성을 갖는 물질 또는 절연체인 것이 바람직하다.
또한, 전류차단층(180)은 광흡수율이 낮은 물질로 구현되는 것이 바람직하고, 전류차단층(180)의 굴절률은 p형 반도체층(140)의 굴절률보다 작은 것이 바람직하다. 전류차단층(180)의 굴절률이 p형 반도체층(140)의 굴절률보다 큰 경우, 광이 전류차단층(180) 및 p형 반도체층(140)의 계면을 통과하여 전류차단층(180)으로 진행할 수 있다. 전류차단층(180)으로 인하여 활성층(130) 중 p전극(170)에 대응하는 영역으로의 전류흐름을 방지할 수는 있으나, 그 이외의 영역에서 발생한 광은 전방향으로 진행하므로 p전극(170)의 하부, 즉 전류차단층(180)으로 진행할 수도 있다.
따라서, 전류차단층(180)의 굴절률이 p형 반도체층(140)의 굴절률보다 작아야 전류차단층(180)으로 진행하는 광을 전반사시켜 다시 반도체 발광소자(100) 내부로 진행시켜 다시 외부로 추출될 수 있게 하는 것이 바람직하다. 이러한 조건을 고려하여 전류차단층(180)은 SiO2를 포함할 수 있다.
전류차단층(180)은 p전극(170)의 중심을 기준으로 비대칭으로 형성된다. 전류차단층(180)은 p전극(170)으로부터 반도체 발광소자(100)에 공급되는 전류의 흐름을 차단하기 위한 것이므로 반도체 발광소자(100) 내에서 전류집중현상이 일어나는 경우 전류차단층(180)을 비대칭으로 형성하여 전류집중이 발생하는 영역에 '더 많이' 형성되도록 할 수 있다. 전류차단층(180)의 전체 두께가 일정하다고 가정하면, 기준이 되는 중심선으로부터 너비가 넓은 것이 면적이 넓게 되어 전류차단층(180)이 '더 많이' 형성되는 것이다.
도 1에서, p전극(170)의 중심을 기준으로 중심선 C1이 도시되어 있다. 반도체 발광소자(100) 및 전류차단층(180)이 C1을 기준으로 하여 각각 A1 및 A2와 B1 및 B2 영역으로 분리되는 것을 가정하자. 반도체 발광소자(100)는 p전극(170) 및 n전극(150) 사이에서 전류가 흐르게 되고, 전류확산층(160)에 의하여 p형 반도체층(140)의 전 영역에 전류가 확산되어 공급되겠지만, n전극(150)이 반도체 발광소자(100)의 일부 제거된 영역에 형성되어 있으므로 전류는 A2 영역으로 흐르게 될 가능성이 높다.
즉, 전류차단층(180)은 p전극(170)의 중심을 기준으로 전류흐름이 더 큰 영역인 A2영역에 형성된 영역인 B2 영역의 너비가 더 넓게 형성될 수 있다. B1 및 B2 영역의 높이가 동일하다고 가정하면, A2영역에 형성된 전류차단층(180)의 영역이 더 넓게 된다. 따라서, 반도체 발광소자(100)의 전류흐름이 더 작은 영역인 A1에서보다 전류흐름이 더 큰 영역인 A2에 전류차단층(180)을 더 많이 형성하여 전류흐름을 더 분산시키는 것이 바람직하다.
이와 유사하게, 전류차단층(180)은 p전극(170)의 중심을 기준으로, p전극(170) 및 n전극(150) 사이의 거리가 더 짧은 영역의 너비가 더 넓게 형성될 수 있다. 즉, 전류차단층(180)의 B1 영역 및 B2 영역과 n전극(150) 사이의 거리를 보면 B1 영역에 더 멀리 있고, B2영역이 더 가깝게 위치하고 있으므로 n전극(150)과 더 가까운 B2영역에 전류가 집중될 가능성이 있다. 따라서, n전극(150)과의 거리가 더 짧은 B2 영역이 더 크게 형성되는 것이 전류집중을 방지할 수 있다.
이하 도 2a 내지 도 6을 참조하여 더 설명하기로 한다.
도 2a는 본 발명의 다른 실시예에 따른 반도체 발광소자의 평면도이고, 도 2b는 도 2a에서 D-D`의 단면도이다. 이하, n형 반도체층(220), 활성층(230), p형 반도체층(240), n전극(250), 전류확산층(260), p전극(270) 및 전류차단층(280)에 대한 설명 중 도 1에서 기설명한 내용과 동일한 설명은 이를 생략하기로 한다.
도 2a에서, p전극(270)은 외부 전원과 연결되는 p 전극패드(271) 및 전류분산을 위한 p 전극아암(272)을 포함한다. p전극(270)의 하부에는 전류확산층(260)이 형성되어 있고, 그 아래에는 p전극(270)의 영역을 포함하면서 전류차단층(280)이 형성되어 있다. 도 2a에서 전류차단층(280)이 전류확산층(260)의 상부에 위치하는것과 같이 도시하였으나, 전류차단층(280)은 전류확산층(260)의 아래에 위치하고, 전류확산층(260)이 투명하므로 전류차단층(280)이 도시된 것이다.
p 전극아암(272)은 p형 반도체층(240) 상에 형성된 전류확산층(260)의 모서리를 따라서 라인형상으로 형성되어 있으나, 전류분산을 위한 p 전극아암의 형태는 이에 한정되지 않는다. n전극(250)은 노출된 n형 반도체층(220) 상에 원형패드형상으로 구현되어 있다.
도 2a에서 p전극(270)의 중심은 p 전극아암(272)의 길이방향의 중심선인 C2, 및 p 전극패드(271)와 도 2a에서 세로방향의 p 전극아암(272)의 중심선인 C3라고 할 수 있다. 전류차단층(280)은 중심선 C2 및 C3를 기준으로 하여 n전극(250)과 가까운 영역에서의 너비가 더 넓다. 도 2b에는 D-D`에서의 단면이 도시되어 있다. 도 2b에서 중심선 C4는 중심선 C2위치에서 반도체 발광소자의 상하를 가로지르는 중심선이다. 전류차단층(280)은 중심선 C4를 기준으로 하여 영역 B3 및 영역 B4로 분리된다. n전극(250)과의 거리를 고려하기 위하여, n전극(250)의 임의의 한점 P3에서 각 전류차단층(280)의 영역에서 n전극(250)에 가장 가까운 점인 P1 및 P2와의 거리를 살펴본다. 영역 B3에서 임의의 한점 P1과 P3와의 거리는 E1이고, 영역 B4에서 임의의 한점 P2와 P3와의 거리는 E2인데, E1이 E2보다 길다. 따라서, 영역 B3의 위치에서 n전극(250)까지의 거리보다 영역 B4에서 n전극(250)까지의 거리가 더 짧고, 이에 따라 영역 B3보다 영역 B4의 너비가 더 넓게 형성되어 있다.
전류차단층(280)이 p전극(270)의 중심선 C4를 기준으로 n전극(250)에 가까운 영역이 더 많이 형성되어 있으므로 p전극(270) 및 n전극(250)의 상호위치관계에 따른 전류집중을 방지할 수 있다.
도 3은 본 발명의 다른 실시예에 따른 반도체 발광소자의 평면도이다. 본 실시예에서 n형 반도체층(320), n전극(350), 전류확산층(360), p전극(370), p 전극패드(371), p 전극아암(372) 및 전류차단층(380)에 대한 설명 중 도 1 내지 도 2b에서 기설명한 내용과 동일한 설명은 이를 생략하기로 한다.
도 2a와 달리, 도 3에서 n전극(350)은 외부전원과 연결되는 n 전극패드(351) 및 전류분산을 위한 n 전극아암(352)을 포함한다. n 전극패드(351)는 외부전원과 직접적으로 연결되나, n 전극아암(352)은 전류분산을 위한 것이므로 n 전극아암(352)보다는 n 전극패드(351)에 가까운 영역에서 전류가 집중될 가능성이 더 높다. 따라서, p 전극아암(372)의 중심선 C5를 기준으로 하여 전류차단층(380)을 영역 B5 및 B6로 분리한다고 가정하면, n 전극패드(351)와 가까운 영역 B6에서의 너비가 더 넓을 수 있다.
또한, n전극(350)은 n 전극패드(351)와 별개로 n 전극아암(352)을 포함하므로, n 전극아암(352)이 p전극(370) 쪽을 향하여 형성되어 있다. 따라서, p전극(370) 및 n전극(350) 사이의 전류집중이 증가될 수 있어서, 도 3에서와 같이 전류차단층(380)은 n전극(350)과 가까운 영역 B6가 도 2a에서의 영역 B4보다 더 많이 형성되는 것이 바람직하다.
도 4는 본 발명의 다른 실시예에 따른 반도체 발광소자의 평면도이다. 본 실시예에서 n형 반도체층(420), n전극(450), 전류확산층(460), p전극(470), p 전극패드(471), p 전극아암(472) 및 전류차단층(480)에 대한 설명 중 도 1 내지 도 3에서 기설명한 내용과 동일한 설명은 이를 생략하기로 한다.
도 4에서, p전극(470)은 외부 전원과 연결되는 p 전극패드(471) 및 전류분산을 위한 p 전극아암(472)을 포함한다. p 전극아암(472)은 p형 반도체층(440) 상에 형성된 전류확산층(460)의 모서리를 따라서 라인형상으로 형성된다. n전극(450)은 노출된 n형 반도체층(420) 상에 원형패드형상으로 구현되어 있다.
도 4에서 p전극(470)의 중심을 p 전극아암(472)의 길이방향의 중심선인 C6라 하면, 전류차단층(480)은 중심선 C6를 기준으로 하여 p 전극아암(472)의 길이방향에 따라 n전극(450)과 가까운 위치에서의 너비가 더 넓다.
이를 위하여, 중심선 C6상에서, 임의의 두 점 P4 및 P5와 n전극(450)의 임의의 한점 P6와의 거리를 살펴보자. 임의의 한점 P4과 P6의 거리는 E3이고, 임의의 한점 P5와 P6와의 거리는 E4인데, E3가 E4보다 길다. 따라서, 임의의 한점 P4보다 임의의 한점 P5에서의 위치가 n전극(450)과 더 가깝고, P4에서의 영역 B7에서의 전류차단층(480)의 너비보다 P5에서의 영역 B8에서의 전류차단층(480)의 너비가 더 넓게 형성되어 있다.
즉, 중심선 C6를 기준으로 전류차단층(480)이 n전극(450)에서 먼 위치에서는 더 좁게, n전극(450)에서 가까운 위치에서는 더 넓게, 즉 더 많이 형성되어 있다. 따라서, n전극(450)에 가까운 영역에서는 전류집중이 발생할 가능성이 더 높으므로 전류집중을 더욱 효과적으로 방지할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 반도체 발광소자의 평면도이다. 본 실시예에서 n형 반도체층(520), n전극(550), 전류확산층(560), p전극(570), p 전극패드(571), p 전극아암(572) 및 전류차단층(580)에 대한 설명 중 도 1 내지 도 4에서 기설명한 내용과 동일한 설명은 이를 생략하기로 한다.
도 4와 달리, 도 5에서 n전극(550)은 외부전원과 연결되는 n 전극패드(551) 및 전류분산을 위한 n 전극아암(552)을 포함한다. n 전극패드(551)는 외부전원과 직접적으로 연결되나, n 전극아암(552)은 전류분산을 위한 것이므로 n 전극아암(552)보다는 n 전극패드(551)에 가까운 영역에서 전류가 집중될 가능성이 더 높다. 따라서, p 전극아암(572)의 길이방향 즉 중심선 C7에 따라 전류차단층(580)에서 두개의 위치에서의 영역 B9 및 B10을 고려하면, n 전극패드(551)와 먼 영역 B9보다는 더 가까운 영역 B10에서의 너비가 더 넓다.
또한, n전극(550)은 n 전극패드(551)와 별개로 n 전극아암(552)을 포함하므로, n 전극아암(552)이 p전극(570) 쪽을 향하여 형성되어 있다. 따라서, p전극(570) 및 n전극(550) 사이의 전류집중이 증가될 수 있다. 도 4에서 n 전극패드(451)에 가까운 영역에서의 영역 B8의 너비보다, n전극(550)이 n 전극아암(552)을 포함하는 도 5에서 n 전극패드(551)과 가까운 영역 B10의 너비가 더 넓게 형성되어 전류차단층(580)이 더 많이 형성되는 것이 바람직하다.
도 6은 본 발명의 다른 실시예에 따른 반도체 발광소자의 평면도이다. 본 실시예에서 n형 반도체층(620), n전극(650), 전류확산층(660), p전극(670) 및 전류차단층(680)에 대한 설명 중 도 1 내지 도 5에서 기설명한 내용과 동일한 설명은 이를 생략하기로 한다.
도 6에서, n전극(650) 및 p전극(670)은 모두 원형패드 형태이다. 양자가 모두 원형패드 형상인 경우, 중심선은 p전극(670)의 중심과 n전극(650)의 중심을 연결한 중심선 C8과 수직하는 직선인 C9를 중심선으로 할 수 있다. 따라서, 중심선 C9를 기준으로 하여, 전류차단층(680)은 비대층으로 형성된다.
전류차단층(680)은 중심선 C9를 중심으로 n전극(650)과 가까운 영역인 B13에서 전류집중이 될 가능성이 높으므로 영역 B13의 너비는 n전극(650)과 먼 영역인 영역 B12보다 넓게 형성되어 있다.
도 7a 내지 도 7c는 본 발명의 또다른 실시예에 따른 반도체 발광소자 제조방법의 설명에 제공되는 도면들이다. 본 실시예에서는 반도체 발광소자를 제조하기 위하여 기판(710) 상에 n형 반도체층(720), 활성층(730), 및 p형 반도체층(740)을 순차적으로 적층하고, n형 반도체층(720), 활성층(730) 및 p형 반도체층(740)의 일부를 제거하에 n형 반도체층(720)의 일부를 노출(F)시킨다(도 7a). n형 반도체층(720), 활성층(730) 및 p형 반도체층(740)은 성장이 완료된 후 메사식각하여 일부가 노출될 수 있다.
p형 반도체층(740)상에는 전류차단층(780)을 형성하고, 그 위에 전류확산층(760)을 형성한다. 전류차단층(780)은 추후 형성될 p전극(770)의 위치를 고려하여 전류차단층(780)이 p전극(770)의 중심을 기준으로 하여 비대칭이 되도록 하는 위치에 소정의 너비로 형성한다(도 7b).
n형 반도체층(720)의 일부가 노출된 노출영역(F)상에는 n전극(750)을 형성하고, 전류확산층(760) 상에는 p전극(770)을 형성한다. p전극(770)은 기형성된 전류차단층(780)의 위치와의 관계를 고려하여 중심선 C10을 기준으로 전류확산층(760)의 영역 B14 및 영역 B15가 비대칭이 될 수 있도록 형성한다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니라, 첨부된 청구범위에 의해 해석되어야 한다. 또한, 본 발명에 대하여 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당해 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.
100 반도체 발광소자
110, 210, 310, 410, 510, 610, 710 기판
120, 220, 320, 420, 520, 620, 720 n형 반도체층
130, 230, 730 활성층
140, 240, 740 p형 반도체층
150, 250, 350, 450, 550, 650, 750 n전극
351, 551 n전극패드
352, 552 n전극아암
160, 260, 360, 460, 560, 660, 760 전류확산층
170, 270, 370, 470, 570, 670, 710 p전극
271, 371, 471, 571 n전극패드
272, 372, 472, 572 n전극아암
180, 280, 380, 480, 580, 680, 780 전류차단층
A1, A2 중심기준 분리영역
B1, B2, B3, B4, B5, B6, B7, B8, B9, B10, B11, B12, B13, B14, B15 전류차단층 분리영역
C1, C2, C3, C4, C5, C6, C7, C8, C9, C10 중심선
E1, E2, E3, E4 n전극으로부터의 거리
P1, P2, P3, P4, P5, P6 임의의 점
F 노출영역

Claims (13)

  1. n형 반도체층, 활성층 및 p형 반도체층이 순차적으로 형성된 기판;
    상기 n형 반도체층, 활성층 및 p형 반도체층의 일부가 제거되어 상기 n형 반도체층이 노출된 영역에 형성된 n전극;
    상기 p형 반도체층 상에 형성된 전류확산층;
    상기 전류확산층 상에 형성된 p전극; 및
    상기 p형 반도체층 및 상기 전류확산층 사이에 상기 p전극에 대응하는 영역을 포함하도록 형성되고, 상기 p전극의 중심을 기준으로 비대칭으로 형성되는 전류차단층;을 포함하고,
    상기 전류차단층은,
    상기 p전극의 중심을 기준으로 전류흐름이 더 큰 영역에 형성된 영역의 너비가 더 넓게 형성되는 것을 특징으로 하는 반도체 발광소자.
  2. 삭제
  3. n형 반도체층, 활성층 및 p형 반도체층이 순차적으로 형성된 기판;
    상기 n형 반도체층, 활성층 및 p형 반도체층의 일부가 제거되어 상기 n형 반도체층이 노출된 영역에 형성된 n전극;
    상기 p형 반도체층 상에 형성된 전류확산층;
    상기 전류확산층 상에 형성된 p전극; 및
    상기 p형 반도체층 및 상기 전류확산층 사이에 상기 p전극에 대응하는 영역을 포함하도록 형성되고, 상기 p전극의 중심을 기준으로 비대칭으로 형성되는 전류차단층;을 포함하고,
    상기 전류차단층은,
    상기 p전극의 중심을 기준으로, 상기 p전극 및 n전극 사이의 거리가 더 짧은 영역의 너비가 더 넓게 형성되는 것을 특징으로 하는 반도체 발광소자.
  4. 삭제
  5. n형 반도체층, 활성층 및 p형 반도체층이 순차적으로 형성된 기판;
    상기 n형 반도체층, 활성층 및 p형 반도체층의 일부가 제거되어 상기 n형 반도체층이 노출된 영역에 형성된 n전극;
    상기 p형 반도체층 상에 형성된 전류확산층;
    상기 전류확산층 상에 형성된, 외부 전원과 연결되는 p 전극패드 및 전류분산을 위한 p 전극아암을 포함하는 p전극; 및
    상기 p형 반도체층 및 상기 전류확산층 사이에 상기 p전극에 대응하는 영역을 포함하도록 형성되고, 상기 p전극의 중심을 기준으로 비대칭으로 형성되는 전류차단층;을 포함하고,
    상기 p전극의 중심은 상기 p 전극아암의 길이방향의 중심선이고,
    상기 전류차단층은 상기 중심선을 기준으로 상기 n전극과 가까운 영역에서의 너비가 더 넓은 것을 특징으로 하는 반도체 발광소자.
  6. 청구항 5에 있어서,
    상기 n전극은 외부전원과 연결되는 n 전극패드 및 전류분산을 위한 n 전극아암을 포함하고,
    상기 전류차단층은 상기 중심선을 기준으로 상기 n전극패드와 가까운 영역에서의 너비가 더 넓은 것을 특징으로 하는 반도체 발광소자.
  7. n형 반도체층, 활성층 및 p형 반도체층이 순차적으로 형성된 기판;
    상기 n형 반도체층, 활성층 및 p형 반도체층의 일부가 제거되어 상기 n형 반도체층이 노출된 영역에 형성된 n전극;
    상기 p형 반도체층 상에 형성된 전류확산층;
    상기 전류확산층 상에 형성된, 외부 전원과 연결되는 p 전극패드 및 전류분산을 위한 p 전극아암을 포함하는 p전극; 및
    상기 p형 반도체층 및 상기 전류확산층 사이에 상기 p전극에 대응하는 영역을 포함하도록 형성되고, 상기 p전극의 중심을 기준으로 비대칭으로 형성되는 전류차단층;을 포함하고,
    상기 p전극의 중심은 상기 p 전극아암의 길이방향의 중심선이고,
    상기 전류차단층은 상기 p 전극아암의 길이방향에 따라 상기 n전극과 가까운 위치에서의 너비가 더 넓은 것을 특징으로 하는 반도체 발광소자.
  8. 청구항 7에 있어서,
    상기 n전극은 외부전원과 연결되는 n 전극패드 및 전류분산을 위한 n 전극아암을 포함하고,
    상기 전류차단층은 상기 p 전극아암의 길이방향에 따라 상기 n전극패드와 가까운 위치에서의 너비가 더 넓은 것을 특징으로 하는 반도체 발광소자.
  9. n형 반도체층, 활성층 및 p형 반도체층이 순차적으로 형성된 기판;
    상기 n형 반도체층, 활성층 및 p형 반도체층의 일부가 제거되어 상기 n형 반도체층이 노출된 영역에 형성된 n전극;
    상기 p형 반도체층 상에 형성된 전류확산층;
    상기 전류확산층 상에 형성된 p전극; 및
    상기 p형 반도체층 및 상기 전류확산층 사이에 상기 p전극에 대응하는 영역을 포함하도록 형성되고, 상기 p전극의 중심을 기준으로 비대칭으로 형성되는 전류차단층;을 포함하고,
    상기 n전극 및 상기 p전극은 원형패드형태이고,
    상기 전류차단층은, 상기 p전극의 중심에서, 상기 n전극 및 상기 p전극의 중심을 연결한 직선과 수직인 직선을 기준으로 전류흐름이 더 큰 영역에 형성된 영역의 너비가 더 넓게 형성되는 것을 특징으로 하는 반도체 발광소자.
  10. 청구항 1, 청구항 3, 청구항 5, 청구항 7 및 청구항 9 중 어느 한 항에 있어서,
    상기 전류차단층은 상기 전류확산층보다 낮은 도전성을 갖는 물질 또는 절연체인 것을 특징으로 하는 반도체 발광소자.
  11. 청구항 1, 청구항 3, 청구항 5, 청구항 7 및 청구항 9 중 어느 한 항에 있어서,
    상기 전류차단층은 상기 p형 반도체층의 굴절률보다 작은 굴절률을 갖는 것을 특징으로 하는 반도체 발광소자.
  12. 청구항 1, 청구항 3, 청구항 5, 청구항 7 및 청구항 9 중 어느 한 항에 있어서,
    상기 전류차단층은 SiO2를 포함하는 것을 특징으로 하는 반도체 발광소자.
  13. 기판상에 n형 반도체층, 활성층 및 p형 반도체층을 순차적으로 적층하는 단계;
    상기 n형 반도체층, 활성층 및 p형 반도체층의 일부를 제거하여 상기 n형 반도체층을 노출시킨 영역에 n전극을 형성하는 단계;
    상기 p형 반도체층 상에 전류차단층을 형성하고, 상기 전류차단층 및 상기 p형 반도체층 중 노출된 영역을 덮는 전류확산층을 형성하는 단계; 및
    상기 전류확산층 상에 상기 전류차단층에 대응하는 영역 내에 p전극을 형성하는 단계;를 포함하되,
    상기 전류차단층은 상기 p전극의 중심을 기준으로 비대칭으로 형성되되, 상기 p전극의 중심을 기준으로 전류흐름이 더 큰 영역에 형성된 영역의 너비가 더 넓게 형성되는 것을 특징으로 하는 반도체 발광소자 제조방법.
KR1020110006943A 2011-01-24 2011-01-24 반도체 발광소자 및 그의 제조방법 KR101054112B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110006943A KR101054112B1 (ko) 2011-01-24 2011-01-24 반도체 발광소자 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110006943A KR101054112B1 (ko) 2011-01-24 2011-01-24 반도체 발광소자 및 그의 제조방법

Publications (1)

Publication Number Publication Date
KR101054112B1 true KR101054112B1 (ko) 2011-08-03

Family

ID=44932840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110006943A KR101054112B1 (ko) 2011-01-24 2011-01-24 반도체 발광소자 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR101054112B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101219290B1 (ko) 2011-11-08 2013-01-21 순천대학교 산학협력단 발광 다이오드 제조방법
KR101267437B1 (ko) * 2011-11-08 2013-05-31 순천대학교 산학협력단 발광 다이오드 및 그 제조방법
KR101482526B1 (ko) * 2012-12-28 2015-01-16 일진엘이디(주) 질화물 반도체 발광 소자 제조 방법
WO2016114541A1 (ko) * 2015-01-12 2016-07-21 엘지이노텍 주식회사 발광소자, 이를 포함하는 발광소자 패키지, 및 이를 포함하는 조명시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129921A (ja) * 1995-10-27 1997-05-16 Showa Denko Kk 半導体発光素子
JP2000124502A (ja) 1998-10-15 2000-04-28 Matsushita Electronics Industry Corp 半導体発光素子およびその製造方法
KR20070041847A (ko) * 2005-10-17 2007-04-20 삼성전기주식회사 질화물계 반도체 발광소자
KR20080020215A (ko) * 2006-08-31 2008-03-05 주식회사 에피밸리 반도체 발광소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129921A (ja) * 1995-10-27 1997-05-16 Showa Denko Kk 半導体発光素子
JP2000124502A (ja) 1998-10-15 2000-04-28 Matsushita Electronics Industry Corp 半導体発光素子およびその製造方法
KR20070041847A (ko) * 2005-10-17 2007-04-20 삼성전기주식회사 질화물계 반도체 발광소자
KR20080020215A (ko) * 2006-08-31 2008-03-05 주식회사 에피밸리 반도체 발광소자

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101219290B1 (ko) 2011-11-08 2013-01-21 순천대학교 산학협력단 발광 다이오드 제조방법
KR101267437B1 (ko) * 2011-11-08 2013-05-31 순천대학교 산학협력단 발광 다이오드 및 그 제조방법
KR101482526B1 (ko) * 2012-12-28 2015-01-16 일진엘이디(주) 질화물 반도체 발광 소자 제조 방법
WO2016114541A1 (ko) * 2015-01-12 2016-07-21 엘지이노텍 주식회사 발광소자, 이를 포함하는 발광소자 패키지, 및 이를 포함하는 조명시스템
US10199540B2 (en) 2015-01-12 2019-02-05 Lg Innotek Co., Ltd. Light emitting diode, light emitting diode package including same, and lighting system including same

Similar Documents

Publication Publication Date Title
KR101054169B1 (ko) 질화갈륨계 반도체 발광소자
US9835309B2 (en) Light emitting device module including lens with patterned protrusion
KR101034053B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US8198640B2 (en) Semiconductor light emitting device and method of fabricating the same
US9190557B2 (en) Ultraviolet semiconductor light-emitting device and fabrication method
JP6117541B2 (ja) 紫外線発光素子
KR101034085B1 (ko) 발광소자 및 그 제조방법
KR20120042500A (ko) 반도체 발광 소자 및 그 제조방법
JP2013106051A (ja) 半導体発光素子
TWI702737B (zh) 發光二極體元件
KR102623615B1 (ko) 발광소자, 발광소자 패키지 및 발광장치
KR101054112B1 (ko) 반도체 발광소자 및 그의 제조방법
KR20110089701A (ko) 발광소자, 발광소자의 제조방법 및 발광소자 패키지
KR20130066308A (ko) 발광소자
CN108431970B (zh) 发光元件
CN110537262A (zh) 半导体器件
KR100969160B1 (ko) 발광소자 및 그 제조방법
KR101125416B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101961825B1 (ko) 자외선 발광 소자
KR101011063B1 (ko) 질화갈륨계 반도체 발광소자 및 그의 제조방법
KR101616905B1 (ko) 반도체 발광 소자
KR20120006348A (ko) 발광소자
JP2011124275A (ja) 発光装置
KR102237137B1 (ko) 발광소자 및 이를 구비한 발광소자 패키지
KR101068001B1 (ko) 반도체 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee