KR101616905B1 - 반도체 발광 소자 - Google Patents
반도체 발광 소자 Download PDFInfo
- Publication number
- KR101616905B1 KR101616905B1 KR1020090100922A KR20090100922A KR101616905B1 KR 101616905 B1 KR101616905 B1 KR 101616905B1 KR 1020090100922 A KR1020090100922 A KR 1020090100922A KR 20090100922 A KR20090100922 A KR 20090100922A KR 101616905 B1 KR101616905 B1 KR 101616905B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- type
- current
- type cladding
- substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title abstract description 36
- 238000005253 cladding Methods 0.000 claims abstract description 80
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 239000002184 metal Substances 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 230000009977 dual effect Effects 0.000 claims abstract description 5
- 229910052594 sapphire Inorganic materials 0.000 claims description 25
- 239000010980 sapphire Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 14
- 229910004298 SiO 2 Inorganic materials 0.000 abstract description 8
- 230000002265 prevention Effects 0.000 description 10
- 230000000903 blocking effect Effects 0.000 description 9
- 239000004020 conductor Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 239000012535 impurity Substances 0.000 description 8
- 239000013078 crystal Substances 0.000 description 5
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 4
- 229910001887 tin oxide Inorganic materials 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- OXYOBDANCFSCGB-UHFFFAOYSA-J silicon(4+) tetraformate Chemical compound [Si+4].[O-]C=O.[O-]C=O.[O-]C=O.[O-]C=O OXYOBDANCFSCGB-UHFFFAOYSA-J 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000034655 secondary growth Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
반도체 발광 소자가 개시된다.
본 발명에 따른 반도체 발광 소자는 기판과, 상기 기판 상에 형성되며 그물 형태를 갖는 다수의 전류 쏠림 방지 패턴과, 상기 전류 쏠림 방지 패턴 상에 형성된 n형 클래드층과, 상기 n형 클래드층 상에 순차적으로 형성된 활성층 및 p형 클래드층과, 상기 p형 클래드층 및 활성층의 일부 영역을 식각하여 상기 n형 클래드층의 일부를 노출시켜 상기 노출된 n형 클래드층 상에 형성된 n형 전극 및 상기 p형 클래드층 상에 형성된 p형 전극을 포함하고, 상기 전류 쏠림 방지 패턴은 상기 기판 상에 1차 성장된 SiO 또는 SiN층 및 상기 SiO 또는 SiN층 상에 성장된 금속층으로 이루어진 이중 구조 패턴을 포함한다.
반도체 발광 소자, n형 전극, 전류 쏠림 방지 패턴, 금속층, 이중 구조
Description
본 발명은 반도체 발광 소자에 관한 것으로, 특히 전류의 흐름을 균일하게 하여 신뢰성을 향상시킬 수 있는 반도체 발광 소자에 관한 것이다.
발광 다이오드(LED)의 기본 소자 구조는 결정 기판, 그 상부에 순차적으로 성장된 n-형 반도체층, 발광층(DH 구조, MQW 구조, SQW 구조를 구비하는) 및 p-형 반도체층을 구비하고, 여기서, n-형 반도체층, 도전 결정기판(Sic 기판, GaN 기판, 사파이어 기판 등) 및 p-형 반도체층 각각은 외부 배출 전극을 갖는다.
도 1은 종래 기술에 따른 반도체 발광 소자의 구조를 개략적으로 나타낸 단면도이다.
도 1에 도시된 바와 같이, 반도체 발광 소자는 광투과성 기판인 사파이어 기판(1)과, 상기 사파이어 기판(1) 상에 형성된 버퍼층(10)과, n형 클래드층(20)과, InGaN을 함유하는 다중 양자 우물(MQW) 구조의 활성층(30)과, P형 클래드층(40)이 순차 적층된 기본 구조를 가진다.
그리고, 상기 p형 클래드층(40)과 활성층(30)은 일부 메사 식각(mesa etching) 공정에 의하여 그 일부 영역이 제거된 바, n형 클래드층(20)의 일부 상면 에 노출되어 있다. 상기 노출된 n형 클래드층(20)의 상면에는 n형 전극(70)이 형성되어 있고, p형 클래드층(40) 상에는 ITO 등으로 이루어진 투명 도전체층(50)과 p형 전극(60)이 순차 적층된 구조로 형성되어 있다.
한편, 상기 반도체 발광 소자는 광투과성 기판이며 부도체 기판인 사파이어 기판(1)을 사용하게 되는데, 상기 사파이어 기판(1)을 포함하는 반도체 발광 소자를 제작하는 과정에서 에피가 성장된 면에 n형 전극(70) 및 p형 전극(60)을 형성한다.
이렇게 형성된 반도체 발광 소자를 동작하게 되면, 상기 반도체 발광 소자의 p형 전극(60)과 n형 전극(70) 사이에서 발생하는 전류가 상기 p형 클래드 층(40) 및 활성층(30)의 식각된 경계면으로 과도하게 흐르는 현상이 발생하게 된다. 이와 같이, 상기 반도체 발광 소자의 한쪽면으로 지나치게 전류가 쏠리게 됨으로써 사파이어 기판(1)을 이용한 반도체 발광 소자의 제품 신뢰성이 저하되는 문제가 발생하게 된다.
본 발명은 사파이어 기판 또는 n형 클래드층 상에 SiO(또는 SiN)층 및 금속층으로 이루어진 이중구조의 전류 쏠림 방지 패턴을 형성하여 상기 전류 쏠림 방지 패턴과 n형 전극을 전기적으로 접속되게 하여 전류가 어느 한쪽 방향으로 쏠리는 현상을 방지하여 제품의 신뢰성을 향상시킬 수 있는 반도체 발광 소자를 제공함에 그 목적이 있다.
본 발명의 일 실시예에 따른 반도체 발광 소자는 기판과, 상기 기판 상에 형성되며 그물 형태를 갖는 다수의 전류 쏠림 방지 패턴과, 상기 전류 쏠림 방지 패턴 상에 형성된 n형 클래드층과, 상기 n형 클래드층 상에 순차적으로 형성된 활성층 및 p형 클래드층과, 상기 p형 클래드층 및 활성층의 일부 영역을 식각하여 상기 n형 클래드층의 일부를 노출시켜 상기 노출된 n형 클래드층 상에 형성된 n형 전극 및 상기 p형 클래드층 상에 형성된 p형 전극을 포함하고, 상기 전류 쏠림 방지 패턴은 상기 기판 상에 1차 성장된 SiO 또는 SiN층 및 상기 SiO 또는 SiN층 상에 성장된 금속층으로 이루어진 이중 구조 패턴을 포함한다.
본 발명의 다른 실시예에 따른 반도체 발광 소자는 기판과, 상기 기판 상에 형성된 제1 n형 클래드층과, 상기 제1 n형 클래드층 상에 형성되며 그물 형태를 갖는 다수의 전류 쏠림 방지 패턴과, 상기 전류 쏠림 방지 패턴 상에 형성된 제2 n형 클래드층과, 상기 제2 n형 클래드층 상에 순차적으로 형성된 활성층 및 p형 클래드 층과, 상기 p형 클래드층 및 활성층의 일부 영역을 식각하여 상기 n형 클래드층의 일부를 노출시켜 상기 노출된 n형 클래드층 상에 형성된 n형 전극 및 상기 p형 클래드층 상에 형성된 p형 전극을 포함하고, 상기 전류 쏠림 방지 패턴은 상기 제1 n형 클래드층 상에 1차 성장된 SiO 또는 SiN층 및 상기 SiO 또는 SiN층 상에 성장된 금속층으로 이루어진 이중 구조 패턴을 포함한다.
본 발명에 따른 반도체 발광 소자는 사파이어 기판 또는 n형 클래드층 상에 SiO(또는 SiN)층을 1차로 성장한 후 그 위에 금속층을 성장하여 그물 형태를 갖는 이중 구조의 전류 쏠림 방지 패턴을 형성하여 상기 전류 쏠림 방지 패턴과 n형 전극을 전기적으로 접속되게 하여 p형 전극과 n형 전극 사이에서 발생하는 전류가 어느 한쪽 방향으로 쏠리는 현상을 방지하여 제품의 신뢰성을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 설명하기로 한다.
도 2는 본 발명의 제1 실시예에 따른 반도체 발광 소자의 단면을 나타낸 도면이다.
도 2에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 반도체 발광 소자는 광투과성인 기판(100)과, 상기 기판(100) 상에 형성된 버퍼층(110)과, 상기 버퍼층(110) 상에 형성된 전류 쏠림 방지 패턴(180)과, 상기 전류 쏠림 방지 패턴(180) 상에 형성된 n형 클래드층(120)과, 상기 n형 클래드층(120) 상에 형성된 InGaN을 함유하는 다중 양자 우물(MQW) 구조의 활성층(130)과, 상기 활성층(130) 상에 형성 된 P형 클래드층(140)이 순차 적층된 기본 구조를 가진다.
그리고, 상기 p형 클래드층(140)과 활성층(130)은 일부 메사 식각(mesa etching) 공정에 의하여 그 일부 영역이 제거된 바, 상기 n형 클래드층(120)의 일부 상면에 노출되어 있다. 상기 노출된 n형 클래드층(120)의 상면에는 n형 전극(170)이 형성되어 있고, 상기 p형 클래드층(140) 상에는 ITO 등으로 이루어진 투명 도전체층(150)과 p형 전극(160)이 순차 적층된 구조로 형성되어 있다.
상기 기판(100)은 반도체 발광 소자의 단결정을 성장시키기에 적합한 기판으로서, 사파이어 기판 및 실리콘 카바네이트(SiC) 기판과 같은 이종 기판 또는 질화물 기판 등과 같은 동종 기판일 수 있다. 본 발명의 제1 실시예에서는 상기 기판(100)은 사파이어 기판일 수 있다.
상기 버퍼층(110)은 상기 n형 클래드층(120)을 성장하기 전에 상기 사파이어 기판(100)과의 격자 정합을 향상시키기 위한 층으로 일반적으로, AlN/GaN으로 형성될 수 있다.
상기 n형 클래드층(120)은 n형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있으며, n형 도전형 불순물로는 예를 들어, Si, Ge, Sn 등을 사용하고, 바람직하게는 Si를 주로 사용한다. 상기 p형 클래드층(140)은 p형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaN 층으로 이루어질 수 있으며, 상기 p형 도전형 불순물로는 예를 들어, Mg, WZn, Be 등을 사용하고, 바람직하게는 Mg을 주로 사용한다.
그리고, 활성층(130)은 다중 양자 우물(Multi-Quantum Well, MQW)구조의 InGaN/GaN층으로 이루어질 수 있다. 상기 반도체 발광 소자에 있어서, 다중 양자 우물 구조는 다수개의 미니 밴드를 갖고 효율이 좋으며, 작은 전류에서도 발광이 가능하므로, 단일 양자 우물 구조보다 발광 출력이 높게 되는 등의 소자특성 향상이 기대되고 있다.
또한, 본 발명의 제1 실시예에 따른 반도체 발광 소자는 p형 클래드층(140)과 활성층(130)을 에칭하여 상기 n형 클래드층(120)의 일부 상면을 노출시킴으로써 형성된 복수의 메사와, 상기 복수의 메사 상의 노출된 n형 클래드층(120) 상에 형성된 n형 전극(170)과, 상기 투명 도전체층(150) 상에서 반사 메탈 역할 및 본딩 메탈 역할을 하는 p형 전극(160)을 포함한다.
상기 투명 도전체층(150)은 전류 주입 면적을 증가시켜 전류 확산 효과를 향상시키기 위한 층으로 ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide). ITZO(Indium Tin Zinc Oxide) 및 TCO(Transparent Conductive Oxide)로 이루어진 그룹에서 선택된 어느 하나의 막으로 이루어짐이 바람직하다.
상기 전류 쏠림 방지 패턴(180)은 상기 사파이어 기판(100) 및 버퍼층(110) 상에 형성된 SiO층(180a) 및 상기 SiO층(180a) 상에 형성된 금속층(180b)으로 이루어진 이중 구조의 패턴이다. 상기 전류 쏠림 방지 패턴(180)은 상기 일부분이 노출된 n형 클래드(120) 상에 형성된 n형 전극(170)과 전기적으로 접속된다.
상기 전류 쏠림 방지 패턴(180)은 상기 사파이어 기판(100) 및 버퍼층(110) 상에서 SiO층(또는 SiN)으로 1차 성장을 하고, 그 위에 금속층(180b)을 성장하여 도 3에 도시된 바와 같이, 그물 구조의 패턴으로 형성되어 있어 전기적으로 서로 접속된다.
상기 전류 쏠림 방지 패턴(180)은 그물 구조로 상기 사파이어 기판(100) 및 버퍼층(110) 상에 형성되기 때문에, 상기 전류 쏠림 방지 패턴(180) 상에 형성된 n형 클래드층(120)의 일부 노출된 부분에 위치한 n형 전극(170)과 전기적으로 접속된다.
상기 사파이어 기판(100) 및 버퍼층(110) 상에 SiO층(180a)을 1차 성장하고, 그 위에 금속층(180b)으로 2차 성장을 한 후 이중 구조의 전류 쏠림 방지 패턴(180)을 형성한 후 순차적으로, n형 클래드층(120)과 활성층(130) 및 p형 클래드층(140)을 형성한다.
그리고, 상기 p형 클래드층(140)과 활성층(130)은 일부 메사 식각(mesa etching) 공정에 의하여 그 일부 영역이 제거되어, 상기 n형 클래드층(120)의 일부 상면이 노출된다. 상기 노출된 n형 클래드층(120)의 상면에는 n형 전극(170)이 형성되어 있고, 상기 p형 클래드층(140) 상에는 ITO 등으로 이루어진 투명 도전체층(150)과 p형 전극(160)이 순차 적층된 구조로 형성되어 있다.
종래의 경우에, 상기 사파이어 기판(100)을 이용하여 반도체 발광 소자를 제작할 때에 에피가 성장된 면에 n형 전극(170) 및 p형 젼극(160)을 형성하게 되는데, 이로 인해 상기 p형 클래드층(140) 및 활성층(130)이 식각되어 상기 n형 클래드층(120)이 노출된 부분으로 전류가 과도하게 쏠리는 현상이 발생하게 된다.
그러나, 본 발명의 제1 실시예에 따르면, 상기 사파이어 기판(100) 상에 다수의 전류 쏠림 방지 패턴(180)을 형성하여 상기 전류 쏠림 방지 패턴(180)과 상기 n형 전극(170)을 전기적으로 접속시키면, 상기 노출된 n형 클래드층(120)으로 과도하게 흐르던 전류가 상기 n형 전극(170)과 전기적으로 접속된 다수의 전류 쏠림 방지 패턴(180)으로 고르게 흐르게 된다.
이로 인해, 어느 한 방향으로 과도하게 전류가 쏠리는 현상을 방지하여 사파이어 기판(100)을 구비한 반도체 발광 소자의 제품 신뢰성을 향상시킬 수 있다.
도 4는 본 발명의 제2 실시예에 따른 반도체 발광 소자의 단면을 나타낸 도면이다.
도 4에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 반도체 발광 소자는 광투과성인 기판(100)과, 상기 기판(100) 상에 형성된 버퍼층(110)과, 상기 버퍼층(110) 상에 형성된 제1 n형 클래드층(215)과, 상기 제1 n형 클래드층(215) 상에 형성된 전류 쏠림 방지 패턴(280)과, 상기 전류 쏠림 방지 패턴(280) 상에 형성된 제2 n형 클래드층(220)과, 상기 제2 n형 클래드층(220) 상에 형성된 InGaN을 함유하는 다중 양자 우물(MQW) 구조의 활성층(130)과, 상기 활성층(130) 상에 형성된 p형 클래드층(140)이 순차 적층된 기본 구조를 가진다.
또한, 본 발명의 제2 실시예에 따른 반도체 발광 소자는 ITO 등으로 이루어진 투명 도전체층(150)과, p형 전극(160) 및 n형 전극(170)을 더 포함한다.
구체적으로, 상기 n형 전극(170)은 메사 식각(mesa etching) 공정을 이용하여 상기 p형 클래드층(140) 및 활성층(130)의 일부 영역을 제거하여 상기 제2 클래드층(220)의 일부 상면을 노출시켜 상기 노출된 제2 n형 클래드층(220) 상에 형성된다.
상기 기판(100)은 반도체 발광 소자의 단결정을 성장시키기에 적합한 기판으로서, 사파이어 기판 및 실리콘 카바네이트(SiC) 기판과 같은 이종 기판 또는 질화물 기판 등과 같은 동종 기판일 수 있다. 본 발명의 제1 실시예에서는 상기 기판(100)은 사파이어 기판일 수 있다.
상기 버퍼층(110)은 상기 n형 클래드층(120)을 성장하기 전에 상기 사파이어 기판(100)과의 격자 정합을 향상시키기 위한 층으로 일반적으로, AlN/GaN으로 형성될 수 있다.
상기 제1 및 제2 n형 클래드층(215, 220)은 n형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있으며, n형 도전형 불순물로는 예를 들어, Si, Ge, Sn 등을 사용하고, 바람직하게는 Si를 주로 사용한다.
상기 p형 클래드층(140)은 p형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaN 층으로 이루어질 수 있으며, 상기 p형 도전형 불순물로는 예를 들어, Mg, WZn, Be 등을 사용하고, 바람직하게는 Mg을 주로 사용한다.
그리고, 활성층(130)은 다중 양자 우물(Multi-Quantum Well, MQW)구조의 InGaN/GaN층으로 이루어질 수 있다.
상기 투명 도전체층(150)은 전류 주입 면적을 증가시켜 전류 확산 효과를 향상시키기 위한 층으로 ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide). ITZO(Indium Tin Zinc Oxide) 및 TCO(Transparent Conductive Oxide)로 이루어진 그룹에서 선택된 어느 하나의 막으로 이루어짐이 바람직하다.
상기 전류 쏠림 방지 패턴(280)은 상기 제1 n형 클래드층(215) 및 제2 n형 클래드층(220) 사이에 위치한다. 구체적으로, 상기 전류 쏠림 방지 패턴(280)은 상기 제1 n형 클래드층(215) 상에 형성된 SiO층(280a) 및 상기 SiO층(280a) 상에 형성된 금속층(280b)으로 이루어진 이중 구조의 패턴이다. 상기 전류 쏠림 방지 패턴(280)은 상기 일부분이 노출된 제2 n형 클래드(220) 상에 형성된 n형 전극(170)과 전기적으로 접속된다.
상기 전류 쏠림 방지 패턴(280)은 상기 제1 n형 클래드층(215) 상에서 SiO 또는 SiN으로 1차 성장을 하고, 그 위에 금속층(280b)을 성장하여 그물 구조의 패턴으로 형성되어 있으며 서로 전기적으로 접속되어 있다.
상기 제1 n형 클래드층(215) 상에 SiO층(280a)을 1차 성장하고, 그 위에 금속층(280b)으로 2차 성장을 한 후 이중 구조의 전류 쏠림 방지 패턴(280)을 형성한 후 순차적으로, 제2 n형 클래드층(220)과 활성층(130) 및 p형 클래드층(140)을 형성한다.
그리고, 상기 p형 클래드층(140)과 활성층(130)은 일부 메사 식각(mesa etching) 공정에 의하여 그 일부 영역이 제거되어, 상기 제2 n형 클래드층(220)의 일부 상면이 노출된다. 상기 노출된 제2 n형 클래드층(220)의 상면에는 n형 전극(170)이 형성되어 있고, 상기 p형 클래드층(140) 상에는 ITO 등으로 이루어진 투명 도전체층(150)과 p형 전극(160)이 순차 적층된 구조로 형성되어 있다.
본 발명의 제2 실시예에 따르면, 상기 제1 n형 클래드층(215) 상에 다수의 전류 쏠림 방지 패턴(280)을 형성하여 상기 전류 쏠림 방지 패턴(280)과 상기 n형 전극(170)을 전기적으로 접속시키면, 상기 노출된 제2 n형 클래드층(220)으로 과도 하게 흐르던 전류가 상기 n형 전극(170)과 전기적으로 접속된 다수의 전류 쏠림 방지 패턴(280)으로 고르게 흐르게 된다.
이로 인해, 어느 한 방향으로 과도하게 전류가 쏠리는 현상을 방지하여 사파이어 기판(100)을 구비한 반도체 발광 소자의 제품 신뢰성을 향상시킬 수 있다.
도 1은 종래 기술에 따른 반도체 발광 소자의 구조를 개략적으로 나타낸 단면도.
도 2는 본 발명의 제1 실시예에 따른 반도체 발광 소자의 단면을 나타낸 도면.
도 3은 도 2의 기판 상에 형성된 전류 쏠림 방지 패턴의 평면도를 나타낸 도면.
도 4는 본 발명의 제2 실시예에 따른 반도체 발광 소자의 단면을 나타낸 도면.
<도면의 주요부분에 대한 간단한 설명>
100:기판 110:버퍼층
120:n형 클래드층 130:활성층
140:p형 클래드층 150:투명 도전체층
160:p형 전극 170:n형 전극
180, 280:전류 쏠림 방지 패턴 180a, 280a:SiO층
180b, 280b:금속층 215:제1 n형 클래드층
220:제2 n형 클래드층
Claims (10)
- 기판;상기 기판 상의 그물 형태를 갖는 다수의 전류 쏠림 방지 패턴;상기 전류 쏠림 방지 패턴 상의 n형 클래드층;상기 n형 클래드층 상의 활성층 및 p형 클래드층;상기 n형 클래드층의 노출된 영역 상의 n형 전극; 및상기 p형 클래드층 상의 p형 전극;을 포함하고,상기 전류 쏠림 방지 패턴은 상기 기판 상의 SiO 또는 SiN층 및 상기 SiO 또는 상기 SiN층 상의 금속층으로 이루어진 이중 구조 패턴을 포함하고,상기 금속층의 상면은 상기 n형 전극과 맞닿은 반도체 발광 소자.
- 제1 항에 있어서,상기 기판은 사파이어 기판인 반도체 발광 소자.
- 제1 항에 있어서,상기 다수의 전류 쏠림 방지 패턴은 상기 n형 전극과 전기적으로 접속된 반도체 발광 소자.
- 제1 항에 있어서,상기 활성층은 다중 양자 우물(Multi-Quantum Well, MQW)구조의 InGaN/GaN층으로 이루어진 반도체 발광 소자.
- 제1 항에 있어서,상기 기판 및 상기 전류 쏠림 방지 패턴 사이에 배치되어 있는 버퍼층을 더 포함하는 반도체 발광 소자.
- 기판;상기 기판 상의 제1 n형 클래드층;상기 제1 n형 클래드층 상의 그물 형태를 갖는 다수의 전류 쏠림 방지 패턴;상기 전류 쏠림 방지 패턴 상의 제2 n형 클래드층;상기 제2 n형 클래드층 상의 활성층 및 p형 클래드층;상기 제2 n형 클래드층의 노출된 영역 상의 n형 전극; 및상기 p형 클래드층 상에 형성된 p형 전극;을 포함하고,상기 전류 쏠림 방지 패턴은 상기 제1 n형 클래드층 상의 SiO 또는 SiN층 및 상기 SiO 또는 상기 SiN층 상의 금속층으로 이루어진 이중 구조 패턴을 포함하고,상기 금속층의 상면은 상기 n형 전극과 맞닿은 반도체 발광 소자.
- 제6 항에 있어서,상기 기판은 사파이어 기판인 반도체 발광 소자.
- 제6 항에 있어서,상기 다수의 전류 쏠림 방지 패턴은 상기 n형 전극과 전기적으로 접속된 반도체 발광 소자.
- 제6 항에 있어서,상기 활성층은 다중 양자 우물(Multi-Quantum Well, MQW)구조의 InGaN/GaN층으로 이루어진 반도체 발광 소자.
- 제6 항에 있어서,상기 기판 및 상기 제1 n형 클래드층 사이에 배치되어 있는 버퍼층을 더 포함하는 반도체 발광 소자.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090100922A KR101616905B1 (ko) | 2009-10-22 | 2009-10-22 | 반도체 발광 소자 |
| CN201010243553.1A CN102044605B (zh) | 2009-10-22 | 2010-07-30 | 半导体发光设备及其制造方法 |
| US12/908,198 US8525150B2 (en) | 2009-10-22 | 2010-10-20 | Semiconductor light emission device for preventing a regional concentration phenomenon of a current flow and improving the reliability |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090100922A KR101616905B1 (ko) | 2009-10-22 | 2009-10-22 | 반도체 발광 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110044094A KR20110044094A (ko) | 2011-04-28 |
| KR101616905B1 true KR101616905B1 (ko) | 2016-04-29 |
Family
ID=43897619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090100922A KR101616905B1 (ko) | 2009-10-22 | 2009-10-22 | 반도체 발광 소자 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8525150B2 (ko) |
| KR (1) | KR101616905B1 (ko) |
| CN (1) | CN102044605B (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103094440B (zh) * | 2013-01-11 | 2016-03-09 | 厦门市三安光电科技有限公司 | 氮化物发光二极管及其制作方法 |
| CN105826438B (zh) * | 2016-06-01 | 2018-05-08 | 安徽三安光电有限公司 | 一种具有金属缓冲层的发光二极管及其制备方法 |
| CN106449919B (zh) * | 2016-11-30 | 2018-10-12 | 东海县晶瑞达石英制品有限公司 | 一种长寿命的led芯片及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6015979A (en) * | 1997-08-29 | 2000-01-18 | Kabushiki Kaisha Toshiba | Nitride-based semiconductor element and method for manufacturing the same |
| US20040115847A1 (en) * | 2001-10-29 | 2004-06-17 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor light emitting device |
| KR100701094B1 (ko) * | 2006-09-28 | 2007-03-28 | (주)에피플러스 | 발광 다이오드 및 그 제조 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5376580A (en) * | 1993-03-19 | 1994-12-27 | Hewlett-Packard Company | Wafer bonding of light emitting diode layers |
| JPH0738150A (ja) * | 1993-07-22 | 1995-02-07 | Toshiba Corp | 半導体発光装置 |
| CN1172379C (zh) * | 2000-09-05 | 2004-10-20 | 晶元光电股份有限公司 | 倒置型发光二极管 |
| CN1365153A (zh) * | 2001-01-12 | 2002-08-21 | 联铨科技股份有限公司 | 发光二极管 |
-
2009
- 2009-10-22 KR KR1020090100922A patent/KR101616905B1/ko active IP Right Grant
-
2010
- 2010-07-30 CN CN201010243553.1A patent/CN102044605B/zh not_active Expired - Fee Related
- 2010-10-20 US US12/908,198 patent/US8525150B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6015979A (en) * | 1997-08-29 | 2000-01-18 | Kabushiki Kaisha Toshiba | Nitride-based semiconductor element and method for manufacturing the same |
| US20040115847A1 (en) * | 2001-10-29 | 2004-06-17 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor light emitting device |
| KR100701094B1 (ko) * | 2006-09-28 | 2007-03-28 | (주)에피플러스 | 발광 다이오드 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110095262A1 (en) | 2011-04-28 |
| CN102044605A (zh) | 2011-05-04 |
| CN102044605B (zh) | 2013-03-20 |
| KR20110044094A (ko) | 2011-04-28 |
| US8525150B2 (en) | 2013-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4777293B2 (ja) | 窒化物系半導体発光ダイオード | |
| JP5281110B2 (ja) | 窒化物半導体発光素子 | |
| KR101007130B1 (ko) | 발광소자 및 그 제조방법 | |
| US10475960B2 (en) | Light emitting device having gallium nitrade substrate | |
| US20080230792A1 (en) | Semiconductor Light-Emitting Device with Electrode for N-Polar Ingaain Surface | |
| EP2339654A2 (en) | Light emitting diode | |
| KR101007087B1 (ko) | 발광소자 및 그 제조방법 | |
| KR101034085B1 (ko) | 발광소자 및 그 제조방법 | |
| KR20120042500A (ko) | 반도체 발광 소자 및 그 제조방법 | |
| US11810943B2 (en) | Light-emitting device and manufacturing method thereof | |
| US20130015465A1 (en) | Nitride semiconductor light-emitting device | |
| US9231165B2 (en) | Light-emitting diode chip | |
| US7902562B2 (en) | Light emitting diode device that includes a three dimensional cloud structure and manufacturing method thereof | |
| KR101081129B1 (ko) | 발광소자 및 그 제조방법 | |
| KR101616905B1 (ko) | 반도체 발광 소자 | |
| KR20110044020A (ko) | 발광소자 및 그 제조방법 | |
| CN108431970B (zh) | 发光元件 | |
| KR100832070B1 (ko) | 질화갈륨계 발광 다이오드 소자 | |
| KR20080005726A (ko) | 플립칩용 질화물계 발광소자 | |
| KR20110117963A (ko) | 질화물 반도체 발광 소자 및 그 제조방법 | |
| KR101773582B1 (ko) | 고효율 발광 다이오드 | |
| KR20170095675A (ko) | 발광 소자 | |
| CN201773861U (zh) | 侧面具有锯齿状孔洞的氮化镓基高亮度发光二极管 | |
| KR101449032B1 (ko) | 플립칩 구조의 그룹 3족 질화물계 반도체 발광다이오드소자 및 이의 제조 방법 | |
| KR100836132B1 (ko) | 질화물계 반도체 발광다이오드 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190318 Year of fee payment: 4 |