WO2018226049A1 - 반도체 소자 - Google Patents

반도체 소자 Download PDF

Info

Publication number
WO2018226049A1
WO2018226049A1 PCT/KR2018/006484 KR2018006484W WO2018226049A1 WO 2018226049 A1 WO2018226049 A1 WO 2018226049A1 KR 2018006484 W KR2018006484 W KR 2018006484W WO 2018226049 A1 WO2018226049 A1 WO 2018226049A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
conductive semiconductor
electrode
conductive
layer
Prior art date
Application number
PCT/KR2018/006484
Other languages
English (en)
French (fr)
Inventor
박덕현
정병학
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to EP18812971.2A priority Critical patent/EP3637481A4/en
Priority to US16/497,755 priority patent/US11217724B2/en
Priority to CN201880025956.3A priority patent/CN110537262B/zh
Publication of WO2018226049A1 publication Critical patent/WO2018226049A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Definitions

  • the present invention relates to a semiconductor device.
  • semiconductor devices including GaN, AlGaN, InGaNm InAlGaN, GaAs, AlGaAs, InGaAs, GaP, AlGaInP, InP, etc. have many advantages such as wide and easy band gap energy, light emitting devices, light receiving devices and Various diodes are used.
  • light emitting devices such as light emitting diodes or laser diodes using compound semiconductor materials such as group 3-5 or group 2-6 of semiconductors have been developed in red and green by the development of thin film growth technology and device materials. It can realize various colors such as blue, ultraviolet and ultraviolet rays, and it is possible to realize efficient white light by using fluorescent material or adjusting color, and it has low power consumption, semi-permanent life, and quick response compared to conventional light sources such as fluorescent and incandescent lamps. It has the advantages of speed, stability and environmental friendliness.
  • the semiconductor device may include a transmission module of an optical communication means, a light emitting diode backlight that replaces a cold cathcode fluorescence lamp (CCFL) of a liquid crystal display (LCD) display, a white light emitting diode that may replace a fluorescent lamp or an incandescent bulb.
  • Applications include lighting devices, automotive headlights and traffic lights, sensors to detect gas or fire, and medical devices.
  • the application of semiconductor devices can be extended to high frequency application circuits, other power control devices, and communication modules.
  • the present invention is to provide a semiconductor device that improves the current density phenomenon and improved optical, electrical characteristics and reliability.
  • a semiconductor device a conductive substrate; A semiconductor structure disposed on the conductive substrate and including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer; And a first electrode disposed on the semiconductor structure, the first electrode being electrically connected to the first conductive semiconductor layer, wherein the semiconductor structure is formed between the first conductive semiconductor layer and the first electrode.
  • the semiconductor device may further include a first conductive semiconductor layer, and an upper surface of the semiconductor structure may include a flat portion on which the first electrode is disposed and an uneven portion surrounding the flat portion, and the first-first conductive semiconductor layer on the bottom surface of the semiconductor structure. And a second distance from the bottom of the semiconductor structure to the bottom of the uneven portion in contact with the side of the flat portion relative to the first distance to the top surface of the substrate is 70% or more and 95% or less.
  • the thickness of the first-first conductive semiconductor layer is 100 More than 1000 It may be:
  • the width of the upper surface of the flat portion may be two to three times or less than the width of the upper surface of the first-first conductive semiconductor layer.
  • the semiconductor device may further include a pad electrode, and the pad electrode may directly contact the first conductive semiconductor layer.
  • an upper surface of the first electrode may surround an upper surface of the pad electrode, and the stacked structure of the first electrode and the stacked structure of the pad electrode may be different from each other.
  • the upper surface of the pad electrode may be arranged in a circular shape.
  • the ratio of the length of the region where the pad electrode and the first electrode vertically overlap with respect to the radius of the pad electrode may be greater than 0 and less than 1.
  • the second conductive semiconductor layer may include a 2-1 conductive semiconductor layer closest to the active layer and a 2-2 conductive semiconductor layer disposed below the 2-1 conductive semiconductor layer.
  • the 2-1 conductive semiconductor layer and the 2-2 conductive semiconductor layer may be formed of different materials.
  • the second conductive semiconductor layer is disposed under the second-two conductive semiconductor layer and the second-two conductive semiconductor layer including a first dopant and a second dopant, and the first dopant and the first dopant.
  • the semiconductor device further includes a second conductive semiconductor layer including a second dopant, the first dopant contained in the second conductive semiconductor layer, and a first conductive layer included in the second conductive semiconductor layer.
  • concentrations of the dopants may be different from each other, and the concentrations of the second dopant included in the second conductive semiconductor layer and the second dopant contained in the second conductive semiconductor layer may be different from each other.
  • the second-second conductive semiconductor layer may include a first region having an inclination angle equal to an inclination angle of a side surface of the active layer, and a second region having a width wider than a horizontal width of the first region.
  • the ratio of the thickness of the region to the thickness of the second region may be 1: 1 or more and 2: 3 or less.
  • a semiconductor device a conductive substrate; A semiconductor structure disposed between the conductive substrate and including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer; A first electrode electrically connected to the first conductive semiconductor layer; A second electrode electrically connected to the second conductive semiconductor layer; And a current blocking portion disposed between the second conductive semiconductor layer and the second electrode, wherein the current blocking portion further includes a plurality of recesses, and the first electrode and the current blocking portion vertically overlap each other.
  • the width of the current blocking unit in the horizontal direction may be 1 to 5 times or less than the width of the first electrode in the horizontal direction.
  • the second conductive semiconductor layer may include a 2-1 conductive semiconductor layer closest to the active layer and a 2-2 conductive semiconductor layer disposed below the 2-1 conductive semiconductor layer.
  • the 2-1 conductive semiconductor layer and the 2-2 conductive semiconductor layer may be formed of different materials.
  • the thickness of the second-2 conductive semiconductor layer may be 1 ⁇ m or more and 4 ⁇ m or less.
  • the plurality of recesses may pass through the 2-3 conductive semiconductor layer to expose a portion of the second conductive semiconductor layer.
  • the plurality of recesses may be disposed to be exposed to 0% or more and 50% or less of the thickness of the second-second conductive semiconductor layer.
  • the width of the plurality of recesses may be 1 to 5 times or less than the width of the first electrode.
  • the present invention can improve the luminous flux by improving the current spreading phenomenon of the semiconductor device.
  • FIG. 1 is a side view of a semiconductor device according to a first embodiment.
  • FIG. 2 is a top view of the semiconductor device according to the first embodiment.
  • FIG. 3 is a cross-sectional view of the semiconductor device according to the first embodiment taken along the line AA ′ in FIG. 2.
  • FIG. 6 is a graph illustrating a light flux versus a distance between a flat top surface and a flat portion of a second region.
  • FIG. 7 is a cross-sectional view of the semiconductor device according to the second embodiment cut along the line AA ′ in FIG. 2.
  • FIG. 8 is a cross-sectional view of a semiconductor device according to a second embodiment including a plurality of recesses.
  • each layer (film), region, pattern or structures is placed on or “under” or “under” the substrate, each layer (film), region, pattern or patterns.
  • FIG. 1 is a side view of a semiconductor device according to a first embodiment
  • FIG. 2 is a top view of a semiconductor device according to a first embodiment.
  • the semiconductor structure 10 is positioned on the conductive substrate 60, and has a first conductive semiconductor layer 12, a second conductive semiconductor layer 18, and a first conductive semiconductor layer 12.
  • the active layer 14 may be disposed between the second conductive semiconductor layers 18.
  • the first conductive semiconductor layer 12 may be formed of a compound semiconductor such as Group 3-Group 5, Group 2-Group 6, for example, InXaly1Ga1-x1-y1N ( It may include a semiconductor having a composition formula) and may include at least one of GaN, AlGaN, InGaN, InAlGaN.
  • a compound semiconductor such as Group 3-Group 5, Group 2-Group 6, for example, InXaly1Ga1-x1-y1N ( It may include a semiconductor having a composition formula) and may include at least one of GaN, AlGaN, InGaN, InAlGaN.
  • the first dopant may be doped into the first conductive semiconductor layer 12.
  • the first conductive dopant is an n-type dopant and may include Si, Ge, Sn, Se, Te, and the like, but is not limited thereto.
  • the first conductive semiconductor layer 12 may be formed of a single layer or a multilayer, and a pad electrode 86 and a first electrode 84 may be disposed on the first conductive semiconductor layer 12. Stepped portions may be disposed on both side surfaces of the first conductive semiconductor layer 12 on which the first electrode 84 is disposed.
  • the upper surface of the semiconductor structure 10 may include a flat portion 88 on which the first electrode 84 and the pad electrode 86 are disposed, and an uneven portion having irregularities.
  • the uneven portion may be disposed surrounding the flat portion 88.
  • the first-first conductive semiconductor layer 82 may be disposed on the flat portion 88, and the first electrode 84 may be disposed on the first-first conductive semiconductor layer 82. .
  • the first-first conductive semiconductor layer 82 may be disposed to improve current injection characteristics between the first conductive semiconductor layer 12 and the first electrode 84.
  • the horizontal width of the first and second conductive semiconductor layers 82 and 84 may be the same. Accordingly, the current injection characteristic between the first electrode 84 and the first conductive semiconductor layer 12 is improved through the first-first conductive semiconductor layer 12, and light extraction efficiency of the semiconductor device is improved. Can be improved.
  • the width of the flat portion 88 may be equal to or larger than the width of the first electrode 84 and / or the width of the first-first conductive semiconductor layer 82.
  • the horizontal width of the flat portion 88 may be greater than the width of the first electrode 84 in order to secure a process margin in the process of disposing the first electrode 84.
  • the active layer 14 may include a quantum well and a quantum barrier.
  • quantum wells and quantum barriers may be alternately disposed.
  • the active layer 14 includes electrons (or holes) injected through the first conductive semiconductor layer 12 and holes (or electrons) injected through the second conductive semiconductor layer 180 of the active layer 14. Recombines in the quantum wells and emits light due to the bandgap difference of the energy bands corresponding to the constituent materials of the quantum wells, between the first conductive semiconductor layer 12 and the second conductive semiconductor layer 18. Can be deployed. In addition, the wavelength of the emitted light may have an inverse relationship with the energy band gap.
  • the active layer 14 may be formed of a compound semiconductor, and for example, may be implemented as at least one of a group 2-5 and a group 3-6 compound semiconductor.
  • the active layer 14 may include at least one of a single quantum well, a multi-quantum well (MQW), a quantum wire structure, or a quantum dot structure, but is not limited thereto.
  • MQW multi-quantum well
  • quantum wire structure a quantum wire structure
  • quantum dot structure a quantum dot structure
  • the second conductive semiconductor layer 18 is a compound semiconductor such as Group 3-Group 5, Group 2-Group 6, for example, Inx5AlyGa-x5-y2N ( It may include a semiconductor having a composition formula) and may include at least one of AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP.
  • the second conductive semiconductor layer 18 may be doped with a second dopant.
  • the second conductive dopant is a p-type dopant, and may include Mg, Wn, Ca, Sr, C, and Ba, but is not limited thereto.
  • the first conductive semiconductor layer 12 is an n-type semiconductor layer and the second conductive semiconductor layer 18 is a p-type semiconductor layer, but the present invention is not limited thereto.
  • the first conductive semiconductor layer 12 may be a p-type semiconductor layer, and the second conductive semiconductor layer 18 may be an n-type semiconductor layer.
  • an electron blocking layer may be disposed between the active layer 14 and the second conductive semiconductor layer 18.
  • the electron blocking layer EBL blocks the flow of electrons (or holes) supplied from the first conductive semiconductor layer 12 to the second conductive semiconductor layer 18 to prevent electrons and holes in the active layer 14.
  • the luminescence efficiency can be improved by increasing the probability of this recombination.
  • the energy band gap of the electron blocking layer may be larger than the energy band gap of the active layer 14 or the second conductive semiconductor layer 18.
  • the second conductive semiconductor layer 18 may be disposed between the active layer 14 and the conductive substrate 60, and the second conductive semiconductor layer 18 may be a 2-1 conductive semiconductor layer ( 18a) and the second-second conductive semiconductor layer 18b.
  • the 2-1 conductive semiconductor layer 18a and the 2-2 conductive semiconductor layer 18b may be formed of different materials.
  • the 2-1 conductive semiconductor layer 18a is made of a material such as AlGaAs, AlGaInP, InGaAs, InAlGaAS
  • the 2-2 conductive semiconductor layer 18b may be formed of GaP, AlGaAS, AlGaInP, InGaAs, InAlGaAs, etc. may be made of a material, and may be made of different materials.
  • the second-second conductive semiconductor layer 18b may have a current spreading function, and the second-first conductive semiconductor layer 18a may conduct current to the active layer 14. It may have a function of injecting.
  • the Mg concentration of the second-second conductive semiconductor layer 18b is about the second-three conductive semiconductor layer 18c.
  • the second-conductive semiconductor layer 18c may be configured to facilitate the injection of current from the second electrode 32 to the second conductive semiconductor layer 18. 18b) and other dopants, and the second-conducting semiconductor layer 18b has a lower resistance than the second-conducting semiconductor layer 18c, so that the current flows into the active layer 14.
  • the second-second conductive semiconductor layer 18b may include Mg
  • the second-three conductive semiconductor layer 18c may include C.
  • the thickness of the second conductive semiconductor layer 18b may be thicker than the thickness of the second conductive semiconductor layer 18a.
  • the thickness of the 2-2 conductive semiconductor layer 18b is thicker than the thickness of the 2-1 conductive semiconductor layer 18a, current is diffused in the 2-1 conductive semiconductor layer 18a. It may be easier, and the uniformity of the current density injected into the 2-1 conductive semiconductor layer 18a may be improved.
  • the second-second conductive semiconductor layer 18b includes a first region 18- which includes a side surface of the active layer 14 and a side surface having the same inclination angle as that of the second-1 conductive semiconductor layer 18a. 1) and a second region 18-2 having a width wider than the width in the horizontal direction of the first region.
  • the first region 18-1 and the second region 18-2 may be formed of the same material, and the side of the first region 18-1 and the second region 18-2 may be formed of the same material. There may be a stepped portion between the sides, and the stepped portion may include an area having a curvature.
  • the light emitted from the active layer 14 to the lower portion of the semiconductor device and reflected from the first reflective layer 30 or the second reflective layer 40 to the upper portion of the semiconductor device is not absorbed into the active layer 14. It can be released to the outside of the semiconductor structure (10).
  • regions of the stepped portion may further include regions having curvature.
  • the region having the curvature may be a boundary region of a medium where the light reflected from the first reflective layer 30 or the second reflective layer 40 meets the upper portion of the semiconductor device. According to Snell's law, the light reflected from the first reflection layer 30 or the second reflection layer 40 to the upper portion of the semiconductor device is reflected in the boundary region by the first reflection layer 30 or the second reflection layer. The total reflection condition reflected back to (40) direction can be alleviated, and thus the light extraction efficiency of the semiconductor device can be improved.
  • the second electrode 32 may be disposed under the semiconductor structure 10.
  • the second electrode 32 may be disposed under the second-second conductive semiconductor layer 18b of the semiconductor structure 10.
  • the second electrode 32 may be electrically connected to the second-second conductive semiconductor layer 18b.
  • the second electrode 32 may be made of a material having excellent electrical contact.
  • the second electrode 32 may be formed in a single layer or multiple layers.
  • the second electrode 32 includes Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Be, Ge, ITO (Indium tin oxide), IZO (Indium) zinc oxide (IZTO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (AZO), indium gallium zinc oxide (IGZO), indium gallium tin oxide (IGTO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), Gallium zinc oxide (GZO), IZO (IZO Nitride), AGZO (Al-Ga ZnO), IGZO (In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx / ITO, Ni / IrOx / Au and Ni / IrOx It may include, but
  • the second electrode 32 may include a plurality of openings.
  • the second electrode 32 may have a pattern and include a plurality of openings R penetrating between an upper surface and a lower surface of the second electrode 32.
  • the plurality of openings R included in the second electrode 32 may be circular, elliptical, or polygonal in shape, but is not limited thereto.
  • the second electrode 32 may be arranged in a plurality of patterns spaced apart from each other.
  • the first reflection layer 30 may be disposed in the plurality of openings R or between the plurality of patterns.
  • the first reflection layer 30 may directly contact the bottom surface of the second conductive semiconductor layer 18, but is not limited thereto.
  • the first reflection layer 30 may be an insulating material having transmittance and refractive index.
  • the first reflection layer 30 may include at least one of SixOy, SixNy, Al2O3, ZnO, ITO, TiO2, and HfOx, and DBRs having different refractive indices having different refractive indices and disposed in a single layer or multiple layers. (Distributed Bragg-Reflector) structure can be arranged.
  • the first reflective layer 30 may be a metal material forming a Schottky junction with the semiconductor structure 10.
  • the present invention is not limited thereto, and the first reflection layer 30 may be disposed in a stacked structure including at least one of an insulating material and a metal material having transmittance and / or refractive index.
  • the first reflecting layer 30 is disposed in the plurality of openings R of the second electrode 32 or between the plurality of patterns, so that the first reflecting layer ( In the region in which 30) is disposed, the current injection may not be smooth. Therefore, the uniformity of the current density injected from the second electrode 32 into the second conductive semiconductor layer 18 can be improved.
  • the second reflective layer 40 may be composed of a single layer or multiple layers.
  • the second reflection layer 40 may be made of a material having excellent electrical contact and high reflectivity.
  • the second reflective layer 40 may be made of a metal or an alloy including at least one of Pd, Ir, Ru, Mg, Zn, Pt, Ag, Ni, Al, Rh, Au, Ti, Hf, and ITO.
  • the second reflective layer 40 may be made of metal and may be electrically connected to the second electrode 32.
  • the second electrode 32 may be electrically connected to the second conductive semiconductor layer 40.
  • the second reflective layer 40 reflects the light emitted from the active layer 14 upward between the plurality of openings R of the second electrode 32 or the pattern spaced apart from each other. Can be improved.
  • the bonding layer 50 may include a barrier metal or a bonding metal.
  • the bonding layer 50 may include at least one of Ti, Au, Sn, Nu, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd, or Ta, but is not limited thereto.
  • the bonding layer 50 may be composed of a single layer or multiple layers.
  • the bonding layer 50 may be disposed between the conductive substrate 60 and the semiconductor structure 10 to physically and electrically connect the semiconductor structure 10 and the conductive substrate 60 to each other.
  • the conductive substrate 60 may be a metal or a carrier substrate.
  • the conductive substrate 60 may be composed of a single layer or multiple layers.
  • the conductive substrate 60 may be made of a material having excellent electrical contact, and may include, for example, at least one of Ni, Ti, Cr, Pt, Au, Sn, In, Pd, Cu, and TiW. However, it is not limited thereto.
  • the first electrode 84 and the pad electrode 86 may be disposed on the semiconductor structure 10.
  • the first electrode 84 and the pad electrode 86 may be disposed on the semiconductor structure 10. At least one of the first electrode 84 and the pad electrode 86 may be disposed, but is not limited thereto.
  • the branch electrode may have at least one extension part extending in a different direction from an electrode connected to the pad electrode 86.
  • the pad electrode 86 may be disposed in the central region of the semiconductor structure 10, but is not limited thereto.
  • the pad electrode 86 may be disposed on the first conductive semiconductor layer 12, and may be in direct contact with the first conductive semiconductor layer 12, but is not limited thereto.
  • the resistance between the pad electrode 86 and the first conductive semiconductor layer 12 may be larger than the resistance between the first electrode 84 and the first conductive semiconductor layer 12.
  • the pad electrode 86 and the first electrode 84 may be formed of the same material or different materials.
  • the resistance between the first-first conductive semiconductor layer 82 and the first electrode 84 may be smaller than the resistance between the pad electrode 86 and the first conductive semiconductor layer 12.
  • the current injected into the pad electrode 86 is not injected directly into the first conductivity type semiconductor layer 12, but is injected into the first conductivity type semiconductor layer 12 through the first electrode 84. Therefore, the uniformity of the injected current can be improved.
  • the constituent material of the first electrode 84 and the constituent material of the pad electrode 86 are different from each other, and the first electrode 84 and the first conductive semiconductor layer 12 are separated from each other.
  • the current injection characteristics and the uniformity were improved by disposing the first-first conductive semiconductor layer 82.
  • the current spreading effect was improved, and the light output of the semiconductor element was improved.
  • the 1-1 conductive semiconductor layer 82 may not be disposed.
  • the pad electrode 86 may be composed of a single layer or a plurality of layers, and at least one of Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Rh, Ru, Ag, Cu-W. It may include, but is not limited to.
  • the first-first conductive semiconductor layer 82 may be formed of compound semiconductors such as Groups III-5, II-6, and the like, for example, InX1Aly1Ga1-x1-y1N ( It may include a semiconductor having a composition formula) and may include at least one of GaN, AlGaN, InGaN, InAlGaN.
  • the first-first conductive semiconductor layer 82 may absorb light emitted from the active layer 14 toward the first conductive semiconductor layer 12, the first-first conductive semiconductor layer 82 may be larger than the width of the first electrode 84. It may be arranged not wide. In order to facilitate current injection from the first electrode 84 to the active layer 14, the width c of the first-first conductive semiconductor layer may be the same width as that of the first electrode 84. have. However, the present invention is not limited thereto, and when the first electrode 84 is disposed after the region of the first-first conductivity-type semiconductor layer 82 is disposed, the first-first conductivity-type semiconductor layer is used to secure a process margin. The width c may be wider than the width of the first electrode 84.
  • the thickness of the first-first conductive semiconductor layer 82 is 100 In the following case, since a defect may occur in terms of electrical characteristics, the thickness of the first-first conductive semiconductor layer 82 is 100. It may be abnormal.
  • the thickness of the first-first conductive semiconductor layer 82 is 1000 In this case, since the optical path through which the light emitted from the active layer 14 toward the first conductive semiconductor layer 12 may be absorbed may be long, the thickness of the first-first conductive semiconductor layer 82 may be increased. 1000 It may be:
  • the first electrode 84 may include branch electrodes spaced apart from each other.
  • the branch electrode of the first electrode 84 may vertically overlap with the pad electrode 86.
  • n / m) may be greater than zero and less than one.
  • the first ratio (n / m) is 0 or less, it is difficult to secure a margin between the process of arranging the first electrode 84 and the process of arranging the pad electrode 86, and thus, the first electrode ( 84) and the pad electrode 86 may not be electrically connected to each other.
  • the branch electrodes may be connected to each other, and when the branch electrodes are connected to each other, the pad electrode 86 and the first conductive type may be disposed. Due to the resistance between the semiconductor layers 12, the current spreading to the branch electrode may be deteriorated.
  • a first ratio (n / m) can be greater than 0 and less than 1.
  • the second-second conductive semiconductor layer 18b may extend to the outside of the active layer 14 to surround the semiconductor structure 10 on the upper surface of the semiconductor device.
  • the second region 18-2 of the second-second conductive semiconductor layer 18b may extend to the outside of the active layer 14. Since the 2-2 conductive semiconductor layer 18b has a higher resistance than the 2-1 conductive semiconductor layer 18a, the area of the top surface of the 2-2 conductive semiconductor layer 18b is increased. In the case where the active layer 14 is disposed larger than the area of the upper surface of the active layer 14, the current injected into the second electrode 32 is injected into the active layer 14 through the second-first conductive semiconductor layer 18a. It is possible to improve the uniformity of the injected current density.
  • An area of an upper surface of the second conductive semiconductor layer 18b may be 10% or more and 30% or less than an area of the upper surface of the semiconductor device.
  • the second conductive semiconductor layer 18b disposed around the semiconductor structure 10 may be In this case, since the laser or diamond wheel passes by the individual device after the semiconductor device is manufactured, the process margin for the cutting process may be secured.
  • An area of the upper surface of the ⁇ 2 conductive semiconductor layer 18b may be 30% or less than an area of the upper surface of the semiconductor device.
  • FIG. 3 is a cross-sectional view of the semiconductor device according to the first embodiment taken along the line AA ′ in FIG. 2.
  • the first distance L1 from the bottom surface of the semiconductor structure 10 to the top surface of the first-first conductive semiconductor layer 82 and the flat portion at the bottom surface of the semiconductor structure 10 ( The second distance L2 to the uneven portion disposed closest to 88, the width b of the flat portion and the width a of the first electrode will be described in detail.
  • the upper surface of the semiconductor structure 10 may include a flat portion 88 on which the first electrode 84 and the pad electrode 86 are disposed, and an uneven portion having irregularities.
  • the semiconductor structure 10 includes the first-first conductive semiconductor layer 82 and the concave-convex portion is disposed on the upper surface of the semiconductor structure 10, the thickness of the first-first conductive semiconductor layer 82 is measured. Can become very thin or damaged. When the thickness of the first-first conductive semiconductor layer 82 is very thin or damaged, the resistance between the first electrode 84 and the first conductive semiconductor layer 12 may be increased.
  • a flat surface may be disposed on an upper surface of the semiconductor structure 10 in which the first electrode 84 is disposed.
  • the width b of the flat portion 88 is larger than the width a of the first electrode 84.
  • the width b of the flat portion 88 may be at least two to three times less than the width of the first electrode a.
  • the uneven portion may be disposed so that the first electrode 84 is not damaged in the process of arranging the flat portion 88. Process margins can be secured.
  • the width b of the flat portion is less than or equal to three times the width of the first electrode a, a large current flows in the lateral direction of the first conductive semiconductor layer 12 can be suppressed to the active layer 14.
  • the amount of injected current can be secured, and the probability that light emitted from the active layer 14 is reabsorbed can be lowered.
  • the area of the uneven portion which may be disposed on the upper surface of the semiconductor structure 10 may be secured, and thus the light extraction efficiency of the semiconductor device may be improved.
  • the width b of the flat portion may be two or more times to three times or less than the width a of the first electrode.
  • the first distance L1 may be a distance from a bottom surface of the semiconductor structure 10 to an upper surface of the first-first conductive semiconductor layer 82.
  • the second distance L2 may be a distance from a bottom surface of the semiconductor structure 10 to an uneven portion contacting the flat portion 88, and may be a concave portion of the uneven portion and the semiconductor structure 10. It may be the distance between the bottoms.
  • the concave-convex portion may have a uniform pattern shape on the upper surface, or may be arranged unevenly.
  • the height of the convex portion may be uneven based on the concave portion of the concave and convex portion, and the concave portion may be uneven based on the convex portion. Therefore, the second distance L2 will be described based on the main portion in contact with the flat surface .
  • the thickness of the first conductivity-type semiconductor layer 12 may be different from each other in the uneven portion and the flat portion 88. Resistances in the flat portion 88 and the uneven portion of the first conductive semiconductor layer 12 may be different from each other.
  • the thickness of the first conductivity type semiconductor layer 12 in the uneven portion may be thinner than the thickness of the first conductivity type semiconductor layer 12 in the flat portion 88, in which case Since the resistance of the first conductivity-type semiconductor layer 12 of the larger than the resistance of the first conductivity-type semiconductor layer in the flat portion 88, the thickness of the first conductivity-type semiconductor layer 12 in the uneven portion If is not secured, it may be difficult for the current injected into the flat portion 88 to diffuse into the uneven portion.
  • the thickness of the first conductivity-type semiconductor layer 12 in the uneven portion is made thinner than the thickness of the first conductivity-type semiconductor layer 12 in the flat surface, and is formed by the unevenness of the uneven portion.
  • the light extraction efficiency of the semiconductor device can be improved.
  • the ratio of the first distance L1 and the second distance L2 may be controlled to secure electrical and / or optical characteristics of the semiconductor device.
  • the second distance L2 with respect to the first distance L1 is 70% or more, electrical characteristics of the semiconductor device may be secured, and when it is 95% or less, optical characteristics of the semiconductor device. It can be confirmed that can be secured.
  • the thickness of the first conductivity-type semiconductor layer 12 in the uneven portion may be increased to ensure electrical characteristics of the semiconductor device.
  • the second distance L2 is equal to or less than 95% of the first distance L1
  • the thickness of the first conductivity-type semiconductor layer 12 in the uneven portion is reduced, so that the light extraction efficiency of the semiconductor element is reduced. This is improved and the optical characteristics of the semiconductor element can be secured.
  • FIG. 5 is a cross-sectional view of the semiconductor device according to the first embodiment taken along the line AA ′ in FIG. 2, wherein the distance d between the flat upper surface of the second region 18-2 and the flat portion 88 is shown.
  • FIG. 6 shows the thickness d1 of the first region and the thickness d2 of the second region, and FIG. 6 shows the light flux compared to the distance d between the flat upper surface of the second region 18-2 and the flat portion 88. For the graph.
  • the second-second conductive semiconductor layer 18b has a side surface having the same inclination angle as that of the side of the active layer 14 and the side of the second-first conductive semiconductor layer 18a.
  • the first region 18-1 and the second region 18-2 having a width wider than the horizontal width of the first region 18-1 may be included.
  • the first region 18-1 and the second region 18-2 may be formed of the same material, and the side of the first region 18-1 and the second region 18-2 may be formed of the same material. Between the sides may include an area having a stepped portion or curvature.
  • the second-second conductive semiconductor layer 18b has a constant thickness d1 + d2, the first region d1 having the thickness of the first region, and the second thickness d2 having the thickness of the second region. If so, the ratio of the first thickness d1 and the second thickness d2 may be 1: 1 or more and 2: 3 or less.
  • the ratio of the first thickness d1 and the second thickness d2 is 1: 1 or more, the second thickness d2 becomes larger than the first thickness d1, so that the luminous flux of the semiconductor device is reduced. Can prevent the luminous flux to be improved.
  • the ratio of the first thickness d1 and the second thickness d2 is 2: 3 or more, the lower metal may be exposed to generate a leakage current. Therefore, in order to prevent leakage current and to ensure the reliability of the semiconductor device, the ratio of the first thickness d1 and the second thickness d2 may be 2: 3 or less.
  • the distance d between the flat upper surface of the second region 18-2 and the flat portion 88 includes the second thickness d2, and according to the second thickness d2, The distance d between the flat upper surface of 18-2) and the flat portion 88 may also decrease or increase.
  • the distance d between the flat upper surface of the second region 18-2 and the flat portion 88 is increased to improve the luminous flux of the semiconductor device. If both sides of the semiconductor structure 10 are exposed to the outside, a leakage current may be generated, which may cause a problem that the reliability of the semiconductor device is degraded.
  • the distance d between the flat upper surface of the second region 18-2 including the second thickness d and the flat portion 88 may be selected in consideration of the reliability and luminous flux of the semiconductor device. have.
  • FIG. 7 shows a semiconductor device according to the second embodiment.
  • the semiconductor device 100 includes a semiconductor structure 10, a conductive substrate 60, a second electrode 32, a second reflection layer 40, and a bonding layer 50. ), A first electrode 84, a pad electrode 86, and a current blocking unit 70.
  • the semiconductor structure 10 including the first conductive semiconductor layer 12, the second conductive semiconductor layer 18, and the active layer 14, the conductive substrate 60, the first reflective layer 30, and the second electrode Reference numeral 32, the second reflection layer 40, the bonding layer 50, the first electrode 84 and the pad electrode 86 is the same as the configuration of the semiconductor device according to the first embodiment, and thus detailed description thereof will be omitted.
  • the thickness of the second-second conductive semiconductor layer 18b according to the second embodiment may be 1 ⁇ m or more and 4 ⁇ m or less.
  • the second conductive semiconductor layer 18b may have a current spreading function.
  • the current flows in the vertical direction through the current blocking unit 70, thereby allowing a wider light emitting area to be utilized, and being uniform and bright. Surface luminescence can be obtained.
  • the thickness of the second conductive semiconductor layer 18b may be 1 ⁇ m or more and 4 ⁇ m or less.
  • the current blocking unit 70 may be disposed between the second conductive semiconductor layer 18 and the second electrode 32.
  • the current blocking unit 70 may be formed of an insulating material or a metal material such as SiO 2, SiO x Ny, SixNy, but is not limited thereto.
  • the current blocking unit 70 When the current blocking unit 70 is made of a metal material, it may be made of a metal material different from the second electrode 32. When the current blocking unit 70 is made of a metal material, the resistance between the current blocking unit 70 and the second conductive semiconductor layer 18 is the second electrode 32 and the second conductive type. By disposing a material larger than the resistance between the semiconductor layers 18, it is possible to suppress the direct injection of current into the second conductivity-type semiconductor layer 18 through the current blocking unit 70.
  • the current blocking unit 70 is formed of a metal material, for example, indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IZAO), or IGZO (indium gallium zinc oxide), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IZON (IZO Nitride), AGZO (Al-Ga ZnO), At least one of IGZO (In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx / ITO, Ni / IrOx / Au, and Ni / IrOx / Au / ITO may be included, but is not limited thereto.
  • ITO indium tin oxide
  • IZO indium zinc oxide
  • IZTO indium aluminum zinc oxide
  • IGZO indium gallium zinc oxide
  • the second electrode 32 may be made of a material having excellent electrical contact with the second conductivity-type semiconductor layer 18.
  • the second electrode 32 may be composed of a single layer or multiple layers.
  • the second electrode 32 includes Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Be, Ge, ITO (indium tin oxide), IZO (indium) zinc oxide (IZTO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (AZO), indium gallium zinc oxide (IGZO), indium gallium tin oxide (IGTO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), Gallium zinc oxide (GZO), IZO Nitride (IZON), Al-Ga ZnO (AGZO), In-Ga ZnO (IGZO), ZnO, IrOx, RuOx, NiO, RuOx / ITO, Ni / IrOx / Au, and Ni / At
  • the current blocking unit 70 and the first electrode 84 vertically overlap each other, and the horizontal width e of the current blocking unit is equal to or greater than 1 to 5 times the horizontal width a of the first electrode. It may be:
  • the horizontal width (e) of the current blocking portion is one or more times larger than the horizontal width (a) of the first electrode, the volume of the active layer 14 into which the current is injected can be ensured, so that the luminous flux of the semiconductor element is increased. Can be improved.
  • the horizontal width e of the current blocking unit increases by one or more times than the horizontal width a of the first electrode, the light speed of the semiconductor device may be increased in proportion.
  • the operating voltage of the device may also increase in proportion.
  • the horizontal width (e) of the current blocking portion is five times or more than the horizontal width (a) of the first electrode
  • the operating voltage of the semiconductor device is increased to secure the electrical characteristics of the semiconductor device.
  • the horizontal width e of the current blocking unit may be 5 times or less than the horizontal width a of the first electrode.
  • the horizontal width e of the current interruption unit may be one or more times to five times or less than the horizontal width a of the first electrode in consideration of both electrical characteristics and luminous flux.
  • the current blocking unit 70 may include a plurality of recesses 75, and the plurality of recesses 75 may include the second and third conductive semiconductor layers 18c. A portion of the second-second conductive semiconductor layer 18b may be exposed through the second electrode 32, and the second electrode 32 may be disposed in the plurality of recesses 75.
  • the plurality of recesses 75 may be disposed to penetrate through the 2-3 conductive semiconductor layer 18c and be exposed to 0% or more and 50% or less of the thickness of the 2-2 conductive semiconductor layer 18b. Can be.
  • the plurality of recesses 75 When the plurality of recesses 75 are disposed to penetrate the 2-3 conductive semiconductor layer 18c to expose 0% or more of the thickness of the 2-2 conductive semiconductor layer 18b, the plurality of recesses 75 may be disposed.
  • the recess 75 may penetrate the 2-3 conductive semiconductor layer 18c and may contact the second-2 conductive semiconductor layer 18b, and the second electrode 32 may be in the recess 75. Even if the semiconductor device is disposed, ohmic contact is not formed in the portion contacting the second conductive semiconductor layer 18b, so that the plurality of recesses 75 may serve as a current blocking function.
  • the semiconductor device when the plurality of recesses 75 are disposed to penetrate the 2-3 conductive semiconductor layer 18c and expose at least 50% of the thickness of the 2-2 conductive semiconductor layer 18b. Since the voltage is increased, in order to secure electrical characteristics of the semiconductor device, the plurality of recesses 75 penetrate through the second and third conductive semiconductor layers 18c to form the second and second conductive semiconductor layers ( 18b) may be arranged to expose up to 50% of the thickness.
  • the horizontal width e of the recess may be 1 to 5 times the horizontal width a of the first electrode.
  • the horizontal width e of the recess when the horizontal width e of the recess is one or more times larger than the horizontal width a of the first electrode, a wider light emitting area of the semiconductor device may be utilized. This can be improved. As the horizontal width e of the recess is larger than the horizontal width a of the first electrode, the light speed of the semiconductor device may be increased in proportion. However, as the luminous flux of the semiconductor device is improved, the operating voltage of the semiconductor device is also proportional. Can be increased.
  • the horizontal width e of the recess When the horizontal width e of the recess is at least five times the horizontal width a of the first electrode, the operating voltage of the semiconductor device increases in proportion to the horizontal width e of the recess. Therefore, in order to secure the electrical characteristics of the semiconductor device, the horizontal width e of the recess may be 5 times or less than the horizontal width a of the first electrode.
  • the horizontal width e of the recess may be 1 to 5 times the horizontal width a of the first electrode in consideration of both the electrical characteristics and the luminous flux of the semiconductor device.
  • a plurality of semiconductor devices and semiconductor device packages according to the embodiments described above may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, or the like, which is an optical member, may be disposed on an optical path of the semiconductor device package. have.
  • the light source device includes a light source module including a substrate and a semiconductor device package according to an embodiment, a heat radiator for dissipating heat from the light source module, and a power supply unit for processing or converting an electrical signal provided from the outside to provide the light source module. It may include.
  • the light source device may include a lamp, a head lamp, or a street lamp.
  • the light source device according to the embodiment may be variously applied to a product requiring light to be output.
  • the light source device includes a bottom cover, a reflector disposed on the bottom cover, a light emitting module emitting light and including a semiconductor element, a light guide plate disposed in front of the reflector and guiding light emitted from the light emitting module to the front;
  • An optical sheet including prism sheets disposed in front of the light guide plate, a display panel disposed in front of the optical sheet, an image signal output circuit connected to the display panel and supplying an image signal to the display panel, and disposed in front of the display panel It may include a color filter.
  • the bottom cover, the reflector, the light emitting module, the light guide plate, and the optical sheet may form a backlight unit.
  • the head lamp includes a light emitting module including a semiconductor device package disposed on a substrate, a reflector reflecting light emitted from the light emitting module in a predetermined direction, for example, a front, and reflected by the reflector. It may include a lens for refracting the light forward, and a shade for blocking or reflecting a portion of the light reflected by the reflector toward the lens to achieve a light distribution pattern desired by the designer.
  • FIG. 10 is an exploded perspective view of a light source device according to an embodiment.
  • the lighting apparatus may include a cover 2100, a light source module 2200, a radiator 2400, a power supply unit 2600, an inner case 2700, and a socket 2800.
  • the lighting apparatus according to the embodiment may further include any one or more of the member 2300 and the holder 2500.
  • the light source module 2200 may include a semiconductor device package according to an embodiment.
  • the light source module 2200 may include a light source unit 2210, a connection plate 2230, and a connector 2250.
  • the member 2300 is disposed on an upper surface of the heat dissipator 2400, and has a plurality of light source parts 2210 and guide grooves 2310 into which the connector 2250 is inserted.
  • the holder 2500 may block the accommodating groove 2719 of the insulating portion 2710 of the inner case 2700. Therefore, the power supply unit 2600 accommodated in the insulating unit 2710 of the inner case 2700 is sealed.
  • the holder 2500 has a guide protrusion 2510.
  • the power supply unit 2600 may include a protrusion 2610, a guide unit 2630, a base 2650, and an extension unit 2670.
  • the inner case 2700 may include a molding unit together with the power supply unit 2600 therein.
  • the molding part is a part where the molding liquid is hardened, so that the power supply part 2600 can be fixed inside the inner case 2700.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명에 따른 반도체소자는 도전성 기판; 상기 도전성 기판 상에 배치되며, 제1도전형 반도체층, 제2도전형 반도체층 및 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 배치되는 활성층을 포함하는 반도체 구조물; 및 상기 반도체 구조물 상에 배치되며, 상기 제1도전형 반도체층과 전기적으로 연결되는 제1전극; 상기 반도체구조물은 상기 제1도전형 반도체층과 상기 제1전극 사이에 제1-1도전형 반도체층을 더 포함하고, 상기 반도체 구조물의 상면은 상기 제1전극이 배치되는 평탄부, 상기 평탄부를 감싸는 요철부를 포함하며, 상기 반도체구조물의 저면에서 상기 제1-1도전형 반도체층의 상면까지의 제1거리 대비 상기 반도체구조물의 저면에서 평탄부의 측면에 접하는 요철부의 저면까지의 제2거리가 70% 이상 내지 95% 이하일 수 있다. 본 발명은 반도체소자의 전류퍼짐현상을 개선하여 광속을 향상시킬 수 있다.

Description

반도체 소자
본 발명은 반도체소자에 관한 것이다.
GaN, AlGaN, InGaNm InAlGaN, GaAs, AlGaAs, InGaAs, GaP, AlGaInP, InP 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점이 있기 때문에 발광소자, 수광소자 및 각종 다이오드 등으로 다양하게 사용되고 있다.
특히 반도체의 3-5족 또는 2-6족 등의 화합물 반도체 물질을 이용한 발광다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조절함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안정성, 환경 친화성의 장점을 가진다.
뿐만 아니라, 광 검출기나 태양 전지와 같은 수광소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안정성, 환경친화성 및 소자 재료의 용이한 조절의 장점을 가지므로 전력 제어 또는 초고주파 회로나 통신용 모듈에서 용이하게 이용할 수 있다.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 냉음극관(CCFL : Cold cathcode Flurescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드라이트 및 신호등, Gas 나 화재를 감지하는 센서, 의료용 기기 등 응용이 확대되고 있다. 또한, 반도체소자는 고주파 응용회로나 기타 전력제어장치, 통신용 모듈에까지 응용이 확대될 수 있다.
최근에도 반도체소자의 광속, 발광효율, 전기적 특성의 향상을 위해 광 추출구조를 개선하는 등의 다양한 개발이 이루어지고 있다.
본 발명은 전류 밀집 현상을 개선하고 광학적, 전기적 특성 및 신뢰성을 향상시킨 반도체소자를 제공하고자 한다.
본 발명의 제1실시예에 따른 반도체소자는, 도전성 기판; 상기 도전성 기판 상에 배치되며, 제1도전형 반도체층, 제2도전형 반도체층 및 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 배치되는 활성층을 포함하는 반도체 구조물; 및 상기 반도체 구조물 상에 배치되며, 상기 제1도전형 반도체층과 전기적으로 연결되는 제1전극;을 포함하되, 상기 반도체구조물은 상기 제1도전형 반도체층과 상기 제1전극 사이에 제1-1도전형 반도체층을 더 포함하고, 상기 반도체 구조물의 상면은 상기 제1전극이 배치되는 평탄부, 상기 평탄부를 감싸는 요철부를 포함하며, 상기 반도체구조물의 저면에서 상기 제1-1도전형 반도체층의 상면까지의 제1거리에 대한 상기 반도체구조물의 저면에서 평탄부의 측면에 접하는 요철부의 저면까지의 제2거리가 70% 이상 내지 95% 이하인 것을 특징으로 한다.
또한, 상기 제1-1도전형 반도체층과 상기 제1전극의 수평방향의 폭이 같을 수 있다.
또한, 상기 제1-1도전형 반도체층의 두께는 100
Figure PCTKR2018006484-appb-I000001
이상 내지 1000
Figure PCTKR2018006484-appb-I000002
이하일 수 있다.
또한, 상기 평탄부 상면의 폭은 상기 제1-1도전형 반도체층 상면의 폭의 2배 이상 내지 3배 이하일 수 있다.
또한, 상기 반도체소자는 패드 전극을 더 포함하고, 상기 패드전극은 상기 제1도전형 반도체층과 직접 접할 수 있다.
또한, 상기 제1전극의 상면은 상기 패드전극의 상면을 둘러싸며, 상기 제1전극의 적층구조와 상기 패드전극의 적층구조는 서로 상이할 수 있다.
또한, 상기 패드 전극의 상면은 원형으로 배치될 수 있다.
또한, 상기 패드 전극의 반경에 대한 상기 패드전극과 제1전극이 수직 중첩되는 영역의 길이의 비율은 0보다 크고 1보다 작을 수 있다.
또한, 상기 제2도전형 반도체층은 상기 활성층에 가장 가까운 제2-1도전형 반도체층, 상기 제2-1도전형 반도체층 하부에 배치되는 제2-2도전형 반도체층을 포함하고, 상기 제2-1도전형 반도체층과 상기 제2-2도전형 반도체층은 다른 물질로 구성될 수 있다.
또한, 상기 제2도전형 반도체층은 제1도펀트 및 제2도펀트를 포함하는 상기 제2-2도전형 반도체층 및 상기 제2-2도전형 반도체층 하부에 배치되며 상기 제1도펀트 및 상기 제2도펀트를 포함하는 제2-3도전형 반도체층을 더 포함하고, 상기 제2-2도전형 반도체층이 포함하는 제1도펀트의 농도와 상기 제2-3도전형 반도체층이 포함하는 제1도펀트의 농도가 서로 상이하고, 상기 제2-2도전형 반도체층이 포함하는 제2도펀트의 농도와 상기 제2-3도전형 반도체층이 포함하는 제2도펀트의 농도가 서로 상이할 수 있다.
또한, 상기 제2-2도전형 반도체층은 상기 활성층 측면의 경사각과 같은 경사각을 갖는 제1영역, 상기 제1영역의 수평 방향의 폭보다 넓은 폭은 갖는 제2영역을 포함하고, 상기 제1영역의 두께와 제2영역의 두께의 비율은 1:1 이상 내지 2:3 이하일 수 있다.
본 발명의 제2실시예에 따른 반도체소자는, 도전성 기판; 상기 도전성기판 사이에 배치되며, 제1도전형 반도체층, 제2도전형 반도체층 및 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 배치되는 활성층을 포함하는 반도체구조물; 상기 제1도전형 반도체층과 전기적으로 연결되는 제1전극; 상기 제2도전형 반도체층과 전기적으로 연결되는 제2전극; 및 상기 제2도전형 반도체층과 상기 제2전극 사이에 배치되는 전류차단부;를 포함하고, 상기 전류차단부는 복수의 리세스를 더 포함하고, 상기 제1전극과 상기 전류차단부는 수직으로 중첩되고, 상기 전류차단부의 수평방향의 폭은 제1전극의 수평방향의 폭의 1배 이상 내지 5배 이하일 수 있다.
또한, 상기 제2도전형 반도체층은 상기 활성층에 가장 가까운 제2-1도전형 반도체층, 상기 제2-1도전형 반도체층 하부에 배치되는 제2-2도전형 반도체층을 포함하고, 상기 제2-1도전형 반도체층과 상기 제2-2도전형 반도체층은 다른 물질로 구성될 수 있다.
또한, 상기 제2-2도전형 반도체층의 두께는 1um 이상 내지 4um 이하일 수 있다.
또한, 상기 제2도전형 반도체층은 제1도펀트 및 제2도펀트를 포함하는 상기 제2-2도전형 반도체층 및 상기 제2-2도전형 반도체층 하부에 배치되며, 상기 제1도펀트 및 상기 제2도펀트를 포함하는 제2-3도전형 반도체층을 더 포함하고,상기 제2-2도전형 반도체층이 포함하는 제1도펀트의 농도와 상기 제2-3도전형 반도체층이 포함하는 제1도펀트의 농도가 서로 상이하고, 상기 제2-2도전형 반도체층이 포함하는 제2도펀트의 농도와 상기 제2-3도전형 반도체층이 포함하는 제2도펀트의 농도가 서로 상이할 수 있다.
또한, 상기 복수의 리세스는 상기 제2-3도전형 반도체층을 관통하여 상기 제2-2도전형 반도체층의 일부를 노출시킬 수 있다.
또한, 상기 복수의 리세스는 제2-2도전형 반도체층 두께의 0% 이상 내지 50%이하로 노출되도록 배치될 수 있다.
또한, 상기 복수의 리세스의 폭은 상기 제1전극의 폭의 1배 이상 내지 5배 이하일 수 있다.
본 발명은 반도체소자의 전류퍼짐 현상을 개선하여 광속을 향상시킬 수 있다.
도 1은 제1실시예에 따른 반도체소자 측면도이다.
도 2는 제1실시예에 따른 반도체소자 상면도이다.
도 3은 도 2에서 A-A'방향으로 절단한 제1실시예에 따른 반도체소자 단면도이다.
도 4는 제1거리 대비 제2거리(L2/L1)에 따른 광속과 동작전압을 나타낸 그래프이다.
도 5는 제2영역의 평탄한 상면과 평탄부 사이의 거리, 제1영역의 두께 및 제2영역의 두께를 도시한 제1실시예에 따른 반도체소자 단면도이다.
도 6은 제2영역의 평탄한 상면과 평탄부 사이의 거리 대비 광속을 나타낸 그래프이다.
도 7은 도 2에서 A-A'방향으로 절단한 제2실시예에 따른 반도체소자의 단면도이다.
도 8은 복수의 리세스를 포함한 제2실시예에 따른 반도체소자의 단면도이다.
도 9는 리세스 폭 대비 광속의 그래프이다.
도 10은 실시예에 따른 광원 장치의 분해 사시도이다.
<부호의 설명>
5 : 기판
10 : 반도체구조물
12 : 제1도전형 반도체층
14: 활성층
18 : 제2도전형 반도체층
18a : 제2-1도전형 반도체층
18b : 제2-2도전형 반도체층
18c : 제2-3도전형 반도체층
18-1 : 제1영역
18-2 : 제2영역
30 : 제1반사층
32 : 제2전극
40 : 제2반사층
50 : 본딩층
60 : 도전형기판
70 : 전류차단부
75 : 리세스
82 : 제1-1도전형 반도체층
84 : 제1전극
86 : 패드전극
88 : 평탄부
본 발명의 전술한 목적과 기술적 구성 및 그에 따른 작용 효과에 관한 자세한 사항은 이하의 상세한 설명에 의해 보다 명확하게 이해될 것이다. 본 발명의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패턴 또는 패턴들의 "상/위(On)" 에 또는 "하/아래(Under)" 에 배치 또는 형성된다는 기재는, 직접(directly) 또는 다른 층을 개재하여 배치 또는 형성되는 것을 모두 포함한다. 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
본 실시예들은 다른 형태로 변형되거나 여러 실시예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시예로 한정되는 것은 아니다.
특정 실시예에서 설명된 사항이 다른 실시예에서 설명되어 있지 않더라도, 다른 실시예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시예에 관련된 설명으로 이해될 수 있다.
예를 들어, 특정 실시예에서 구성 A에 대한 특징을 설명하고 다른 실시예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.
이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성요소들이 제1, 제 등의 용어에 의하여 한정되는 것은 아니다.
단수의 표현은 문맥상 명백하게 다르게 표현하지 않는 한, 복수의 표현을 포함한다. "포함한다" 또는 "가진다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하기 위한 것으로, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들이 부가될 수 있는 것으로 해석될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1은 제1실시예에 따른 반도체소자 측면도이고, 도 2는 제1실시예에 따른 반도체소자 상면도이다.
도 1은 도시된 바와 같이, 제1실시예에 따른 반도체소자(100)는 반도체구조물(10), 도전성기판(60), 제1반사층(30), 제2전극(32), 제2반사층(40), 본딩층(50), 제1전극(84) 및 패드전극(86)을 포함할 수 있다.
상기 반도체구조물(10)은 상기 도전성기판(60) 상에 위치하고, 제1도전형 반도체층(12), 상기 제2도전형 반도체층(18) 및 상기 제1도전형 반도체층(12)과 상기 제2도전형 반도체층(18) 사이에 위치한 활성층(14)을 포함할 수 있다.
상기 제1도전형 반도체층(12)은 3족-5족, 2족-6족 등의 화합물 반도체, 예를 들어 InXaly1Ga1-x1-y1N(
Figure PCTKR2018006484-appb-I000003
)의 조성식을 갖는 반도체를 포함하며 GaN, AlGaN, InGaN, InAlGaN 중 적어도 하나를 포함할 수 있다.
제1도전형 반도체층(12)에는 제1도펀트가 도핑될 수 있다. 제1도전형 반도체층(12)이 n형 반도체인 경우 제1도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te 등을 포함할 수 있으나 이에 한정되지는 않는다.
상기 제1도전형 반도체층(12)은 단층 또는 다층으로 구성될 수 있고, 상기 제1도전형 반도체층(12) 상부에는 패드전극(86) 및 제1전극(84)이 배치될 수 있으며, 상기 제1전극(84)이 배치된 제1도전형 반도체층(12) 양 측면에 단차부가 배치될 수 있다.
상기 반도체구조물(10) 상면은 상기 제1전극(84) 및 상기 패드전극(86)이 배치되는 평탄부(88)와 요철을 갖는 요철부를 포함할 수 있다. 상기 요철부는 상기 평탄부(88)를 둘러 싸며 배치될 수 있다.
상기 평탄부(88) 상에 제1-1도전형 반도체층(82)이 배치될 수 있고, 상기 제1-1도전형 반도체층(82) 상에 제1전극(84)이 배치될 수 있다. 상기 제1-1도전형 반도체층(82)은 상기 제1도전형 반도체층(12)과 상기 제1전극(84)사이의 전류 주입 특성을 개선하기 위해 배치될 수 있고, 상기 제1전극(84)의 수평 방향 폭과 상기 제1-1도전형 반도체층(82)의 수평 방향 폭은 같을 수 있다. 따라서, 상기 제1-1도전형 반도체층(12)을 통해 상기 제1전극(84)과 상기 제1도전형 반도체층(12) 사이의 전류 주입 특성을 개선하고, 상기 반도체소자의 광 추출 효율을 개선할 수 있다.
상기 평탄부(88)의 폭은 상기 제1전극(84)의 폭 및/또는 상기 제1-1도전형 반도체층(82)의 폭과 같거나 클 수 있다. 상기 평탄부(88)의 수평방향 폭은 상기 제1전극(84)을 배치하는 공정에 있어서, 공정 마진을 확보하기 위해 상기 제1전극(84)의 폭보다 클 수 있다.
활성층(14)은 양자우물과 양자장벽을 포함할 수 있다. 상기 활성층(14)이 다중 양자 우물 구조로 구현된 경우, 양자우물과 양자장벽이 교대로 배치될 수 있다.
상기 활성층(14)은 제1도전형 반도체층(12)을 통해서 주입되는 전자(또는 정공)와 제2도전형 반도체층(180)을 통해서 주입되는 정공(또는 전자)이 상기 활성층(14)의 양자 우물에서 재결합하며, 양자 우물의 구성물질에 대응되는 에너지 밴드의 밴드갭 차이에 의해서 빛을 방출하는 층으로, 제1도전형 반도체층(12)과 제2도전형 반도체층(18)사이에 배치될 수 있다. 또한, 상기 방출되는 빛의 파장은 상기 에너지 밴드갭과 반비례 관계를 가질 수 있다.
상기 활성층(14)은 화합물 반도체로 구성될 수 있으며, 예를 들어 2족-5족 및 3족-6족 화합물 반도체 중에서 적어도 하나 이상으로 구현될 수 있다.
상기 활성층(14)은 단일양자우물, 다중양자우물(MQW), 양자 선(quantum wire) 구조 또는 양자점(quantum dot)구조 중 적어도 하나를 포함할 수 있으나, 이에 한정되지는 않는다.
제2도전형 반도체층(18)은 3족-5족, 2족-6족 등의 화합물 반도체, 예를 들어 Inx5AlyGa-x5-y2N(
Figure PCTKR2018006484-appb-I000004
)의 조성식을 갖는 반도체를 포함하며 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 적어도 하나를 포함할 수 있다.
상기 제2도전형 반도체층(18)은 제2도펀트가 도핑될 수 있다. 제2도전형 반도체층(18)이 p형 반도체인 경우 제2도전형 도펀트는 p형 도펀트로서, Mg, Wn, Ca, Sr, C 및 Ba 등을 포함할 수 있으나 이에 한정되지는 않는다.
제1실시예에서는 제1도전형 반도체층(12)이 n형 반도체층이고, 제2도전형 반도체층(18)이 p형 반도체층인 경우를 가정하여 설명하지만, 이에 한정되는 것은 아니고, 제1도전형 반도체층(12)이 p형 반도체층이고, 제2도전형 반도체층(18)이 n형 반도체층으로 구성될 수도 있다.
도시되지 않았으나, 활성층(14)과 제2도전형 반도체층(18)사이에는 전자차단층(EBL, Electron Blocking Layer)이 배치될 수 있다. 전자차단층(EBL)은 제1도전형 반도체층(12)에서 공급된 전자(또는 정공)가 제2도전형 반도체층(18)으로 빠져나가는 흐름을 차단하여 활성층(14)내에서 전자와 정공이 발광성 재결합할 확률을 높여 발광 효율을 개선할 수 있다. 전자차단층의 에너지 밴드갭은 활성층(14) 또는 제2도전형 반도체층(18)의 에너지 밴드갭보다 클 수 있다.
상기 제2도전형 반도체층(18)은 상기 활성층(14)과 상기 도전성기판(60) 사이에 배치될 수 있고, 상기 제2도전형 반도체층(18)은 제2-1도전형 반도체층(18a) 및 제2-2도전형 반도체층(18b)을 포함할 수 있다.
상기 제2-1도전형 반도체층(18a)과 상기 제2-2도전형 반도체층(18b)은 서로 다른 물질로 구성될 수 있다.
예를 들어, 상기 제2-1도전형 반도체층(18a)이 AlGaAs, AlGaInP, InGaAs, InAlGaAS 등의 물질로 구성되는 경우 상기 제2-2도전형 반도체층(18b)은 GaP, AlGaAS, AlGaInP, InGaAs, InAlGaAs 등의 물질로 구성될 수 있고, 서로 다른 물질로 구성될 수 있다. 서로 다른 물질로 구성되는 경우, 상기 제2-2도전형 반도체층(18b)은 전류 확산 기능을 가질 수 있고, 상기 제2-1도전형 반도체층(18a)은 상기 활성층(14)으로 전류를 주입하는 기능을 가질 수 있다.
상기 제2-3도전형 반도체층(18c)은 상기 제2-2도전형 반도체층(18b)와 같은 물질로 구성될 수 있고, 서로 다른 도펀트를 포함할 수 있다. 또한, 상기 제2도전형 반도체층(12)은 적어도 한 가지 이상의 도펀트를 포함할 수 있다. 상기 제2-2도전형 반도체층(18b)은 제1도펀트 및 제2도펀트를 포함할 수 있고, 상기 제2-3도전형 반도체층(18c)은 상기 제1도펀트 및 제2도펀트를 포함할 수 있다. 상기 제2-2도전형 반도체층(18b)이 포함하는 제1도펀트의 농도와 상기 제2-3도전형 반도체층(18c)이 포함하는 제1도펀트의 농도는 서로 상이할 수 있고, 상기 제2-2도전형 반도체층(18b)이 포함하는 제2도펀트의 농도와 상기 제2-3도전형 반도체층(18c)이 포함하는 제2도펀트의 농도는 서로 상이할 수 있다.
예를 들어, 상기 제1도펀트가 Mg이고, 상기 제2도펀트가 C인 경우, 상기 제2-2도전형 반도체층(18b)이 포함하는 Mg 농도는 상기 제2-3도전형 반도체층(18c)이 포함하는 Mg 농도보다 높을 수 있고 상기 제2-2도전형 반도체층(18b)이 포함하는 C 농도는 상기 제2-3도전형 반도체층(18c)이 포함하는 C 농도보다 낮을 수 있다. 상기 제2-3도전형 반도체층(18c)은 상기 제2전극(32)으로부터 상기 제2도전형 반도체층(18)으로의 전류의 주입을 원활히 하기 위해 상기 제2-2도전형 반도체층(18b)과 다른 도펀트를 포함할 수 있고, 상기 제2-2도전형 반도체층(18b)은 상기 제2-3도전형 반도체층(18c)에 비해 낮은 저항을 갖기 때문에 상기 활성층(14)으로 전류 주입을 원활히 하여 상기 반도체 소자의 광학적 특성을 개선할 수 있다. 예를 들어, 상기 제2-2도전형 반도체층(18b)은 Mg를 포함할 수 있고, 상기 제2-3도전형 반도체층(18c)은 C를 포함할 수 있다.
상기 제2-2도전형 반도체층(18b)의 두께는 상기 제2-1도전형 반도체층(18a)의 두께보다 두꺼울 수 있다. 상기 제2-2도전형 반도체층(18b)의 두께가 상기 제2-1도전형 반도체층(18a)의 두께보다 두꺼울 때, 상기 제2-1도전형 반도체층(18a)에서 전류가 확산되기 수월할 수 있고, 상기 제2-1도전형 반도체층(18a)으로 주입되는 전류 밀도의 균일도를 향상시킬 수 있다.
상기 제2-2도전형 반도체층(18b)은 상기 활성층(14)의 측면 및 상기 제2-1도전형 반도체층(18a)의 측면과 같은 경사각을 갖는 측면을 포함하는 제1영역(18-1)과 상기 제1영역의 수평 방향의 폭보다 넓은 폭을 갖는 제2영역(18-2)를 포함할 수 있다.
상기 제1영역(18-1)과 상기 제2영역(18-2)은 동일한 물질로 구성될 수 있고, 상기 제1영역(18-1)의 측면과 상기 제2영역(18-2)의 측면 사이에는 단차부를 가질 수 있고, 단차부는 곡률을 갖는 영역을 포함할 수 있다.
상기 단차부가 배치됨으로써 상기 제2영역(18-2)의 하부로부터 상기 제2영역(18-2)의 폭보다 더 좁은 상기 제1영역(18-1)으로 전류가 더 균일하게 주입될 수 있다.
또한, 상기 활성층(14)에서 상기 반도체 소자의 하부로 방출되어 상기 제1반사층(30) 또는 상기 제2반사층(40)에서 반도체 소자의 상부로 반사되는 광이 상기 활성층(14)으로 흡수되지 않고 상기 반도체구조물(10)의 외부로 방출될 수 있도록 한다.
상기 단차부의 일부 영역은 곡률을 갖는 영역을 더 포함할 수 있다. 상기 곡률을 갖는 영역은 상기 제1반사층(30) 또는 상기 제2반사층(40)에서 반도체 소자의 상부로 반사되는 광이 만나게 되는 매질의 경계 영역일 수 있다. 스넬의 법칙(snell's law)에 의해 상기 제1반사층(30) 또는 상기 제2반사층(40)에서 반도체 소자의 상부로 반사되는 광이 상기 경계 영역에서 상기 제1반사층(30) 또는 상기 제2반사층(40) 방향으로 다시 반사되는 전반사 조건을 완화할 수 있고, 따라서 상기 반도체소자의 광추출효율이 향상될 수 있다.
제2전극(32)은 상기 반도체구조물(10) 하부에 배치될 수 있다. 상기 제2전극(32)은 상기 반도체구조물(10)의 제2-2도전형 반도체층(18b) 하부에 배치될 수 있다. 상기 제2전극(32)은 상기 제2-2도전형 반도체층(18b)과 전기적으로 연결될 수 있다.
상기 제2전극(32)은 전기적인 접촉이 우수한 물질로 구성될 수 있다. 상기 제2전극(32)은 단층 또는 다층으로 형성될 수 있다. 상기 제2전극(32)은 Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Be, Ge, ITO(Indium tin oxide), IZO(Indium zinc oxide), IZTO(Indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(Antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으나 이에 한정되지는 않는다.
상기 제2전극(32)은 복수의 개구부를 포함할 수 있다. 상기 제2전극(32)은 패턴을 가지고, 상기 제2전극(32)의 상면과 저면 사이를 관통하는 복수의 개구부(R)를 포함할 수 있다. 상기 제2전극(32)이 포함하는 복수의 개구부(R)는 상면 또는 저면이 원형, 타원형 또는 다각형일 수 있으나 이에 한정되지는 않는다.
또한, 상기 제2전극(32)은 서로 이격된 복수의 패턴으로 배치될 수 있다.
제1반사층(30)은 복수의 개구부(R) 내에 또는 복수의 패턴 사이에 배치될 수 있다. 상기 제1반사층(30)은 상기 제2도전형 반도체층(18)의 하면과 직접 접할 수 있으나, 이에 한정되지는 않는다.
상기 제1반사층(30)은 투과율 및 굴절률을 갖는 절연 물질일 수 있다. 예를 들어 상기 제1반사층(30)은 SixOy, SixNy, Al2O3, ZnO, ITO, TiO2, HfOx 중 적어도 하나를 포함할 수 있고, 서로 다른 절연 물질이 서로 다른 굴절률을 갖고 단층 또는 다층으로 배치된 DBR(Distributed Bragg-Reflector)구조로 배치될 수 있다. 또한, 상기 제1반사층(30)은 상기 반도체구조물(10)과 쇼트키 접합을 이루는 금속물질이 배치될 수 있다. 다만 이에 한정하지 않고 상기 제1반사층(30)은 투과율 및/또는 굴절률을 갖는 절연 물질과 금속 물질 중 적어도 하나 이상을 포함하는 적층형 구조로 배치될 수 있다. 상기 제1반사층(30)은 상기 제2전극(32)의 복수의 개구부(R) 내에 또는 복수의 패턴 사이에 배치됨으로써, 상기 제2전극(32)이 배치되는 영역에 비해 상기 제1반사층(30)이 배치되는 영역에서는 전류 주입이 원활하지 않을 수 있다. 따라서, 전류 주입 특성이 비교적 용이한 상기 제2전극(32)으로부터 상기 제2도전형 반도체층(18)으로 주입되는 전류 밀도의 균일도를 향상시킬 수 있다.
제2반사층(40)은 단층 또는 다층으로 구성될 수 있다. 상기 제2반사층(40)은 전기적인 접촉이 우수하고 반사성이 높은 물질로 구성될 수 있다. 상기 제2반사층(40)은 Pd, Ir, Ru, Mg, Zn, Pt, Ag, Ni, Al,Rh, Au, Ti, Hf, ITO 중 적어도 하나를 포함하는 금속 또는 합금으로 구성될 수 있다.
상기 제2반사층(40)은 금속으로 구성되고, 상기 제2전극(32)과 전기적으로 연결될 수 있다. 상기 제2전극(32)이 복수의 개구부(R)를 갖거나 서로 이격된 패턴으로 배치되는 경우, 상기 제2전극(32)이 상기 제2-2도전형 반도체층(40)은 전기적으로 연결될 수 있다. 또한, 상기 제2반사층(40)은 상기 제2전극(32)의 복수의 개구부(R) 또는 서로 이격된 패턴 사이로 상기 활성층(14)에서 방출되는 광을 상부로 반사함으로써 상기 반도체소자의 광학적 특성을 개선할 수 있다.
상기 본딩층(50)은 베리어 금속 또는 본딩 금속 등을 포함할 수 있다. 상기 본딩층(50)은 Ti, Au, Sn, Nu, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있으나 이에 한정되지는 않는다. 상기 본딩층(50)은 단층 또는 다층으로 구성될 수 있다. 상기 본딩층(50)은 도전성기판(60)과 상기 반도체구조물(10) 사이에 배치되어, 상기 반도체구조물(10)과 상기 도전성기판(60)을 물리적, 전기적으로 연결될 수 있다.
도전성기판(60)은 금속 또는 캐리어 기판 일 수 있다. 상기 도전성기판(60)은 단층 또는 다층으로 구성될 수 있다.
상기 도전성기판(60)은 전기적인 접촉이 우수한 물질로 구성될 수 있고, 예를 들어, Ni, Ti, Cr, Pt, Au, Sn, In, Pd, Cu, TiW 중 적어도 하나 이상을 포함할 수 있으나 이에 한정되지는 않는다.
상기 제1전극(84) 및 상기 패드전극(86)은 상기 반도체구조물(10)상에 배치될 수 있다.
상기 제1전극(84) 및 패드전극(86)은 상기 반도체구조물(10) 상에 배치될 수 있다. 상기 제1전극(84) 및 패드전극(86)은 적어도 1개 이상이 배치될 수 있으며, 이에 한정되지는 않는다.
상기 제1전극(84)은 적어도 하나 이상의 가지 전극을 가질 수 있다. 상기 제1전극(84)이 가지 전극을 포함하고, 상기 가지 전극은 상기 제1도전형 반도체층(12)의 상면에서 서로 이격되어 배치될 수 있다.
따라서, 상기 적어도 하나 이상의 가지 전극을 통해 상기 제1도전형 반도체층(17)으로 주입되는 전류의 균일도를 향상시킬 수 있다. 상기 가지 전극은 도 2와 같이, 상기 패드 전극(86)과 연결된 전극에서 다른 방향으로 연장되는 적어도 하나 이상의 연장부를 가질 수 있다.
상기 제1도전형 반도체층(12)의 전류 확산 특성이 저하되는 경우 또는 상기 제2도전형 반도체층(18)에서 상기 활성층(14)으로 주입되는 전류의 확산 특성과의 균형을 위해 상기 가지 전극은 적어도 하나 이상의 연장부를 가질 수 있고, 상기 연장부는 상기 가지 전극이 상기 패드전극(86)과 연결된 방향과 서로 다른 방향으로 연장될 수 있다.
상기 패드전극(86)은 상기 반도체구조물(10)의 중심영역에 배치될 수 있으나, 이에 한정되지는 않는다. 상기 패드전극(86)은 상기 제1도전형 반도체층(12) 상에 배치될 수 있으며, 상기 제1도전형 반도체층(12)과 직접 접촉할 수 있으나 이에 한정되지는 않는다.
상기 패드전극(86)과 상기 제1도전형 반도체층(12) 사이의 저항은 상기 제1전극(84)과 상기 제1도전형 반도체층(12) 사이의 저항보다 크게 할 수 있고, 이에 따라 상기 패드전극(86)과 상기 제1전극(84)은 같은 물질 또는 서로 다른 물질로 구성될 수 있다. 상기 제1-1도전형 반도체층(82)과 상기 제1전극(84) 사이의 저항은 상기 패드전극(86)과 상기 제1도전형 반도체층(12)사이의 저항보다 작을 수 있다.
따라서, 상기 패드 전극(86)으로 주입되는 전류는 상기 제1 도전형 반도체층(12)으로 바로 주입되지 않고, 상기 제1 전극(84)을 통해 상기 제1 도전형 반도체층(12)으로 주입되기 때문에 주입되는 전류의 균일도를 개선할 수 있다. 실시 예에서는, 상기 제1 전극(84)의 구성 물질과 상기 패드 전극(86)의 구성 물질을 서로 다르게 하고, 상기 제1 전극(84)과 상기 제1 도전형 반도체층(12) 사이에 상기 제1-1 도전형 반도체층(82)을 배치함으로써 상기 전류 주입 특성과 균일도를 개선하였다. 또한, 전류 퍼짐 효과가 개선되어, 반도체소자의 광 출력이 향상되었다. 다만, 상기 제1 전극(84)과 상기 제1 도전형 반도체층(12) 사이의 저항이 상기 패드 전극(86)과 상기 제1 도전형 반도체층(12) 사이의 저항보다 작을 경우, 상기 제1-1 도전형 반도체층(82)은 배치되지 않을 수도 있다.
상기 패드전극(86)은 단층 또는 복수의 층으로 구성될 수 있으며, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Rh, Ru, Ag, Cu-W 중에서 적어도 어느 하나를 포함할 수 있으나 이에 한정되는 것은 아니다.
상기 제1전극(84)은 단층 또는 복수의 층으로 구성될 수 있으며, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Rh, Ru, Ag, Cu-W 중에서 적어도 어느 하나를 포함할 수 있으나 이에 한정되는 것은 아니다.
상기 제1-1도전형 반도체층(82)은 3족-5족, 2족-6족 등의 화합물 반도체, 예를 들어 InX1Aly1Ga1-x1-y1N(
Figure PCTKR2018006484-appb-I000005
)의 조성식을 갖는 반도체를 포함하며 GaN, AlGaN, InGaN, InAlGaN 중 적어도 하나를 포함할 수 있다.
상기 제1-1도전형 반도체층(82)은 상기 제1도전형 반도체층(12)과 같은 물질로 구성될 수 있다.
상기 제1-1도전형 반도체층(82)은 상기 활성층(14)에서 상기 제1도전형 반도체층(12) 방향으로 방출되는 광을 흡수할 수 있기 때문에 상기 제1전극(84)의 폭보다 넓지 않게 배치될 수 있다. 상기 제1전극(84)으로부터 상기 활성층(14)으로 전류 주입을 원활하게 하기 위해 상기 제1-1도전형 반도체층의 폭(c)은 상기 제1전극(84)과 같은 폭으로 배치될 수 있다. 다만 이에 한정하지 않고, 상기 제1-1 도전형 반도체층(82) 영역을 배치한 후 상기 제1 전극(84)을 배치할 경우, 공정 마진을 확보하기 위해 상기 제1-1 도전형 반도체층의 폭(c)은 상기 제1 전극(84)의 폭보다 넓을 수 있다. 또한, 상기 제1-1 도전형 반도체층의 폭(c)이 상기 제1 전극(84)의 폭보다 넓을 경우 상기 제1-1 도전형 반도체층의 폭(c)은 상기 제1 전극(84)이 배치되는 경우, 상기 반도체 소자의 광추출 효율을 확보하기 위해 상기 제1 도전형 반도체층(12)의 평탄부(88) 상면의 폭보다 좁을 수 있다.
상기 제1-1도전형 반도체층(82)의 두께는 100
Figure PCTKR2018006484-appb-I000006
이상 내지 1000
Figure PCTKR2018006484-appb-I000007
이하 일 수 있다.
상기 제1-1도전형 반도체층(82)의 두께가 100
Figure PCTKR2018006484-appb-I000008
이하일 경우, 전기적 특성면에서 불량이 발생될 수 있으므로, 상기 제1-1도전형 반도체층(82)의 두께는 100
Figure PCTKR2018006484-appb-I000009
이상일 수 있다.
상기 제1-1도전형 반도체층(82)의 두께가 1000
Figure PCTKR2018006484-appb-I000010
이상일 경우, 상기 활성층(14)에서 상기 제1도전형 반도체층(12) 방향으로 방출되는 광이 흡수될 수 있는 광 경로가 길어질 수 있기 때문에 상기 제1-1도전형 반도체층(82)의 두께는 1000
Figure PCTKR2018006484-appb-I000011
이하일 수 있다.
상기 패드전극(86), 제1전극(84) 및 제2도전형 반도체층(18)은 도1에 도시된 구성과 동일하므로 상세한 설명은 생략한다.
상기 제1전극(84)은 서로 이격되어 배치되는 가지 전극을 포함할 수 있다. 상기 제1전극(84)의 가지 전극은 상기 패드전극(86)과 수직으로 중첩될 수 있다. 상기 제1전극(84)과 상기 패드 전극(86)이 수직으로 중첩되는 영역에서 상기 제1전극(84)의 길이(n)과 상기 패드전극(86)의 반지름(m)의 제1비율(n/m)은 0보다 크고 1보다 작을 수 있다. 상기 제1비율이(n/m)이 0 이하일 경우, 상기 제1전극(84)을 배치하는 공정과 상기 패드전극(86)을 배치하는 공정의 마진을 확보하기 어렵고, 따라서 상기 제1전극(84)과 상기 패드전극(86)이 서로 전기적으로 연결되지 않는 문제 등을 야기할 수 있다.
또한, 상기 제1비율(n/m)이 1 이상일 경우, 상기 가지 전극은 서로 연결되어 배치될 수 있고, 상기 가지 전극이 서로 연결되어 배치되면, 상기 패드전극(86)과 상기 제1도전형 반도체층(12) 사이의 저항에 의해 상기 가지 전극으로 전류가 확산되는 특성이 저하될 수 있다.
따라서, 상기 패드전극(86)과 상기 제1도전형 반도체층(12) 사이에서 전류 확산 특성을 확보하고, 상기 패드전극(86)과 상기 가지 전극이 전기적으로 연결되기 위해서 제1비율(n/m)은 0보다 크고 1보다 작을 수 있다.
도 2를 참고하면, 상기 반도체 소자의 상면에서 상기 제2-2도전형 반도체층(18b)은 상기 활성층(14)의 외측으로 연장되어 상기 반도체구조물(10)의 둘레를 감싸며 배치될 수 있다.
예를 들어, 상기 제2-2도전형 반도체층(18b)의 제2영역(18-2)은 상기 활성층(14)의 외측으로 연장되어 배치될 수 있다. 상기 제2-2도전형 반도체층(18b)은 상기 제2-1도전형 반도체층(18a)에 비해 높은 저항을 가지므로, 상기 제2-2도전형 반도체층(18b)의 상면의 면적이 상기 활성층(14)의 상면의 면적보다 넓게 배치된 경우, 상기 제2전극(32)으로 주입되는 전류는 상기 제2-1도전형 반도체층(18a)을 통해 상기 활성층(14)으로 주입되기 때문에 주입되는 전류밀도의 균일도를 개선할 수 있다.
상기 제2-2도전형 반도체층(18b)의 상면의 면적은 상기 반도체소자 상면의 면적 대비 10% 이상 내지 30% 이하 일 수 있다.
상기 제2-2도전형 반도체층(18b) 상면의 면적이 상기 반도체소자 상면의 면적 대비 10% 이상인 경우, 상기 반도체 구조물(10) 둘레에 배치된 제2-2도전형 반도체층(18b)은, 반도체소자의 제조공정 후 개별소자로의 절단 시 레이저(Laser) 또는 다이아몬드휠(Diamond wheel)이 지나가는 부분이어서, 절단 공정을 위한 공정 마진을 확보할 수 있다.
상기 제2-2도전형 반도체층(18b) 상면의 면적이 상기 반도체소자 상면의 면적 대비 30% 이상 인 경우 상기 반도체소자의 공정수율을 확보하기 어려우므로, 상기 공정수율을 확보하기 위해 상기 제2-2도전형 반도체층(18b)의 상면의 면적은 상기 반도체소자 상면의 면적 대비 30%이하 일 수 있다.
도 3은 도 2에서 A-A'방향으로 절단한 제1실시예에 따른 반도체소자 단면도이다.
도 3을 참조하여, 상기 반도체구조물(10)의 저면에서 상기 제1-1도전형 반도체층(82)의 상면까지의 제1거리(L1) 및 상기 반도체구조물(10)의 저면에서 평탄부(88)와 가장 가까이 배치되는 요철부까지의 제2거리(L2), 평탄부의 폭(b) 및 제1전극의 폭(a)에 대해 상세히 설명한다.
상기 반도체구조물(10) 상면은 상기 제1전극(84) 및 상기 패드전극(86)이 배치되는 평탄부(88)와 요철을 갖는 요철부를 포함할 수 있다. 상기 반도체구조물(10)이 상기 제1-1도전형 반도체층(82)을 포함하고 상기 반도체구조물(10) 상면에 요철부를 배치하는 경우, 상기 제1-1도전형 반도체층(82)의 두께가 매우 얇아지거나 손상될 수 있다. 상기 제1-1도전형 반도체층(82)의 두께가 매우 얇거나 손상되는 경우, 상기 제1전극(84)과 상기 제1도전형 반도체층(12) 사이의 저항이 높아질 수 있기 때문에 상기 제1전극(84)이 배치되는 상기 반도체구조물(10)의 상면에는 평탄한 면이 배치될 수 있다.
상기 평탄부(88)의 폭(b)은 상기 제1전극(84)의 폭(a)보다 크다. 상기 평탄부(88)의 폭(b)은 최소 상기 제1전극 폭(a)의 2배 이상 내지 3배 이하 일 수 있다. 상기 평탄부(88)의 폭(b)이 상기 제1전극 폭(a)의 2배 이상일 경우 평탄부(88)를 배치하는 공정에서 제1전극(84)이 손상되지 않도록 상기 요철부를 배치하는 공정 마진을 확보할 수 있다.
평탄부의 폭(b)이 상기 제1전극 폭(a)의 3배 이하인 경우 상기 제1도전형 반도체층(12)의 측면방향으로 많은 전류가 흐르는 전류를 억제할 수 있어 상기 활성층(14)으로 주입되는 전류량을 확보할 수 있고, 상기 활성층(14)에서 방출되는 광이 재 흡수될 확률을 낮출 수 있다. 아울러, 상기 반도체 구조물(10)의 상면에 배치될 수 있는 요철부의 면적을 확보할 수 있어, 상기 반도체 소자의 광추출 효율이 향상될 수 있다.
따라서, 반도체 소자의 광학적, 전기적 특성을 확보하기 위해서는 상기 평탄부의 폭(b)은 상기 제1전극의 폭(a)의 2배 이상 내지 3배 이하일 수 있다.
상기 제1거리(L1)는 상기 반도체구조물(10)의 저면에서 상기 제1-1도전형 반도체층(82)의 상면까지의 거리일 수 있다.
상기 제2거리(L2)는 상기 반도체구조물(10)의 저면에서 상기 평탄부(88)와 접하는 요철부까지의 거리일 수 있고, 상기 요철부에서 오목한 부분인 요부와 상기 반도체구조물(10)의 저면 사이의 거리일 수 있다. 상기 요철부는 상면이 균일한 패턴 형상을 가질 수 있고, 또는 불균일하게 배치될 수 있다. 또한, 요철부의 요부를 기준으로 철부의 높이가 불균일할 수 있고, 철부를 기준으로 요부가 불균일할 수도 있다. 따라서, 상기 제2 거리(L2)는 상기 평탄면과 접하는 요부를 기준으로 설명한다.
상기 제1 거리(L1)과 상기 제2 거리(L2)는 서로 상이하기 때문에 상기 제1 도전형 반도체층(12)의 두께는 상기 요철부와 상기 평탄부(88)에서 서로 상이할 수 있고, 상기 제1 도전형 반도체층(12)의 평탄부(88)와 요철부에서의 저항이 서로 상이할 수 있다. 상기 요철부에서의 상기 제1 도전형 반도체층(12)의 두께가 상기 평탄부(88)에서의 상기 제1 도전형 반도체층(12)의 두께보다 얇을 수 있고, 이 경우, 상기 요철부에서의 제1 도전형 반도체층(12)의 저항이 상기 평탄부(88)에서의 제1 도전형 반도체층의 저항보다 커지게 되므로, 상기 요철부에서의 제1 도전형 반도체층(12)의 두께가 확보되지 않는다면, 상기 평탄부(88)로 주입되는 전류가 상기 요철부로 확산되는 것이 어려울 수 있다. 한편, 상기 요철부에서의 상기 제1 도전형 반도체층(12)의 두께를 상기 평탄면에서의 상기 제1 도전형 반도체층(12)의 두께보다 얇게 하고, 상기 요철부에 배치된 요철에 의해 상기 반도체 소자의 광추출 효율을 향상시킬 수 있다. 이렇게, 상기 제1 거리(L1)와 상기 제2 거리(L2)의 비율을 제어하여 상기 반도체 소자의 전기적 특성 및/또는 광학적 특성을 확보할 수 있다.
본 실시 예에서 상기 제2거리(L2)는 상기 제1거리(L1)의 70% 이상 내지 95% 이하일 수 있다.
도 4를 참고하면, 상기 제1거리(L1)에 대한 상기 제2거리(L2)가 70% 이상일 때 상기 반도체소자의 전기적 특성을 확보할 수 있고, 95% 이하일 경우, 상기 반도체 소자의 광학적 특성을 확보할 수 있는 것을 확인할 수 있다.
상기 제1 거리(L1) 대비 상기 제2 거리(L2)를 70% 이상으로 하면, 상기 요철부에서의 제1 도전형 반도체층(12)의 두께가 커져서 상기 반도체 소자의 전기적 특성을 확보할 수 있고, 상기 제1 거리(L1) 대비 상기 제2 거리(L2)를 95% 이하로 하면, 상기 요철부에서의 제1 도전형 반도체층(12)의 두께가 작아져서 상기 반도체 소자의 광 추출 효율이 향상되어, 상기 반도체 소자의 광학적 특성을 확보할 수 있다.
도5는 도 2에서 A-A'방향으로 절단한 제1실시예에 따른 반도체소자 단면도로서, 제2 영역(18-2)의 평탄한 상면과 평탄부(88) 사이의 거리(d), 제1영역의 두께(d1) 및 제2영역의 두께(d2)를 도시한 것이고, 도 6은 제2 영역(18-2)의 평탄한 상면과 평탄부(88) 사이의 거리(d )대비 광속에 대한 그래프이다.
도 5에 도시된 바와 같이, 상기 제2-2도전형 반도체층(18b)은 상기 활성층(14)의 측면 및 상기 제2-1도전형 반도체층(18a)의 측면과 같은 경사각을 갖는 측면을 포함하는 제1영역(18-1)과 상기 제1영역(18-1)의 수평 방향의 폭보다 넓은 폭을 갖는 제2영역(18-2)을 포함할 수 있다.
상기 제1영역(18-1)과 상기 제2영역(18-2)은 동일한 물질로 구성될 수 있고, 상기 제1영역(18-1)의 측면과 상기 제2영역(18-2)의 측면 사이에는 단차부 또는 곡률을 갖는 영역을 포함할 수 있다.
상기 제2-2도전형 반도체층(18b)은 일정한 두께(d1+d2)를 갖고, 상기 제1영역의 두께를 제1두께(d1), 상기 제2영역의 두께를 제2두께(d2)라고 한다면, 상기 제1두께(d1)와 상기 제2두께(d2)의 비율은 1:1 이상 내지 2:3 이하 일 수 있다.
상기 제1두께(d1)와 상기 제2두께(d2)의 비율이 1:1이상일 경우, 상기 제2두께(d2)는 상기 제1두께(d1)보다 크게 되므로, 상기 반도체소자의 광속 저하 현상을 방지하여 광속을 향상시킬 수 있다.
상기 제1두께(d1)와 상기 제2두께(d2)의 비율을 2:3 이상으로 하면, 하부 금속이 드러나서 누설전류가 발생할 수 있다. 따라서 누설전류를 방지하여 반도체소자의 신뢰성을 확보하기 위해 상기 제1두께(d1)와 상기 제2두께(d2)의 비율은 2:3이하일 수 있다.
도 6을 통해, 상기 제2 영역(18-2)의 평탄한 상면과 상기 평탄부(88) 사이의 거리(d)가 증가할수록 광속이 향상되는 것을 확인할 수 있다.
상기 제2영역(18-2)의 평탄한 상면과 상기 평탄부(88) 사이의 거리(d)는 상기 제2두께(d2)를 포함하고, 상기 제2두께(d2)에 따라 제2영역(18-2)의 평탄한 상면과 상기 평탄부(88) 사이의 거리(d)도 감소하거나 증가할 수 있다.
상기 제2두께(d)가 작으면, 상기 제2영역(18-2)의 평탄한 상면과 상기 평탄부(88) 사이의 거리(d)도 감소하여 상기 반도체소자의 광속이 저하될 수 있다.
또한, 상기 제2두께(d)가 크면, 상기 제2영역(18-2)의 평탄한 상면과 상기 평탄부(88) 사이의 거리(d)가 증가하여 상기 반도체소자의 광속은 향상될 수 있으나 상기 반도체구조물(10)의 측면이 외부로 모두 노출되면 누설전류가 발생되어 반도체소자의 신뢰성이 저하되는 문제를 초래할 수 있다.
따라서, 상기 반도체소자의 신뢰성과 광속을 고려하여 상기 제2두께(d)를 포함한 상기 제2영역(18-2)의 평탄한 상면과 상기 평탄부(88) 사이의 거리(d)가 선정될 수 있다.
도 7은 제2실시예에 따른 반도체소자를 도시한 것이다.
도 7에 도시된 바와 같이, 제2실시예에 따른 반도체소자(100)는 반도체구조물(10), 도전성기판(60), 제2전극(32), 제2반사층(40), 본딩층(50), 제1전극(84), 패드전극(86), 전류차단부(70)을 포함할 수 있다.
상기 제1도전형 반도체층(12), 제2도전형 반도체층(18) 및 활성층(14)을 포함하는 반도체구조물(10), 도전성기판(60), 제1반사층(30), 제2전극(32), 제2반사층(40), 본딩층(50), 제1전극(84) 및 패드전극(86) 은 제1실시예에 따른 반도체소자의 구성과 같으므로, 상세한 설명은 생략한다.
제2실시예에 따른 제2-2도전형 반도체층(18b)의 두께는 1um 이상 내지 4um 이하일 수 있다.
상기 제2-2도전형 반도체층(18b)의 두께가 1um 이상일 경우, 상기 제2-2도전형 반도체층(18b)은 전류확산 기능을 가질 수 있다.
상기 제2-2도전형 반도체층(18b)의 두께가 4um 이하일 경우, 상기 전류차단부(70)를 통해 전류가 수직방향으로 흐르는 것을 방지하여, 더 넓은 발광면적을 활용할 수 있고, 균일하고 밝은 표면 발광을 얻을 수 있다.
따라서, 상기 전류확산 기능 및 상기 전류차단부(70)에 의한 효과를 확보하기 위해 상기 제2-2도전형 반도체층(18b)의 두께는 1um 이상 내지 4um 이하 일 수 있다.
상기 제2도전형 반도체층(18)과 상기 제2전극(32) 사이에 전류차단부(70)가 배치될 수 있다.
상기 전류차단부(70)를 배치함으로써, 전류가 수직방향으로만 흐르는 것을 방지하여, 균일하고 밝은 표면 발광을 얻을 수 있다.
상기 전류차단부(70)는 SiO2, SiOxNy, SixNy 등과 같은 절연물질 또는 금속물질로 구성될 수 있으나 이에 한정되지는 않는다.
상기 전류차단부(70)가 금속물질로 구성되는 경우, 상기 제2전극(32)과 다른 금속물질로 구성될 수 있다. 상기 전류차단부(70)가 금속 물질로 구성되는 경우, 상기 전류차단부(70)와 상기 제2 도전형 반도체층(18)사이의 저항은 상기 제2 전극(32)과 상기 제2 도전형 반도체층(18) 사이의 저항보다 큰 물질로 배치함으로써, 상기 전류차단부(70)를 통해 상기 제2 도전형 반도체층(18)으로 전류가 직접 주입되는 것을 억제할 수 있다.
상기 전류차단부(70)가 금속 물질로 구성되는 경우, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(Antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으나 이에 한정되지는 않는다.
상기 제2전극(32)은 상기 제2 도전형 반도체층(18)과 전기적인 접촉이 우수한 물질로 구성될 수 있다. 상기 제2전극(32)은 단층 또는 다층으로 구성될 수 있다. 상기 제2전극(32)은 Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Be, Ge, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(Antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으나 이에 한정되지는 않는다.
상기 전류차단부(70)와 상기 제1전극(84)은 수직으로 중첩되고, 상기 전류차단부의 수평방향 폭(e)은 상기 제1전극의 수평방향 폭(a)은 1배 이상 내지 5배 이하일 수 있다.
상기 전류차단부의 수평방향 폭(e)이 상기 제1전극의 수평방향 폭(a)의 1배 이상일 경우, 전류가 주입되는 상기 활성층(14)의 부피를 확보할 수 있어 상기 반도체 소자의 광속이 향상될 수 있다. 상기 전류차단부의 수평방향 폭(e)이 상기 제1전극의 수평방향 폭(a)보다 1배 이상 증가할수록 반도체소자의 광속도 비례하여 향상될 수 있으나, 상기 반도체소자의 광속이 비례하여 향상될수록 반도체소자의 동작전압도 비례하여 상승할 수 있다.
상기 전류차단부의 수평방향 폭(e)이 상기 제1전극의 수평방향 폭(a)의 5배 이상일 경우, 상기 반도체소자의 동작전압이 상승하기 때문에 상기 반도체소자의 전기적인 특성을 확보하기 위해서는 상기 전류차단부의 수평방향 폭(e)이 상기 제1전극의 수평방향 폭(a)의 5배 이하일 수 있다.
따라서 전기적인 특성과 광속을 모두 고려하여 상기 전류차단부의 수평방향 폭(e)은 제1전극의 수평방향 폭(a)의 1배 이상 내지 5배 이하 일 수 있다.
도 8에 도시된 바와 같이, 상기 전류차단부(70)는 복수의 리세스(75)를 포함할 수 있고, 상기 복수의 리세스(75)는 상기 제2-3도전형 반도체층(18c)을 관통하여 상기 제2-2도전형 반도체층(18b)의 일부를 노출시킬 수 있고, 상기 제2전극(32)은 상기 복수의 리세스(75) 내에 배치될 수 있다.
상기 복수의 리세스(75)는 상기 제2-3도전형 반도체층(18c)를 관통하여 상기 제2-2도전형 반도체층(18b) 두께의 0% 이상 내지 50% 이하까지 노출되도록 배치될 수 있다.
상기 복수의 리세스(75)가 상기 제2-3도전형 반도체층(18c)를 관통하여 상기 제2-2도전형 반도체층(18b) 두께의 0% 이상 노출되도록 배치되는 경우, 상기 복수의 리세스(75)는 상기 제2-3도전형 반도체층(18c)을 관통하여 제2-2도전형 반도체층(18b)과 접할 수 있고, 상기 리세스(75) 내에 제2전극(32)을 배치하더라도, 상기 제2-2도전형 반도체층(18b)과 접하는 부분은 오믹(Ohmic) 컨택이 형성되지 않으므로, 상기 복수의 리세스(75)는 전류차단역할을 할 수 있다.
상기 복수의 리세스(75)가 상기 제2-3도전형 반도체층(18c)를 관통하여 제2-2도전형 반도체층(18b) 두께의 50% 이상 노출되도록 배치되는 경우 상기 반도체소자의 동작전압이 증가되므로, 반도체소자의 전기적인 특성을 확보하기 위해, 상기 복수의 리세스(75)는 상기 제2-3도전형 반도체층(18c)를 관통하여 상기 제2-2도전형 반도체층(18b) 두께의 50% 이하까지 노출되도록 배치될 수 있다.
상기 리세스의 수평방향 폭(e)은 상기 제1전극의 수평방향 폭(a)의 1배 내지 5배 일 수 있다.
도 9에 도시된 바와 같이, 상기 리세스의 수평방향 폭(e)이 상기 제1전극의 수평방향 폭(a)의 1배 이상일 경우, 상기 반도체소자의 더 넓은 발광면적을 활용할 수 있어, 광속이 향상될 수 있다. 상기 리세스의 수평방향 폭(e)이 상기 제1전극의 수평방향 폭(a)보다 클수록 반도체소자의 광속도 비례하여 향상될 수 있으나, 상기 반도체소자의 광속이 향상될수록 반도체소자의 동작전압도 비례하여 증가할 수 있다.
상기 리세스의 수평방향 폭(e)이 상기 제1전극의 수평방향 폭(a)의 5배 이상일 경우, 상기 리세스의 수평방향 폭(e)에 비례하여 상기 반도체소자의 동작전압이 증가하기 때문에 상기 반도체소자의 전기적인 특성을 확보하기 위해서는 상기 리세스의 수평방향 폭(e)이 상기 제1전극 의 수평방향 폭(a)의 5배 이하일 수 있다.
따라서, 반도체소자의 전기적인 특성과 광속을 모두 고려하여 상기 리세스의 수평방향 폭(e)은 제1전극의 수평방향 폭(a)의 1배 내지 5배일 수 있다.
한편, 이상에서 설명된 실시 예에 따른 반도체소자 및 반도체소자 패키지는 복수 개가 기판 상에 어레이될 수 있고, 반도체소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다.
또한, 실시 예에 따른 반도체소자 패키지를 포함하는 광원 장치로 구현될 수 있다.
또한, 광원 장치는 기판과 실시 예에 따른 반도체소자 패키지를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열체, 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 예를 들어, 광원 장치는, 램프, 헤드 램프, 또는 가로등을 포함할 수 있다. 또한, 실시 예에 따른 광원 장치는 출력되는 광이 필요한 제품에 다양하게 적용될 수 있다.
또한, 광원 장치는 바텀 커버와, 바텀 커버 위에 배치되는 반사판과, 광을 방출하며 반도체 소자를 포함하는 발광 모듈과, 반사판의 전방에 배치되며 발광 모듈에서 발산되는 빛을 전방으로 안내하는 도광판과, 도광판의 전방에 배치되는 프리즘 시트들을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널과, 디스플레이 패널과 연결되고 디스플레이 패널에 화상 신호를 공급하는 화상 신호 출력 회로와, 디스플레이 패널의 전방에 배치되는 컬러 필터를 포함할 수 있다. 여기서 바텀 커버, 반사판, 발광 모듈, 도광판, 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
광원 장치의 또 다른 예로, 헤드 램프는 기판 상에 배치되는 반도체소자 패키지를 포함하는 발광 모듈, 발광 모듈로부터 조사되는 빛을 일정 방향, 예컨대, 전방으로 반사시키는 리플렉터(reflector), 리플렉터에 의하여 반사되는 빛을 전방으로 굴절시키는 렌즈, 및 리플렉터에 의하여 반사되어 렌즈로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 쉐이드(shade)를 포함할 수 있다.
한편, 도 10은 실시 예에 따른 광원 장치의 분해 사시도이다.
실시 예에 따른 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈(2200)은 실시 예에 따른 반도체소자 패키지를 포함할 수 있다.
상기 광원 모듈(2200)은 광원부(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다. 상기 부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 광원부(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다.
상기 홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)을 막는다. 따라서, 상기 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 상기 전원 제공부(2600)는 밀폐된다. 상기 홀더(2500)는 가이드 돌출부(2510)를 갖는다.
상기 전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 연장부(2670)를 포함할 수 있다. 상기 내부 케이스(2700)는 내부에 상기 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(2600)가 상기 내부 케이스(2700) 내부에 고정될 수 있도록 한다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시 예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시 예를 한정하는 것이 아니며, 실시 예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 특허청구범위에서 설정하는 실시 예의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (10)

  1. 도전성 기판;
    상기 도전성 기판 상에 배치되며, 제1도전형 반도체층, 제2도전형 반도체층 및 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 배치되는 활성층을 포함하는 반도체 구조물; 및
    상기 반도체 구조물 상에 배치되며, 상기 제1도전형 반도체층과 전기적으로 연결되는 제1전극; 을 포함하되,
    상기 반도체구조물은 상기 제1도전형 반도체층과 상기 제1전극 사이에 제1-1도전형 반도체층을 더 포함하고,
    상기 반도체 구조물의 상면은 상기 제1전극이 배치되는 평탄부, 상기 평탄부를 감싸는 요철부를 포함하며,
    상기 반도체구조물의 저면에서 상기 제1-1도전형 반도체층의 상면까지의 제1거리에 대한 상기 반도체구조물의 저면에서 평탄부의 측면에 접하는 요철부의 저면까지의 제2거리가 70% 이상 내지 95% 이하인 반도체소자.
  2. 제1항에 있어서,
    상기 제1-1도전형 반도체층과 상기 제1전극의 수평방향의 폭이 같은 반도체소자
  3. 제1항에 있어서,
    상기 평탄부 상면의 폭은 상기 제1-1도전형 반도체층 상면의 폭의 2배 이상 내지 3배 이하인 반도체소자.
  4. 제1항에 있어서,
    상기 반도체소자는 패드 전극을 더 포함하고,
    상기 패드전극은 상기 제1도전형 반도체층과 직접 접하는 반도체소자.
  5. 제4항에 있어서,
    상기 제1전극의 상면은 상기 패드전극의 상면을 둘러싸며, 상기 제1전극의 적층구조와 상기 패드전극의 적층구조는 서로 상이한 반도체소자.
  6. 제4항에 있어서,
    상기 패드 전극의 상면은 원형으로 배치되는 반도체소자.
  7. 제1항에 있어서,
    상기 제2도전형 반도체층은 상기 활성층에 가장 가까운 제2-1도전형 반도체층, 상기 제2-1도전형 반도체층 하부에 배치되는 제2-2도전형 반도체층을 포함하고, 상기 제2-1도전형 반도체층과 상기 제2-2도전형 반도체층은 다른 물질로 구성되는 반도체소자.
  8. 제1항에 있어서,
    상기 제2도전형 반도체층은 제1도펀트 및 제2도펀트를 포함하는 제2-2도전형 반도체층 및 상기 제2-2도전형 반도체층 하부에 배치되며 상기 제1도펀트 및 상기 제2도펀트를 포함하는 제2-3도전형 반도체층을 더 포함하고,
    상기 제2-2도전형 반도체층이 포함하는 제1도펀트의 농도와 상기 제2-3도전형 반도체층이 포함하는 제1도펀트의 농도가 서로 상이하고, 상기 제2-2도전형 반도체층이 포함하는 제2도펀트의 농도와 상기 제2-3도전형 반도체층이 포함하는 제2도펀트의 농도가 서로 상이한 반도체소자.
  9. 제8항에 있어서,
    상기 제2-2도전형 반도체층은 상기 활성층 측면의 경사각과 같은 경사각을 갖는 제1영역, 상기 제1영역의 수평 방향의 폭보다 넓은 폭은 갖는 제2영역을 포함하고,
    상기 제1영역의 두께와 제2영역의 두께의 비율은 1:1 이상 내지 2:3 이하인 반도체소자.
  10. 도전성 기판;
    상기 도전성기판 사이에 배치되며, 제1도전형 반도체층, 제2도전형 반도체층 및 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 배치되는 활성층을 포함하는 반도체구조물;
    상기 제1도전형 반도체층과 전기적으로 연결되는 제1전극;
    상기 제2도전형 반도체층과 전기적으로 연결되는 제2전극; 및
    상기 제2도전형 반도체층과 상기 제2전극 사이에 배치되는 전류차단부;를 포함하되,
    상기 전류차단부는 복수의 리세스를 더 포함하고,
    상기 제1전극과 상기 전류차단부는 수직으로 중첩되고,
    상기 전류차단부의 수평방향의 폭은 제1전극의 수평방향의 폭의 1배 이상 내지 5배 이하인 반도체소자.
PCT/KR2018/006484 2017-06-07 2018-06-07 반도체 소자 WO2018226049A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP18812971.2A EP3637481A4 (en) 2017-06-07 2018-06-07 SEMI-CONDUCTOR DEVICE
US16/497,755 US11217724B2 (en) 2017-06-07 2018-06-07 Light-emitting semiconductor device having flat portion and concave-convex portion for enhanced light extraction efficiency
CN201880025956.3A CN110537262B (zh) 2017-06-07 2018-06-07 半导体器件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170070764A KR102343099B1 (ko) 2017-06-07 2017-06-07 반도체 소자
KR10-2017-0070764 2017-06-07

Publications (1)

Publication Number Publication Date
WO2018226049A1 true WO2018226049A1 (ko) 2018-12-13

Family

ID=64566669

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2018/006484 WO2018226049A1 (ko) 2017-06-07 2018-06-07 반도체 소자

Country Status (5)

Country Link
US (1) US11217724B2 (ko)
EP (1) EP3637481A4 (ko)
KR (1) KR102343099B1 (ko)
CN (1) CN110537262B (ko)
WO (1) WO2018226049A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021112170A1 (ja) * 2019-12-05 2021-06-10 ウシオ電機株式会社 赤外ｌｅｄ素子

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11764199B2 (en) * 2018-11-15 2023-09-19 Vuereal Inc. Self-aligned vertical solid state devices fabrication and integration methods
CN111192820A (zh) 2018-11-15 2020-05-22 维耶尔公司 自对准竖直固态装置制造和集成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003174191A (ja) * 2001-06-25 2003-06-20 Toshiba Corp 半導体発光素子及びその製造方法
JP2014120695A (ja) * 2012-12-19 2014-06-30 Rohm Co Ltd 半導体発光素子
KR20140097898A (ko) * 2013-01-30 2014-08-07 엘지이노텍 주식회사 발광소자
KR20140099619A (ko) * 2013-02-04 2014-08-13 엘지이노텍 주식회사 발광소자
KR20160076785A (ko) * 2014-12-23 2016-07-01 엘지이노텍 주식회사 적색 발광소자 및 조명장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4337132B2 (ja) * 1998-09-16 2009-09-30 日亜化学工業株式会社 窒化物半導体基板及びそれを用いた窒化物半導体素子
JP2001094212A (ja) * 1999-09-24 2001-04-06 Sanyo Electric Co Ltd 半導体素子およびその製造方法
JP3852000B2 (ja) * 2001-09-28 2006-11-29 豊田合成株式会社 発光素子
TW564584B (en) 2001-06-25 2003-12-01 Toshiba Corp Semiconductor light emitting device
JP4862386B2 (ja) * 2005-12-15 2012-01-25 ソニー株式会社 半導体発光ダイオード
JP5626203B2 (ja) * 2009-03-05 2014-11-19 日本電気株式会社 半導体光変調器、半導体光集積素子、およびこれらの製造方法
JP2012009695A (ja) * 2010-06-25 2012-01-12 Showa Denko Kk 半導体発光素子の製造方法、半導体発光素子、電子機器及び機械装置
KR101873556B1 (ko) * 2010-11-16 2018-07-02 엘지이노텍 주식회사 발광소자 및 그 제조방법
EP2942821A1 (en) * 2012-04-02 2015-11-11 Asahi Kasei E-materials Corporation Optical substrate, semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element
KR20140097900A (ko) * 2013-01-30 2014-08-07 엘지이노텍 주식회사 발광소자
KR102127445B1 (ko) * 2014-02-20 2020-06-26 엘지이노텍 주식회사 발광 소자 패키지
JP6197799B2 (ja) * 2015-01-09 2017-09-20 信越半導体株式会社 発光素子及び発光素子の製造方法
KR20160145413A (ko) * 2015-06-10 2016-12-20 엘지이노텍 주식회사 적색 발광소자, 적색 발광소자의 제조방법 및 발광소자 패키지
US9847454B2 (en) * 2015-10-02 2017-12-19 Epistar Corporation Light-emitting device
US9851056B2 (en) * 2015-10-16 2017-12-26 Seoul Viosys Co., Ltd. Compact light emitting diode chip and light emitting device having a slim structure with secured durability

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003174191A (ja) * 2001-06-25 2003-06-20 Toshiba Corp 半導体発光素子及びその製造方法
JP2014120695A (ja) * 2012-12-19 2014-06-30 Rohm Co Ltd 半導体発光素子
KR20140097898A (ko) * 2013-01-30 2014-08-07 엘지이노텍 주식회사 발광소자
KR20140099619A (ko) * 2013-02-04 2014-08-13 엘지이노텍 주식회사 발광소자
KR20160076785A (ko) * 2014-12-23 2016-07-01 엘지이노텍 주식회사 적색 발광소자 및 조명장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021112170A1 (ja) * 2019-12-05 2021-06-10 ウシオ電機株式会社 赤外ｌｅｄ素子

Also Published As

Publication number Publication date
EP3637481A4 (en) 2021-05-26
US11217724B2 (en) 2022-01-04
US20200035859A1 (en) 2020-01-30
KR102343099B1 (ko) 2021-12-24
CN110537262B (zh) 2023-08-29
CN110537262A (zh) 2019-12-03
EP3637481A1 (en) 2020-04-15
KR20180133658A (ko) 2018-12-17

Similar Documents

Publication Publication Date Title
WO2017069372A1 (en) Light emitting diode chip having distributed bragg reflector
WO2018117699A1 (ko) 반도체 소자
WO2016190664A1 (ko) 발광소자
WO2014088201A1 (ko) 발광 다이오드 및 그것의 어플리케이션
WO2013183888A1 (ko) 발광소자
WO2017191966A1 (ko) 반도체 소자 패키지
WO2017135763A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2015190722A1 (ko) 발광 소자 및 조명 장치
WO2016117905A1 (ko) 광원 모듈 및 조명 장치
WO2019045505A1 (ko) 반도체 소자 및 이를 포함하는 헤드 램프
WO2015147518A1 (ko) 렌즈, 이를 포함하는 발광소자 모듈
WO2016190665A1 (ko) 발광소자
WO2018106030A9 (ko) 발광소자
WO2017034212A1 (ko) 발광소자 및 이를 구비한 발광 소자 패키지
WO2017034356A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2018226049A1 (ko) 반도체 소자
WO2018044102A1 (ko) 칩 스케일 패키지 발광 다이오드
WO2013162337A1 (en) Light emitting device and light emitting device package
WO2017213455A1 (ko) 반도체 소자
WO2016209015A1 (ko) 자외선 발광소자, 발광소자 패키지 및 조명장치
WO2018088851A1 (ko) 반도체 소자
WO2015020358A1 (ko) 발광소자
WO2020040449A1 (ko) 반도체 소자
WO2019103556A1 (ko) 반도체 소자
WO2017119730A1 (ko) 발광 소자

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18812971

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2018812971

Country of ref document: EP

Effective date: 20200107