JP6197799B2 - 発光素子及び発光素子の製造方法 - Google Patents

発光素子及び発光素子の製造方法 Download PDF

Info

Publication number
JP6197799B2
JP6197799B2 JP2015003128A JP2015003128A JP6197799B2 JP 6197799 B2 JP6197799 B2 JP 6197799B2 JP 2015003128 A JP2015003128 A JP 2015003128A JP 2015003128 A JP2015003128 A JP 2015003128A JP 6197799 B2 JP6197799 B2 JP 6197799B2
Authority
JP
Japan
Prior art keywords
layer
light emitting
acid
semiconductor layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015003128A
Other languages
English (en)
Other versions
JP2016129180A (ja
Inventor
石崎 順也
順也 石崎
翔吾 古屋
翔吾 古屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2015003128A priority Critical patent/JP6197799B2/ja
Priority to CN201580069819.6A priority patent/CN107112389B/zh
Priority to PCT/JP2015/006121 priority patent/WO2016110896A1/ja
Priority to US15/538,032 priority patent/US10388831B2/en
Priority to TW104141980A priority patent/TWI663748B/zh
Publication of JP2016129180A publication Critical patent/JP2016129180A/ja
Application granted granted Critical
Publication of JP6197799B2 publication Critical patent/JP6197799B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Weting (AREA)

Description

本発明は、発光素子、及び発光素子の製造方法に関し、特に基板上にエピタキシャル成長によって第一半導体層、活性層、第二半導体層、窓層兼支持基板を形成し、基板を除去した後に電極を形成した発光素子基板へ粗面化処理を施す際の構造及び製造方法に関する。
近年、発光ダイオード(LED)の高効率化が進み、照明器具への適用が進んでいる。従来の照明器具はInGaN系の青色LEDと蛍光剤を組み合わせた器具がほとんどであった。しかし、蛍光剤を使用した際には原理的にストークスロスの発生が避けられず、蛍光剤が受光した全ての光を別の波長に変換はできない問題があった。特に青色より相対的に長波長の黄色や赤色といった領域でこの問題が顕著である。
この問題を解決するために、黄色や赤色LEDと青色LEDを組み合わせる技術が近年採用されている。その際、COB(chip on board)型のように一方の面に光を取り出すのではなく、ボードの上にLEDを並べてフィラメント型で発光させる電球タイプの照明器具が普及しつつある。このタイプの器具に適用するLED素子は、フィラメント全面にわたって光を取り出す必要があるため、素子の一方に光を取り出すタイプは適しておらず、チップの全方位に光を取り出す配光を有する素子が理想的である。
青色LEDであるInGaN系LEDはサファイア基板を用いるのが一般的であり、サファイア基板は発光波長に対して透明であるため、前述の照明器具に対しては理想的な形態になっている。しかし、黄色や赤色のLEDにおいては、発光波長に対して光吸収基板となるGaAsやGeを出発基板にしており、前記の用途には適さない。
この問題を解決するために、特許文献1に示すように発光部に透明基板を接合する方法や、特許文献2に示すように支持基板に用いられるような厚さまで窓層を成長し、光吸収基板である出発基板を除去してLEDにする技術が開示されている。
特許文献1で開示される方法では、必要な厚さ以上の透明基板を接合する必要があり、接合後に基板を所定の厚さまで削る必要があるため、コストアップの要因となる。また、通常、接合に用いられる基板は200μm以上の厚さがある。LED素子に要求される膜厚は、配光特性及び他の素子とのアセンブリ性を考慮すると、せいぜい100μm前後であるため、この程度の厚さまで薄膜化加工する必要がある。薄膜化加工にあたり、加工を行うことによる工数の増加、及び、ウェーハが割れるリスクも増大し、コストアップ及び歩留まり低下要因となる。
一方、特許文献2に開示される支持基板に用いることができる厚さまで結晶成長により成長した窓層を支持基板として利用する方法では、所望の厚さまで窓層を成長すればよく、薄膜化加工や基板接合・接着の工程が不要のため、低コストでの形成が可能であり、優れた方法である。
また、前述のような透明支持基板を有する発光素子においては、発光素子内部での多重反射を防止し、光吸収を抑制することで発光効率を上げる手法が取られるのが一般的である。特許文献3では、厚い窓層兼電流拡散層と厚い窓層兼支持基板が発光部を挟む構造において、窓層兼電流拡散層及び窓層兼支持基板に粗面をかけ、発光部には粗面をかけない方法が提案されている。ただ、この方法は窓層兼電流拡散層部を貫通する深いトレンチを形成する必要があり、コストがかかるだけでなく、上部と下部の電極の高低差が大きすぎるため、ワイヤーボンディングを行うことが難しい。フリップチップ型に適用するに際しても、厚い絶縁膜と非常に長い金属ビアを形成する必要があり、コストアップ要因となる。従って、上部電極部である窓層兼電流拡散層部が薄いことが望まれる。
窓層兼電流拡散層の厚さが薄く、上部電極部と下部電極部の高低差が少なく、かつ、光取り出し部もしくは光反射部に粗面を有する開示技術として、特許文献4及び5が挙げられる。特許文献4では、光取り出し面側と反対側のn型半導体層表面に粗面を形成しているが、フリップチップ型への技術開示であり、電極側から窓層側への効率的な光反射を目的としている。また、窓層兼支持基板と発光部両者へ粗面をかけることの難しさが開示されている。
特許文献5では、AlGaInP系クラッド層表面の粗面化処理を施す技術が開示されており、特許文献5によればクラッド層を(Al0.5Ga0.50.5In0.5Pとし、クラッド層上部に(AlGa1−x0.5In0.5P(0.5<x)からなるウインドウ層を積層する技術が開示されている。すなわち、粗面化処理を施す層がクラッド層より高いAl組成からなる層であることに関する技術について開示している。
特許第5427585号公報 特許第4569858号公報 特許第4715370号公報 特開2007−059518号公報 特開2010−251531号公報
しかしながら、窓層兼支持基板部と発光部を有する設計の発光素子において、発光部表面に細線を伴う電極を配置し、発光部にエッチングによって粗面化処理を行う場合においては、Al含有比率が高くなるほど、エッチング速度が速くなり、粗面をかけづらくなる傾向がある。このため、所望の粗面を得るためには、エッチング深さを増大させる必要がある。その結果、パッド電極形成面より大きく過度のエッチングがされるため、パッド電極部の機械強度が低下してしまう。これによって、ワイヤーボンディング時にチップ割れが生じるリスクが増大するという問題がある。
一方、活性層に注入したキャリアを閉じ込める効果を高めるためには、クラッド層のAl含有量を高める必要がある。しかしながら、上述したように、Al含有量を高めた場合、所望の粗面を得るためには、エッチング深さが大きくなるため、これに応じてクラッド層の厚さを、キャリア閉じ込め機能に対して必要最低限の厚さより大幅に厚くする必要もある。
従って、クラッド層のキャリア閉じ込め効果を維持し、ボンディングパッドの機械強度を維持しつつ、効果的に粗面をかけることができる技術はこれまでに開示されていない。
本発明は上記問題に鑑みてなされたものであって、窓層兼支持基板と発光部を有し、発光部の表面に粗面液(エッチング液)で粗面を形成する際に、クラッド層のキャリア閉じ込め効果を維持しつつ、所望の粗面形状を得るために必要なエッチング深さを抑制し、ワイヤーボンディング時にチップ割れが生じることを抑制した発光素子を提供することを目的とする。
上記目的を達成するために、本発明によれば、窓層兼支持基板と、該窓層兼支持基板上に設けられ、第二導電型の第二半導体層と、活性層と、第一導電型の第一半導体層とをこの順に含む発光部とを有する発光素子において、
前記第一半導体層上に第一オーミック電極が設けられ、前記第一半導体層の表面及び前記発光部の側面の少なくとも一部は絶縁保護膜で被覆され、前記第一半導体層の表面及び前記窓層兼支持基板の表面が粗面化され、
前記第一半導体層は、少なくとも二層以上の構造からなり、粗面化処理が施された側の層が、活性層側の層に比べ、Al組成が少ない材料からなるものであることを特徴とする発光素子を提供する。
このような発光素子であれば、クラッド層のキャリア閉じ込め効果を維持しつつ、所望の粗面形状を得るために必要なエッチング深さを抑制し、ワイヤーボンディング時にチップ割れが生じることを抑制した発光素子とすることができる。
このとき、前記発光部の一部が除去された除去部と、該除去部以外の非除去部と、該非除去部の前記第一半導体層上に設けられた前記第一オーミック電極と、
前記除去部の前記窓層兼支持基板上または前記第二半導体層上に設けられた第二オーミック電極とを有するものであることが好ましい。
このようなものであれば、本発明が特に有効に作用する。
このとき、前記第一半導体層の粗面化処理が施される側の層は、
(AlGa1−xIn1−yP(0≦x<0.6、0.4≦y≦0.6)あるいはAlGa1−zAs(0≦z≦0.3)からなり、
前記第一半導体層の活性層側の層は、
(AlGa1−xIn1−yP(0.6≦x≦1、0.4≦y≦0.6)あるいはAlGa1−zAs(0.3<z≦1)からなるものであることが好ましい。
このようなものであれば、クラッド層のキャリア閉じ込め効果を維持しつつ、所望の粗面形状を得るために必要なエッチング深さを抑制し、ワイヤーボンディング時にチップ割れが生じることを抑制した発光素子とすることが確実にできる
また、本発明によれば、基板上に、該基板と格子整合系の材料で第一半導体層、活性層、第二半導体層を順次エピタキシャル成長により成長させて発光部を形成する工程と、該発光部の上に前記基板に対して非格子整合系の材料で窓層兼支持基板をエピタキシャル成長により形成する工程と、前記基板を除去する工程と、前記第一半導体層上に第一オーミック電極を形成する工程と、前記第一半導体層の表面に粗面化処理を行う第一粗面化処理工程と、前記発光部の一部を除去して除去部と、それ以外の非除去部を形成する素子分離工程と、前記発光部が除去された窓層兼支持基板上に第二オーミック電極を形成する工程と、前記第一半導体層表面及び前記発光部の側面の少なくとも一部を絶縁保護膜で被覆する工程と、前記窓層兼支持基板の表面及び側面を粗面化する第二粗面化処理工程からなり、
前記発光部を形成する工程において、
前記第一半導体層を、少なくとも二層以上の構造からなり、粗面化処理が施される側の層が、活性層側の層に比べ、Al組成が少ない材料からなるもので形成することを特徴とする発光素子の製造方法を提供する。
このような製造方法であれば、クラッド層のキャリア閉じ込め効果を維持しつつ、所望の粗面形状を得るために必要なエッチング深さを抑制し、ワイヤーボンディング時にチップ割れが生じることを抑制した発光素子を製造することができる。
このとき、前記第一半導体層の粗面化処理が施される側の層を、
(AlGa1−xIn1−yP(0≦x<0.6、0.4≦y≦0.6)あるいはAlGa1−zAs(0≦z≦0.3)とし、
前記第一半導体層の活性層側の層を、
(AlGa1−xIn1−yP(0.6≦x≦1、0.4≦y≦0.6)あるいはAlGa1−zAs(0.3<z≦1)とすることが好ましい。
このようなものであれば、クラッド層のキャリア閉じ込め効果を維持しつつ、所望の粗面形状を得るために必要なエッチング深さを抑制し、ワイヤーボンディング時にチップ割れが生じることを抑制した発光素子を確実に製造することができる。
このとき、前記第一粗面化処理工程は、
有機酸と無機酸の混合液が用いられ、前記有機酸は、クエン酸・マロン酸・蟻酸・酢酸・酒石酸のいずれか一種類以上含有し、前記無機酸は塩酸・硫酸・硝酸・弗酸のいずれか一種類以上を含有する溶液を用いて行い、
前記第二粗面化処理工程は、
有機酸と無機酸を含む混合液が用いられ、前記有機酸は、クエン酸・マロン酸・蟻酸・酢酸・酒石酸のいずれか1種類以上を含み、かつ、前記無機酸は塩酸、硫酸、硝酸、弗酸のいずれか1種類以上を含み、かつ、沃素を含む溶液を用いて行うことが好ましい。
このようにすれば、確実に求める凹凸の大きさの粗面を有する発光素子を製造することができる。
本発明によれば、クラッド層のキャリア閉じ込め効果を維持しつつ、所望の粗面形状を得るために必要なエッチング深さを抑制し、ワイヤーボンディング時にチップ割れが生じることを抑制した発光素子を実現できる。
また、本発明の発光素子の製造方法では、クラッド層のキャリア閉じ込め効果を維持しつつ、所望の粗面形状を得るために必要なエッチング深さを抑制し、ワイヤーボンディング時にチップ割れが生じることを抑制した発光素子を製造することができる。
本発明の発光素子の一例を示した概略図である。 本発明の発光素子の製造方法の一例を示した工程図である。 本発明の発光素子の製造方法の製造過程における基板上に選択エッチング層と発光部と窓層兼支持基板を成長させたエピタキシャル基板を示す概略図である。 本発明の発光素子の製造方法の製造過程におけるエピタキシャル基板から基板及び第二選択エッチング層を除去した発光素子基板を示す概略図である。 本発明の発光素子の製造方法の製造過程における第一オーミック電極が形成された発光素子基板の概略図である。 本発明の発光素子の製造方法の製造過程における第一粗面化処理が行われた発光素子基板の概略図である。 本発明の発光素子の製造方法の製造過程における素子分離工程を行った発光素子基板の概略図である。 本発明の発光素子の製造方法の製造過程における第二オーミック電極を形成し、絶縁保護膜を形成した発光素子基板の概略図である。
以下、本発明について実施の形態を説明するが、本発明はこれに限定されるものではない。
前述のように、近年、粗面液で発光部に粗面を形成した場合、粗面を形成した層のAl組成がクラッド層部と同等かそれ以上のAl組成を有する場合、エッチングが速すぎることの影響により、粗面の凹凸差異が減少し、効果的に粗面化処理ができない問題があった。そこで、本発明者らは、粗面エッチング時の速いエッチング速度と、それに伴う凹凸不足を防止するために鋭意検討を重ねた。
その結果、発光部上面に粗面を形成する際に、第一半導体層を二種類以上のAl組成を有する層で構成し、第一半導体層の粗面化処理が施される側の層の材料が活性層側の層の材料よりAl組成が少ない材料であれば、クラッド層のキャリア閉じ込め効果を維持しつつ、過度のエッチングにより、パッド電極部の機械強度が低下し、ワイヤーボンディング時にチップ割れが生じることを抑制し、求める凹凸を有する粗面を得ることができるということに想到した。そして、これらを実施するための最良の形態について精査し、本発明を完成させた。
まず、本発明の発光素子について図1を参照して説明する。
図1に示すように、本発明の発光素子1は、窓層兼支持基板107と、窓層兼支持基板107上に設けられ、第二導電型の第二半導体層105と、活性層104と、第一導電型の第一半導体層103とをこの順に含む発光部108とを有している。
第一半導体層103上には、第一オーミック電極121が設けられている。また、第一半導体層103表面及び発光部108の側面の少なくとも一部は絶縁保護膜150で被覆され、第一半導体層103の表面と、窓層兼支持基板107の表面及び側面が粗面化されたものである。
第一オーミック電極121は、図1に示すように、第一半導体層103上に、第一選択エッチング層102Bを介して設けたものであっても良い。
ここで、第一半導体層103は、図1に示すように、少なくとも二層以上の構造からなるものである。そして、粗面化処理が施された側の層(以下、低Al組成層103Aという)が、活性層側の層(以下、高Al組成層103Bという)に比べ、Al組成が少ない材料からなるものである。
具体的には、低Al組成層103Aは、(AlGa1−xIn1−yP(0≦x<0.6、0.4≦y≦0.6)あるいはAlGa1−zAs(0≦z≦0.3)からなり、高Al組成層103Bは、(AlGa1−xIn1−yP(0.6≦x≦1、0.4≦y≦0.6)あるいはAlGa1−zAs(0.3<z≦1)からなるものとすることができる。
発光素子1は、発光部108の少なくとも第一半導体層103と活性層104が除去された除去部170と、除去部170以外の非除去部180とが形成されたものであることが好ましい。なお、活性層104までを除去した場合、除去部170の表面は第二半導体層105となり緩衝層106まで除去した場合、除去部170の表面は窓層兼支持基板107となる。
そして、非除去部180の第一半導体層103上に設けられた第一オーミック電極121と、除去部170の窓層兼支持基板107上または第二半導体層105上に設けられた第二オーミック電極122とを有するものであることが好ましい。
このようなものであれば、本発明が特に有効に作用する。
このような本発明の発光素子であれば、クラッド層のキャリア閉じ込め効果を維持しつつ、所望の粗面形状を得るために必要なエッチング深さを抑制し、ワイヤーボンディング時にチップ割れが生じることを抑制した発光素子を実現することができる。
次に、本発明の発光素子の製造方法について図2−図8を参照して説明する。
まず、図3に示すように出発基板として、基板101を用意する(図2のSP1)。
基板101としては、GaAsまたはGeを好適に用いることができる。
このようにすれば、後述する活性層104の材料を格子整合系でエピタキシャル成長を行うことができるため、活性層104の品質を向上させやすく、輝度上昇や寿命特性の向上が得られる。
次に、基板101の上に選択エッチング層102を形成してもよい(図2のSP2)。
選択エッチング層102は、基板101の上に、例えばMOVPE法(有機金属気相成長法)やMBE(分子線エピタキシー法)、CBE(化学線エピタキシー法)により形成することができる。
選択エッチング層102は、二層以上の層構造から成り、基板101に接する第二選択エッチング層102Aと、後述する第一半導体層103に接する第一選択エッチング層102Bを少なくとも有することが好ましい。第二選択エッチング層102Aと第一選択エッチング層102Bは異なる材料あるいは組成から構成しても良い。
次に、基板101と格子整合系の第一導電型の第一半導体層103、活性層104、第二導電型の第二半導体層105を順次エピタキシャル成長により成長させて発光部108を形成する(図2のSP3)。
次に、発光部108の上に基板101に対して非格子整合系の材料で窓層兼支持基板107をエピタキシャル成長により形成して、エピタキシャル基板109を作製する(図2のSP4)。
上記SP3、4において、具体的には、図3に示すように、第一導電型の第一半導体層103、活性層104、第二導電型の第二半導体層105からなる発光部108上に、緩衝層106、窓層兼支持基板107をこの順にエピタキシャル成長したエピタキシャル基板109を作製することができる。
なお、窓層兼支持基板107は、HVPE法(ハイドライド気相成長法)により形成してもよい。
活性層104は発光波長に応じて(AlGa1−xIn1−yP(0≦x≦1、0.4≦y≦0.6)またはAlGa1―zAs(0≦z≦0.45)で形成することができる。例えば、可視光照明に適用する場合、AlGaInPを選択するのが好適であり、赤外照明に適用する場合、AlGaAsを選択するのが好適である。ただし、活性層104の設計に関しては、超格子等の利用により波長は材料組成に起因する波長以外に調整可能であるため、上記の材料に限られない。
第一半導体層103、第二半導体層105はAlGaInPもしくはAlGaAsが選択され、その選択は活性層104と必ずしも同一の材料系でなくともよい。
本実施形態においては、最も単純な構造である第一半導体層103、活性層104、第二半導体層105が同一材料であるAlGaInPの場合を例示するが、第一半導体層103あるいは第二半導体層105は特性向上のため、各層内には複数層が含まれるのが一般的であり、第一半導体層103あるいは第二半導体層105が単一層であることに限定されないことは言うまでもない。
このとき、第一半導体層103は二層以上の構造からなるものとする。第一半導体層103の粗面化処理が施される側の低Al組成層103Aが、活性層側の高Al組成層103Bに比べ、Al組成が少ない材料からなるもので形成する。
ここで、高Al組成層103Bはクラッド層の機能を有する機能層であり、単一組成あるいは単一条件層に限定されない。
具体的には、低Al組成層103Aを、(AlGa1−xIn1−yP(0≦x<0.6、0.4≦y≦0.6)あるいはAlGa1−zAs(0≦z≦0.3)とし、高Al組成層103Bを、(AlGa1−xIn1−yP(0.6≦x≦1、0.4≦y≦0.6)あるいはAlGa1−zAs(0.3<z≦1)とすることができる。
窓層兼支持基板107としては、GaAsPまたはGaPを好適に用いることができる。窓層兼支持基板107をGaAsPまたはGaPで形成した場合、緩衝層106はGaInPで形成するのが最も好適であるが、緩衝層106は、緩衝機能のある材料であればいかなる材料の選択も可能で、これに限定されないことは言うまでもない。
また、窓層兼支持基板107は格子整合系の材料であるAlGaAsで形成することも可能である。また、窓層兼支持基板107として、GaAsPを選択すると、耐候性が良好である。
しかし、GaAsPと、AlGaInP系材料またはAlGaAs系材料との間には大きな格子不整が存在するため、GaAsPには高密度のひずみや貫通転位が入る。その結果、エピタキシャル基板109は大きな反りを有する。
ここで、自然超格子の形成による波長シフトを防止するため、発光部108は、成長面に対して結晶学的に12度以上傾斜して成長が行われることが好ましい。この傾斜方向は、どの方向に選択することも可能だが、スクライブ・ブレーキング工程で素子を分離する工程を採用する場合、スクライブ線の一方には結晶軸が傾斜せず直交する方向を選択し、スクライブ線の他方には結晶軸が傾斜する方向を選択すれば、素子側面が素子表面及び裏面に対して傾斜する面を少なくできる。従って、通常はスクライブ線の一方は傾斜しない方向が選択されるが、20度程度の素子側面の傾斜は、アセンブリ上は大きな問題にならない。従って、上記直交方向は、厳密に一致する必要はなく、直交方向より±20度程度の角度範囲は直交方向に概念的に含まれる。
次に、エピタキシャル基板109から基板101及び第二選択エッチング層102Aを除去して、図4に示すように発光素子基板110の第一半導体層103の表面に第一選択エッチング層102Bのみを残留させる(図2のSP5)。
具体的には、エピタキシャル基板109から第二選択エッチング層102Aを用いてウェットエッチング法により基板101を除去することで、第一半導体層103の表面に第一選択エッチング層102Bのみを残留させることができる。
次に、図5に示すように、第一半導体層103上の第一選択エッチング層102Bの表面に、発光素子へ電位を供給するための第一オーミック電極121を形成する(図2のSP6)。
次に、図5に示すように、第一オーミック電極121の下部以外の領域の第一選択エッチング層102Bを除去する(図2のSP7)。
具体的には、第一オーミック電極121をエッチングマスクとし、第一オーミック電極121の下部以外の領域の第一選択エッチング層102Bを、エッチングにより除去することができる。
次に、図6に示すように第一半導体層103の表面に粗面化処理を行う第一粗面化処理工程を行う(図2のSP8)。
第一粗面化処理工程は、有機酸と無機酸の混合液が用いられ、前記有機酸としてカルボン酸、特には、クエン酸・マロン酸・蟻酸・酢酸・酒石酸のいずれか一種類以上含有し、前記無機酸は塩酸・硫酸・硝酸・弗酸のいずれか一種類以上を含有する溶液を用いて行うことができる。
このようにすれば、確実に表面を粗面化することができる。
このとき、第一粗面液は主として低Al組成層103Aに対して第一粗面化処理を施すことが好ましい。低Al組成層103Aと高Al組成層103Bが同系統の材料、例えば、両者共にAlGaInP系の材料で形成した場合、高Al組成層103Bの方が低Al組成層103Aよりエッチングが速くなるため、高Al組成層103Bへのエッチングが好ましくない場合は低Al組成層103Aの厚さを、エッチング予定幅より厚く形成することが好ましい。
一方、低Al組成層103Aで生じた凹凸をエッチング用パターンとして高Al組成層103Bの一部をエッチングし、凹凸を大きくしたい場合は、エッチング予定幅より薄く低Al組成層103Aを形成することが好ましい。
なお、第一粗面化処理工程において、粗面の凹凸の大きさは、低Al組成層103AのAl含有率により決定することができる。例えば、粗さRa(算術平均粗さ)を0.3μm程度にするためには、前記組成の低Al組成層103Aに対して、例えば、0.3〜0.6μmの幅のエッチング深さでエッチングすると良い。
一方、エッチング深さを0.3〜0.6μmの幅より小さくすればRaを小さくすることができる。また、エッチング深さを0.3〜0.6μmの幅より大きくすれば、粗面が平坦化するため、Raを小さくすることができる。
Raを大きくする場合、低Al組成層103Aをエッチング予定幅よりわずかに薄く形成する。低Al組成層のエッチング速度は遅く、高Al組成層のエッチング速度は速いため、低Al組成層がエッチングにより失われた部分からエッチング速度が速くなり、前記部分が深くエッチングされるため、Raを大きくすることができる。
なお、第一選択エッチング層102Bを第一粗面液に対して選択エッチング性がある材料で構成することで、第一粗面液は第一オーミック電極の形状に沿ってファセット面を形成する。このようにして、第一選択エッチング層102Bを第一オーミック電極121の下部に設けることにより、第一オーミック電極121の下部へのオーバーエッチングの発生を防止することができるので、発光部表面の電極の剥離を抑制することができる。
次に、図7に示すように、発光部108の一部を除去して除去部170と、それ以外の非除去部180を形成する素子分離工程を行う(図2のSP9)。
素子分離工程は、例えば、フォトリソグラフィー法により、レジストで第一半導体層103上の所定の領域(図6における第二オーミック電極形成領域140、スクライブ領域141)を開口させたパターンを形成し、このレジストをエッチングマスクとして用いてエッチングすることによって行うことができる。
上記エッチングは、塩酸を含有するウェットエッチング液によるウェットエッチング法により、第二半導体層105、緩衝層106もしくは窓層兼支持基板107を露出させた除去部170と、除去部170以外の非除去部180を形成することができる。
また、素子分離工程は、上記で例示したウェットエッチング法の他、ハロゲンガス、好ましくは塩化水素を含有するガスを用いるRIE法もしくはICP法等の、ドライエッチング法にて行うこともできる。
次に、図8に示すように、発光部108が除去された窓層兼支持基板107上または第二半導体層105上の除去部170上に第二オーミック電極122を形成する(図2のSP10)。
次に、図8に示すように、第一半導体層103表面及び発光部108の側面の少なくとも一部を絶縁保護膜150で被覆する(図2のSP11)。
絶縁保護膜150は透明で絶縁性を有する材料であれば、どのような材料でも可能である。絶縁保護膜150としては、例えばSiOもしくはSiNを用いることが好適である。このようなものであれば、フォトリソグラフィー法と弗酸を含有したエッチング液によって、第一オーミック電極121及び第二オーミック電極122の上部を開口する加工を容易に行うことができる。
次に、図1に示すように、窓層兼支持基板107の表面及び側面を粗面化する第二粗面化処理工程を行う(図2のSP12)。
第二粗面化処理を行う前に、まず、除去部170に沿ってスクライブ線をけがき、ブレーキングを行うことで発光素子を分離して、発光素子ダイスを形成することが好ましい。発光素子ダイス形成後、窓層兼支持基板107が上面になるように発光素子ダイスを保持テープに転写してから、下記の第二粗面化処理を行うことが好ましい。
第二粗面化処理工程は、有機酸と無機酸を含む混合液が用いられ、前記有機酸は、クエン酸・マロン酸・蟻酸・酢酸・酒石酸のいずれか1種類以上を含み、かつ、前記無機酸は塩酸、硫酸、硝酸、弗酸のいずれか1種類以上を含み、かつ、沃素を含む溶液を用いて行うことができる。
このようにすれば、確実に表面を粗面化することができる。
上述した第一粗面化処理工程で用いた第一半導体層103に施す第一粗面液と、第二粗面化処理工程で窓層兼支持基板107に施す第二粗面液とは液組成が異なる。そのため、エッチング特性が異なるため、必然的に第一半導体層103と窓層兼支持基板107が有する粗面の形状及びRは異なったものとなる。
上述したような方法により、クラッド層のキャリア閉じ込め効果を維持しつつ、過度のエッチングによる、パッド電極部の機械強度が低下し、ワイヤーボンディング時にチップ割れが生じることを抑制し、求める凹凸の大きさの粗面を得る発光素子を製造することができる。
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例)
結晶軸が[001]方向より[110]方向に15°傾斜した厚さ280μmのn型GaAsからなる基板101上にn型GaAsバッファ層(不図示)を0.5μm、n型AlInP層からなる第二選択エッチング層102Aを1μm、n型GaAs層から成る第一選択エッチング層102Bを1μm成長させた後、MOVPE法でAlGaInPから成るn型クラッド層(第一半導体層103)、活性層104、p型クラッド層(第二半導体層105)で構成される発光部108を5.5μm形成し、更にp型GaInPからなる緩衝層106を0.3μm形成し、GaP窓層兼支持基板107の一部としてp型GaPからなる層を1μm形成した。次に、HVPE炉に移してp型GaPからなる窓層兼支持基板107を120μm成長させ、エピタキシャル基板109を得た(図3参照)。
活性層104はAlGaInPから成る多層構造とした。
第一半導体層は、低Al組成層103Aと、高Al組成層103Bからなる二層構造とした。
高Al組成層103Bは厚さ2.0μmの(AlGa1−x0.5In0.5P(0.70≦x≦1)から成る多層構造とし、低Al組成層103Aは厚さ0.6μmの(Al0.4Ga0.60.5In0.5Pとした。
第二半導体層105は厚さ1.5μmの(AlGa1−x0.5In0.5P(0.3≦x≦1)の多層構造とした。
次に、基板101、GaAsバッファ層および第二選択エッチング層102Aをエッチング除去して、第一選択エッチング層102Bを残留させた発光素子基板110を作製した(図4参照)。
次に、発光素子基板110の第一選択エッチング層102B上へ第一オーミック電極121を形成し(図5参照)、第一オーミック電極121をマスクとしてSPM処理にて第一選択エッチング層102Bを選択的に除去した。
次に、第一半導体層103の最も上の層に位置する低Al組成層103A表面に第一粗面化処理工程を施した(図6参照)。第一粗面液は酢酸と塩酸の混合液を作製し、常温で1分エッチングすることで粗面化処理を実現した。このときの第一半導体層103表面の粗面の粗さRaを測定した。
また、このときのエッチング深さの最大値、最小値及び、平均値についても測定した。なお、第一粗面化処理により形成された凹凸の最浅点をエッチング深さの最小値、最深点を最大値とし、最浅点と最深点の中間点付近をエッチング深さの平均値と定義した。
上記のようにして測定した結果を表1に示した。なお、表1には、後述する比較例の結果も併せて記した。
Figure 0006197799
表1に示したように、実施例のR=0.32μmであった。また、エッチング深さの最大値は、0.54μm、最小値は、0.11μm、平均値は0.41μmであった。一方、後述する比較例では、R=0.33μmと実施例と同程度の値であったが、この粗さを実現するために、第一粗面化処理のエッチング深さの平均は0.92μmであった。
このように、後述する比較例に比べて、実施例では、所望の粗面形状を得るために必要なエッチング深さを抑制することができた。
次に、フォトリソグラフィー法により、第二オーミック電極形成領域140及びスクライブ領域141(図6参照)以外をレジストで被覆し、塩酸を含有するウェットエッチング液によるウェットエッチング法で素子分離工程を実施し、発光部108を除去して窓層兼支持基板107が露出した除去部170と、それ以外の非除去部180を形成した(図7参照)。
次に、除去部170に第二オーミック電極122を形成した(図8参照)。次に、SiOからなる絶縁保護膜150を積層し、第一半導体層103表面及び発光部108の側面を絶縁保護膜150で被覆した。そして、第一オーミック電極121及び第二オーミック電極122の部分をフォトリソグラフィー法と弗酸エッチングにより、絶縁保護膜150に開口部を形成した。
次に、露出させた除去部170に沿ってスクライブ線をけがき、スクライブ線に沿ってクラック線を伸ばし、その後、ブレーキングを行うことで素子を分離し、発光素子ダイスを形成した。
発光素子ダイス形成後、第一オーミック電極が設けられている面がテープ面側になるように保持テープに発光素子ダイスを転写し、その後、第二粗面化処理工程を実施した。第二粗面化処理工程で窓層兼支持基板の粗面化を行う際に用いる粗面液は、酢酸と弗酸、沃素の混合液を作製した。そして、常温で1分エッチングすることで第二粗面化処理を行った。このときの窓層兼支持基板107の表面および側面の粗面の粗さを測定したところ、R=0.5μmであった。
このように、クラッド層のキャリア閉じ込め効果を維持しつつ、所望の粗面形状を得るために必要なエッチング深さが抑制された発光素子を製造することができた。
そして、ワイヤーボンディングを行い、LEDチップを製造した。
その結果、ワイヤーボンディング時にチップ割れを起こさずに、LEDチップを製造することができた。
(比較例)
第一粗面化処理層に低Al組成層を形成せずに実施例と同じ厚さのn型クラッド層を形成したことを除き実施例と同様の工程で発光素子を製造した。
その後、実施例と同様にして、ワイヤーボンディングを行い、LEDチップを作製した。
実施例と同様に、第一粗面化処理後の表面粗さを測定し、その測定結果を上記したように表1に示した。
表1に示したように、第一粗面化処理後の粗さRa=0.33であった。この粗さを実現するため第一粗面化処理のエッチング深さの最大値は、1.17μm、最小値は、0.71μm、平均値は0.92μmであった。
また、実施例と同様に、第二粗面化処理後の粗さを測定したところ、Ra=0.5μmであった。
また、比較例では、ワイヤーボンディング時の衝撃吸収力が低下し、チップ割れを起こした。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1…発光素子、 101…基板、 102…選択エッチング層、
102A…第二選択エッチング層、 102B…第一選択エッチング層、
103…第一半導体層、 103A…低Al組成層、 103B…高Al組成層、
104…活性層、 105…第二半導体層、 106…緩衝層、
107…窓層兼支持基板、 108…発光部、 109…エピタキシャル基板、
110…発光素子基板、 121…第一オーミック電極、
122…第二オーミック電極、 140…第二オーミック電極形成領域、
141…スクライブ領域、 150…絶縁保護膜、 170…除去部、
180…非除去部。

Claims (6)

  1. 窓層兼支持基板と、該窓層兼支持基板上に設けられ、第二導電型の第二半導体層と、活性層と、第一導電型の第一半導体層とをこの順に含む発光部とを有する発光素子において、
    前記第一半導体層上に第一オーミック電極が設けられ、前記第一半導体層の表面及び前記発光部の側面の少なくとも一部は絶縁保護膜で被覆され、前記第一半導体層の表面及び前記窓層兼支持基板の表面が粗面化され、
    前記第一半導体層は、少なくとも二層以上の構造からなり、粗面化処理が施された側の層が、活性層側の層に比べ、Al組成が少ない材料からなるものであることを特徴とする発光素子。
  2. 前記発光部の一部が除去された除去部と、該除去部以外の非除去部と、該非除去部の前記第一半導体層上に設けられた前記第一オーミック電極と、
    前記除去部の前記窓層兼支持基板上または前記第二半導体層上に設けられた第二オーミック電極とを有するものであることを特徴とする請求項1に記載の発光素子。
  3. 前記第一半導体層の粗面化処理が施される側の層は、
    (AlGa1−xIn1−yP(0≦x<0.6、0.4≦y≦0.6)あるいはAlGa1−zAs(0≦z≦0.3)からなり、
    前記第一半導体層の活性層側の層は、
    (AlGa1−xIn1−yP(0.6≦x≦1、0.4≦y≦0.6)あるいはAlGa1−zAs(0.3<z≦1)からなるものであることを特徴とする請求項1又は請求項2に記載の発光素子。
  4. 基板上に、該基板と格子整合系の材料で第一半導体層、活性層、第二半導体層を順次エピタキシャル成長により成長させて発光部を形成する工程と、該発光部の上に前記基板に対して非格子整合系の材料で窓層兼支持基板をエピタキシャル成長により形成する工程と、前記基板を除去する工程と、前記第一半導体層上に第一オーミック電極を形成する工程と、前記第一半導体層の表面に粗面化処理を行う第一粗面化処理工程と、前記発光部の一部を除去して除去部と、それ以外の非除去部を形成する素子分離工程と、前記発光部が除去された窓層兼支持基板上に第二オーミック電極を形成する工程と、前記第一半導体層表面及び前記発光部の側面の少なくとも一部を絶縁保護膜で被覆する工程と、前記窓層兼支持基板の表面及び側面を粗面化する第二粗面化処理工程からなり、
    前記発光部を形成する工程において、
    前記第一半導体層を、少なくとも二層以上の構造からなり、粗面化処理が施される側の層が、活性層側の層に比べ、Al組成が少ない材料からなるもので形成することを特徴とする発光素子の製造方法。
  5. 前記第一半導体層の粗面化処理が施される側の層を、
    (AlGa1−xIn1−yP(0≦x<0.6、0.4≦y≦0.6)あるいはAlGa1−zAs(0≦z≦0.3)とし、
    前記第一半導体層の活性層側の層を、
    (AlGa1−xIn1−yP(0.6≦x≦1、0.4≦y≦0.6)あるいはAlGa1−zAs(0.3<z≦1)とすることを特徴とする請求項4に記載の発光素子の製造方法。
  6. 前記第一粗面化処理工程は、
    有機酸と無機酸の混合液が用いられ、前記有機酸は、クエン酸・マロン酸・蟻酸・酢酸・酒石酸のいずれか一種類以上含有し、前記無機酸は塩酸・硫酸・硝酸・弗酸のいずれか一種類以上を含有する溶液を用いて行い、
    前記第二粗面化処理工程は、
    有機酸と無機酸を含む混合液が用いられ、前記有機酸は、クエン酸・マロン酸・蟻酸・酢酸・酒石酸のいずれか1種類以上を含み、かつ、前記無機酸は塩酸、硫酸、硝酸、弗酸のいずれか1種類以上を含み、かつ、沃素を含む溶液を用いて行うことを特徴とする請求項4又は請求項5に記載の発光素子の製造方法。
JP2015003128A 2015-01-09 2015-01-09 発光素子及び発光素子の製造方法 Active JP6197799B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015003128A JP6197799B2 (ja) 2015-01-09 2015-01-09 発光素子及び発光素子の製造方法
CN201580069819.6A CN107112389B (zh) 2015-01-09 2015-12-09 发光组件以及发光组件的制造方法
PCT/JP2015/006121 WO2016110896A1 (ja) 2015-01-09 2015-12-09 発光素子及び発光素子の製造方法
US15/538,032 US10388831B2 (en) 2015-01-09 2015-12-09 Light-emitting device and method for manufacturing light-emitting device
TW104141980A TWI663748B (zh) 2015-01-09 2015-12-14 發光元件以及發光元件的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015003128A JP6197799B2 (ja) 2015-01-09 2015-01-09 発光素子及び発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2016129180A JP2016129180A (ja) 2016-07-14
JP6197799B2 true JP6197799B2 (ja) 2017-09-20

Family

ID=56355628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015003128A Active JP6197799B2 (ja) 2015-01-09 2015-01-09 発光素子及び発光素子の製造方法

Country Status (5)

Country Link
US (1) US10388831B2 (ja)
JP (1) JP6197799B2 (ja)
CN (1) CN107112389B (ja)
TW (1) TWI663748B (ja)
WO (1) WO2016110896A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6623973B2 (ja) * 2016-08-19 2019-12-25 信越半導体株式会社 発光素子及び発光素子の製造方法
JP2018170333A (ja) * 2017-03-29 2018-11-01 株式会社東芝 半導体装置及びその製造方法
KR102343099B1 (ko) * 2017-06-07 2021-12-24 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
US11515448B2 (en) * 2018-04-19 2022-11-29 Dowa Electronics Materials Co., Ltd. Semiconductor light-emitting element and method of manufacturing the same
TWM611530U (zh) * 2020-04-29 2021-05-11 富昱晶雷射科技股份有限公司 覆晶型之電激發光子晶體面射型雷射元件
TWI736334B (zh) * 2020-06-23 2021-08-11 隆達電子股份有限公司 發光二極體
US11705554B2 (en) 2020-10-09 2023-07-18 Sion Power Corporation Electrochemical cells and/or components thereof comprising nitrogen-containing species, and methods of forming them
CN113066913A (zh) * 2021-06-03 2021-07-02 南昌凯迅光电有限公司 一种N面出光AlGaInPLED薄膜芯片及制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4569858B2 (ja) 2003-11-19 2010-10-27 信越半導体株式会社 発光素子の製造方法
JP2006270001A (ja) * 2005-03-25 2006-10-05 Tokyo Univ Of Science 光取り出し効率及び放熱効果が改善された半導体発光素子およびその製造方法
JP4715370B2 (ja) 2005-07-29 2011-07-06 信越半導体株式会社 発光素子及びその製造方法
US7651964B2 (en) * 2005-08-17 2010-01-26 Milliken & Company Fiber-containing composite and method for making the same
JP2007059518A (ja) 2005-08-23 2007-03-08 Showa Denko Kk 半導体発光素子
JP4835377B2 (ja) * 2006-10-20 2011-12-14 日立電線株式会社 半導体発光素子
US7692203B2 (en) 2006-10-20 2010-04-06 Hitachi Cable, Ltd. Semiconductor light emitting device
WO2009039212A1 (en) * 2007-09-21 2009-03-26 Bridgelux, Inc. Light-emitting diode chip with high extraction and method for manufacturing the same
TWI419355B (zh) * 2007-09-21 2013-12-11 Nat Univ Chung Hsing 高光取出率的發光二極體晶片及其製造方法
JP4831107B2 (ja) * 2008-04-03 2011-12-07 日立電線株式会社 半導体発光素子
JP2010251531A (ja) 2009-04-16 2010-11-04 Rohm Co Ltd 半導体発光素子
JP5427585B2 (ja) 2009-12-18 2014-02-26 昭和電工株式会社 フリップチップ型発光ダイオード及びその製造方法
JP2011142231A (ja) * 2010-01-07 2011-07-21 Hitachi Cable Ltd 半導体発光素子及びledランプ、並びに半導体発光素子の製造方法
JP2012142508A (ja) * 2011-01-06 2012-07-26 Hitachi Cable Ltd 半導体素子用ウェハ
CN103117349A (zh) * 2011-11-17 2013-05-22 大连美明外延片科技有限公司 一种高亮度AlGaInP发光二极管及其制造方法
JP2014195069A (ja) * 2013-02-28 2014-10-09 Asahi Kasei E-Materials Corp 半導体発光素子及びその製造方法並びに光学基材
TWI637534B (zh) * 2013-11-29 2018-10-01 晶元光電股份有限公司 發光裝置
CN103715324B (zh) * 2014-01-02 2017-02-22 厦门乾照光电股份有限公司 一种发光二极管及其制造方法

Also Published As

Publication number Publication date
US10388831B2 (en) 2019-08-20
TW201635587A (zh) 2016-10-01
US20170352783A1 (en) 2017-12-07
CN107112389A (zh) 2017-08-29
JP2016129180A (ja) 2016-07-14
WO2016110896A1 (ja) 2016-07-14
CN107112389B (zh) 2019-06-25
TWI663748B (zh) 2019-06-21

Similar Documents

Publication Publication Date Title
JP6197799B2 (ja) 発光素子及び発光素子の製造方法
US7687376B2 (en) Method of manufacturing vertical gallium nitride-based light emitting diode
JP5276959B2 (ja) 発光ダイオード及びその製造方法、並びにランプ
JP6519593B2 (ja) 発光素子及び発光素子の製造方法
JP5032033B2 (ja) 発光ダイオード
JP2010098068A (ja) 発光ダイオード及びその製造方法、並びにランプ
JP2010219310A (ja) 光デバイスおよび光デバイス構造
JP2009117744A (ja) ZnO系半導体素子の製造方法
JP2011165801A (ja) 発光ダイオード及びその製造方法、並びに発光ダイオードランプ
TWI774759B (zh) 發光元件及其製造方法
JP5075786B2 (ja) 発光装置及びその製造方法
JP3239061B2 (ja) 発光ダイオード及びその製造方法
JP6245380B2 (ja) 発光素子及び発光素子の製造方法
KR101364167B1 (ko) 수직형 발광 다이오드 및 그 제조방법
TWI731104B (zh) 發光元件及發光元件的製造方法
JP6708270B2 (ja) 発光素子
KR101316121B1 (ko) 수직형 발광 다이오드의 제조방법
JP6507947B2 (ja) 発光素子の製造方法
KR101364719B1 (ko) 수직형 발광 다이오드 제조방법
TWI455358B (zh) 半導體發光晶片製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170807

R150 Certificate of patent or registration of utility model

Ref document number: 6197799

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250