WO2016190665A1 - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
WO2016190665A1
WO2016190665A1 PCT/KR2016/005541 KR2016005541W WO2016190665A1 WO 2016190665 A1 WO2016190665 A1 WO 2016190665A1 KR 2016005541 W KR2016005541 W KR 2016005541W WO 2016190665 A1 WO2016190665 A1 WO 2016190665A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
light emitting
conductive layer
semiconductor layer
insulating
Prior art date
Application number
PCT/KR2016/005541
Other languages
English (en)
French (fr)
Inventor
박선우
성동현
이대희
이병우
최광기
한재천
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to US15/576,760 priority Critical patent/US10714659B2/en
Priority to EP16800304.4A priority patent/EP3306681B1/en
Priority to CN201680030296.9A priority patent/CN107646144B/zh
Publication of WO2016190665A1 publication Critical patent/WO2016190665A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Definitions

  • the embodiment relates to a light emitting device having improved luminous efficiency.
  • a light emitting diode is one of light emitting devices that emit light when a current is applied.
  • the light emitting diode can emit high-efficiency light, which is excellent in energy saving effect.
  • the luminance problem of the light emitting diode has been greatly improved, and has been applied to various devices such as a backlight unit, a display board, a display device, and a home appliance of a liquid crystal display device.
  • the light emitting diode includes a first semiconductor layer, a second semiconductor layer, and an active layer disposed between the first semiconductor layer and the second semiconductor layer, and forms a electrode pad by etching a portion of the light emitting structure.
  • the embodiment discloses a light emitting device having improved luminous efficiency.
  • a light emitting device including a first semiconductor layer, an active layer, and a second semiconductor layer; A second conductive layer electrically connected to the second semiconductor layer; A first conductive layer disposed in a plurality of via holes penetrating the light emitting structure and the second conductive layer and including a plurality of through electrodes electrically connected to the first semiconductor layer; An insulating layer electrically insulating the plurality of through electrodes from the active layer, the second semiconductor layer, and the second conductive layer; And an electrode pad disposed in a region where the second conductive layer is exposed, and the width of the second conductive layer disposed between the plurality of through electrodes may be longer as the distance from the electrode pad increases.
  • the insulating layer may include a plurality of first insulating layers disposed in the plurality of via holes to insulate the through electrode from the active layer, the second semiconductor layer, and the second conductive layer.
  • the first insulating layer may include a first control part formed on the bottom surface of the via hole to partially expose the bottom surface of the via hole.
  • the first insulating layer may include a second control unit extending from the via hole to the second semiconductor layer.
  • Widths of the plurality of second control units may be narrower as they move away from the electrode pads.
  • Widths of the plurality of first adjusting units may be the same.
  • the second conductive layer may be disposed between the second control unit.
  • the insulating layer may include a second insulating layer electrically insulating the plurality of second control units from the first conductive layer.
  • the distance between the plurality of through electrodes becomes longer as the distance from the electrode pad increases, and the first insulating layer is formed on the bottom surface of the via hole and partially exposes the bottom surface of the via hole. It includes a second control portion extending to the two semiconductor layers, the width of the plurality of first control portion may be the same.
  • Widths of the plurality of second control units may be the same.
  • Widths of the plurality of first control units may be smaller as the distance from the electrode pad.
  • It may include a conductive substrate electrically connected to the first conductive layer.
  • the current spreading effect of the light emitting device is increased to have a uniform luminous efficiency.
  • the heat generation characteristics of the light emitting device can be improved to improve the lifespan.
  • FIG. 1 is a plan view of a light emitting device according to a first embodiment of the present invention
  • FIG. 2 is a cross-sectional view along the direction A-A of FIG.
  • FIG. 3 is an enlarged view of portion S1 of FIG. 1;
  • 4A to 4F are flowcharts illustrating a method of manufacturing a light emitting device according to the first embodiment of the present invention.
  • FIG. 5 is a plan view of a light emitting device according to a second embodiment of the present invention.
  • FIG. 6 is a cross-sectional view taken along the B-B direction of FIG.
  • FIG. 7 is a plan view of a light emitting device according to a third embodiment of the present invention.
  • FIG. 8 is a cross-sectional view taken along the C-C direction of FIG.
  • FIG. 9 is an enlarged view of portion S2 of FIG. 8;
  • 10A to 10F are flowcharts of a method of manufacturing a light emitting device according to a third embodiment of the present invention.
  • FIG. 11 is a plan view of a light emitting device according to a fourth embodiment of the present invention.
  • FIG. 12 is a cross-sectional view taken along the D-D direction of FIG. 11;
  • FIG. 13 is a cross-sectional view of a light emitting device according to a fifth embodiment of the present invention.
  • ordinal numbers such as second and first
  • first and second components may be used to describe various components, but the components are not limited by the terms. The terms are used only for the purpose of distinguishing one component from another.
  • second component may be referred to as the first component, and similarly, the first component may also be referred to as the second component.
  • FIG. 1 is a plan view of a light emitting device according to a first exemplary embodiment of the present invention
  • FIG. 2 is a cross-sectional view taken along the line A-A of FIG.
  • the light emitting device 100A includes a plurality of through electrodes 131 electrically connected to the light emitting structure 110 and the first semiconductor layer 111.
  • An insulating layer 140 electrically insulating the first conductive layer 130, the second conductive layer 120 electrically connected to the second semiconductor layer 113, and the plurality of through electrodes 131.
  • an electrode pad 160 disposed in a region where the second conductive layer 120 is exposed.
  • the light emitting structure 110 includes a first semiconductor layer 111, an active layer 112, and a second semiconductor layer 113.
  • the emission wavelength band of the light emitting structure 110 is not limited.
  • the light emitted from the light emitting structure may be an ultraviolet wavelength band, visible light wavelength band, or infrared wavelength band.
  • the components of each layer can be appropriately adjusted to produce light in the desired emission wavelength band.
  • the first semiconductor layer 111 may be formed of a compound semiconductor such as a III-V group or a II-VI group, and the first dopant may be doped into the first semiconductor layer 111.
  • the first semiconductor layer 111 is a semiconductor material having a compositional formula of Al x In y Ga (1-xy) N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1), InAlGaN, AlGaAs, GaP, GaAs , GaAsP, AlGaInP may be formed of one or more, but is not limited thereto.
  • the first dopant is an n-type dopant such as Si, Ge, Sn, Se, Te, or the like
  • the first semiconductor layer 111 doped with the first dopant may be an n-type semiconductor layer.
  • the first semiconductor layer 111 may have a multilayer structure.
  • the first semiconductor layer 111 may further include an undoped semiconductor layer (not shown).
  • the undoped semiconductor layer is a layer formed to improve the crystallinity of the first semiconductor layer 111, and may have a lower electrical conductivity than the first semiconductor layer 111 because dopants are not doped.
  • the active layer 112 is a layer where electrons (or holes) injected through the first semiconductor layer 111 meet holes (or electrons) injected through the second semiconductor layer 113.
  • the active layer 112 transitions to a low energy level as electrons and holes recombine, and generate light having a corresponding wavelength.
  • the active layer 112 may have any one of a single well structure, a multi well structure, a single quantum well structure, a multi quantum well (MQW) structure, a quantum dot structure, or a quantum line structure, and the active layer 112.
  • the structure of is not limited to this.
  • the well layer / barrier layer of the active layer 112 may be InGaN / GaN, InGaN / InGaN, GaN / AlGaN, InAlGaN / GaN, GaAs (InGaAs) / AlGaAs, GaP (InGaP).
  • / AlGaP may be formed of any one or more pair structure, but is not limited thereto.
  • the well layer may be formed of a material having a band gap smaller than the band gap of the barrier layer.
  • the second semiconductor layer 113 may be formed of a compound semiconductor such as a III-V group or a II-VI group, and a second dopant may be doped in the second semiconductor layer 113.
  • the second semiconductor layer 113 is a semiconductor material having a composition formula of InxAlyGa1-x-yN (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1) or AlInN, AlGaAs, GaP, GaAs, GaAsP , AlGaInP.
  • the second dopant is a p-type dopant such as Mg, Zn, Ca, Sr, or Ba
  • the second semiconductor layer 113 doped with the second dopant may be a p-type semiconductor layer.
  • the light emitting structure 110 includes the first semiconductor layer 111, which is an n-type semiconductor layer, and the second semiconductor layer 113, which is a p-type semiconductor layer, or the first semiconductor layer 111, which is a p-type semiconductor layer; It may include a second semiconductor layer 113 that is an n-type semiconductor layer.
  • the light emitting structure 110 may have a structure in which an n-type or p-type semiconductor layer is further formed between the second semiconductor layer 113 and the active layer 112. That is, the light emitting structure 110 of the embodiment may be formed of at least one of np, pn, npn, and pnp junction structures.
  • the light emitting structure 110 of the embodiment includes an n-type semiconductor layer and a p-type semiconductor layer. It may be a variety of structures including.
  • Doping concentrations of impurities in the first semiconductor layer 111 and the second semiconductor layer 113 may be uniformly or non-uniformly formed. That is, the doping structure of the light emitting structure 110 may be formed in various ways, but is not limited thereto.
  • An upper surface of the light emitting structure 110 may have a regular or irregular concave-convex portion 111a, but is not necessarily limited thereto.
  • the top surface of the first semiconductor layer 111 may be a flat surface.
  • the first conductive layer 130 is electrically connected to the first semiconductor layer 111.
  • the first conductive layer 130 may include a plurality of through electrodes 131.
  • the through electrode 131 may be disposed in the via hole 115 formed in the light emitting structure 110.
  • the first conductive layer 130 may be electrically connected to the conductive substrate 150 disposed below.
  • the first conductive layer 130 may be formed of a transparent conductive oxide (TCO).
  • Transparent conductive oxide films include ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), AZO (Aluminum Zinc Oxide), AGZO (Aluminum Gallium Zinc Oxide), IZTO (Indium Zinc Tin Oxide), IAZO (Indium Aluminum Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), IGTO (Indium Gallium Tin Oxide), ATO (Antimony Tin Oxide), GZO (Gallium Zinc Oxide), IZON (IZO Nitride), ZnO, IrOx, RuOx and NiO.
  • the first conductive layer 130 may include an opaque metal such as Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, or the like.
  • the first conductive layer 130 may be formed of one or a plurality of layers in which a transparent conductive oxide film and an opaque metal are mixed, but are not limited thereto.
  • the second conductive layer 120 is electrically connected to the second semiconductor layer 113.
  • the second conductive layer 120 may be disposed in an area between the plurality of through electrodes 131. One region of the second conductive layer 120 may be exposed to be electrically connected to the electrode pad 160.
  • the second conductive layer 120 is formed of a material having high reflectivity, such as Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, and Hf, or the material having high reflectance and IZO, IZTO
  • a transparent conductive material such as IAZO, IGZO, IGTO, AZO, ATO, or the like may be formed by mixing.
  • the second conductive layer 120 may further include an ohmic layer.
  • the ohmic layer is indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), indium gallium tin oxide (IGTO), AZO (aluminum zinc oxide), antimony tin oxide (ATO), gallium zinc oxide (GZO), IZON (IZO Nitride), AGZO (Al-Ga ZnO), IGZO (In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx / ITO, Ni / IrOx / Au, or Ni / IrOx / Au / ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf It may be formed to include at least one of, and
  • the insulating layer 140 may be formed by selecting at least one selected from the group consisting of SiO 2 , SixOy, Si 3 N 4 , SixNy, SiOxNy, Al 2 O 3 , TiO 2 , AlN, and the like, but is not limited thereto.
  • the insulating layer 140 may include the first insulating layer 141 and the second conductive layer 120 electrically insulating the through electrode 131 from the active layer 112 and the second semiconductor layer 113.
  • the second insulating layer 142 may be electrically insulated from the layer 130. Therefore, the thickness of the insulating layer 140 may increase in a section in which the first insulating layer 141 and the second insulating layer 142 overlap each other. According to this configuration, since the second conductive layer 120 may be formed after the first insulating layer 141 is formed, defects due to migration of the second conductive layer 120 may be prevented when the via hole 115 is formed. Can be.
  • the present invention is not limited thereto, and the first insulating layer 141 and the second insulating layer 142 may be integrally formed. This may be possible by first forming the second conductive layer 120 in the second semiconductor layer 113 and then forming the via holes 115.
  • the plurality of through electrodes 131 may be formed such that an area of a contact region (hereinafter, referred to as a first region) electrically connected to the first semiconductor layer 111 becomes smaller as the electrode pads 160 become farther (P3> P2). > P1). That is, the plurality of through electrodes 131 may have different areas of the first region 131a.
  • a separate ohmic contact electrode may be disposed in the first region 131a.
  • the hole density is high, the light emission coupling may occur relatively strongly. Therefore, current crowding may occur in an area adjacent to the electrode pad 160.
  • the hole density is relatively low, and thus light emission coupling may occur weakly. Therefore, the uniformity of light emission can be reduced in the entire light emitting device.
  • the current crowding may be reduced by reducing the effective area P1 of the first region 131a in the region where the light coupling is strong, that is, the region close to the electrode pad 160.
  • Such a configuration may reduce the operating voltage Vf of the light emitting element.
  • the effective area P3 of the first region 131a may be increased to increase light emission coupling. Therefore, the light emission coupling in the region close to the electrode pad 160 is relatively decreased, and the light emission coupling in the region far from the electrode pad 160 is increased, thereby enabling uniform light emission as a whole.
  • the first region 131a may be controlled by the first insulating layer 141.
  • the first insulating layer 141 extends from the first adjusting portion 141a extending to the bottom surface 115a of the through electrode 131 and the second adjusting portion extending from the via hole 115 to the second semiconductor layer 113. 141b).
  • the width W2 of the second adjusting part 141b is not particularly limited.
  • the widths W2 of the plurality of second adjusting units 141b may be the same.
  • the widths W3 of the plurality of first insulating layers 141 may also be the same.
  • the widths of the second conductive layers 120 disposed between the second adjusting units 141b may also be the same.
  • the area of the first region 131a may be controlled by the width W1 in which the first adjusting unit 141a extends to the bottom surface 115a of the via hole 115. That is, when the width W1 of the first adjusting unit 141a is increased, the area of the first region 131a is decreased. On the contrary, when the width W1 of the first adjusting unit 141a is decreased, the area of the first region 131a is increased.
  • the width of the first control unit 141a may be adjusted by a mask pattern or the like during manufacture.
  • first region 131a and the first insulating layer 141 are circular in this drawing, they are not limited thereto.
  • the shapes of the first region 131a and the first insulating layer 141 may be polygonal or lines.
  • Table 1 below is a table measuring changes in the area of the first region 131a according to the distance between the three through electrodes 131 and the electrode pads 160 shown in FIG. 2.
  • the first through third through electrodes are defined in order of being close to the electrode pads.
  • First through electrode Second penetrating electrode Third through electrode Distance to electrode pad ( ⁇ m) 163.8 568.8 973.8 Via Hole Radius ( ⁇ m) 25.0 25.0 25.0 Width of the first control part ( ⁇ m) 12 (100%) 10.3 (85.8%) 7.7 (64.2%) First area radius ( ⁇ m) 13 14.7 17.3 First area area ( ⁇ m 2) 530.9 (100%) 678.9 (127.9%) 940.2 (177.1%)
  • the first region 131a of the first through electrode 131 closest to the electrode pad 160 is 530.9 ⁇ m 2
  • the first region of the third through electrode 131 farthest was 940.2 ⁇ m 2 , an increase of about 177%. In the case of such an arrangement, the light emission uniformity may be excellent.
  • the width of the first control unit 141a is shortened by about 5.3 nm as it moves away from the first through electrode 131 by 1 ⁇ m. Therefore, the width of the first control unit 141a disposed on the plurality of through electrodes 131 may satisfy the following Equation 1.
  • Ln is the width of the first control portion disposed on the nth through electrode
  • L1 is the width of the first control portion at the reference through electrode closest to the electrode pad
  • Dn-1 is between the nth through electrode and the reference through electrode.
  • Y is a constant satisfying 3.0 nm ⁇ W ⁇ 8.0 nm.
  • the first semiconductor layer 111, the active layer 112, and the second semiconductor layer 113 are formed on the growth substrate 114, and the second semiconductor layer ( A plurality of via holes 115 penetrating from 113 to a part of the first semiconductor layer 111 are formed.
  • the diameter of the via hole 115 may be the same.
  • the first insulating layer 141 may be formed in the via hole 115 using a mask pattern (not shown).
  • the thickness of the first insulating layer 141 may be 600 nm to 800 nm, but is not limited thereto.
  • the first insulating layer 141 may be formed from a bottom surface of the via hole 115 to a part of the second semiconductor layer 113.
  • each of the first insulating layers 141 may have a different area formed on the bottom surface 115a of the via hole 115.
  • an exposure area of the first via hole 115 may increase toward the left side based on FIG. 4B (P3> P2> P1).
  • the second conductive layer 120 may be formed on the second semiconductor layer 113 exposed between the first insulating layers 141.
  • the thickness of the second conductive layer 120 may be smaller than the thickness of the first insulating layer 141.
  • the thickness of the second conductive layer 120 may be 100 nm to 500 nm, but is not limited thereto.
  • the second insulating layer 120 may be formed on the second conductive layer 120 to seal the second conductive layer 120.
  • an end portion of the second insulating layer 142 may contact the first insulating layer 141. Therefore, the thickness of the portion where the first insulating layer 141 and the second insulating layer 142 are in contact with each other may increase.
  • the thickness of the second insulating layer 142 may be 200 nm to 500 nm, but is not limited thereto.
  • the through electrode 131 is formed by filling electrodes on the plurality of via holes 115. According to the above configuration, the area of the first region of the through electrode 131 may be wider toward the left side (P3> P2> P1).
  • the conductive substrate 150 is formed on the first conductive layer 130.
  • the insulating substrate 114 of the light emitting structure 110 may be removed.
  • the method of removing the insulating substrate 114 may use a laser lift off method, but is not limited thereto. At this time, if necessary, irregularities may be formed on the upper surface of the light emitting structure 110.
  • one side of the light emitting structure 110 is etched (M) to expose the second conductive layer 120, and then the electrode pad 160 is formed thereon.
  • the protective layer 170 may be formed on the side surface of the light emitting structure 110.
  • FIG. 5 is a plan view of a light emitting device according to a second exemplary embodiment of the present invention
  • FIG. 6 is a cross-sectional view taken along the B-B direction of FIG. 5.
  • the light emitting device 100B includes a light emitting structure including a first semiconductor layer 111, an active layer 112, and a second semiconductor layer 113.
  • a first conductive layer 130 including a plurality of through electrodes 131 electrically connected to the first semiconductor layer 111 and a second semiconductor layer 113 electrically connected to the second semiconductor layer 113.
  • Each component may be the same as the first embodiment described above, and the configuration in which the area of the first region 131a is adjusted is different. Therefore, this will be described in detail.
  • Diameters of the upper ends of the plurality of through electrodes 131 may be larger as they move away from the electrode pads 160 (P6> P5> P4). Therefore, if the width of the first control unit 141a of the insulating layer 140 is the same, the area of the first region 131a of the through electrode 131 becomes large. That is, the exposure area may be adjusted by changing the diameter of the upper end of the through electrode 131.
  • This structure has the same effect as the above-described first embodiment, and has the advantage of using the existing mask pattern as it is.
  • Table 2 below is a table measuring area changes of the first region 131a according to the distance between the three through electrodes 131 and the electrode pads 160 shown in FIG. 5.
  • the diameter of the through electrode increases, thereby increasing the exposed area of the first region 131a.
  • the diameter of the second adjusting part 141b of the first insulating layer 141 is increased. Therefore, as the distance from the electrode pad 160 increases, the diameter of the first insulating layer 141 becomes large (W33> W32> W31), and the second conductive layer 120 disposed between the second adjusting units 141b. Can be narrowed (L1> L2).
  • the shape of the first region and the first insulating layer is circular in this drawing, the shape is not limited thereto.
  • the shape of the first region and the first insulating layer may be polygonal or lines.
  • FIG. 7 is a plan view of a light emitting device according to a third exemplary embodiment of the present invention
  • FIG. 8 is a sectional view taken along CC direction of FIG. 7
  • FIG. 9 is an enlarged view of a portion S2 of FIG. 8, and
  • FIGS. It is a flowchart of the manufacturing method of the light emitting element according to the third embodiment.
  • a light emitting device 100C includes a light emitting structure including a first semiconductor layer 111, an active layer 112, and a second semiconductor layer 113. 110, a first conductive layer 130 including a plurality of through electrodes 131 electrically connected to the first semiconductor layer 111, and a through electrode 131 electrically connected to the second semiconductor layer 113.
  • a second conductive layer 120 disposed between the plurality of insulating layers 120 and a plurality of insulating layers 140 electrically insulating the plurality of through electrodes 131; And an electrode pad 160 disposed in a region where the second conductive layer 120 is exposed.
  • the first conductive layer 130 is electrically connected to the first semiconductor layer 111.
  • the first conductive layer 130 may include a plurality of through electrodes 131.
  • the through electrode 131 may be disposed in the via hole 115 formed in the light emitting structure 110.
  • the first conductive layer 130 may be electrically connected to the conductive substrate 150 disposed below.
  • the second conductive layer 120 is electrically connected to the second semiconductor layer 113.
  • the second conductive layer 120 may be disposed in an area between the plurality of through electrodes 131. One region of the second conductive layer 120 may be exposed to be electrically connected to the electrode pad 160.
  • the insulating layer 140 may include the first insulating layer 141 and the second conductive layer 120 electrically insulating the through electrode 131 from the active layer 112 and the second semiconductor layer 113.
  • the second insulating layer 142 may be electrically insulated from the layer 130. Therefore, the thickness of the insulating layer 140 may increase in a section in which the first insulating layer 141 and the second insulating layer 142 overlap each other.
  • the present invention is not limited thereto, and the first insulating layer 141 and the second insulating layer 142 may be integrally formed. This is possible by first forming the second conductive layer 120 in the second semiconductor layer 113 and then forming the via holes 115.
  • the first insulating layer 141 may have a smaller diameter as it moves away from the electrode pad 160 (W31> W32> W33), and the widths L1 and L2 of the second conductive layer 120 may be the electrode pad 160. ) May be disposed longer on the imaginary line (CC line of FIG. 7) connecting the plurality of through electrodes 131 to the electrode pad 160 (L2> L1). That is, the widths of the second conductive layers 120 partitioned by the plurality of through electrodes 131 on the virtual line may be different from each other. In this case, all of the widths of the first region 131a may be the same.
  • the hole density is high, the light emission coupling may occur relatively strongly. Therefore, current crowding may occur in an area adjacent to the electrode pad 160.
  • the hole density is relatively low, and thus light emission coupling may occur weakly. Therefore, the uniformity of light emission can be reduced in the entire light emitting device.
  • the current crowding can be reduced by relatively reducing the density of the holes in the region where the light emitting coupling is strong, that is, the region close to the electrode pad 160.
  • the light emitting coupling may be increased by increasing the density of the holes. Therefore, the light emission coupling in the region close to the electrode pad 160 is relatively decreased, and the light emission coupling in the region far from the electrode pad 160 is increased, thereby enabling uniform light emission as a whole.
  • the first insulating layer 141 may cover the first control unit 141a exposing the first region 131a and the second control unit 141b covering a portion of the second semiconductor layer 113. It may include.
  • the width of the second conductive layer 120 may be adjusted by the width of the second adjusting unit 141b.
  • the width of the second control unit 141b in the arrow direction D may be gradually reduced (W23 ⁇ W22 ⁇ W21). If the second adjusting part 141b is ring-shaped, its diameter may become smaller toward the direction of the arrow (D). As a result, the diameter W3 of the first insulating layer 141 decreases toward the arrow direction D, and the area of the second conductive layer 120 disposed between the first adjusting units 141a increases in the direction of the arrow. Done. Therefore, the width of the second conductive layer 120 is relatively small in the region closest to the electrode pad 160, so that the density of the holes may decrease and the density of the holes in the relatively distant regions may increase.
  • the shape of the first region and the first insulating layer is circular in this drawing, the shape is not limited thereto.
  • the shape of the first region and the first insulating layer may be polygonal or lines.
  • a via hole 115 in a light emitting structure 110 and forming a first insulating layer 141 in the via hole 115.
  • the first semiconductor layer 111, the active layer 112, and the second semiconductor layer 113 are formed on the insulating substrate 114, and the second semiconductor layer ( A plurality of via holes 115 penetrating from 113 to a part of the first semiconductor layer 111 are formed.
  • the diameter of the via hole 115 may be the same.
  • the first insulating layer 141 may be formed in the via hole 115 using a mask pattern (not shown).
  • the first insulating layer 141 may include a second control unit 141b extending to a portion of the second semiconductor layer 113. At this time, the width of each second control unit (141b) may be different.
  • the width of the second control unit 141b disposed on the right side of FIG. 10B may be the largest and smaller toward the left side. Therefore, the distance between the second control unit 141b increases toward the left (L2> L1).
  • the second conductive layer 120 may be formed on the second semiconductor layer 113 exposed between the first insulating layers 141. have.
  • the second conductive layer 120 may serve as a reflective layer. According to the above configuration, the area of the second conductive layer 120 increases toward the left side (L2> L1).
  • the second insulating layer 142 may be formed on the second conductive layer 120 to seal the second conductive layer 120. To this end, an end portion of the second insulating layer 142 may contact the first insulating layer 141. Therefore, the thickness of the portion where the first insulating layer 141 and the second insulating layer 142 are in contact with each other may increase.
  • the through electrode 131 is formed by filling electrodes on the plurality of via holes 115.
  • the first conductive layer 130 may connect the plurality of through electrodes 131.
  • the conductive substrate 150 is formed on the first conductive layer 130.
  • the insulating substrate 114 of the light emitting structure 110 may be removed.
  • the method of removing the insulating substrate 114 may use a laser lift-off method, but is not limited thereto. At this time, if necessary, irregularities may be formed on the upper surface of the light emitting structure 110.
  • the forming of the electrode pad 160 may include etching the one side of the light emitting structure 110 to expose the second conductive layer 120, and then forming the electrode pad 160 thereon. can do.
  • a separate protective layer 170 may be formed on the side surface of the light emitting structure 110.
  • FIG. 11 is a plan view of a light emitting device according to a fourth exemplary embodiment of the present invention
  • FIG. 12 is a sectional view taken along the D-D direction of FIG.
  • a light emitting device 100D includes a light emitting structure including a first semiconductor layer 111, an active layer 112, and a second semiconductor layer 113. 110, a first conductive layer 130 including a plurality of through electrodes 131 electrically connected to the first semiconductor layer 111, and a through electrode 131 electrically connected to the second semiconductor layer 113.
  • a second conductive layer 120 disposed between the plurality of insulating layers 120 and a plurality of insulating layers 140 electrically insulating the plurality of through electrodes 131; And an electrode pad 160 disposed in a region where the second conductive layer 120 is exposed.
  • Each component may be the same as the third embodiment described above, and the configuration in which the area of the second conductive layer 120 is adjusted is different. Therefore, this will be described in detail.
  • the distance between the through electrodes 131 may be increased (L6> L5). Therefore, the area of the second conductive layer 120 increases as the electrode pad 160 moves away from the electrode pad 160 (L4> L3). In order to insulate the second conductive layer 120, the length of the second insulating layer 142 is also increased.
  • the shape of the first region and the first insulating layer is circular in this drawing, the shape is not limited thereto.
  • the shape of the first region and the first insulating layer may be polygonal or lines.
  • FIG. 13 is a cross-sectional view of a light emitting device according to a fifth embodiment of the present invention.
  • the light emitting device 100E is disposed such that the area of the first region of the through electrode 131 increases as the distance from the electrode pad 160 increases (P3> P2). > P1), the area of the second conductive layer 120 may also be arranged to increase as the distance from the electrode pad 160 increases (L4> L3). According to this configuration, since the charge injection area and the hole injection area are simultaneously reduced in the region adjacent to the electrode pad 160, current crowding can be further lowered.
  • the configuration for controlling the area of the first region 131a and the area of the second conductive layer 120 is not particularly limited.
  • the area of the first region 131a may be controlled according to the first embodiment and the area of the second conductive layer 120 may be controlled according to the third embodiment.
  • the area of the first region 131a may be controlled according to the second embodiment, and the area of the second conductive layer 120 may be controlled using the fourth embodiment.
  • a plurality of light emitting devices may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, or the like, which is an optical member, may be disposed on an optical path of the light emitting device package.
  • the light emitting device package, the substrate, and the optical member may function as a backlight unit.
  • the display device may include a display device, an indicator device, and a lighting device including a light emitting device package according to an exemplary embodiment.
  • the display device may include a bottom cover, a reflector disposed on the bottom cover, a light emitting module for emitting light, a light guide plate disposed in front of the reflector, and guiding light emitted from the light emitting module to the front, and in front of the light guide plate.
  • An optical sheet including prism sheets disposed, a display panel disposed in front of the optical sheet, an image signal output circuit connected to the display panel and supplying an image signal to the display panel, and a color filter disposed in front of the display panel. It may include.
  • the bottom cover, the reflector, the light emitting module, the light guide plate, and the optical sheet may form a backlight unit.
  • the lighting apparatus includes a light source module including a substrate and a light emitting device package according to an embodiment, a heat radiator for dissipating heat from the light source module, and a power supply unit for processing or converting an electrical signal provided from the outside to provide the light source module It may include.
  • the lighting device may include a lamp, a head lamp, or a street lamp.
  • the head lamp includes a light emitting module including light emitting device packages disposed on a substrate, a reflector reflecting light emitted from the light emitting module in a predetermined direction, for example, a lens for refracting the light reflected by the reflector forward. And a shade for blocking or reflecting a part of the light reflected by the reflector toward the lens to achieve a light distribution pattern desired by the designer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예는 제1반도체층, 활성층, 및 제2반도체층을 포함하는 발광 구조물; 상기 제2반도체층과 전기적으로 연결되는 제2도전층; 상기 발광 구조물 및 상기 제2도전층을 관통하는 복수 개의 비아홀에 배치되어 상기 제1반도체층과 전기적으로 연결되는 복수 개의 관통전극을 포함하는 제1도전층; 상기 복수 개의 관통전극을 상기 활성층, 제2반도체층, 및 제2도전층과 전기적으로 절연하는 절연층; 및 상기 제2도전층이 노출된 영역에 배치되는 전극패드를 포함하고, 상기 복수 개의 관통전극 사이에 배치되는 상기 제2도전층의 폭은 상기 전극패드에서 멀어질수록 길어지는 발광소자를 개시한다.

Description

발광소자
실시 예는 발광효율이 개선된 발광소자에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전류가 인가되면 광을 방출하는 발광소자 중 하나이다. 발광 다이오드는 고효율의 광을 방출할 수 있어 에너지 절감 효과가 뛰어나다.
최근, 발광 다이오드의 휘도 문제가 크게 개선되어, 액정 표시 장치의 백라이트 유닛(Backlight Unit), 전광판, 표시기, 가전 제품 등과 같은 각종 기기에 적용되고 있다.
발광 다이오드는 제1반도체층, 제2반도체층 및 제1반도체층과 제2반도체층 사이에 배치된 활성층을 포함하며, 발광 구조물의 일부를 식각하여 전극 패드를 형성한다.
이때, 전극패드와 인접한 영역에서 상대적으로 발광결합이 강해지는 전류 집중(Current crowding) 현상이 발생하는 문제가 있다.
실시예는 발광효율이 개선된 발광소자를 개시한다.
본 발명의 기술적 사상이 이루고자 하는 과제는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 발광소자는, 제1반도체층, 활성층, 및 제2반도체층을 포함하는 발광 구조물; 상기 제2반도체층과 전기적으로 연결되는 제2도전층; 상기 발광 구조물 및 상기 제2도전층을 관통하는 복수 개의 비아홀에 배치되어 상기 제1반도체층과 전기적으로 연결되는 복수 개의 관통전극을 포함하는 제1도전층; 상기 복수 개의 관통전극을 상기 활성층, 제2반도체층, 및 제2도전층과 전기적으로 절연하는 절연층; 및 상기 제2도전층이 노출된 영역에 배치되는 전극패드를 포함하고, 상기 복수 개의 관통전극 사이에 배치되는 상기 제2도전층의 폭은 상기 전극패드에서 멀어질수록 길어질 수 있다.
상기 절연층은 상기 복수 개의 비아홀에 각각 배치되어 상기 관통전극을 상기 활성층, 제2반도체층, 및 제2도전층과 절연하는 복수 개의 제1절연층을 포함할 수 있다.
상기 제1절연층은 상기 비아홀의 바닥면에 형성되어 상기 비아홀의 바닥면을 일부 노출하는 제1조절부를 포함할 수 있다.
상기 제1절연층은 상기 비아홀에서 제2반도체층으로 연장되는 제2조절부를 포함할 수 있다.
상기 복수 개의 제2조절부의 폭은 상기 전극 패드에서 멀어질수록 좁아질 수 있다.
상기 복수 개의 제1조절부의 폭은 동일할 수 있다.
상기 제2도전층은 상기 제2조절부 사이에 배치될 수 있다.
상기 절연층은 상기 복수 개의 제2조절부를 상기 제1도전층과 전기적으로 절연시키는 제2절연층을 포함할 수 있다.
상기 복수 개의 관통전극 사이의 거리는 상기 전극패드에서 멀어질수록 길어지고, 상기 제1절연층은 상기 비아홀의 바닥면에 형성되어 상기 비아홀의 바닥면을 일부 노출하는 제1조절부 및 상기 비아홀에서 제2반도체층으로 연장되는 제2조절부를 포함하고, 상기 복수 개의 제1조절부의 폭은 동일할 수 있다.
상기 복수 개의 제2조절부의 폭은 동일할 수 있다.
상기 복수 개의 제1조절부의 폭은 상기 전극 패드에서 멀어질수록 작아질 수 있다.
상기 제1도전층과 전기적으로 연결되는 도전 기판을 포함할 수 있다.
실시예에 따르면, 발광소자의 전류 분산(Current spreading) 효과가 증가하여 균일한 발광효율을 가질 수 있다.
또한, 발광소자의 발열 특성이 개선되어 수명이 향상될 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 제1실시예에 따른 발광소자의 평면도이고,
도 2는 도 1의 A-A 방향 단면도이고,
도 3은 도 1의 S1부분 확대도이고,
도 4a 내지 도 4f는 본 발명의 제1실시예에 따른 발광소자 제조방법의 흐름도이고,
도 5는 본 발명의 제2실시예에 따른 발광소자의 평면도이고,
도 6은 도 5의 B-B 방향 단면도이고,
도 7은 본 발명의 제3실시예에 따른 발광소자의 평면도이고,
도 8은 도 7의 C-C 방향 단면도이고,
도 9는 도 8의 S2부분 확대도이고,
도 10a 내지 도 10f는 본 발명의 제3실시예에 따른 발광소자 제조방법의 흐름도이고,
도 11은 본 발명의 제4실시예에 따른 발광소자의 평면도이고,
도 12는 도 11의 D-D 방향 단면도이고,
도 13은 본 발명의 제5실시예에 따른 발광소자의 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제2, 제1 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2 구성요소는 제1 구성요소로 명명될 수 있고, 유사하게 제1 구성요소도 제2 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부된 도면을 참조하여 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
[제1실시예]
도 1은 본 발명의 제1실시예에 따른 발광소자의 평면도이고, 도 2는 도 1의 A-A 방향 단면도이다.
도 1 및 도 2를 참고하면, 본 발명의 제1실시예에 따른 발광소자(100A)는 발광 구조물(110)과, 제1반도체층(111)과 전기적으로 연결되는 복수 개의 관통전극(131)을 포함하는 제1도전층(130)과, 제2반도체층(113)과 전기적으로 연결되는 제2도전층(120)과, 복수 개의 관통전극(131)을 전기적으로 절연하는 절연층(140), 및 제2도전층(120)이 노출된 영역에 배치되는 전극패드(160)를 포함한다.
발광 구조물(110)은 제1반도체층(111), 활성층(112), 및 제2반도체층(113)을 포함한다. 발광 구조물(110)의 발광 파장대는 제한이 없다. 일 예로 발광 구조물에서 방출되는 광은 자외선 파장대일 수도 있고, 가시광 파장대일 수도 있으며, 적외선 파장대일 수도 있다. 원하는 발광 파장대의 광을 생성하기 위해 각 층의 구성요소는 적절히 조절될 수 있다.
제1반도체층(111)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1반도체층(111)에 제1도펀트가 도핑될 수 있다. 제1반도체층(111)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있으며, 이에 한정하지 않는다. 제1도펀트가 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트인 경우, 제1도펀트가 도핑된 제1반도체층(111)은 n형 반도체층일 수 있다.
도면에서는 단층의 제1반도체층(111)을 도시하였으나, 제1반도체층(111)은 다층 구조일 수 있다. 제1반도체층(111)이 다층 구조인 경우, 제1반도체층(111)은 언도프트 반도체층(미도시)을 더 포함할 수 있다. 언도프트 반도체층은 제1반도체층(111)의 결정성 향상을 위해 형성되는 층으로, 도펀트가 도핑되지 않아 제1반도체층(111)에 비해 낮은 전기 전도성을 가질 수 있다.
활성층(112)은 제1반도체층(111)을 통해서 주입되는 전자(또는 정공)과 제2반도체층(113)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(112)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성한다.
활성층(112)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(112)의 구조는 이에 한정하지 않는다.
활성층(112)이 우물 구조로 형성되는 경우, 활성층(112)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.
제2반도체층(113)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2반도체층(113)에 제2도펀트가 도핑될 수 있다. 제2반도체층(113)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제2도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2도펀트가 도핑된 제2반도체층(113)은 p형 반도체층일 수 있다.
발광 구조물(110)은 n형 반도체층인 제1반도체층(111)과 p형 반도체층인 제2반도체층(113)을 포함하여 이루어지거나, p형 반도체층인 제1반도체층(111)과 n형 반도체층인 제2반도체층(113)을 포함하여 이루어질 수 있다.
또한, 발광 구조물(110)은 제2반도체층(113)과 활성층(112) 사이에 n형 또는 p형 반도체층이 더 형성된 구조일 수 있다. 즉, 실시 예의 발광 구조물(110)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나의 구조로 형성될 수 있는 것으로, 실시 예의 발광 구조물(110)은 n형 반도체층과 p형 반도체층을 포함하는 다양한 구조일 수 있다.
제1반도체층(111) 및 제2반도체층(113) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 발광 구조물(110)의 도핑 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.
발광 구조물(110)의 상면은 규칙 또는 불규칙한 요철부(111a)를 가질 수 있으나 반드시 이에 한정되는 것은 아니다. 일 예로, 제1반도체층(111)의 상면은 평탄면일 수도 있다.
제1도전층(130)은 제1반도체층(111)과 전기적으로 연결된다. 구체적으로 제1도전층(130)은 복수 개의 관통전극(131)을 포함할 수 있다. 관통전극(131)은 발광 구조물(110)에 형성된 비아홀(115)에 배치될 수 있다. 제1도전층(130)은 하부에 배치된 도전성 기판(150)과 전기적으로 연결될 수 있다.
제1도전층(130)은 투명 전도성 산화막(Tranparent Conductive Oxide; TCO)으로 형성될 수 있다. 투명 전도성 산화막은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx 및 NiO 등에서 선택될 수 있다.
제1도전층(130)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 등과 같은 불투명 금속을 포함할 수도 있다. 또한, 제1도전층(130)은 투명 전도성 산화막과 불투명 금속이 혼합된 하나 또는 복수 개의 층으로 형성될 수 있으며, 이에 한정하지 않는다.
제2도전층(120)은 제2반도체층(113)과 전기적으로 연결된다. 제2도전층(120)은 복수 개의 관통전극(131)의 사이 영역에 배치될 수 있다. 제2도전층(120)은 일 영역이 노출되어 전극패드(160)와 전기적으로 연결될 수 있다.
제2도전층(120)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 Hf 등과 같이 반사율이 높은 물질로 형성되거나, 상기 반사율이 높은 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등과 같은 투명 전도성 물질이 혼합되어 형성될 수 있다.
제2도전층(120)은 오믹층을 더 포함할 수 있다. 오믹층은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
절연층(140)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으며, 이에 한정하지 않는다.
절연층(140)은 관통전극(131)을 활성층(112), 및 제2반도체층(113)과 전기적으로 절연하는 제1절연층(141), 및 제2도전층(120)을 제1도전층(130)과 전기적으로 절연하는 제2절연층(142)을 포함할 수 있다. 따라서, 절연층(140)은 제1절연층(141)과 제2절연층(142)이 오버랩 되는 구간에서 두께가 증가할 수 있다. 이러한 구성에 의하면, 제1절연층(141) 형성 후 제2도전층(120)을 형성할 수 있으므로 비아홀(115) 형성시 제2도전층(120)의 마이그레이션(Migration)에 의한 불량을 방지할 수 있다.
그러나, 반드시 이에 한정되는 것은 아니고, 제1절연층(141)과 제2절연층(142)은 일체로 형성될 수도 있다. 이는 제2반도체층(113)에 제2도전층(120)을 먼저 형성한 후 비아홀(115)을 형성함으로써 가능해질 수 있다.
복수 개의 관통전극(131)은 전극패드(160)와 멀어질수록 제1반도체층(111)과 전기적으로 연결되는 콘택 영역(이하 제1영역)의 면적이 작아지게 형성될 수 있다(P3>P2>P1). 즉, 복수 개의 관통전극(131)은 제1영역(131a)의 면적이 서로 상이할 수 있다. 제1영역(131a)에는 별도의 오믹 콘택 전극이 배치될 수 있다.
일반적으로 전극패드(160)와 인접한 영역에서는 정공의 밀도가 높아 발광결합이 상대적으로 강하게 발생할 수 있다. 따라서, 전극패드(160)와 인접한 영역에서는 전류 집중(current crowding)이 발생할 수 있다. 이에 반해, 전극패드(160)와 떨어진 영역에서는 상대적으로 정공의 밀도가 낮아 발광 결합이 약하게 발생할 수 있다. 따라서, 발광소자 전체에서 발광 균일도가 감소할 수 있다.
본 발명의 제1실시예에서는 발광결합이 강한 영역, 즉 전극패드(160)와 가까운 영역에서 제1영역(131a)의 유효 면적(P1)을 줄여 전류 집중(current crowding)을 감소시킬 수 있다. 이러한 구성은 발광소자의 동작전압(Vf)를 감소시킬 수도 있다.
또한, 전극패드(160)와 상대적으로 먼 영역에서는 제1영역(131a)의 유효 면적(P3)을 넓혀 발광 결합을 증가시킬 수 있다. 따라서, 전극패드(160)와 가까운 영역에서의 발광결합은 상대적으로 감소하고, 전극패드(160)와 먼 영역에서의 발광결합은 증가하므로 전체적으로 균일한 발광이 가능해진다.
도 3을 참고하면, 제1영역(131a)은 제1절연층(141)에 의해 제어될 수 있다. 제1절연층(141)은 관통전극(131)의 바닥면(115a)으로 연장되는 제1조절부(141a) 및 비아홀(115)에서 제2반도체층(113)으로 연장된 제2조절부(141b)를 포함할 수 있다.
본 실시예에서 제2조절부(141b)의 폭(W2)은 특별히 제한하지 않는다. 예시적으로, 복수 개의 제2조절부(141b)의 폭(W2)은 모두 동일할 수 있다. 따라서, 복수 개의 제1절연층(141)의 폭(W3)도 모두 동일할 수 있다. 제2조절부(141b) 사이에 배치되는 제2도전층(120)의 폭 역시 모두 동일할 수 있다.
제1영역(131a)의 면적은 제1조절부(141a)가 비아홀(115)의 바닥면(115a)으로 연장되는 폭(W1)에 의해 제어될 수 있다. 즉, 제1조절부(141a)의 폭(W1)이 증가하면 제1영역(131a)의 면적은 감소하게 된다. 반대로 제1조절부(141a)의 폭(W1)이 감소하면 제1영역(131a)의 면적은 증가하게 된다. 제1조절부(141a)의 폭은 제조시 마스크 패턴 등으로 조절할 수 있다.
본 도면에서는 제1영역(131a) 및 제1절연층(141)의 형상이 원형인 것을 도시하였으나 반드시 이에 한정하지 않는다. 제1영역(131a) 및 제1절연층(141)의 형상은 다각 형상이거나 라인일 수도 있다.
하기 표 1은 도 2에 도시된 3개의 관통전극(131)과 전극패드(160)의 거리에 따른 제1영역(131a)의 면적의 변화를 측정한 표이다. 전극패드와 가까운 순서대로 제1 내지 제3 관통전극으로 정의한다.
제1관통전극 제2관통전극 제3관통전극
전극패드와의 거리(㎛) 163.8 568.8 973.8
비아홀의 반지름(㎛) 25.0 25.0 25.0
제1조절부의 폭(㎛) 12 (100%) 10.3 (85.8%) 7.7 (64.2%)
제1영역 반지름(㎛) 13 14.7 17.3
제1영역 면적(㎛2) 530.9(100%) 678.9(127.9%) 940.2(177.1%)
표 1을 참고하면, 전극패드(160)와 가장 가까운 제1관통전극(131)의 제1영역(131a) 면적이 530.9㎛2인 반면, 가장 먼 제3관통전극(131)의 제1영역(131a) 면적은 940.2㎛2으로 약 177% 증가한 것을 알 수 있다. 이러한 배치를 갖는 경우 발광 균일도가 우수할 수 있다.
제1관통전극(131)에서 1㎛ 멀어질수록 제1조절부(141a)의 폭은 약 5.3nm씩 짧아짐을 알 수 있다. 따라서, 복수 개의 관통전극(131)에 배치된 제1조절부(141a)의 폭은 하기 관계식 1을 만족할 수 있다.
[관계식 1]
Ln = L1 - (Dn-1 × Y)
여기서, Ln은 n번째 관통전극에 배치된 제1조절부의 폭이고, L1은 전극패드와 가장 가까운 기준 관통전극에서의 제1조절부 폭이고, Dn-1은 n번째 관통전극과 기준 관통전극 사이의 간격이고, Y는 3.0nm < W < 8.0nm를 만족하는 상수이다.
도 4를 참고하면, 본 발명의 제1실시예에 따른 발광소자 제조방법은, 발광 구조물(110)에 비아홀(115)을 형성하는 단계와, 비아홀(115)에 제1절연층(141)을 형성하는 단계와, 제1절연층(141) 사이의 제2반도체층(113)상에 제2도전층(120)을 형성하는 단계와, 제2도전층(120)상에 제2절연층(142)을 형성하는 단계와, 비아홀(115)에 배치되는 관통전극(131)을 포함하는 제1도전층(130)을 형성하는 단계와, 제1도전층(130)과 전기적으로 연결되는 도전성 기판(150)을 형성하는 단계, 및 제2도전층(120)의 일부를 노출시켜 전극패드(160)를 형성하는 단계를 포함한다.
도 4a를 참고하면 발광 구조물을 형성하는 단계는, 성장기판(114) 상에 제1반도체층(111), 활성층(112), 및 제2반도체층(113)을 형성하고, 제2반도체층(113)에서 제1반도체층(111)의 일부까지 관통하는 비아홀(115)을 복수 개 형성한다. 비아홀(115)의 직경은 동일할 수 있다.
도 4b를 참고하면 제1절연층을 형성하는 단계는, 마스크 패턴(미도시)을 이용하여 비아홀(115)에 제1절연층(141)을 형성할 수 있다. 제1절연층(141)의 두께는 600nm 내지 800nm일 수 있으나 이에 한정하지 않는다.
제1절연층(141)은 비아홀(115)의 바닥면에서 제2반도체층(113)의 일부까지 형성될 수 있다. 이때, 각각의 제1절연층(141)은 비아홀(115)의 바닥면(115a)에 형성되는 면적이 상이할 수 있다. 구체적으로 도 4b를 기준으로 왼쪽으로 갈수록 제1비아홀(115)의 노출 면적은 커질 수 있다 (P3>P2>P1).
도 4c를 참고하면, 제2도전층을 형성하는 단계는, 제1절연층(141)의 사이에 노출된 제2반도체층(113)상에 제2도전층(120)을 형성할 수 있다. 제2도전층(120)의 두께는 제1절연층(141)의 두께보다 작을 수 있다. 제2도전층(120)의 두께는 100nm 내지 500nm일 수 있으나 이에 한정하지 않는다.
이후, 제2절연층을 형성하는 단계는 제2도전층(120) 상에 제2절연층(142)을 형성하여 제2도전층(120)을 밀폐할 수 있다. 이를 위해 제2절연층(142)의 끝단부는 제1절연층(141)과 접촉할 수 있다. 따라서, 제1절연층(141)과 제2절연층(142)이 접촉하는 부분은 두께가 증가할 수 있다. 제2절연층(142)의 두께는 200nm 내지 500nm일 수 있으나 이에 한정하지 않는다.
도 4d를 참고하면, 제1도전층(130)을 형성하는 단계는, 복수 개의 비아홀(115) 상에 전극을 충전하여 관통전극(131)을 형성한다. 전술한 구성에 의해 왼쪽으로 갈수록 관통전극(131)의 제1영역 면적이 넓어질 수 있다 (P3>P2>P1).
도 4e를 참고하면, 도전성 기판(150)을 형성하는 단계는, 제1도전층(130)에 도전성 기판(150)을 형성한다. 이때, 발광 구조물(110)의 절연기판(114)은 제거될 수 있다. 절연기판(114)을 제거하는 방법은 레이저 리프트 오프 공법을 이용할 수 있으나 이에 한정하지 않는다. 이때, 필요에 따라 발광 구조물(110)의 상면에는 요철을 형성할 수도 있다.
도 4f를 참고하면, 전극패드를 형성하는 단계는, 발광 구조물(110)의 일 측을 식각(M)하여 제2도전층(120)을 노출시킨 후 그 위에 전극패드(160)를 형성한다. 발광 구조물(110)의 측면에는 보호층(170)을 형성할 수 있다.
[제2실시예]
도 5는 본 발명의 제2실시예에 따른 발광소자의 평면도이고, 도 6은 도 5의 B-B 방향 단면도이다.
도 5 및 도 6을 참고하면, 본 발명의 제2실시예에 따른 발광소자(100B)는, 제1반도체층(111), 활성층(112), 제2반도체층(113)을 포함하는 발광 구조물(110)과, 제1반도체층(111)과 전기적으로 연결되는 복수 개의 관통전극(131)을 포함하는 제1도전층(130)과, 제2반도체층(113)과 전기적으로 연결되는 제2도전층(120)과, 복수 개의 관통전극(131)을 전기적으로 절연하는 절연층(140), 및 제2도전층(120)이 노출된 영역에 배치되는 전극패드(160)를 포함한다.
각 구성요소는 전술한 제1실시예와 동일할 수 있으며, 제1영역(131a)의 면적이 조절되는 구성이 상이하다. 따라서, 이를 구체적으로 설명한다.
복수 개의 관통전극(131)의 상단부 직경은 전극패드(160)에서 멀어질수록 크게 배치될 수 있다 (P6>P5>P4). 따라서, 절연층(140)의 제1조절부(141a)의 폭이 동일하다면 관통전극(131)의 제1영역(131a) 면적은 커지게 된다. 즉, 관통전극(131)의 상단부 직경을 변화시킴으로써 노출 면적을 조절할 수 있다. 이러한 구조는 전술한 제1실시예와 동일한 효과를 가지면서도, 기존의 마스크 패턴을 그대로 이용할 수 있는 장점이 있다.
하기 표 2는 도 5에 도시된 3개의 관통전극(131)과 전극패드(160)의 거리에 따른 제1영역(131a)의 면적 변화를 측정한 표이다.
제1관통전극 제2관통전극 제3관통전극
전극패드와의 거리(㎛) 163.8 568.8 973.8
비아홀의 반지름(㎛) 25.0 26.7 29.3
제1조절부의 폭(㎛) 12 12 12
제1영역 반지름(㎛) 13 14.7 17.3
제1영역 면적(㎛2) 530.9(100%) 678.9(127.9%) 940.2(177.1%)
본 발명에 따르면, 전극패드(160)에서 멀어질수록 관통전극(또는 비아홀)의 직경이 커져 제1영역(131a)의 노출면적이 커지는 구조를 갖는다. 이때, 제1절연층(141)의 제2조절부(141b) 직경은 커지게 된다. 따라서, 전극 패드(160)에서 멀어질수록 제1절연층(141)의 직경은 커지게 되고(W33>W32>W31), 제2조절부(141b) 사이에 배치된 제2도전층(120)의 폭은 좁아질 수 있다(L1>L2).
본 도면에서는 제1영역 및 제1절연층의 형상이 원형인 것을 도시하였으나 반드시 이에 한정하지 않는다. 제1영역 및 제1절연층의 형상은 다각 형상이거나 라인일 수도 있다.
[제3실시예]
도 7은 본 발명의 제3실시예에 따른 발광소자의 평면도이고, 도 8은 도 7의 C-C 방향 단면도이고, 도 9는 도 8의 S2부분 확대도이고, 도 10a 내지 도 10f는 본 발명의 제3실시예에 따른 발광소자 제조방법의 흐름도이다.
도 7과 도 8을 참조하면, 본 발명의 제3실시예에 따른 발광소자(100C)는 제1반도체층(111), 활성층(112), 및 제2반도체층(113)을 포함하는 발광 구조물(110), 제1반도체층(111)과 전기적으로 연결되는 복수 개의 관통전극(131)을 포함하는 제1도전층(130), 제2반도체층(113)과 전기적으로 연결되고 관통전극(131) 사이에 배치되는 제2도전층(120), 복수 개의 관통전극(131)을 전기적으로 절연하는 복수 개의 절연층(140); 및 제2도전층(120)이 노출된 영역에 배치되는 전극패드(160)를 포함한다.
제1도전층(130)은 제1반도체층(111)과 전기적으로 연결된다. 구체적으로 제1도전층(130)은 복수 개의 관통전극(131)을 포함할 수 있다. 관통전극(131) 발광 구조물(110)에 형성된 비아홀(115) 내에 배치될 수 있다. 제1도전층(130)은 하부에 배치된 도전성 기판(150)과 전기적으로 연결될 수 있다.
제2도전층(120)은 제2반도체층(113)과 전기적으로 연결된다. 제2도전층(120)은 복수 개의 관통전극(131)의 사이 영역에 배치될 수 있다. 제2도전층(120)은 일 영역이 노출되어 전극패드(160)와 전기적으로 연결될 수 있다.
절연층(140)은 관통전극(131)을 활성층(112), 및 제2반도체층(113)과 전기적으로 절연하는 제1절연층(141), 및 제2도전층(120)을 제1도전층(130)과 전기적으로 절연하는 제2절연층(142)을 포함할 수 있다. 따라서, 절연층(140)은 제1절연층(141)과 제2절연층(142)이 오버랩 되는 구간에서 두께가 증가할 수 있다.
그러나, 반드시 이에 한정되는 것은 아니고, 제1절연층(141)과 제2절연층(142)은 일체로 형성될 수도 있다. 이는 제2반도체층(113)에 제2도전층(120)을 먼저 형성한 후 비아홀(115)을 형성함으로써 가능해진다.
제1절연층(141)은 전극 패드(160)에서 멀어질수록 직경이 작아질 수 있으며(W31>W32>W33), 제2도전층(120)의 폭(L1, L2)은 전극패드(160)에서 복수 개의 관통전극(131)을 연결한 가상선(도 7의 C-C 라인)상에서 전극패드(160)에서 멀어질수록 길게 배치될 수 있다(L2>L1). 즉, 가상선상에서 복수 개의 관통전극(131)에 의해 구획된 제2도전층(120)의 폭은 서로 상이할 수 있다. 이때, 제1영역(131a)의 폭은 모두 동일할 수 있다.
일반적으로 전극패드(160)와 인접한 영역에서는 정공의 밀도가 높아 발광결합이 상대적으로 강하게 발생할 수 있다. 따라서, 전극패드(160)와 인접한 영역에서는 전류 집중(current crowding)이 발생할 수 있다. 이에 반해, 전극패드(160)와 떨어진 영역에서는 상대적으로 정공의 밀도가 낮아 발광 결합이 약하게 발생할 수 있다. 따라서, 발광소자 전체에서 발광 균일도가 감소할 수 있다.
본 발명의 제3실시예에서는 발광결합이 강한 영역, 즉 전극패드(160)와 가까운 영역에서는 홀의 밀도를 상대적으로 줄여 전류 집중(current crowding)을 감소시킬 수 있다.
또한, 전극패드(160)와 상대적으로 먼 영역에서는 홀의 밀도를 높여 발광 결합을 증가시킬 수 있다. 따라서, 전극패드(160)와 가까운 영역에서의 발광결합은 상대적으로 감소하고, 전극패드(160)와 먼 영역에서의 발광결합은 증가하므로 전체적으로 균일한 발광이 가능해진다.
도 9를 참고하면, 제1절연층(141)은 제1영역(131a)을 노출시키는 제1조절부(141a) 및 제2반도체층(113)의 일부를 커버하는 제2조절부(141b)를 포함할 수 있다. 제2조절부(141b)의 폭에 의해 제2도전층(120)의 폭은 조절될 수 있다.
일 예로, 화살표 방향(D)으로 제2조절부(141b)의 폭은 점차 작아질 수 있다(W23<W22<W21). 제2조절부(141b)가 링 형상이라면 그 직경은 화살표 방향(D)으로 갈수록 작아질 수 있다. 그 결과, 화살표 방향(D)으로 갈수록 제1절연층(141)의 직경(W3)은 작아지고 제1조절부(141a) 사이에 배치되는 제2도전층(120)의 면적은 화살표 방향으로 증가하게 된다. 따라서, 전극패드(160)와 가장 가까운 영역은 제2도전층(120)의 폭이 상대적으로 작아져 홀의 밀도는 감소하고 상대적으로 먼 영역의 홀의 밀도는 증가할 수 있다.
본 도면에서는 제1영역 및 제1절연층의 형상이 원형인 것을 도시하였으나 반드시 이에 한정하지 않는다. 제1영역 및 제1절연층의 형상은 다각 형상이거나 라인일 수도 있다.
도 10을 참고하면, 본 발명의 제3실시예에 따른 발광소자 제조방법은, 발광 구조물(110)에 비아홀(115)을 형성하는 단계와, 비아홀(115)에 제1절연층(141)을 형성하는 단계와, 제1절연층(141) 사이의 제2반도체층(113)상에 제2도전층(120)을 형성하는 단계와, 제2도전층(120)상에 제2절연층(142)을 형성하는 단계와, 비아홀(115)에 배치되는 관통전극(131)을 포함하는 제1도전층(130)을 형성하는 단계와, 제1도전층(130)과 전기적으로 연결되는 도전성 기판(150)을 형성하는 단계, 및 제2도전층(120)의 일부를 노출시켜 전극패드(160)를 형성하는 단계를 포함한다.
도 10a를 참고하면 발광 구조물을 형성하는 단계는, 절연기판(114) 상에 제1반도체층(111), 활성층(112), 및 제2반도체층(113)을 형성하고, 제2반도체층(113)에서 제1반도체층(111)의 일부까지 관통하는 비아홀(115)을 복수 개 형성한다. 비아홀(115)의 직경은 동일할 수 있다.
도 10b를 참고하면 제1절연층(141)을 형성하는 단계는, 마스크 패턴(미도시)을 이용하여 비아홀(115)에 제1절연층(141)을 형성할 수 있다. 제1절연층(141)은 제2반도체층(113)의 일부까지 연장 형성된 제2조절부(141b)를 포함할 수 있다. 이때, 각각의 제2조절부(141b)의 폭은 상이할 수 있다.
구체적으로 도 10b를 기준으로 오른쪽에 배치된 제2조절부(141b)의 폭은 가장 크고 왼쪽으로 갈수록 작아지게 형성할 수 있다. 따라서, 왼쪽으로 갈수록 제2조절부(141b) 사이의 거리는 증가한다(L2>L1).
도 10c를 참고하면, 제2도전층(120)을 형성하는 단계는 제1절연층(141)의 사이에 노출된 제2반도체층(113)상에 제2도전층(120)을 형성할 수 있다. 제2도전층(120)은 반사층의 역할을 수행할 수 있다. 전술한 구성에 의해 왼쪽으로 갈수록 제2도전층(120)의 면적은 증가하게 된다(L2>L1).
이후, 제2절연층(142)을 형성하는 단계는 제2도전층(120)상에 제2절연층(142)을 형성하여 제2도전층(120)을 밀폐할 수 있다. 이를 위해 제2절연층(142)의 끝단부는 제1절연층(141)과 접촉할 수 있다. 따라서, 제1절연층(141)과 제2절연층(142)이 접촉하는 부분은 두께가 증가할 수 있다.
도 10d를 참고하면, 제1도전층을 형성하는 단계는, 복수 개의 비아홀(115) 상에 전극을 충전하여 관통전극(131)을 형성한다. 제1도전층(130)은 복수 개의 관통전극(131)을 연결할 수 있다.
도 10e를 참고하면, 도전성 기판을 형성하는 단계는, 제1도전층(130)에 도전성 기판(150)을 형성한다. 이때, 발광 구조물(110)의 절연기판(114)은 제거될 수 있다. 절연기판(114)을 제거하는 방법은 레이저 리프트 오프 공법을 이용할 수 있으나 반드시 이에 한정하지 않는다. 이때, 필요에 따라 발광 구조물(110)의 상면에는 요철을 형성할 수도 있다.
도 10f를 참고하면, 전극패드(160)를 형성하는 단계는 발광 구조물(110)의 일 측을 식각(M)하여 제2도전층(120)을 노출시킨 후 그 위에 전극패드(160)를 형성할 수 있다. 발광 구조물(110)의 측면에는 별도의 보호층(170)을 형성할 수 있다.
[제4실시예]
도 11은 본 발명의 제4실시예에 따른 발광소자의 평면도이고, 도 12는 도 11의 D-D 방향 단면도이다.
도 11 및 도 12를 참고하면, 본 발명의 제4실시예에 따른 발광소자(100D)는 제1반도체층(111), 활성층(112), 및 제2반도체층(113)을 포함하는 발광 구조물(110), 제1반도체층(111)과 전기적으로 연결되는 복수 개의 관통전극(131)을 포함하는 제1도전층(130), 제2반도체층(113)과 전기적으로 연결되고 관통전극(131) 사이에 배치되는 제2도전층(120), 복수 개의 관통전극(131)을 전기적으로 절연하는 복수 개의 절연층(140); 및 제2도전층(120)이 노출된 영역에 배치되는 전극패드(160)를 포함한다.
각 구성요소는 전술한 제3실시예와 동일할 수 있으며, 제2도전층(120)의 면적이 조절되는 구성이 상이하다. 따라서, 이를 구체적으로 설명한다.
전극패드(160)에서 멀어질수록 관통전극(131) 간의 거리는 증가하도록 배치할 수 있다(L6>L5). 따라서, 전극패드(160)와 멀어질수록 제2도전층(120)의 면적은 증가하게 된다(L4>L3). 제2도전층(120)을 절연하기 위하여 제2절연층(142)의 길이도 증가하게 된다.
본 도면에서는 제1영역 및 제1절연층의 형상이 원형인 것을 도시하였으나 반드시 이에 한정하지 않는다. 제1영역 및 제1절연층의 형상은 다각 형상이거나 라인일 수도 있다.
[제5실시예]
도 13은 본 발명의 제5실시예에 따른 발광소자의 단면도이다.
도 13을 참고하면, 본 발명의 제5실시예에 따른 발광소자(100E)는 관통전극(131)의 제1영역의 면적이 전극패드(160)에서 멀어질수록 증가하도록 배치되고(P3>P2>P1), 제2도전층(120)의 면적도 전극패드(160)에서 멀어질수록 증가하도록 배치될 수 있다(L4>L3). 이러한 구성에 의하면, 전극패드(160)와 인접한 영역에서 전하 주입 면적과 정공 주입 면적이 동시에 감소하므로 전류 집중(current crowding)을 더욱 낮출 수 있다.
제1영역(131a)의 면적과 제2도전층(120)의 면적을 제어하는 구성은 특별히 제한되지 않는다. 일 예로, 제1영역(131a)의 면적은 제1실시예에 따라 제어하고 제2도전층(120)의 면적은 제3실시예에 따라 제어할 수 있다. 또는 제1영역(131a)의 면적을 제2실시예에 따라 제어하고 제2도전층(120)의 면적은 제4실시예를 이용하여 제어할 수도 있다.
제1 내지 제5실시예에 따른 발광소자는 복수 개가 기판 상에 어레이될 수 있고, 발광소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.
또한, 실시예에 따른 발광소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 장치로 구현될 수 있다.
여기서, 표시 장치는 바텀 커버와, 바텀 커버 상에 배치되는 반사판과, 광을 방출하는 발광 모듈과, 반사판의 전방에 배치되며 발광 모듈에서 발산되는 빛을 전방으로 안내하는 도광판과, 도광판의 전방에 배치되는 프리즘 시트들을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널과, 디스플레이 패널과 연결되고 디스플레이 패널에 화상 신호를 공급하는 화상 신호 출력 회로와, 디스플레이 패널의 전방에 배치되는 컬러 필터를 포함할 수 있다. 여기서 바텀 커버, 반사판, 발광 모듈, 도광판, 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
또한, 조명 장치는 기판과 실시예에 따른 발광소자 패키지를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열체, 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 예를 들어, 조명 장치는, 램프, 해드 램프, 또는 가로등을 포함할 수 있다.
해드 램프는 기판 상에 배치되는 발광소자 패키지들을 포함하는 발광 모듈, 발광 모듈로부터 조사되는 빛을 일정 방향, 예컨대, 전방으로 반사시키는 리플렉터(reflector), 리플렉터에 의하여 반사되는 빛을 전방으로 굴절시키는 렌즈, 및 리플렉터에 의하여 반사되어 렌즈로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 쉐이드(shade)를 포함할 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (15)

  1. 제1반도체층, 활성층, 및 제2반도체층을 포함하는 발광 구조물;
    상기 제2반도체층과 전기적으로 연결되는 제2도전층;
    상기 발광 구조물 및 상기 제2도전층을 관통하는 복수 개의 비아홀에 배치되어 상기 제1반도체층과 전기적으로 연결되는 복수 개의 관통전극을 포함하는 제1도전층;
    상기 복수 개의 관통전극을 상기 활성층, 제2반도체층, 및 제2도전층과 전기적으로 절연하는 절연층; 및
    상기 제2도전층이 노출된 영역에 배치되는 전극패드를 포함하고,
    상기 복수 개의 관통전극 사이에 배치되는 상기 제2도전층의 폭은 상기 전극패드에서 멀어질수록 길어지는 발광소자.
  2. 제1항에 있어서,
    상기 절연층은 상기 복수 개의 비아홀에 각각 배치되어 상기 관통전극을 상기 활성층, 제2반도체층, 및 제2도전층과 절연하는 복수 개의 제1절연층을 포함하는 발광소자.
  3. 제2항에 있어서,
    상기 제1절연층은 상기 비아홀의 바닥면에 형성되어 상기 비아홀의 바닥면을 일부 노출하는 제1조절부를 포함하는 발광소자.
  4. 제3항에 있어서,
    상기 제1절연층은 상기 비아홀에서 제2반도체층으로 연장되는 제2조절부를 포함하는 발광소자.
  5. 제4항에 있어서,
    상기 복수 개의 제2조절부의 폭은 상기 전극 패드에서 멀어질수록 좁아지는 발광소자.
  6. 제4항에 있어서,
    상기 복수 개의 제1조절부의 폭은 동일한 발광소자.
  7. 제4항에 있어서,
    상기 제2도전층은 상기 제2조절부 사이에 배치되는 발광소자.
  8. 제7항에 있어서,
    상기 절연층은 상기 복수 개의 제2조절부를 상기 제1도전층과 전기적으로 절연시키는 제2절연층을 포함하는 발광소자.
  9. 제1항에 있어서,
    상기 복수 개의 관통전극 사이의 거리는 상기 전극패드에서 멀어질수록 길어지는 발광소자.
  10. 제9항에 있어서,
    상기 절연층은 상기 비아홀의 바닥면에 형성되어 상기 비아홀의 바닥면을 일부 노출하는 제1조절부를 포함하는 발광소자.
  11. 제10항에 있어서,
    상기 절연층은 상기 비아홀에서 제2반도체층으로 연장되는 제2조절부를 포함하는 발광소자.
  12. 제11항에 있어서,
    상기 복수 개의 제1조절부의 폭은 동일한 발광소자.
  13. 제11항에 있어서,
    상기 복수 개의 제2조절부의 폭은 동일한 발광소자.
  14. 제9항에 있어서,
    상기 복수 개의 제1조절부의 폭은 상기 전극 패드에서 멀어질수록 작아지는 발광소자.
  15. 제1항에 있어서,
    상기 제1도전층과 전기적으로 연결되는 도전 기판을 포함하는 발광소자.
PCT/KR2016/005541 2015-05-26 2016-05-25 발광소자 WO2016190665A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US15/576,760 US10714659B2 (en) 2015-05-26 2016-05-25 Light-emitting element
EP16800304.4A EP3306681B1 (en) 2015-05-26 2016-05-25 Light-emitting element
CN201680030296.9A CN107646144B (zh) 2015-05-26 2016-05-25 发光元件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0073103 2015-05-26
KR1020150073103A KR102382886B1 (ko) 2015-05-26 2015-05-26 발광소자

Publications (1)

Publication Number Publication Date
WO2016190665A1 true WO2016190665A1 (ko) 2016-12-01

Family

ID=57393442

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2016/005541 WO2016190665A1 (ko) 2015-05-26 2016-05-25 발광소자

Country Status (5)

Country Link
US (1) US10714659B2 (ko)
EP (1) EP3306681B1 (ko)
KR (1) KR102382886B1 (ko)
CN (1) CN107646144B (ko)
WO (1) WO2016190665A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019081658A1 (de) * 2017-10-26 2019-05-02 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10461218B2 (en) * 2015-11-03 2019-10-29 Lg Innotek Co., Ltd. Semiconductor device
DE102018111198A1 (de) * 2018-05-09 2019-11-14 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement mit stromverteilungsschicht
CN112133795B (zh) * 2019-06-24 2022-04-08 天津三安光电有限公司 一种制造适于转移的半导体发光元件结构的方法
KR20210057299A (ko) * 2019-11-12 2021-05-21 삼성전자주식회사 반도체 발광 소자 및 반도체 발광 소자 패키지
WO2021231772A1 (en) * 2020-05-15 2021-11-18 Lumileds Llc Light-emitting device with configurable spatial distribution of emission intensity
CN112687780B (zh) * 2020-12-29 2022-02-11 厦门三安光电有限公司 一种高压发光二极管芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009238834A (ja) * 2008-03-26 2009-10-15 Sanyo Electric Co Ltd 窒化物系半導体層を有する支持基板およびその形成方法
KR20100044726A (ko) * 2008-10-22 2010-04-30 삼성엘이디 주식회사 반도체 발광 소자
KR20120031339A (ko) * 2010-09-24 2012-04-03 엘지이노텍 주식회사 발광 소자
JP2014140067A (ja) * 2014-04-03 2014-07-31 Toshiba Corp 半導体発光素子
KR20140099379A (ko) * 2013-02-01 2014-08-12 삼성전자주식회사 반도체 발광소자 및 반도체 발광소자 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2828187B2 (ja) * 1993-04-08 1998-11-25 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
WO2013069570A1 (ja) * 2011-11-09 2013-05-16 昭和電工株式会社 発光装置及び発光装置の製造方法
KR102098250B1 (ko) * 2013-10-21 2020-04-08 삼성전자 주식회사 반도체 버퍼 구조체, 이를 포함하는 반도체 소자 및 반도체 버퍼 구조체를 이용한 반도체 소자 제조방법
KR102388284B1 (ko) * 2015-05-26 2022-04-19 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009238834A (ja) * 2008-03-26 2009-10-15 Sanyo Electric Co Ltd 窒化物系半導体層を有する支持基板およびその形成方法
KR20100044726A (ko) * 2008-10-22 2010-04-30 삼성엘이디 주식회사 반도체 발광 소자
KR20120031339A (ko) * 2010-09-24 2012-04-03 엘지이노텍 주식회사 발광 소자
KR20140099379A (ko) * 2013-02-01 2014-08-12 삼성전자주식회사 반도체 발광소자 및 반도체 발광소자 제조방법
JP2014140067A (ja) * 2014-04-03 2014-07-31 Toshiba Corp 半導体発光素子

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3306681A4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019081658A1 (de) * 2017-10-26 2019-05-02 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip
US11456404B2 (en) 2017-10-26 2022-09-27 Osram Oled Gmbh Optoelectronic semiconductor chip

Also Published As

Publication number Publication date
CN107646144B (zh) 2020-04-21
KR102382886B1 (ko) 2022-04-05
US10714659B2 (en) 2020-07-14
CN107646144A (zh) 2018-01-30
EP3306681A1 (en) 2018-04-11
EP3306681A4 (en) 2019-01-02
US20180301597A1 (en) 2018-10-18
EP3306681B1 (en) 2020-03-04
KR20160138792A (ko) 2016-12-06

Similar Documents

Publication Publication Date Title
WO2016190664A1 (ko) 발광소자
WO2016190665A1 (ko) 발광소자
WO2017030396A1 (ko) 발광 소자, 이 소자를 포함하는 발광 소자 패키지 및 이 패키지를 포함하는 발광 장치
WO2016153213A1 (ko) 발광 소자 패키지 및 조명 장치
WO2015190722A1 (ko) 발광 소자 및 조명 장치
WO2017014512A1 (ko) 발광 소자
WO2013183888A1 (ko) 발광소자
WO2018117699A1 (ko) 반도체 소자
WO2016204482A1 (ko) 복수의 파장변환부를 포함하는 발광 소자 및 그 제조 방법
WO2017135763A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2016153214A1 (ko) 발광 소자 및 발광 소자 패키지
WO2015147518A1 (ko) 렌즈, 이를 포함하는 발광소자 모듈
WO2015156504A1 (ko) 발광소자 및 이를 구비하는 조명 시스템
WO2016209015A1 (ko) 자외선 발광소자, 발광소자 패키지 및 조명장치
WO2013162337A1 (en) Light emitting device and light emitting device package
WO2017014580A1 (ko) 발광 소자 패키지
WO2015199388A1 (ko) 발광소자
WO2014010816A1 (en) Light emitting device, and method for fabricating the same
WO2017052344A1 (ko) 발광소자, 발광소자 패키지 및 발광장치
WO2016108437A1 (ko) 발광 소자 및 이를 포함하는 발광 소자 어레이
WO2017119730A1 (ko) 발광 소자
WO2017003095A1 (ko) 발광소자 패키지 이를 포함하는 발광소자 모듈
WO2017034346A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2017119754A1 (ko) 발광 소자
WO2014021651A1 (ko) 발광 소자

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16800304

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15576760

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2016800304

Country of ref document: EP