JP2021090004A - 赤外led素子 - Google Patents
赤外led素子 Download PDFInfo
- Publication number
- JP2021090004A JP2021090004A JP2019220356A JP2019220356A JP2021090004A JP 2021090004 A JP2021090004 A JP 2021090004A JP 2019220356 A JP2019220356 A JP 2019220356A JP 2019220356 A JP2019220356 A JP 2019220356A JP 2021090004 A JP2021090004 A JP 2021090004A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- electrode
- infrared led
- led element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
Abstract
【課題】光取り出し効率を高めつつ、面方向に電流を拡げることのできる赤外LED素子を実現する【解決手段】赤外LED素子は、導電性の支持基板と、支持基板の上層に配置されたp型又はn型の第一半導体層と、第一半導体層の上層に配置された活性層と、活性層の上層に配置され、第一半導体層とは導電型の異なるInPからなると共に支持基板とは反対側の面である(−100)面に凹凸部が形成された第二半導体層と、支持基板の活性層とは反対側の面に形成された第一電極と、第二半導体層の上層に配置され、[011]に実質的に平行な方向及び[0−11]に実質的に平行な方向に延伸する形状を呈した第二電極とを有し、第二電極は、[0−11]に実質的に平行な方向に延伸する領域の幅A1が、[011]に実質的に平行な方向に延伸する領域の幅B1よりも大きい。【選択図】 図1
Description
本発明は、赤外LED素子に関する。
従来、1000nm以上の赤外領域を発光波長とする発光素子としては、通信・計測用のレーザ素子としての開発が広く進められてきた。一方で、このような波長域のLED素子については、これまであまり用途がなく、レーザ素子よりは開発が進んでいなかった。
例えば、下記特許文献1には、GaAs系の発光素子であれば0.7〜0.8μm(700〜800nm)の波長の光が生成できるが、より長波長の1.3μm(1300nm)程度の光を生じるためにはInP系の発光素子が必要であることが開示されている。特に、特許文献1によれば、p型のInP基板を成長基板とし、InP結晶に格子整合するp型クラッド層、活性層、n型クラッド層を順次エピタキシャル成長させた後、電極を形成することが開示されている。
なお、発光波長が850nm程度の赤外光素子であって、活性層にGaAs系を用いている点は異なっているが、活性層に対して、積層方向にp側とn側の電極が挟み込むように配置されたLED素子が、下記特許文献2に開示されている。
特許文献2によれば、導電性の支持基板の裏面側にp側の電極が配置され、その反対側の主面(表面)に、p型半導体層、活性層、及びn型半導体層の積層体が反射金属層を介して配置されており、n型半導体層の上面にはn側の電極が配置されている。そして、光取り出し効率を高めるために、n型半導体層の表面には凹凸加工が施されている。
上述したように、発光波長が1000nmを超えるLED素子については、これまで産業用の用途があまりなかったこともあり、開発が進んでいなかった。これに対し、近年、このような波長帯の光を発するLED素子についても、市場からの要求が高まりを示しつつあり、より光強度の高いLED素子が求められるようになってきている。
かかる観点から、本発明者らは、InP系の赤外LED素子においても、特許文献2に開示されている構造のように、ウェハの表裏面に電極を設けると共に、光取り出し面側の半導体層の表面に凹凸加工を施すことで光取り出し効率を高めることを検討した。更に、活性層内の広い範囲に電流を流すべく、光取り出し面側の半導体層の面上に、格子状や櫛状といった、複数の線状に延伸する形状を呈した電極を形成することを検討した。
ところで、光取り出し面側の半導体層の表面に凹凸加工を施す場合には、電極材料を表面に形成した後に、エッチングによって行われる。これに対して、半導体層の表面に凹凸加工を施した後に、電極を形成すると、凹凸を有する半導体層の表面に電極が形成される結果、電極の表面も凹凸となる。このように、電極の表面に凹凸が形成されていると、後のLED素子の実装工程において電極の表面に対してワイヤボンディングが行われる際に、ボンディングワイヤと電極表面の接触面積が小さくなり、ボンディングワイヤの接合強度が低下してしまうという問題が生じる。かかる観点から、電極材料を半導体層の表面に形成した後に、エッチングが行われる。
しかしながら、本発明者らの鋭意研究によれば、線状の電極を形成した後に、半導体層の表面に凹凸加工を施しても、面方向に電流を拡げる効果が充分に発揮されない場合があることが確認された。
本発明は、上記の課題に鑑み、光取り出し効率を高めつつ、面方向に電流を拡げることのできる赤外LED素子を実現することを目的とする。
本発明に係る赤外LED素子は、
導電性の支持基板と、
前記支持基板の上層に配置された、p型又はn型の第一半導体層と、
前記第一半導体層の上層に配置された活性層と
前記活性層の上層に配置され、前記第一半導体層とは導電型の異なるInPからなると共に、前記支持基板とは反対側の面である(−100)面に凹凸部が形成された第二半導体層と、
前記支持基板の、前記活性層とは反対側の面に形成された第一電極と、
前記第二半導体層の上層に配置され、[011]方向に実質的に平行な方向及び[0−11]方向に実質的に平行な方向に延伸する形状を呈した第二電極とを有し、
前記第二電極は、[0−11]方向に実質的に平行な方向に延伸する領域の幅A1が、[011]方向に延伸する領域の幅B1よりも大きいことを特徴とする。
導電性の支持基板と、
前記支持基板の上層に配置された、p型又はn型の第一半導体層と、
前記第一半導体層の上層に配置された活性層と
前記活性層の上層に配置され、前記第一半導体層とは導電型の異なるInPからなると共に、前記支持基板とは反対側の面である(−100)面に凹凸部が形成された第二半導体層と、
前記支持基板の、前記活性層とは反対側の面に形成された第一電極と、
前記第二半導体層の上層に配置され、[011]方向に実質的に平行な方向及び[0−11]方向に実質的に平行な方向に延伸する形状を呈した第二電極とを有し、
前記第二電極は、[0−11]方向に実質的に平行な方向に延伸する領域の幅A1が、[011]方向に延伸する領域の幅B1よりも大きいことを特徴とする。
本明細書内において、方向D1と方向D2とが「実質的に平行である」とは、方向D1と方向D2とのなす角度の絶対値が5°未満であることを意味する。
なお、光取り出し面を(−100)面とし、赤外LED素子を(−100)面に直交する平面で切断したときに、凹凸部の断面形状が順メサ形状になる方位を[0−11]方向とし、これに対して直交する方向を[011]方向とする。
LED素子の光取り出し面に凹凸部を形成する最も一般的な方法としては、パターニングされたマスクを用いずに酸系のエッチング液にディップ処理する方法が知られている(上記特許文献3参照)。しかし、InPからなる第二半導体層の光取り出し面側に対して、このような方法で凹凸部を効率的に形成できるエッチング液について、本発明者らによって、度重なる検討が重ねられたが、安定且つ再現性良く凹凸部を形成できるエッチング液の開発・入手が困難であった。
層の表面に凹凸部を形成する別の方法として、ドライエッチング方法が知られている。本発明者らは、この方法を利用して、InPからなる第二半導体層の光取り出し面にフォトリソグラフィ技術によってレジストマスクでパターニングを行いドライエッチングすることで、凹凸部を形成することを検討した。
しかしInP膜のドライエッチングはウエハを加熱した状態で行わないとエッチング速度が遅くなるため加工が困難である一方、加熱してドライエッチングを行うとパターニングマスクとなるレジストの形状が熱によって崩れてしまう問題が生じる。そのため、本発明者らは、工業的な量産性を考慮すると本手法を用いることは困難であると考えた。
そこで、本発明者らは、InPからなる第二半導体層の光取り出し面にフォトリソグラフィ技術によってレジストマスクでパターニングを行った状態で、塩酸を含むエッチング液でエッチングする手法を検討した。すると、第二半導体層の光取り出し面に対して、安定且つ再現性良く凹凸部を形成することに成功した。
しかし、かかる方法で凹凸部を形成した場合においても、上述したように、線状電極を形成した後に凹凸加工を施すと、面方向に電流を拡げる効果が充分に発揮されない場合が確認された。
ここで、本発明者らの鋭意研究によれば、光取り出し面上に、パターニングされたレジストマスクを設けた状態で、エッチング液でエッチングを行うと、面方向(横方向)に関して、特定の方向にはエッチングの進行速度が速く、別の方向にはエッチングの進行速度が遅いことを発見した。より詳細には、光取り出し面を(−100)面とした場合において、[011]方向へのエッチングの進行速度が、[0−11]方向へのエッチングの進行速度よりも速いことを見出した。
なお、本明細書及び図面内において、ミラー指数を示すカッコ内の数字の直前に付された負の符号「−」はその指数の反転を示している。また、本明細書において、「[011]方向」という記載は、[011]方向及び、この[011]方向に対して向きが反転する方向である[0−1−1]方向を含む概念である。同様に、「[0−11]方向」という記載は、[0−11]方向及び、この[0−11]方向に対して向きが反転する方向である[01−1]方向を含む概念である。
エッチングの処理時間を長くしてしまうと、[011]方向へのエッチングが速く進行する結果、電極の直下に位置する第二半導体層がエッチングされるおそれがある。この場合、線状電極と第二半導体層の接触面積が減少し、線状電極と半導体界面の抵抗が大きくなり、線状電極からの電流注入量が低下してしまう。この結果、電流を面方向に拡げる効果が充分には発揮されなくなる。
一方で、電極直下の半導体層のエッチングを抑制するためには、[011]方向へのエッチングが必要以上に進行する前にエッチング処理を停止させる方法が考えられるが、この場合には、[0−11]方向にはあまりエッチングが進行しない結果、光取り出し面に対して、高密度で凹凸部を形成することができない。
これに対し、上記の赤外LED素子によれば、線状電極を構成する第二電極の幅に関し、[0−11]方向に実質的に平行な方向に延伸する領域の幅A1、すなわち[011]方向に係る幅A1が、[011]方向に実質的に平行な方向に延伸する領域の幅B1、すなわち[0−11]方向に係る幅B1よりも大きくなるように形成されている。この結果、[0−11]方向と比べて[011]方向にエッチングがより進行し、仮に第二電極直下の第二半導体層がエッチングされたとしても、第二電極は、同方向の幅が大きく確保されているため、第二電極と第二半導体層の接触面積は充分に確保される。この結果、接触抵抗が増大することで電流を面方向に拡げる効果が実現しないという事態が抑制される。
前記赤外LED素子は、(−100)面に直交する方向から見たときに、前記第二半導体層は、[0−11]方向に実質的に平行な辺と、[011]方向に実質的に平行な辺とを有する矩形状を呈しているものとしても構わない。
LED素子は、ウエハから素子形状に切り出すプロセス上の理由から、チップ形状は正方形又は長方形の形状となる。上記の構成によれば、チップを構成する辺と、線状電極を構成する第二電極の延伸方向とが平行となるため、面方向に関して電流を拡げて、電流密度を均一化しやすくなる。
また、前記凹凸部は、前記第二半導体層の(−100)面上に、周囲よりも(−100)面に直交する深さ方向に深い複数の凹部が形成されてなり、
前記凹部は、[011]方向に係る長さA2が、[0−11]方向に係る長さB2よりも大きく、
A1/A2の値、及びB1/B2の値が、共に1以上、6以下であるものとしても構わない。
前記凹部は、[011]方向に係る長さA2が、[0−11]方向に係る長さB2よりも大きく、
A1/A2の値、及びB1/B2の値が、共に1以上、6以下であるものとしても構わない。
A1/A2の値、及びB1/B2の値が1未満の小さい値の場合、エッチングによって第二電極直下の第二半導体層がエッチングされて、第二電極が剥がれたり、接触抵抗が極めて高くなる可能性がある。一方、凹凸部を構成する凹部の幅(A2,B2)は、フォトリソグラフィ法によるパターニング能力の限界から、数μm以上となる。このため、A1/A2の値、及びB1/B2の値が6を超える値の場合には、第二電極の面積が大きくなりすぎる結果、光取り出し面を覆う第二電極の領域が広くなりすぎて、光取り出し効率の低下を招く。
前記活性層は、In及びPを含み、
主たる発光波長が1000nm以上、2000nm未満であるものとしても構わない。
主たる発光波長が1000nm以上、2000nm未満であるものとしても構わない。
前記赤外LED素子は、前記支持基板と前記第一半導体層との間に、前記活性層から出射される光に対する反射性を示す導電性材料からなる反射層を有するものとしても構わない。
かかる構成によれば、活性層から支持基板側に出射された光を、光取り出し面側に戻すことができ、光取り出し効率が高められる。
本発明によれば、光取り出し効率を高めつつ、光取り出し効率を高めつつ、面方向に電流を拡げることのできる赤外LED素子が実現される。
本発明に係る赤外LED素子の実施形態につき、図面を参照して説明する。なお、以下の図面は模式的に示されたものであり、図面上の寸法比と実際の寸法比とは必ずしも一致しない。また、図面間においても寸法比が一致していない場合がある。
本明細書において、「GaInAsP」という記述は、GaとInとAsとPの混晶であることを意味し、組成比の記述を単に省略して記載したものである。
本明細書内において、「層Aの上層に層Bが形成されている」という表現は、層Aの面上に直接層Bが形成されている場合はもちろん、層Aの面上に薄膜を介して層Bが形成されている場合も含む意図である。なお、ここでいう「薄膜」とは、膜厚10nm以下の層を指し、好ましくは5nm以下の層を指すものとして構わない。
[構造]
図1は、本発明の赤外LED素子の一実施形態の構造を模式的に示す断面図である。赤外LED素子1は、導電性の支持基板30と、支持基板30の上層に配置された反射層5と、反射層5の上層に配置された第一半導体層7と、第一半導体層7の上層に配置された活性層8と、活性層8の上層に配置された第二半導体層9とを備える。
図1は、本発明の赤外LED素子の一実施形態の構造を模式的に示す断面図である。赤外LED素子1は、導電性の支持基板30と、支持基板30の上層に配置された反射層5と、反射層5の上層に配置された第一半導体層7と、第一半導体層7の上層に配置された活性層8と、活性層8の上層に配置された第二半導体層9とを備える。
更に、図1に示す赤外LED素子1は、支持基板30の活性層8とは反対側の面に配置された第一電極13と、第二半導体層9の上面に形成された第二電極11とを備える。
更に、図1に示す赤外LED素子1は、接合層25と、絶縁層21と、コンタクト電極23とを備える。
赤外LED素子1は、第二半導体層9を光取り出し面とする。より詳細には、第二半導体層9の(−100)面が光取り出し面を構成する。以下、各要素の詳細について説明する。
(支持基板30)
支持基板30は、導電性を有する材料からなり、例えばSi、InP、Ge、GaAs、SiC、又はCuWからなる。排熱性及び製造コストの観点からは、Siが好ましい。なお、支持基板30の厚み、すなわち、(−100)面に直交する方向である[−100]方向に係る長さは、50μm以上、500μm以下であり、好ましくは、100μm以上、300μm以下である。一例として支持基板30の厚みは250μmである。
支持基板30は、導電性を有する材料からなり、例えばSi、InP、Ge、GaAs、SiC、又はCuWからなる。排熱性及び製造コストの観点からは、Siが好ましい。なお、支持基板30の厚み、すなわち、(−100)面に直交する方向である[−100]方向に係る長さは、50μm以上、500μm以下であり、好ましくは、100μm以上、300μm以下である。一例として支持基板30の厚みは250μmである。
(接合層25)
接合層25は、例えばAu、Au−Zn、Au−Sn、Au−In、Au−Cu−Sn、Cu−Sn、Pd−Sn、Snなどで構成される。後述するように、この接合層25は、後述される成長基板20上に形成されたエピタキシャル層を含むウェハと、支持基板30とを貼り合わせるために利用される。
接合層25は、例えばAu、Au−Zn、Au−Sn、Au−In、Au−Cu−Sn、Cu−Sn、Pd−Sn、Snなどで構成される。後述するように、この接合層25は、後述される成長基板20上に形成されたエピタキシャル層を含むウェハと、支持基板30とを貼り合わせるために利用される。
(反射層5)
反射層5は、活性層8から出射される赤外光に対して高い反射特性を有し、且つ、導電性を有する材料で構成される。一例として、反射層5は、Al、Au、Ag、Cuなどの金属又は合金で構成される。
反射層5は、活性層8から出射される赤外光に対して高い反射特性を有し、且つ、導電性を有する材料で構成される。一例として、反射層5は、Al、Au、Ag、Cuなどの金属又は合金で構成される。
反射層5は、活性層8から出射されて支持基板30側に進行する光を、光取り出し面である第二半導体層9側に向かわせる目的で設けられる。すなわち、赤外LED素子1が、反射層5を備えることで、高い光取り出し効率が実現される。ただし、本発明において、赤外LED素子1が、反射層5を備えるか否かは任意である。
(絶縁層21、コンタクト電極23)
図1に示す赤外LED素子1は、第一半導体層7と反射層5との間に、絶縁層21が形成されている。この絶縁層21は、赤外光に対する透過性が高い材料からなり、例えばSiO2、SiN、Al2O3などからなる。
図1に示す赤外LED素子1は、第一半導体層7と反射層5との間に、絶縁層21が形成されている。この絶縁層21は、赤外光に対する透過性が高い材料からなり、例えばSiO2、SiN、Al2O3などからなる。
コンタクト電極23は、絶縁層21を貫通して、第一半導体層7と反射層5とを電気的に接続するように形成されている。コンタクト電極23は、例えば、AuZn、AuBe、又は、少なくともAuとZnを含む積層構造(例えばAu/Zn/Auなど)で構成される。なお、コンタクト電極23は、[−100]方向に関して、後述する第二電極11と対向しない位置に配置されるのが好ましい。これにより、活性層8を流れる電流が面方向に拡げられて、発光効率を高める効果が得られる。
ただし、赤外LED素子1が、絶縁層21及びコンタクト電極23を備えるかどうかは任意である。
(第一半導体層7)
本実施形態において、赤外LED素子1が備える第一半導体層7は、p型の半導体層である。なお、図1に示す赤外LED素子1は、コンタクト層7bと、クラッド層7aとを備える。
本実施形態において、赤外LED素子1が備える第一半導体層7は、p型の半導体層である。なお、図1に示す赤外LED素子1は、コンタクト層7bと、クラッド層7aとを備える。
コンタクト層7bは、例えば、膜厚が0.2μmの、ZnがドープされたGaInAsPからなる。コンタクト層7bの膜厚は、好ましくは、0.05μm以上、0.5μm以下で構成される。コンタクト層7bのp型ドーパント濃度は、好ましくは5×1017/cm3以上、5×1018/cm3以下であり、より好ましくは、1×1018/cm3以上、3×1018/cm3以下である。
クラッド層7aは、例えば、膜厚が3.55μmの、ZnがドープされたInPからなる。クラッド層7aの膜厚は、好ましくは0.5μm以上、7μm以下であり、より好ましくは、1μm以上、5μm以下である。クラッド層7aのp型ドーパント濃度は、活性層8から離れた位置において、好ましくは1×1017/cm3以上、3×1018/cm3以下であり、より好ましくは、5×1017/cm3以上、3×1018/cm3以下である。
第一半導体層7(7a,7b)にドープされるp型不純物材料としては、Zn、Mg、Beなどを利用することができ、Zn又はMgが好ましく、Znが特に好ましい。なお、クラッド層7aのp型ドーパントと、コンタクト層7bのp型ドーパントの材料は、同一であっても異なっていても構わない。
(活性層8)
活性層8は、主たる発光波長が1000nm以上、2000nm未満の赤外光を生成する材料で構成される。より好ましくは、活性層8は、最大ピーク波長が1000nm以上、2000nm未満の赤外光を生成する材料で構成される。
活性層8は、主たる発光波長が1000nm以上、2000nm未満の赤外光を生成する材料で構成される。より好ましくは、活性層8は、最大ピーク波長が1000nm以上、2000nm未満の赤外光を生成する材料で構成される。
活性層8は、狙いとする波長の光を生成可能であり、且つ、後述する成長基板20(より具体的にはInP基板)と格子整合してエピタキシャル成長が可能な材料から適宜選択される。例えば、活性層12は、GaInAsP、AlGaInAs、又はInGaAsの単層構造としても構わないし、GaInAsP、AlGaInAs、又はInGaAsからなる井戸層と、井戸層よりもバンドギャップエネルギーの大きいGaInAsP、AlGaInAs、InGaAs、又はInPからなる障壁層とを含むMQW(Multiple Quantum Well:多重量子井戸)構造としても構わない。
活性層8は、n型又はp型にドープされていても構わないし、アンドープでも構わない。n型にドープされる場合には、ドーパントとしては、例えばSiを利用することができる。
活性層8の膜厚は、活性層8が単層構造の場合は、100nm以上、2000nm以下であり、好ましくは、500nm以上、1500nm以下である。また、活性層8がMQW構造の場合は、膜厚5nm以上20nm以下の井戸層及び障壁層が、2周期以上50周期以下の範囲で積層されて構成される。
一例として、活性層8は、膜厚が900nmのn型のGaInAsPで構成される。
(第二半導体層9)
本実施形態において、赤外LED素子1が備える第二半導体層9は、n型のInP層であり、n型クラッド層を構成する。第二半導体層9のn型ドーパント濃度は、好ましくは1×1017/cm3以上、5×1018/cm3以下であり、より好ましくは、5×1017/cm3以上、4×1018/cm3以下である。第二半導体層9にドープされるn型不純物材料としては、Sn、Si、S、Ge、Seなどを利用することができ、Siが特に好ましい。
本実施形態において、赤外LED素子1が備える第二半導体層9は、n型のInP層であり、n型クラッド層を構成する。第二半導体層9のn型ドーパント濃度は、好ましくは1×1017/cm3以上、5×1018/cm3以下であり、より好ましくは、5×1017/cm3以上、4×1018/cm3以下である。第二半導体層9にドープされるn型不純物材料としては、Sn、Si、S、Ge、Seなどを利用することができ、Siが特に好ましい。
第二半導体層9の膜厚は、1μm以上、30μm以下であり、好ましくは、5μm以上、10μm以下である。
なお、後述されるように、成長基板20としてn型のInPを利用する場合には、成長基板20の一部も第二半導体層9として利用することができる。この場合には、残存している成長基板20を第二半導体層9の一部としてみなすことができる。すなわち、上述した第二半導体層9の膜厚には、残存している成長基板20の厚みが含まれる。
(第一電極13)
本実施形態では、第一電極13がp側電極に対応する。第一電極13は、支持基板30の活性層8とは反対側、すなわち裏面側に形成されている。
本実施形態では、第一電極13がp側電極に対応する。第一電極13は、支持基板30の活性層8とは反対側、すなわち裏面側に形成されている。
第一電極13は、支持基板30に対してオーミック接触が実現されている。第一電極13は、一例として、Ti/Auなどの材料で構成され、これらの材料を複数備えるものとしても構わない。なお、本明細書内において、材料を記載する際に用いられる「X1/X2」という表記は、X1からなる層とX2からなる層が積層されていることを意味する。
(第二電極11)
本実施形態では、第二電極11がn側電極に対応する。第二電極11は、第二半導体層9の上面に形成され、第二半導体層9の面に対してオーミック接触が実現されている。第二電極11は、一例として、AuGe/Ni/Au、Pt/Ti、又はGe/Ptなどの材料で構成され、これらの材料を複数備えるものとしても構わない。
本実施形態では、第二電極11がn側電極に対応する。第二電極11は、第二半導体層9の上面に形成され、第二半導体層9の面に対してオーミック接触が実現されている。第二電極11は、一例として、AuGe/Ni/Au、Pt/Ti、又はGe/Ptなどの材料で構成され、これらの材料を複数備えるものとしても構わない。
図2Aは、赤外LED素子1を、光取り出し方向から見たときの模式的な平面図である。また、図2Bは、図2A内の領域C1の拡大図である。
図2A及び図2Bに示すように、第二電極11は、赤外LED素子1を構成する矩形状の辺に平行な方向に沿って、線状に延伸する形状を呈する。より詳細には、第二電極11は、[0−11]方向に実質的に平行な方向に延伸する領域11aと、[011]方向に実質的に平行な方向に延伸する領域11bとを有する。
なお、以下では、煩雑さを回避する目的で、「実質的に平行な方向」という記載を単に「平行な方向」と略記する。
第二電極11は、[0−11]方向に平行な方向に延伸する領域11aに係る幅(すなわち[011]方向に係る幅)A1は、[011]方向に平行な方向に延伸する領域11bに係る幅(すなわち[0−11]方向に係る幅)B1よりも大きい(図2B参照)。かかる構成により、後述するように、凹凸部9aを形成するためのエッチング工程を経ても、第二電極11と第二半導体層9との接触面積が確保され、接触抵抗の上昇が抑制される。
なお、図2Aに示すように、第二電極11の一部箇所に、平面領域の面積が周囲よりも大きいパッド電極11pが形成されているものとしても構わない。このパッド電極は、ボンディングワイヤを接続するための領域を形成し、例えばTi/Au、Ti/Pt/Auなどで構成される。
図2Aでは、第二電極11が、[0−11]方向に平行な方向に延伸する1本の領域11aと、[011]方向に平行な方向に延伸する4本の領域11bとを有する場合が図示されているが、各領域の本数は任意である。
(凹凸部9a)
図1に示すように、第二半導体層9の光取り出し面側、すなわち(−100)面には、凹凸部9aが形成されている。この凹凸部9aの形状につき、図3A及び図3Bを参照して説明する。
図1に示すように、第二半導体層9の光取り出し面側、すなわち(−100)面には、凹凸部9aが形成されている。この凹凸部9aの形状につき、図3A及び図3Bを参照して説明する。
図3Aは、第二半導体層9の(−100)面を、走査型電子顕微鏡によって撮影した写真である。また、図3Bは、第二半導体層9の断面写真であり、図3A内のX1−X1線断面の写真に対応する。
本実施形態において、凹凸部9aは、第二半導体層9の(−100)面上において周期的に配列されている。より詳細には、凹凸部9aは、第二半導体層9の(−100)面上に設けられた凹部41と、凹部41が設けられていない領域(凸部42)とを有してなり、これらの凹部41と凸部42とが、[011]方向及び[−100]方向に整列して形成されている。ただし、本発明において、凹凸部9aが周期的に配置されるか否かは任意である。
図3Aに示すように、凹部41は、[011]方向に係る長さA2が、[0−11]方向に係る長さB2よりも大きい。製造方法の項で後述されるように、この凹凸部9aは、InPからなる第二半導体層9に対してパターニングされたレジストマスクを設けた状態で、エッチング液を用いたウェットエッチングにより形成される。このとき、(−100)面に平行な方向へのエッチングについては、[011]方向が最もエッチングが速く進行し、これに対して直交する[0−11]方向はエッチングの進行が遅い。このため、後述するウェットエッチングによって凹凸部9aを形成すると、[011]方向に係る長さA2が、[0−11]方向に係る長さB2よりも大きい凹部41が、第二半導体層9の(−100)面に形成される。
なお、図2Bに示した第二電極11の[011]方向に係る幅A1と、図3Aに示した凹部41の[011]方向に係る長さA2の比率A1/A2は、1以上6以下であるのが好ましい。同様に、図2Bに示した第二電極11の[0−11]方向に係る幅B1と、図3Aに示した凹部41の[0−11]方向に係る長さB2の比率B1/B2も、1以上6以下であるのが好ましい。
図3Bに示す写真では、凹凸部9aの断面形状が順メサ形状を呈している。このように、順メサ形状を示す方位を[0−11]方向とし、これに対して直交する方向を[011]方向とする。
[製造方法]
赤外LED素子1の製造方法の一例について、図4A〜図4Gの各図を参照して説明する。
赤外LED素子1の製造方法の一例について、図4A〜図4Gの各図を参照して説明する。
(ステップS1)
図4Aに示すように、成長基板20を準備する。成長基板20としては、例えば1×1017/cm3以上、3×1018/cm3未満のドーパント濃度でn型不純物がドープされたInP基板を利用することができる。
図4Aに示すように、成長基板20を準備する。成長基板20としては、例えば1×1017/cm3以上、3×1018/cm3未満のドーパント濃度でn型不純物がドープされたInP基板を利用することができる。
(ステップS2)
図4Aに示すように、成長基板20をMOCVD(Metal Organic Chemical Vapor Deposition)装置内に搬送し、成長基板20の(100)面上に、第二半導体層9、活性層8、第一半導体層7を順次エピタキシャル成長させる。本ステップS2において、成長させる層の材料や膜厚に応じて、原料ガスの種類及び流量、処理時間、環境温度などが適宜調整される。例えばIn源としてトリメチルインジウム(TMIn)、Ga源としてトリメチルガリウム(TMGa)、As源としてアルシン(AsH3)、P源としてホスフィン(PH3)の各原料ガスを利用し、適宜水素や窒素などのキャリアガスと共に供給することで、各層が成長される。
図4Aに示すように、成長基板20をMOCVD(Metal Organic Chemical Vapor Deposition)装置内に搬送し、成長基板20の(100)面上に、第二半導体層9、活性層8、第一半導体層7を順次エピタキシャル成長させる。本ステップS2において、成長させる層の材料や膜厚に応じて、原料ガスの種類及び流量、処理時間、環境温度などが適宜調整される。例えばIn源としてトリメチルインジウム(TMIn)、Ga源としてトリメチルガリウム(TMGa)、As源としてアルシン(AsH3)、P源としてホスフィン(PH3)の各原料ガスを利用し、適宜水素や窒素などのキャリアガスと共に供給することで、各層が成長される。
各半導体層(9,8,7)の材料例は上述した通りである。一例として、このエピタキシャル成長工程によって、SiがドープされたInPからなる第二半導体層9、SiがドープされたGaInAsPからなる活性層8、並びに、ZnがドープされたInPからなるクラッド層7a、及びZnがドープされたGaInAsPからなるコンタクト層7bを含む第一半導体層7が、成長基板20上に形成されたエピタキシャルウェハを得る。
(ステップS3)
エピタキシャルウェハをMOCVD装置から取り出し、第二半導体層14の表面に、フォトリソグラフィ法によってパターニングされたレジストマスクを利用して、開口部を含む絶縁層21を形成する。その後、当該開口部内にコンタクト電極23を形成する材料を成膜した後、例えば、450℃、10分間の加熱処理によってアロイ処理(アニール処理)が施されることで、コンタクト電極23とコンタクト層7bとのオーミック接触が形成される。
エピタキシャルウェハをMOCVD装置から取り出し、第二半導体層14の表面に、フォトリソグラフィ法によってパターニングされたレジストマスクを利用して、開口部を含む絶縁層21を形成する。その後、当該開口部内にコンタクト電極23を形成する材料を成膜した後、例えば、450℃、10分間の加熱処理によってアロイ処理(アニール処理)が施されることで、コンタクト電極23とコンタクト層7bとのオーミック接触が形成される。
その後、絶縁層21の上層に反射層5を形成する。反射層5は、蒸着法などの一般的な方法によって、上述した金属又は合金材料を成膜することで形成される。
(ステップS4)
次に、図4Cに示すように、反射層5の上層に、接合層25を形成した後、導電性の支持基板30を接合層25を介してウェハに貼り合わせる。例えば、280℃の温度、1MPaの圧力下で、貼り合わせ処理が行われる。
次に、図4Cに示すように、反射層5の上層に、接合層25を形成した後、導電性の支持基板30を接合層25を介してウェハに貼り合わせる。例えば、280℃の温度、1MPaの圧力下で、貼り合わせ処理が行われる。
なお、接合層25を形成する前に、反射層5の上層に例えば、Ti/Ptからなるバリアメタル層を形成するものとしても構わない。このバリアメタル層は、接合層25の構成材料が反射層5側に拡散することで、反射層5の反射特性の低下を抑制する目的で設けられる。
また、貼り合わせられる支持基板30の面にも、接合層25を予め形成しておくものとしても構わない。この場合、支持基板30の面上に、コンタクト用の金属層(例えばTi)を形成し、その上層に接合層25を形成するものとして構わない。貼り合わせ時には、支持基板30上の接合層25と、成長基板20上の接合層25とが、溶融されて一体化される。
(ステップS5)
図4Dに示すように、成長基板20の厚みを減らす処理が行われる。この工程は、例えば、塩酸を含むエッチング液によってウェットエッチング処理を行うことで実行される。
図4Dに示すように、成長基板20の厚みを減らす処理が行われる。この工程は、例えば、塩酸を含むエッチング液によってウェットエッチング処理を行うことで実行される。
上記実施形態では、成長基板20が第二半導体層9と同様に、n型のInPからなるので、このステップS5の完了後に露出される成長基板20の(−100)面が、光取り出し面を構成する。一方、成長基板20は完全に剥離してもよく、その場合には、このステップS5の完了後に露出される第二半導体層9の(−100)面が、光取り出し面を構成する。
成長基板20が第二半導体層9と同様に、n型InPからなる場合には、この工程以後、第二半導体層9と成長基板20とを区別して記載することに技術的な意味がないため、成長基板20も第二半導体層9の一部であるとして説明する。
(ステップS6)
図4Eに示すように、第二半導体層9の(−100)面上の所定の領域に、第二電極11を形成する。第二電極11は、真空蒸着装置を用いて第二電極11の形成材料(例えばAuGe/Ni/Au)を成膜し、第二電極11が形成される。
図4Eに示すように、第二半導体層9の(−100)面上の所定の領域に、第二電極11を形成する。第二電極11は、真空蒸着装置を用いて第二電極11の形成材料(例えばAuGe/Ni/Au)を成膜し、第二電極11が形成される。
本ステップS6では、上述したように、第二電極11を、[0−11]方向に平行な方向、及び[011]方向に平行な方向に延伸させるように形成する。更にこのとき、[0−11]方向に平行な方向に延伸する領域11aに係る幅(すなわち[011]方向に係る幅)A1が、[011]方向に平行な方向に延伸する領域11bに係る幅(すなわち[0−11]方向に係る幅)B1よりも大きくなるように、第二電極11を形成する。
(ステップS7)
図4Fに示すように、第二半導体層9の上面に、パターニング処理されたレジストマスク40を形成する。その後、図4Gに示すように、レジストマスク40を形成した状態のウェハに対して、塩酸を含むエッチング溶液を用いてウェットエッチング処理を行う。これにより、レジストマスク40が形成されていない領域、すなわち、開口部から露出されている第二半導体層9から、エッチング液が浸透し、エッチングが進行する。この結果、第二半導体層9の(−100)面側に、凹部41が形成される。
図4Fに示すように、第二半導体層9の上面に、パターニング処理されたレジストマスク40を形成する。その後、図4Gに示すように、レジストマスク40を形成した状態のウェハに対して、塩酸を含むエッチング溶液を用いてウェットエッチング処理を行う。これにより、レジストマスク40が形成されていない領域、すなわち、開口部から露出されている第二半導体層9から、エッチング液が浸透し、エッチングが進行する。この結果、第二半導体層9の(−100)面側に、凹部41が形成される。
上述したように、ステップS6において形成された第二電極11は、[011]方向に係る幅A1が、[0−11]方向に係る幅B1よりも大きい。この結果、本ステップS7におけるウェットエッチング工程により、第二半導体層9に対して、[0−11]方向よりも[011]方向へのエッチングが進行し、第二電極11の直下の第二半導体層9がエッチングされたとしても、同方向については第二電極11の幅が厚く形成されているため、依然として第二電極11と第二半導体層9との接触面積を充分に確保できる。
(ステップS8)
レジストマスク40が剥離された後、支持基板30の裏面側に第一電極13が形成される。具体的には、真空蒸着装置を用いて第一電極13の形成材料(例えばTi/Au)を成膜し、第一電極13が形成される。
レジストマスク40が剥離された後、支持基板30の裏面側に第一電極13が形成される。具体的には、真空蒸着装置を用いて第一電極13の形成材料(例えばTi/Au)を成膜し、第一電極13が形成される。
その後、素子ごとに分離するためのメサエッチング処理が施され、図1に示す赤外LED素子1が形成される。
[別実施形態]
以下、別実施形態につき説明する。
以下、別実施形態につき説明する。
〈1〉上記実施形態では、第二半導体層9の(−100)面に形成される凹凸部9aが周期的である場合について説明したが、必ずしも凹部41や凸部42の配置態様は必ずしも周期性を有していなくても構わない。
〈2〉上記実施形態では、成長基板20が、第二半導体層9と同種材料からなる場合について説明したが、第二半導体層9と異なる材料からなる基板でも構わないし、不純物がドープされていない基板でも構わない。これらの場合には、ステップS5において成長基板が完全に剥離される。
この場合、ステップS2において、第二半導体層9の成長の前に、成長基板20の上面にエッチングストッパ層を形成しても構わない。この場合、ステップS5においてエッチングストッパ層が露出した時点でエッチングを停止させることができる。エッチングストッパ層は、成長基板20に対してエッチング選択性があればよい。
〈3〉ステップS8において、レジストマスク40が剥離された後、凹凸部9aが形成された第二半導体層9の(−100)面に対して、赤外光に対して透過性を有する材料からなる誘電体層を形成するものとしても構わない。この誘電体層としては、例えばSiO2、SiN、Al2O3などを利用することができる。これらの材料は、いずれも屈折率の値が、InPと空気の間の値であるため、第二半導体層9の(−100)面で活性層8側に全反射される光量を低下させる効果が得られる。
〈4〉上記実施形態では、第二電極11の延伸方向と、赤外LED素子1のウェハを構成する辺とが実質的に平行であるものとして説明したが、本発明はこれに限定されない。
〈5〉上記実施形態において、第一半導体層7と第二半導体層9の導電型を反転させても構わない。すなわち、図1に示す赤外LED素子1において、第一半導体層7をn型半導体層とし、第二半導体層9をp型半導体層としても構わない。
1 :赤外LED素子
5 :反射層
7 :第一半導体層
7a :クラッド層
7b :コンタクト層
8 :活性層
9 :第二半導体層
9a :凹凸部
11 :第二電極
11a :領域
11b :領域
11p :パッド電極
12 :活性層
13 :第一電極
14 :第二半導体層
20 :成長基板
21 :絶縁層
23 :コンタクト電極
25 :接合層
30 :支持基板
40 :レジストマスク
41 :凹部
42 :凸部
5 :反射層
7 :第一半導体層
7a :クラッド層
7b :コンタクト層
8 :活性層
9 :第二半導体層
9a :凹凸部
11 :第二電極
11a :領域
11b :領域
11p :パッド電極
12 :活性層
13 :第一電極
14 :第二半導体層
20 :成長基板
21 :絶縁層
23 :コンタクト電極
25 :接合層
30 :支持基板
40 :レジストマスク
41 :凹部
42 :凸部
Claims (5)
- 導電性の支持基板と、
前記支持基板の上層に配置された、p型又はn型の第一半導体層と、
前記第一半導体層の上層に配置された活性層と
前記活性層の上層に配置され、前記第一半導体層とは導電型の異なるInPからなると共に、前記支持基板とは反対側の面である(−100)面に凹凸部が形成された第二半導体層と、
前記支持基板の、前記活性層とは反対側の面に形成された第一電極と、
前記第二半導体層の上層に配置され、[011]方向に実質的に平行な方向及び[0−11]方向に実質的に平行な方向延伸する形状を呈した第二電極とを有し、
前記第二電極は、[0−11]方向に実質的に平行な方向に延伸する領域の幅A1が、[011]方向に実質的に平行な方向に延伸する領域の幅B1よりも大きいことを特徴とする、赤外LED素子。 - (−100)面に直交する方向から見たときに、前記第二半導体層は、[0−11]方向に実質的に平行な辺と、[011]方向に実質的に平行な辺とを有する矩形状を呈していることを特徴とする、請求項1に記載の赤外LED素子。
- 前記凹凸部は、前記第二半導体層の(−100)面上に、周囲よりも(−100)面に直交する深さ方向に深い複数の凹部が形成されてなり、
前記凹部は、[011]方向に係る長さA2が、[0−11]方向に係る長さB2よりも大きく、
A1/A2の値、及びB1/B2の値が、共に1以上、6以下であることを特徴とする、請求項1又は2に記載の赤外LED素子。 - 前記活性層は、In及びPを含み、
主たる発光波長が1000nm以上、2000nm未満であることを特徴とする、請求項1〜3のいずれか1項に記載の赤外LED素子。 - 前記支持基板と前記第一半導体層との間に、前記活性層から出射される光に対する反射性を示す導電性材料からなる反射層を有することを特徴とする、請求項1〜4のいずれか1項に記載の赤外LED素子。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019220356A JP2021090004A (ja) | 2019-12-05 | 2019-12-05 | 赤外led素子 |
PCT/JP2020/045010 WO2021112170A1 (ja) | 2019-12-05 | 2020-12-03 | 赤外led素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019220356A JP2021090004A (ja) | 2019-12-05 | 2019-12-05 | 赤外led素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021090004A true JP2021090004A (ja) | 2021-06-10 |
Family
ID=76220445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019220356A Pending JP2021090004A (ja) | 2019-12-05 | 2019-12-05 | 赤外led素子 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2021090004A (ja) |
WO (1) | WO2021112170A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023037629A1 (ja) * | 2021-09-13 | 2023-03-16 | ウシオ電機株式会社 | 赤外led素子 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5167076B2 (ja) * | 2008-11-12 | 2013-03-21 | スタンレー電気株式会社 | 光半導体装置及びその製造方法 |
JP5421164B2 (ja) * | 2010-03-23 | 2014-02-19 | スタンレー電気株式会社 | 光半導体装置及びその製造方法 |
JP5727271B2 (ja) * | 2011-03-24 | 2015-06-03 | スタンレー電気株式会社 | 半導体発光素子 |
JP6608352B2 (ja) * | 2016-12-20 | 2019-11-20 | Dowaエレクトロニクス株式会社 | 半導体発光素子およびその製造方法 |
KR102343099B1 (ko) * | 2017-06-07 | 2021-12-24 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 반도체 소자 |
JP2019114650A (ja) * | 2017-12-22 | 2019-07-11 | Dowaエレクトロニクス株式会社 | 半導体発光素子およびその製造方法 |
WO2019203329A1 (ja) * | 2018-04-19 | 2019-10-24 | Dowaエレクトロニクス株式会社 | 半導体発光素子およびその製造方法 |
-
2019
- 2019-12-05 JP JP2019220356A patent/JP2021090004A/ja active Pending
-
2020
- 2020-12-03 WO PCT/JP2020/045010 patent/WO2021112170A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2021112170A1 (ja) | 2021-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102437828B1 (ko) | 반도체 발광 소자 및 그 제조 방법 | |
US10032961B2 (en) | Semiconductor light emitting device | |
JP5304662B2 (ja) | 発光素子 | |
JP6452651B2 (ja) | 半導体光デバイスの製造方法および半導体光デバイス | |
US11894502B2 (en) | Method of manufacturing semiconductor optical device and intermediate article of semiconductor optical device | |
JP5198793B2 (ja) | 半導体素子およびその製造方法 | |
TW201929263A (zh) | 半導體發光元件及其製造方法 | |
WO2022079971A1 (ja) | 赤外led素子 | |
WO2021112170A1 (ja) | 赤外led素子 | |
WO2020196735A1 (ja) | 赤外led素子 | |
JP2021090003A (ja) | 赤外led素子及びその製造方法 | |
JP6903210B2 (ja) | 半導体発光素子及びその製造方法 | |
JP2010192709A (ja) | 発光素子 | |
JP6587765B1 (ja) | 赤外led素子 | |
TW202228306A (zh) | 紅外led元件 | |
TWI743463B (zh) | 半導體光元件的製造方法以及半導體光元件的中間體 | |
JP2020167373A (ja) | 赤外led素子 | |
WO2019216308A1 (ja) | 半導体発光素子及び半導体発光素子の製造方法 | |
JP7201574B2 (ja) | 赤外led素子 | |
JP6921179B2 (ja) | 超格子を用いたiii−p発光デバイス | |
JP5690395B2 (ja) | 半導体発光素子の製造方法 | |
TW201810385A (zh) | 製造半導體元件的方法 | |
JP2018006494A (ja) | 半導体発光素子の製造方法および半導体発光素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20201106 |