WO2023149783A1 - 적색광을 방출하는 발광 소자, 그것을 갖는 발광 모듈, 및 그것을 갖는 장치 - Google Patents

적색광을 방출하는 발광 소자, 그것을 갖는 발광 모듈, 및 그것을 갖는 장치 Download PDF

Info

Publication number
WO2023149783A1
WO2023149783A1 PCT/KR2023/001733 KR2023001733W WO2023149783A1 WO 2023149783 A1 WO2023149783 A1 WO 2023149783A1 KR 2023001733 W KR2023001733 W KR 2023001733W WO 2023149783 A1 WO2023149783 A1 WO 2023149783A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
layer
protrusions
conductivity type
type semiconductor
Prior art date
Application number
PCT/KR2023/001733
Other languages
English (en)
French (fr)
Inventor
유홍재
고미소
최은미
조성룡
Original Assignee
서울바이오시스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스주식회사 filed Critical 서울바이오시스주식회사
Publication of WO2023149783A1 publication Critical patent/WO2023149783A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/24—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a grooved structure, e.g. V-grooved, crescent active layer in groove, VSIS laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2214—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4087—Array arrangements, e.g. constituted by discrete laser diodes or laser bar emitting more than one wavelength
    • H01S5/4093—Red, green and blue [RGB] generated directly by laser action or by a combination of laser action with nonlinear frequency conversion
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G7/00—Botany in general
    • A01G7/04—Electric or magnetic or acoustic treatment of plants for promoting growth
    • A01G7/045—Electric or magnetic or acoustic treatment of plants for promoting growth with electric lighting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P60/00—Technologies relating to agriculture, livestock or agroalimentary industries
    • Y02P60/14—Measures for saving energy, e.g. in green houses

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biodiversity & Conservation Biology (AREA)
  • Botany (AREA)
  • Ecology (AREA)
  • Forests & Forestry (AREA)
  • Environmental Sciences (AREA)
  • Led Devices (AREA)

Abstract

본 개시의 일 실시예에 따른 적색 발광 소자는, 제1 도전형 반도체층, 제2 도전형 반도체층; 및 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 배치된 활성층을 포함하고, 상기 제1 도전형 반도체층은 표면에 복수의 돌출부들을 포함한다.

Description

적색광을 방출하는 발광 소자, 그것을 갖는 발광 모듈, 및 그것을 갖는 장치
본 개시는 적색광을 방출하는 발광 소자에 관한 것이다.
발광 다이오드는 일상 생활 속에서 다양한 분야에서 활용되며, 그 예로 조명이나 자동차, 광테라피, 디스플레이 등의 여러 분야에서 사용되고 있다.
일반적으로, 발광 다이오드는 단일의 좁은 반치폭을 갖는 광을 방출하므로, 가시광선 영역에서 단일 색의 광을 방출한다. 발광 다이오드를 이용하는 많은 분야에서 다양한 색을 구현하기 위해 피크 파장이 다른 복수의 발광 다이오드가 사용되거나, 발광 다이오드와 함께 형광체 등의 파장변환물질이 사용되고 있다.
적색광은 AlGaInP 계열의 반도체 발광 다이오드를 이용하거나, 자외선 또는 청색광을 방출하는 InGaN계열 발광 다이오드와 형광체를 함께 사용하여 구현될 수 있다. 현재 사용되고 있는 적색 발광 다이오드는 그 효율을 더욱 증가시킬 것이 요구되고 있다. 한편, 청색광 및 녹색광은 InGaN 계열 발광 다이오드로 구현이 가능하므로, 적색광을 InGaN 계열 발광 다이오드로 구현할 경우, 청, 녹, 및 적색을 모두 InGaN 계열 발광 다이오드로 구현할 수 있어 공정을 단순화할 수 있다.
본 개시 사항에 따른 실시예들은 개선된 발광 효율을 갖는 적색 발광 소자 또는 발광 소자의 표면 형상, 그것을 갖는 발광 모듈, 및 그것을 갖는 장치를 제공한다.
본 개시 사항에 따른 실시예들은 형광체 없이 적색광을 방출할 수 있는 발광 소자를 제공한다.
본 개시의 일 실시예에 따르면, 복수의 돌출부를 포함하는 발광 소자의 표면 형상이 개시된다. 상기 발광 소자의 표면은 발광 소자의 표면으로부터 상측으로 돌출된 복수의 돌출부를 포함할 수 있다. 본 실시 예에 따르면, 발광 소자의 표면에 형성된 복수의 돌출부는 발광 소자의 광 산란 및 빛의 굴절의 효과를 모두 증가시킬 수 있다. 상기 돌출부가 형성되는 발광 소자는 특정한 형상/타입의 발광소자에 한정되지 않는다.
일 실시 예에 따르면, 복수의 돌출부는, 경사진 측면을 가질 수 있다. 돌출부의 측면은, 발광 소자의 표면과 돌출부의 상면을 연결하는 면의 적어도 일부일 수 있다. 이에 따라 발광하는 빛의 산란 및 굴절 효과를 증가시킬 수 있다.
일 실시 예에 따르면, 복수의 돌출부는, 상면이 평면과 곡면의 조합으로 이루어질 수 있다. 이에 따라 발광하는 빛의 산란 및 굴절 효과를 증가시킬 수 있다.
일 실시 예에 따르면, 복수의 돌출부들 중 적어도 일부는 이웃하는 돌출부와 이격되어 배치될 수 있으며, 다른 일부는 이웃하는 돌출부와 접하도록 배치될 수 있다. 돌출부가 이웃하는 돌출부와 접하는 경우, 접하는 돌출부의 상면이 서로 연결되어 연속적인 상면을 가질 수 있다. 복수의 돌출부 중 적어도 일부는, 측면이 돌출부의 외측에 대해 오목하게 패어 있는 오목부 및 상기 외측에 대해 볼록하게 튀어 나온 볼록부를 포함할 수 있다. 이 경우, 돌출부의 상면은 원 또는 타원 뿐만 아니라, 예를 들어 눈사람 형상을 가질 수 있다. 일 실시 예에 따르면, 상기 연속적인 상면을 갖는 돌출부들의 연결부분은 돌출부들의 최대 폭보다 더 작은 폭을 가질 수 있다. 예를 들어 접하는 두 개의 돌출부는, 상기 돌출부의 길이 방향에 대하여 중심부에서의 돌출부의 폭이 외측부의 폭보다 더 좁을 수 있다. 다만, 서로 접하는 돌출부들의 개수는 2개 뿐만 아니라, 3개 이상일 수도 있다. 본 실시 예에 따르면, 돌출부의 측면 표면적이 증가되어 다양한 각도 범위에 대한 굴절이 효과적으로 이루어질 수 있다.
일 실시 예에 따르면, 상기 서로 접하는 돌출부들은 돌출부들 사이에 V자형 그루브가 형성된 돌출부들을 포함할 수 있다. V자형 그루브를 형성함으로써, 광 경로를 더 다양하게 하여 광 추출 효과를 개선할 수 있다. 또한, 일 실시 예에 따르면, 돌출부들 사이에 복수의 V 자형 그루브가 형성될 수 있고, 적어도 하나의 V자형 그루브의 깊이는 다른 V자형 그루브의 깊이와 상이할 수 있다. 서로 다른 깊이를 가지는 V자형 그루브를 형성함으로써 광 추출 효과를 더욱 개선할 수 있다.
본 개시에서 설명되는 돌출부에 적용되는 구성들은 각각 또는 다른 구성들과 결합하여 구현될 수 있다.
본 발명의 일 실시 예에 따르면, 복수의 돌출부를 포함하는 적색 발광 소자가 제공된다. 구체적으로, 본 발명의 일 실시 예에 따른 적색 발광 소자는, 제1 도전형 반도체층; 제2 도전형 반도체층; 및 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 배치된 활성층을 포함하고, 상기 제1 도전형 반도체층은 표면에 복수의 돌출부들을 포함할 수 있다. 상기 적색 발광 소자에 적용되는 복수의 돌출부들은 앞서 설명한 돌출부의 적어도 일부 구성을 포함할 수 있다.
상기 복수의 돌출부들은 경사진 측면을 가질 수 있다.
상기 복수의 돌출부들은 다른 돌출부들로부터 이격된 돌출부 및 이웃하는 돌출부와 접하는 돌출부를 포함할 수 있다.
서로 접하는 돌출부들은 연속적인 상면을 갖는 돌출부들을 포함할 수 있다.
상기 연속적인 상면을 갖는 돌출부들의 연결부분은 돌출부들의 최대 폭보다 더 작은 폭을 가질 수 있다.
상기 서로 접하는 돌출부들은 돌출부들 사이에 V자형 그루브가 형성된 돌출부들을 포함할 수 있다.
일 실시 예에 따른 적색 발광 소자는 아래 후술하는 구성을 더 포함할 수 있으며, 아래 구성들은 각각 또는 타 구성과 결합하여 적색 발광 소자에 구현될 수 있다.
상기 적색 발광 소자는 상기 제1 도전형 반도체층 상에 배치된 본딩 패드 및 상기 본딩 패드로부터 연장하는 연장 전극들을 포함할 수 있다. 일 실시 예에 따르면, 연장 패드는 빗 형상(comb-shape)으로 구성될 수 있다.
상기 본딩 패드는 상기 제1 도전형 반도체층의 모서리 또는 꼭지점 근처에 배치될 수 있다.
상기 연장 전극들은 상기 제1 도전형 반도체층의 일측 가장자리로부터 타측 가장자리로 제1 방향(예를 들어, 세로 방향)으로 연장하는 제1 연장 전극들 및 상기 제1 연장 전극들의 단부들을 연결하며 제1 방향과 수직하는 제2 방향(예를 들어, 가로 방향)으로 연장되는 제2 연장 전극들을 포함할 수 있다.
상기 제2 연장 전극들 중 적어도 하나는 상기 본딩 패드에 연결될 수 있다.
상기 본딩 패드에 연결된 제2 연장 전극들은 상기 본딩 패드로부터 멀어질수록 좁아지는 폭을 가질 수 있다.
상기 본딩 패드 및 연장 전극들은 상기 제1 도전형 반도체층의 평평한 영역 상에 배치될 수 있고, 상기 돌출부들은 상기 평평한 영역으로 둘러싸인 영역 내에 배치될 수 있다. 일 실시 예에 따르면, 제1 도전형 반도체층은 돌출부에 해당하는 영역 및 평평한 영역을 포함할 수 있다. 평평한 영역 상에는 본딩 패드 및 연장 전극이 배치될 수 있다. 평평한 영역은 예를 들어, 빗 형상을 가질 수 있다. 이 경우, 적어도 한 쌍의 이웃하는 연장 전극 사이에 돌출부가 배치될 수 있고, 이에 따라 돌출부는 연장 전극에 의해 둘러싸일 수 있다. 따라서, 돌출부를 통해 전달되는 빛이 연장 전극의 측면에 의해 반사되어 광 추출 효율을 증가시킬 수 있다.
일 실시 예에 따르면, 연장 전극의 측면은 경사를 가지도록 형성될 수 있으며, 이에 따라, 광 추출 효율이 더욱 개선될 수 있다. 연장 전극의 측면은 빛의 분산 및 추출에 관한 요구에 따라 개별적으로 설계될 수 있다.
일 실시 예에 따르면, 제1 도전형 반도체층, 제2 도전형 반도체층, 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 배치된 활성층, 및 상기 제2 도전형 반도체 층의 일면에 배치되는 절연층을 포함하는 발광 소자가 제공된다.
실시 예에 따라 절연층을 포함하는 발광 소자는 상술한 돌출부를 가질 수 있으나, 돌출부를 가지지 않을 수도 있다.
본 실시 예에 따른 상기 적색 발광 소자는 상기 제2 도전형 반도체층의 하부에 배치된 전류 차단층을 더 포함할 수 있으며, 상기 전류 차단층은 굴절률이 서로 다른 적어도 2종의 절연층을 포함할 수 있다.
일 실시 예에 따르면, 전류 차단층은 제2 도전형 반도체층의 하부면을 포함하는 영역에 형성될 수 있다. 즉, 전류 차단층은 제2 도전형 반도체층과 중첩되는 영역 및 중첩되지 않는 영역을 포함할 수 있다. 전류 차단층이 형성되는 전체 영역은 예를 들어 발광 소자가 적층되는 기판에 대응되는 영역일 수 있다. 전류 차단층의 두께는 제2 도전형 반도체층과 중첩되지 않는 영역보다 중첩되는 영역에서 더 두껍게 형성될 수 있다. 전류 차단층은 제2 도전형 반도체층과 중첩되지 않는 영역에서 얇은 두께를 가짐으로써 스트레스를 적게 받을 수 있다. 이에 따라, 발광 소자, 특히 모서리 부분에서의 내구성을 향상시킬 수 있다.
상기 전류 차단층은 SiO2층 및 Nb2O5층을 포함할 수 있다.
상기 적색 발광 소자는, 기판; 상기 기판 상에 배치된 제1 금속층; 상기 전류 차단층을 덮는 제2 금속층; 및 상기 제1 금속층과 제2 금속층을 본딩하는 본딩 금속층을 더 포함할 수 있다.
상기 전류 차단층은 적어도 하나의 개구부를 가질 수 있고, 상기 제2 금속층은 상기 전류 차단층의 개구부를 통해 상기 제2 도전형 반도체층에 전기적으로 접속할 수 있다.
상기 적색 발광 소자는 상기 제2 도전형 반도체층에 오믹 콘택하는 오믹 전극을 더 포함할 수 있고, 상기 전류 차단층의 개구부는 상기 오믹 전극을 노출시킬 수 있으며, 상기 제2 금속층은 상기 오믹 전극에 접속할 수 있다.
일 실시 예에 따르면, 상기 적색 발광 소자는 돌출부를 포함할 수 있고, 상기 개구부의 폭은 상기 돌출부 하나의 폭보다 클 수 있다. 즉, 상기 개구부의 폭에 의해 정의되는 단위 면적 (또는 길이) 당 대응되는 돌출부의 개수가 증가함에 따라, 각 돌출부에 의해 확산 및 굴절된 빛이 넓은 폭에 의해 효과적으로 추출될 수 있다.
본 개시의 일 실시예에 따른 발광 모듈은, 회로 기판; 및 상기 회로 기판 상에 배치된 적색 발광 소자, 녹색 발광 소자, 및 청색 발광 소자를 포함하며, 상기 적색 발광 소자는 위에서 설명한 적색 발광 소자이다.
본 개시의 일 실시예에 따른 식물 조명 장치는, 패널 기판; 및 상기 패널 기판 상에 배치된 발광 소자들을 포함하되, 상기 발광 소자들은 백색광을 방출하는 제1 발광 소자들, 630nm 내지 680nm 범위 내의 적색광을 방출하는 제2 발광 소자들, 710nm 내지 750nm 범위 내의 장파장 적색광을 방출하는 제3 발광 소자들, 및 380nm 내지 410nm 범위 내의 근자외선을 방출하는 제4 발광 소자들을 포함하고, 상기 제2 발광 소자들은 앞에서 설명한 적색 발광 소자를 포함한다.
상기 제2 발광 소자에서 방출되는 적색광의 피크 파장은 상기 제1 발광 소자에서 방출되는 청색광의 피크 파장보다 100nm 이상 길 수 있고, 상기 제4 발광 소자에서 방출되는 근자외선의 피크 파장은 상기 제1 발광 소자에서 방출되는 청색광의 피크 파장보다 50nm 이상 짧을 수 있다.
도 1A는 본 개시의 일 실시예에 따른 발광 소자를 설명하기 위한 개략적인 평면도이다.
도1B는 도 1A의 절취선 A-A'를 따라 취해진 개략적인 단면도이다.
도 2A는 본 개시의 일 실시예에 따른 표면 러프니스를 설명하기 위한 개략적인 단면도이다.
도 2B는 본 개시의 일 실시예에 따른 돌출부를 설명하기 위한 개략적인 단면도이다.
도 2C는 본 개시의 또 다른 실시예에 따른 돌출부를 설명하기 위한 개략적인 단면도이다.
도 2D는 본 개시의 일 실시예에 따른 표면 러프니스를 보여주는 단면 SEM 사진이다.
도 2E는 본 개시의 일 실시예에 따른 표면 러프니스를 보여주는 평면 SEM 사진이다.
도 2F는 도 2E의 일부분을 확대 도시한 평면 SEM 사진이다.
도3A는 도 1의 발광 소자의 일 변형예를 설명하기 위한 개략적인 평면도이다.
도3B는 도 1의 발광 소자의 또 다른 변형예를 설명하기 위한 개략적인 평면도이다.
도 4A는 도 1B의 전극 연장부의 층 구조를 설명하기 위한 개략적인 단면도이다.
도 4B는도 1B의 전류 차단층을 설명하기 위한 개략적인 단면도이다.
도 4C는 도 1B의 금속 접합층을 설명하기 위한 개략적인 단면도이다.
도 5는 본 개시의 일 실시예에 따른 발광 소자의 반도체 적층 구조를 설명하기 위한 개략적인 단면도이다.
도 6은 도 5의 일 부분을 확대 도시한 단면도이다.
도7은 본 개시의 일 실시예에 따른 발광 소자의 반도체 적층 구조를 설명하기 위한 개략적인 단면도이다.
도 8은 본 개시의 또 다른 실시예에 따른 유색 소자를 설명하기 위한 개략적인 단면도이다.
도 9A는 본 개시의 일 실시예에 따른 발광 소자를 설명하기 위한 개략적인 밴드다이어그램이다.
도 9B는 도 9A의 발광 영역을 확대 도시한 밴드 다이어그램이다.
도 10은 본 개시의 또 다른 실시예에 따른 적색 발광 소자의 반도체 적층 구조를 설명하기 위한 개략적인 단면도이다.
도 11은 본 개시의 일 실시예에 따른 적색 발광 소자를 갖는 발광 모듈을 설명하기 위한 개략적인 단면도이다.
도 12는 본 개시의 일 실시예에 따른 디스플레이 장치를 설명하기 위한 개략적인 평면도이다.
도 13A는 예시적인 실시예들에 따른 다양한 디스플레이 장치를 설명하기 위한 개략적인 사시도들이다.
도 13B는 예시적인 실시예에 따른 또 다른 디스플레이 장치를 설명하기 위한 개략적인 사시도이다.
도 13C는 예시적인 실시예에 따른 또 다른 디스플레이 장치를 설명하기 위한 개략적인 사시도이다.
도 14는 본 개시의 일 실시예에 따른 식물 조명 장치를 설명하기 위한 개략적인 평면도이다.
이하, 첨부한 도면들을 참조하여 본 개시 사항의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 본 개시 사항이 속하는 기술분야의 통상의 기술자에게 본 개시 사항의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 개시 사항은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1A는 본 개시의 일 실시예에 따른 발광소자(100)를 설명하기 위한 개략적인 평면도이고, 도 1B는 도 1A의 절취선 A-A'를 따라 취해진 개략적인 단면도이다.
도 1A 및 도 1B를 참조하면, 발광 소자(100)는 기판(101), 제1 금속층(103), 본딩 금속층(105), 제2 금속층(107), 전류 차단층(109), 반도체 적층(130), 본딩 패드(131), 연장 전극들(131a, 131b), 및 오믹 전극(133)을 포함할 수 있다.
기판(101)은 반도체 적층(130)을 지지하기 위한 지지 기판으로 특별히 한정되는 것은 아니며, 예를 들어, 실리콘 기판 또는 금속 기판일 수 있다. 기판(101)은 도전성 기판일 수 있으나, 이에 한정되는 것은 아니며, 절연 기판일 수도 있다.
반도체 적층(130)은 제1 도전형 반도체층(121), 활성층(123), 및 제2 도전형 반도체층(125)을 포함한다.
제1 도전형 반도체층(121)은 예를 들어 n형 반도체층일 수 있고, 제2 도전형 반도체층(125)은 p형 반도체층일 수 있다. 제1 및 제2 도전형 반도체층들(121, 125)은 각각 단일층일 수 있으나, 이에 한정되는 것은 아니며, 다중층일 수 있다. 활성층(123)은 단일 양자우물 구조 또는 다중양자우물 구조를 가질 수 있으며, 요구되는 파장의 광을 방출하는 조성을 가질 수 있다.
제1 도전형 반도체층(121) 상면은 거칠어진 표면(121R)을 포함할 수 있다. 거칠어진 표면(121R)은 연장 전극들(131a, 131b)로 둘러싸인 영역들 내에 배치될 수 있으며, 연장 전극들(131a, 131b) 및 본딩 패드들(131)은 제1 도전형 반도체층(121)의 평평한 면 상에 배치될 수 있다. 제1 도전형 반도체층(121)의 평평한 면에 의해 굴절 영역(121F)이 정의되고, 거칠어진 표면(121R)에 의해 산란 영역(D)이 정의된다. 굴절 영역은 반도체 적층(130)의 테두리를 따라 배치되며 아울러 연장 전극들(131a, 131b) 하부에 배치된다. 굴절영역들 사이에 산란 영역(D)들이 형성되며, 각각의 산란 영역(D)은 굴절 영역(G)으로 둘러싸일 수 있다. 한편, 산란 영역(D)은 거칠어진 표면(121R) 내에 평평한 면이 포함될 수 있으며, 이들 평평한 면은 추가 굴절영역(G-1)을 형성한다.
도 2A에 도시한 바와 같이, 거칠어진 표면(121R)은 다양하게 배치된 돌출부들(121p1, 121p2, 121p3, 121p4)을 포함할 수 있다. 돌출부들(121p1, 121p2, 121p3, 121p4)은 상면에서 볼 때 곡면으로 형성된 가장자리를 가질 수 있으며, 단면에서 볼 때, 경사진 측면을 가질 수 있다. 돌출부들(121p1, 121p2, 121p3, 121p4)의 측면은, 발광 소자의 표면과 돌출부의 상면을 연결하는 면의 적어도 일부일 수 있다. 여기서, 적어도 하나의 돌출부(121p1)는 평평한 바닥면(121b1)으로 둘러싸일 수 있으며, 이웃하는 돌출부들로부터 이격될 수 있다. 평평한 바닥면(121b1)은 추가 굴절영역을 형성한다. 추가 굴절 영역은 돌출부들(121p1, 121p2, 121p3, 121p4) 중 적어도 하나를 둘러쌀 수 있다. 이에 따라 발광하는 빛의 산란 및 굴절 효과를 증가시킬 수 있다. 또한, 복수의 돌출부들(121p1, 121p2, 121p3, 121p4)은, 상면이 평면과 곡면의 조합으로 이루어질 수 있다. 이에 따라 발광하는 빛의 산란 및 굴절 효과를 증가시킬 수 있다
돌출부(121p2)는 이웃하는 돌출부와 근접하여 배치되며, 돌출부들(121p2) 사이의 영역은 V자형 그루브를 형성한다. 그루브의 바닥지점(121b2)은 바닥면(121b1)과 같은 깊이에 위치할 수 있다. 한편, 돌출부(121p3)는 이웃하는 돌출부와 접하여 형성되며, 돌출부들(121p2) 사이의 영역은 V 자형 그루브를 형성하되, 그 바닥 지점(121b3) 깊이가 바닥면(121b1)의 깊이보다 작다.
V자형 그루브를 형성함으로써, 광 경로를 더 다양하게 하여 광 추출 효과를 개선할 수 있다. 또한, 일 실시 예에 따르면, 돌출부들 사이에 복수의 V 자형 그루브가 형성될 수 있고, 적어도 하나의 V자형 그루브의 깊이는 다른 V자형 그루브의 깊이와 상이할 수 있다. 서로 다른 깊이를 가지는 V자형 그루브를 형성함으로써 광 추출 효과를 더욱 개선할 수 있다.
돌출부(121p4)는 이웃하는 돌출부와 인접하여 하나의 상면을 형성할 수 있다. 구체적으로, 복수의 돌출부들 중 적어도 일부는 이웃하는 돌출부와 이격되어 배치될 수 있으며, 다른 일부는 이웃하는 돌출부와 접하도록 배치될 수 있다. 돌출부가 이웃하는 돌출부와 접하는 경우, 접하는 돌출부의 상면이 서로 연결되어 연속적인 상면을 가질 수 있다. 복수의 돌출부 중 적어도 일부는, 측면이 돌출부의 외측에 대해 오목하게 패어 있는 오목부 및 상기 외측에 대해 볼록하게 튀어 나온 볼록부를 포함할 수 있다. 이 경우, 돌출부의 상면은 원 또는 타원 뿐만 아니라, 예를 들어 눈사람 형상을 가질 수 있다. 일 실시 예에 따르면, 상기 연속적인 상면을 갖는 돌출부들의 연결부분은 돌출부들의 최대 폭보다 더 작은 폭을 가질 수 있다. 예를 들어 접하는 두 개의 돌출부는, 상기 돌출부의 길이 방향에 대하여 중심부에서의 돌출부의 폭이 외측부의 폭보다 더 좁을 수 있다. 다만, 서로 접하는 돌출부들의 개수는 2개 뿐만 아니라, 3개 이상일 수도 있다. 본 실시 예에 따르면, 돌출부의 측면 표면적이 증가되어 다양한 각도 범위에 대한 굴절이 효과적으로 이루어질 수 있다.
도 2D 및 도 2E는 실제 제작된 반도체 적층(130) 표면의 거칠어진 표면(121R)을 보여주는 SEM 사진으로, 다양한 종류의 돌출부들(121p1, 121p2, p121p3, 121p4)을 모두 관찰할 수 있으며, 또한, 바닥면(121b1) 및 바닥지점들(121b2, 121b3)을 관찰할 수 있다. 도 2E에 도시한 바와 같이, 복수의 돌출부들(121p4)이 서로 연결된 경우, 상면에서 볼 때 복수의 돌출부(121p4)들은 연결부(c1)에 의하여 연결되어 형성된다. 돌출부들(121p4)의 연결부(c1)의 폭(w3)은 돌출부(121p4)의 최대 폭(w4) 보다 좁은 폭을 가질 수 있다.
본 개시의 거칠어진 표면(121R)은 돌출부들(121p1)을 가질 수 있으며, 다른 실시형태로 돌출부들(121p1)과 함께 이웃하는 돌출부들과 근접하여 배치된 돌출부들(121p2, 121p3, 121p4) 중 적어도 한 종의 돌출부들을 포함할 수도 있다. 이에 따라, 반도체 적층(130)에서 외부로 방출되는 광의 추출 효율을 향상시킬 수 있다.
도 2B및 도2C에 도시한 바와 같이, 적어도 하나의 돌출부(121p)는 주 돌출부(121m) 및 서브 돌출부(121s)를 포함할 수 있다. 주 돌출부(121m)는 대략적으로 사다리꼴의 단면 형상을 가질 수 있으며, 서브 돌출부(121s)는 주 돌출부(121m)의 상면에서 돌출된 형상을 가질 수 있다. 주 돌출부(121m)은 경사진 측면을 포함하는데, 예를 들어, 절두된 원뿔 형상을 가질 수 있다. 한편, 서브 돌출부(121s)는 볼록한 형상을 가질 수 있으나, 이에 한정되는 것은 아니며, 다양한 형상을 가질 수 있다. 예를 들어, 주 돌출부(121m)는 사진 및 식각 기술을 이용하여 형성될 수 있으며, 서브 돌출부(121s)는 건식 또는 습식 식각 기술을 이용하여 형성될 수 있다. 주 돌출부(121m)가 형성된 후 광 강화 화학(PEC) 식각이 수행되어 주 돌출부(121m)의 표면 및 바닥면(121b1)에 추가적으로 거칠어진 표면이 형성될 수도 있다.
도 2B를 참고하면, 적어도 하나의 돌출부(121p)는 가상의 중심선(L2)을 기준으로 실질적으로 좌우 대칭일 수 있다. 따라서 서브 돌출부(121s)의 외측 경계와 주 돌출부(121m) 상면의 외측 경계 사이의 거리(b1, b2)는 실질적으로 동일할 수 있다. 따라서 발광 패턴의 균일도를 향상시킬 수 있다.
다른 실시 형태로 도 2C를 참고하면, 적어도 하나의 돌출부(121p)는 가상의 중심선(L3)를 기준으로 실질적으로 좌우 비대칭일 수 있다. 따라서 서브 돌출부(121s)의 외측 경계와 주 돌출부(121m) 상면의 외측 경계 사이의 거리(c1, c2)는 서로 다를 수 있다. 이로 인하여 서브 돌출부(121s)와 주 돌출부(121m)의 측면 사이의 거리가 달라지게 되며, 돌출부로 입사 후 출사되기까지 돌출부에 맴도는 광의 경로들의 길이가 다양하게 형성되므로 산란도를 향상시킬 수 있다.
서브 돌출부들(121s)은 비정형화된 형태로 서로 다른 형상을 가질 수 있으며, 이에 따라, 서브 돌출부들 (121s)의 계면에서 광 산란 및 추출에 효과적인 임계각도를 다양하게 넓은 범위로 포함하게 되므로 광 산란에 더욱 효과적일 수 있다. 돌출부(121p) 하나의 폭(w1)은 전류 차단층(109)의 개구부의 폭(w2)보다 작을 수 있다. 더욱이, 돌출부(121p)의 하나의 폭(w1)은 전류 차단층(109)의 개구부의 폭(w2)의 1/2보다 작을 수 있다. 제2 금속층(107)의 광 반사성 물질이 전류 차단층(109)의 개구부를 통해 반도체 적층(130)에 대면하는 면적보다 각각의 돌출부(121p)의 폭을 작게 함으로써 제2 금속층(107)에서 반사된 광이 산란되어 추출하는 효과를 증가시킬 수 있다. 다시 말해, 상기 개구부의 폭에 의해 정의되는 단위 면적 (또는 길이) 당 대응되는 돌출부의 개수가 증가함에 따라, 각 돌출부에 의해 확산 및 굴절된 빛이 넓은 폭에 의해 효과적으로 추출될 수 있다.
반도체 적층(130)은 예를 들어, 적색광을 방출하는 AlGaInP 계열의 반도체층 또는 AlGaInN 계열의 반도체층들을 포함할 수 있다. 이들 반도체 적층(130)의 구체적인 구성에 대해서는 뒤에서 다시 상세하게 설명한다.
다시 도 1A 및 도 1B를 참조하면, 본딩 패드들(131) 및 전극 연장부들(131a, 131b)이 제1 도전형 반도체층(121) 상에 배치된다. 도 1A에 도시한 바와 같이, 본딩 패드들(131)은 반도체 적층(130)의 마주보는 양측 모서리들(edges) 근처에 배치될 수 있다. 본딩 패드들(131)을 반도체 적층(130)의 모서리들 근처에 배치함으로써 본딩 패드들(131)에 의한 광 차단 효과를 줄일 수 있다. 전극 연장부들(131a)은 본딩 패드들(131)로부터 가로 방향으로 연장하며, 전극 연장부들(131b)은 본딩 패드들(131) 또는 전극 연장부들(131a)로부터 세로 방향으로 연장한다. 전극 연장부들(131b)은 본딩 패드들(131)이 배치된 모서리들에 수직한 방향으로 연장할 수 있으며, 전극 연장부들(131a)은 전극 연장부들(131b)의 단부들을 연결할 수 있다. 일 실시예에 있어서, 전극 연장부들(131a)과 함께 바깥쪽의 두 개의 전극 연장부들(131b)이 사각형 영역을 정의할 수 있다. 일 실시 예에 따르면, 전극 연장부들(131a, 131b)은 빗 형상(comb-shape)으로 구성될 수 있다.
한편, 전극 연장부들(131a)은 폭이 변화하는 영역을 포함할 수 있으며, 예를 들어, 본딩 패드들(131)로부터 멀어질수록 폭이 좁아지는 형상을 가질 수 있다. 전극 연장부들(131b)은 동일한 폭을 갖고 연장할 수 있으나, 본 개시가 반드시 이에 한정되는 것은 아니다. 전극 연장부들(131a, 131b)은 본딩 패드들(131)을 통해 유입된 전류를 제1 도전형 반도체층(121)의 넓은 영역에 걸쳐 분산시킨다. 전극 연장부들(131a, 131b)의 폭은 약 5um 내지 약 10um 범위 내의 폭을 가질 수 있다. 전극 연장부들(131a, 131b)의 폭이 10um를 초과하면 반도체 적층(130)에서 생성된 광의 방출을 방해하여 광 효율을 감소시키며, 5um 이하에서는 전류를 분산시키기에 충분한 면적을 제공하기 어렵다.
본 실시예에서, 본딩 패드들(131)은 두 개의 전극 연장부들(131b) 사이에 배치될 수 있다. 즉, 두 개의 전극 연장부들(131b) 사이의 영역의 폭보다 본딩 패드(131)의 폭이 좁을 수 있다. 본딩 패드들(131)은 반도체 적층(130)의 중심을 지나는 선(L1)을 사이에 두고 엇갈리게 배치될 수 있다. 본딩 패드들(131)은 서로 대칭으로 배치될 수 있으며, 예를 들어, 180도 회전 대칭으로 배치될 수 있다. 선(L1)을 기준으로 본딩 패드(131)가 엇갈린 각도(Θ1) 는 0~30°범위 일 수 있다. 각도(Θ1)가 30°보다 클 경우에는 본딩 패드(131)로 전류가 주입되어 반도체층 내부로 공급될 때 오믹 전극(133)의 중심영역까지 전류가 도달하기 위한 전류 패스의 내부 저항이 커지게 되어 균일한 발광이 어려워질 수 있다. 따라서 각도(Θ1)를 30°보다 작도록 배치하여 발광 균일도를 향상시킬 수 있다. 그러나 본 개시가 이에 한정되는 것은 아니며, 본딩 패드들(131)은 중심을 지나는 선(L1) 상에 배치될 수 있다.
발광 소자의 반도체 적층(130)의 측면은 경사질 수 있다. 경사각(Θ2)은 반도체 적층(130)의 평탄한 상면 또는 하면을 기준으로 60~75°범위 내일 수 있다. 또한 기판에서 전극 패드(131) 방향으로 갈수록 반도체 적층(130)의 폭이 좁아질 수 있다. 이에 따라, 반도체 적층(130)에서 광을 생성하는 활성층(123)이 배치되는 위치의 폭을 광 방출면의 폭보다 넓게 하여 광량을 확보할 수 있다.
한편, 도 3A에 도시한 바와 같이, 단일의 본딩 패드(131)가 반도체 적층(130)의 꼭지점 근처에 배치될 수 있다. 전극 연장부(131a1)는 본딩 패드(131)로부터 가로 방향으로 연장할 수 있으며, 폭이 변화하는 영역을 포함할 수 있다. 본딩 패드(131)를 반도체 적층(130)의 꼭지점 근처에 배치함으로써 반도체 적층(130)에서 생성된 광이 본딩 패드(131)에 의해 차단되는 것을 최소화할 수 있다. 한편, 전극 연장부(131a2)는 전극 연장부들(131b)의 단부들을 연결하지만, 본딩 패드(131)로부터 이격된다. 전극 연장부(131a2)는 일정한 폭을 갖고 연장할 수 있으나, 본 개시가 반드시 이에 한정되는 것은 아니다.
다른 실시예에 있어서, 도 3B에 도시한 바와 같이, 본딩 패드(131)가 반도체 적층(130)의 중앙 영역에 배치될 수 있다. 본딩 패드(131)로부터 전극 연장부(131a1)가 가로 방향으로 연장할 수 있다. 한편, 전극 연장부들(131a2)이 전극 연장부들(131b)의 단부들을 연결할 수 있다. 본딩 패드(131)를 반도체 적층(130)의 중앙 영역에 배치함으로써 반도체 적층(130)의 전체 영역에 걸쳐 균일하게 전류를 공급할 수 있다.
본딩 패드(131) 및 전극 연장부들(131a, 131b)은 금속 적층 구조를 가질 수 있다. 본딩 패드(131) 및 전극 연장부들(131a, 131b)은 동일 공정에서 함께 형성될 수 있으며, 사진 및 현상 또는 리프트 오프 기술을 이용하여 형성될 수 있다. 일 실시예에 있어서, 도 4A에 도시한 바와 같이, 본딩 패드(131)는 오믹 전극층(31), 배리어층(33), 커버층(35), 및 전극층(37)을 포함할 수 있다. 오믹 전극층(31)과 제1 도전형 반도체층(121)은 불균일한 계면을 형성할 수 있으며, 이에 따라, 접합 면적을 증가시킬 수 있다. 오믹 전극층(31)은 전극층(37)보다 녹는점이 낮은 물질, 예컨대, Ge을 포함할 수 있다. 부드러운 형태의 금속을 포함함으로써 오믹 형성에 유리하고, 불균일한 계면 사이에 침투할 수 있어 오믹 형성에 유리한다. 오믹 전극층(31)은 예를 들어, Au/Ni/Ge/Ti를 포함할 수 있다.
배리어층(33)은 약 150nm 이상의 두께를 가질 수 있으며, 오믹 전극층(31) 내의 물질층과 동일한 물질을 포함할 수 있다. 예를 들어, 배리어층(33)은 Ti를 포함할 수 있다. 커버층(35)은 배리어층(33)보다 얇을 수 있으며, 본딩 패드(131) 내에서 가장 높은 녹는점을 가질 수 있다. 오믹 전극층(31)과 전극층(37) 사이의 영역에서 배리어층(33)에서 커버층(35)으로 갈수록 녹는점이 높아지며, 이에 따라, 전극층(37)의 박리를 방지할 수 있다.
전극층(37)은 1.5um 이상의 두께를 가질 수 있으며, 베리어층(33)보다 10배 이상 두꺼울 수 있다. 전극층(37)은 반도체 적층(130)에서 방출된 광에 대해 약 92% 이상의 높은 반사율을 가지는 금속층, 예컨대 Au로 형성될 수 있다. 반도체 적층(130)에서 방출되는 광의 피크 파장에 대해 상기 전극층(37)의 반사율은 커버층(35)의 반사율보다 높을 수 있다. 전극층(37)은 경사진 측면을 가질 수 있으며, 경사각은 반도체 적층(130)의 상면에 대해 15도 내지 85도 범위 내일 수 있다. 전극층(37)의 경사진 측면은 반도체 적층(130)에서 외부로 방출되는 광에 대한 반사도를 향상시킨다. 본딩 패드(131) 및 전극 연장부들(131a, 131b) 각각의 전체 두께는 반도체 적층(130)의 두께보다 작을 수 있다.
다시, 도 1A 및 도 1B를 참조하면, 오믹 전극(133)은 반도체 적층(130)의 제2 도전형 반도체층(125)에 오믹 콘택할 수 있다. 오믹 전극(133)은 예를 들어, ITO또는 ZnO와 같이 광 투과성 물질이나 금속과 같은 광 반사성 물질로 형성될 수 있다.
전류 차단층(109)은 반도체 적층(130)의 하부에 배치된다. 전류 차단층(109)은 기판(101)과 반도체 적층(130) 사이에 배치되며, 절연층으로 형성된다. 전류 차단층(109)은 오믹 전극(133)을 덮을 수 있으며, 오믹 전극(133)을 노출시키는 적어도 하나의 개구부(109a)를 가질 수 있다. 전류 차단층(109)은 본딩 패드(131) 및 전극 연장부들(131a, 131b)의 수직 하부에 배치되어 전류가 수직 방향으로 흐르는 것을 방지한다. 전류 차단층(109)은 전류가 반도체 적층(130)의 넓은 영역에 분산되는 것을 돕는다. 복수의 개구부들(109a)이 전극 연장부들(131a, 131b) 사이의 영역들 하부에 배치될 수 있다. 개구부들(109a)은 전극 연장부(131b)와 같은 방향을 기다란 형상을 갖도록 형성될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 복수의 개구부들(109a)이 가로 방향 및 세로 방향으로 서로 이격되어 배치될 수 있다. 개구부들(109a)의 가로 방향 폭은 전극 연장부들(131b) 사이의 영역의 폭보다 작다.
전류 차단층(109)은 단일층, 예컨대, SiO2 또는 Si3N4와 같은 산화물 또는 질화물로 형성될 수 있으며, 또는 다중층으로 형성될 수 있다. 예를 들어, 전류 차단층(109)은 반도체 적층(130)에서 생성된 광을 반사시키는 다층 구조를 가질 수 있다. 도 4B에 도시한 바와 같이, 전류 차단층(109)은 복수의 층(21, 23, 25, 27)을 포함할 수 있다. 반도체 적층(130)에 가장 가까운 제1층(21)은 다른 층들보다 두꺼울 수 있으며, 일 실시예에서, 다른 층들의 합보다 두꺼울 수도 있다. 반도체 적층(130)에 가장 가까운 제1층(21)의 두께를 크게 함으로써 전기적 단락을 효과적으로 방지할 수 있다. 제1층(21) 및 제3층(25)은 동일한 굴절률을 갖는 층, 예컨대 SiO2로 형성되고, 제2층(23) 및 제4층(27)은 동일한 굴절률을 갖는 층, 예컨대 TiO2 또는 Nb2O5로 형성될 수 있다. TiO2 및 Nb2O5는 높은 굴절률을 가지면서 광 흡수율이 상대적으로 낮아 광 손실을 방지하기에 적합하다. 또한, 굴절률이 서로 다른 층들을 교대로 배치함으로써 반사율이 높은 전류 차단층(109)을 제공할 수 있다.
전류 차단층(109)은 두께가 다른 영역들을 포함할 수 있다. 즉 전류 차단층(109)은 제1 두께(t1)를 가지는 영역과 상대적으로 더 얇은 제2 두께 (t2)를 가지는 영역을 포함할 수 있다. 전류 차단층(109)의 두께가 다른 영역은 반도체 적층(13)과 수직적으로 중첩되는 영역에 배치될 수 있다. 일 실시 예에 따르면, 전류 차단층(109)은 제2 도전형 반도체층의 하부면을 포함하는 영역에 형성될 수 있다. 즉, 전류 차단층(109)은 제2 도전형 반도체층과 중첩되는 영역 및 중첩되지 않는 영역을 포함할 수 있다. 전류 차단층(109)이 형성되는 전체 영역은 예를 들어 발광 소자가 적층되는 기판에 대응되는 영역일 수 있다. 전류 차단층(109)의 두께는 제2 도전형 반도체층과 중첩되지 않는 영역보다 중첩되는 영역에서 더 두껍게 형성될 수 있다. 전류 차단층은 제2 도전형 반도체층과 중첩되지 않는 영역에서 얇은 두께를 가짐으로써 스트레스를 적게 받을 수 있다. 이에 따라, 발광소자, 특히 모서리 부분에서의 내구성을 향상시킬 수 있다.
다른 실시 형태로, 전류 차단층(109)의 두께가 다른 영역은 반도체 적층(130)으로부터 횡방향으로 이격되어 배치될 수도 있으며, 반도체 적층(130)의 외측면 경계의 바깥쪽에 배치될 수도 있다. 제1 두께(t1)와 제2 두께(t2) 사이에는 전류 차단층(109)의 상면이 경사면으로 형성될 수 있다. 상기 경사면은 반도체 적층(130)의 측면 경사(Θ2) 보다 완만한 각도를 가질 수 있다. 따라서 발광 소자의 광 방출면에 보호층을 형성하는 경우에, 반도체 적층(130)의 측면 경사로부터 반도체 적층(130)의 외측으로 보호층이 연장되더라도 전류 차단층(109)의 두께가 변화하는 영역으로 인하여 보호층의 크랙 발생을 방지할 수 있어, 소자의 신뢰성을 증가시킬 수 있다.
제1 금속층(103)은 기판(101) 상에 형성되고, 제2 금속층(107)은 전류 차단층(109) 상에 배치되며, 제1 금속층(103)과 제2 금속층(107)은 본딩 금속층(105)을 통해 본딩될 수 있다. 본딩 금속층(105)은 가장 높은 녹는점을 갖는 물질(예컨대 Au)과 상기 녹는점의 중간보다 낮은 녹는점을 갖는 물질(예컨대, Sn또는 In)을 포함할 수 있다. 본딩 금속층(105)은 예를 들어 AuSn 또는 AuSnIn으로 형성될 수 있다.
도 4C에 도시된 바와 같이, 제1 금속층(103) 및 제2 금속층(107)은 다중층으로 형성될 수 있다. 예를 들어, 제1 금속층(103)은 기판(101) 측으로부터 Pt, Au, Ti, 및 Ni층을 포함할 수 있다.
제2 금속층(107)은 전류 차단층(109)을 덮으며, 개구부들(109a)을 통해 오믹 전극(133)에 전기적으로 접속할 수 있다. 오믹 전극(133)은 생략될 수도 있으며, 제2 금속층(107)이 개구부들(109a)을 통해 제2 도전형 반도체층(125)에 오믹 콘택할 수 있다. 제2 금속층(107)은 예를 들어, Al 또는 Ag와 같은 반사 금속층을 포함할 수 있으며, Ti:W층 사이에 Pt층이 배치될 수 있다. 예를 들어, 제2 금속층(107)은 전류 차단층(109) 측으로부터 Al/Ag/TiW/Pt/Ti/TiW/Ti/Ni을 포함할 수 있다. 개구부(109a)의 측면에 형성된 제2 금속층(107)의 경사각은 반도체 적층(130)의 측면의 경사각보다 작을 수 있으며, 본딩 패드(131)의 측면의 경사각은 반도체 적층(130)의 측면의 경사각보다 클 수 있다. 반도체 적층(130)의 측면 경사각이 제2 금속층(107)의 경사각과 본딩 패드(131)의 측면 경사각의 중간 정도가 되도록 함으로써 반도체 적층(130)의 측면으로의 광 추출을 도울 수 있다.
도 5는 본 개시의 일 실시예에 따른 발광 소자의 반도체 적층 구조를 설명하기 위한 개략적인 단면도이다.
도 5를 참조하면, 본 실시예에 따르면, 반도체 적층 구조는 성장 기판(10) 상에 형성된 질화갈륨계 반도체층들로부터 제공될 수 있다. 반도체층들은 버퍼층(20), 제1 도전형 반도체층(40), 프리-스트레인드층(50), 활성층(60), 전자 블록층(70), 및 제2 도전형 반도체층(80)을 포함할 수 있다.
성장 기판(10)은 SiC 기판, 사파이어 기판, 실리콘 기판, GaN 기판, GaAs 기판 등을 포함할 수 있다. 성장 기판(10)은 질화갈륨계 반도체층을 성장시킬 수 있는 기판이면 특별히 한정되지 않는다. 성장 기판(10)은 최종적으로 반도체 적층으로부터 제거될 수 있다.
버퍼층(20)은 이종 기판 상에 반도체층을 성장시키기 위한 저온 버퍼층, 예컨대 핵층으로 예컨대 언도프트 AlGaN층으로 형성될 수 있다. 버퍼층(20) 상에 고온 버퍼층, 예컨대 언도프트 GaN층이 추가로 형성될 수 있다.
제1 도전형 반도체층(40)은 활성층(60)에 전기를 공급하기 위한 콘택층의 역할을 할 수 있다. 제1 도전형 반도체층(40)은 AlxIn(y)Ga(1-x-y)N (x, y>=0)와 같은III-V 물질을 포함할 수 있으며, Si 과 같은 dopant로 도핑될 수 있다. 버퍼층(20) 및 제1 도전형 반도체층(40)은 제1 도전형 반도체 영역(45)을 구성할 수 있다.
활성층(60)은 제1 도전형 반도체층(40) 상에 형성될 수 있다. 활성층(60)은 AlxIn(y)Ga(1-x-y)N (x, y>=0)와 같은III-V 물질을 포함할 수 있다. 활성층(60)은 적색광을 방출하는 우물층을 적어도 하나 포함할 수 있다. 나아가, 활성층(60)은 서로 다른 색상의 광을 방출하는 제1 발광부와 제2 발광부를 포함할 수도 있다. 각각의 발광부는 방출되는 광의 피크 파장 또는 CIE, CRI를 결정하는 재료의 종류가 서로 다르거나, 또는 상기 재료의 함량이 서로 다를 수 있다. 예를 들어, 제1 발광부와 제2 발광부는 서로 다른 피크 파장의 광을 방출할 수 있으며, 제1 발광부의 발광 재료는 제2 발광부의 발광 재료보다 더 단파장의 광을 방출할 수 있다. 예를 들어, 제1 발광부는 청색광을 방출하고, 제2 발광부는 적색광을 방출할 수 있다.
전자 블록층(70)은 활성층(60) 상에 형성될 수 있다. 전자 블록층(70)은 전류의 흐름에 있어서 저항의 역할을 하며, 제1 도전형 반도체층(40)에서 주입된 전자가 제2 도전형 반도체층(80)으로 흘러가지 못하도록 장벽(barrier)의 기능을 수행할 수 있다. 전자 블록층(70)은 AlxIn(y)Ga(1-x-y)N (x>=0)과 같은III-V 물질을 포함할 수 있으며, 제1 및 제2 도전형 반도체층들(40, 80)보다 넓은 에너지 밴드갭을 가질 수 있다. 예를 들어, 전자 블록층(70)의 적어도 하나의 층의 에너지 밴드갭은 제1 및 제2 도전형 반도체층들(40, 80)의 적어도 하나의 층의 에너지 밴드갭 보다 0.9eV 이상 넓을 수 있다. 전자 블록층(70)은 단일층으로 형성되거나 또는 복수의 층으로 형성될 수도 있다. 복수의 층으로 형성되는 경우에는 Al 함량 또는 밴드갭 에너지가 다른 복수의 층을 포함할 수 있으며, 이때 Al함량이 상대적으로 높은 층 또는 밴드갭 에너지가 상대적으로 더 넓은 층이 활성층(60)에 가깝게 배치될 수 있다. Al함량이 상대적으로 높은 층과 상대적으로 낮은 층의 Al 함량 차이는 10% 이내이거나, 또는 밴드갭 에너지 차이가 0.6eV 이내일 수 있다. 다른 실시 형태로, 전자 블록층(70)의 Al 함량의 프로파일은 전자 블록층(70)의 In 함량의 프로파일과 거의 유사할 수 있다. 즉, Al함량이 상대적으로 높은 곳에서 In의 함량도 상대적으로 높고, Al 함량이 상대적으로 낮은 곳에서 In의 함량도 상대적으로 낮을 수 있다. 하지만 반드시 이에 한정되는 것은 아니며, Al함량의 프로파일과 In 함량의 프로파일 이 다를 수도 있다.
프리-스트레인드층(50)은 단일층 또는 다중층으로 형성될 수 있다. 프리-스트레인드층(50)은 V-피트를 생성하기 위한 VGL(V-피트 생성층)을 포함할 수 있다. VGL은 GaN층 또는 InGaN층의 단일층 또는 GaN층과 InGaN층을 포함하는 다중층으로 형성될 수 있으며, 제1 도전형 반도체층(40)의 성장 온도보다 더 낮은 온도, 예를 들어, 약 900℃ 이하의 온도에서 형성될 수 있다. 상대적으로 낮은 온도에서 성장함으로써, 실전위의 밀도를 낮추고 V-피트를 생성할 수 있다. 프리-스트레인드층(50)은 또한 활성 영역(60)에 의한 스트레인을 보상하기 위한 중간층을 포함할 수 있다. 중간층은 활성 영역(60)의 격자 상수보다 작은 격자 상수를 갖는 질화물계 반도체층으로 형성될 수 있으며, 나아가, 제1 도전형 반도체층(40)보다 작은 격자 상수를 갖는 질화물계 반도체층으로 형성될 수 있다. 중간층은 예를 들어, AlN층 및/또는 AlGaN층을 포함할 수 있다.
V-피트의 입구의 폭(W)은 VGL의 두께에 비례하여 증가될 수 있다. 중간층의 두께는 상대적으로 매우 작기 때문에, V-피트의 입구의 폭은 프리-스트레인드층(50)의 두께에 비례하여 증가되는 것으로 볼 수 있다. 예를 들어, 100um×100um 영역 내의 V-피트들의 80% 이상은 VGL의 두께 또는 프리-스트레인드층(50)의 두께의 ±10% 범위 내의 폭(W)을 가질 수 있다. 또한 V-피트의 경사면과 프리-스트레인드층(50)의 평탄면이 이루는 각도(θ)는 120~150°범위 내일 수 있다. 뒤에서 다시 설명하지만, 특정 V-피트의 크기 범위 내에서 반도체 적층이 높은 광도를 가질 수 있다.
한편, V-피트의 크기가 증가하면, V-피트의 밀도가 작아질 수 있다. 즉, VGL의 두께를 조절함으로써, V-피트의 밀도가 조절된다. 나아가, 프리-스트레인드층(50)에 의해 형성된 V-피트들은 스트레인을 완화하여 그 위에 형성된 활성 영역 내에 더 많은 인디움이 도입될 수 있도록 돕는다. 이에 따라, 활성층(60) 내에 더 높은 인디움을 함유하는 다중 양자우물 구조를 포함시킬 수 있으며, 따라서, 적색광과 같은 장파장 가시광을 쉽게 구현할 수 있다.
제2 도전형 반도체층(80)은 전자 블록층(70) 상에 형성될 수 있다. 제2 도전형 반도체층(80)은 제1 도전형 반도체층(40)과 반대 극성을 가질 수 있으며, 예를 들어 Mg, B 등의 물질을 포함할 수 있다. 전자 블록층(70)와 제2 도전형 반도체층(80)은 제1 도전형 반도체 영역(85)을 구성할 수 있다. 제 2 도전형 반도체층(80)의 Mg 또는 B 등의 물질은 경사진 프로파일을 가질 수 있으며, 물질의 가장 높은 함량을 가지는 피크 지점을 기준으로 좌 우 비대칭의 프로파일을 가질 수 있다. 바람직하게는 피크 지점을 기준으로 활성층(60)에 더 가까운 방향의 프로파일 경사가 피크 지점을 기준으로 맞은 편에 배치된 프로파일의 경사보다 상대적으로 완만할 수 있다.
이하에서, 반도체 적층 구조의 구체적인 예에 대해 도 7을 참조하여 더 상세하게 설명한다. 도 7은 본 개시의 일 실시예에 따른 발광 소자의 반도체 적층 구조를 설명하기 위한 개략적인 단면도이다.
도 7을 참조하면, 본 실시예에 따른 반도체 적층 구조는 도 5를 참조하여 설명한 바와 같이, 성장 기판(10) 상에 성장되며, 제1 도전형 반도체 영역(45), 프리-스트레인드층(50), 활성층(60), 및 제2 도전형 반도체 영역(85)을 포함할 수 있다.
성장 기판(10)은 도 5를 참조하여 설명한 바와 같으므로 중복을 피하기 위해 상세한 설명은 생략한다. 제1 도전형 반도체 영역(45)은 버퍼층(20), 언도프트 GaN층(30), 및 제1 도전형 반도체층(40)을 포함할 수 있다. 본 실시예의 제1 도전형 반도체 영역(45)은, 언도프트 GaN층(30)을 도면에 명확하게 도시한 것을 제외하면, 도 5를 참조하여 설명한 제1 도전형 반도체 영역(45)과 동일하며, 상세한 설명은 생략한다.
프리-스트레인드층(50)은 복수의 층으로 형성될 수 있다. 프리-스트레인드층(50)은 도 7에 도시한 바와 같이, 제1 VGL(V-pit generation layer, 51), 제1 중간층(55), 제2 중간층(57), 및 제2 VGL(53)을 포함할 수 있다. 프리-스트레인드층(50)의 각층은 AlxInyGa(1-x-y)N (x, y>=0) 로 형성될 수 있으며,제1 및 제2 중간층들은 각각 밴드갭 에너지 가 다른 층들을 포함할 수 있다.
도 7에 도시한 바와 같이, 프리-스트레인드층(50)의 각 층들 중 제1 VGL(51)은 제1 도전형 반도체층(40)에 가장 가깝게 배치되고, 제2 VGL(53)은 제2 도전형 반도체층(80)에 가장 가까울 수 있다. 제1 중간층(55) 및 제2 중간층(57)은 제1 VGL(51)과 제2 VGL(53) 사이에 배치될 수 있다. 이들 층들 사이에 추가적으로 다른 층이 더 포함될 수도 있으나 반드시 이에 한정되는 것은 아니다.
제1 VGL(51)은 제1 도전형 반도체층(40)의 성장온도보다 낮은 온도, 예를 들어, 900℃ 이하의 온도에서 성장될 수 있으며, GaN층을 포함할 수 있다. 제1 VGL(51)은 성장속도를 빠르게 하기 위해 TMGa 소스를 사용하여 형성될 수 있으며, 예를 들어, V-pit의 크기 및 밀도를 조절할 수 있다. 제1 VGL(51)은 약 1000Å~2500Å범위 내의 두께로 형성될 수 있다. 제1 VGL(51)은 제1 도전형 반도체층(40)과 동일한 에너지 밴드갭을 가질 수 있으며, 활성층(60)의 각 우물층 두께보다 더 큰 두께를 가질 수 있다. 이에 따라, 제1 VGL(51)은 적색 영역의 파장의 광을 투과할 수 있으며 활성층(60)에 형성되는 스트레인을 완화할 수 있다.
제1 중간층(55) 또는 제2 중간층(57)은 실질적으로 스트레인을 제어하기 위해 추가된 층들로, AlN 또는 AlxGa(1-x)N 또는 GaN 으로 형성될 수 있다. 제1 및 제2 중간층들(55, 57)은 각각 약 10Å~150Å, 및 30Å~450Å의 두께를 가질 수 있다. 제1 및 제2 중간층들(55, 57)은 우물층 및 장벽층을 포함하는 활성층(60)보다 작은 두께를 가질 수 있다.
제1 및 제2 중간층들(55, 57)은 활성층(60)의 우물층들보다 높은 에너지 밴드갭을 가질 수 있으며, 나아가, 활성층(60)의 장벽층들보다 높은 에너지 밴드갭을 가질 수 있으며, 더욱이, 제1 도전형 반도체층(40)보다 높은 에너지 밴드갭을 가질 수 있다. 또한, 제1 및 제2 중간층들(55, 57)은 제2 도전형 반도체 영역(85)의 일부 영역보다 더 높은 에너지 밴드갭을 가질 수 있으며, 특히, 오믹 전극이 콘택하는 제2 도전형 반도체층(80)보다 더 높은 에너지 밴드갭을 가질 수 있다.
제2VGL(53)은 단일층 또는 다중층일 수 있으며, 초격자 구조를 가질 수 있으나 반드시 이에 한정되는 것은 아니다. 제2 VGL(53)은 InGaN/GaN or GaN or InGaN으로 형성될 수 있으며, 일 예로, 405nm 이하의 파장에 해당되는 에너지 밴드갭을 갖도록 In함량이 포함된 InGaN/GaN 형태가될 수 있다. 이때, 제2 VGL(53)은, Ga소스로 TEGa 소스를 사용함으로써, 제1 VGL(51)에서 형성된 V-pit 구조를 따라 상대적으로 느리게 성장할 수 있다. 제2 VGL(53)은 제1 도전형 반도체층(40) 성장 온도보다 낮은 온도, 예를 들어, 900℃ 이하의 온도에서 성장될 수 있다. 제2 VGL(53)은 약 1000Å~2500Å의 두께로 형성될 수 있으며, 불순물이 도핑될 수 있다. 예를 들어, 제2 VGL(53)에 도핑되는 실리콘의 도핑 농도는 5E17~5E18/cm3일 수 있다.제2 VGL(53)은 제1 도전형 반도체층(40) 또는 제2 도전형 반도체층(80)의 에너지 밴드갭과 동일하거나 더 낮은 에너지 밴드갭을 가질 수 있으며, 우물층보다 높은 에너지 밴드갭을 가질 수 있다.
활성층(60)은 복수의 발광부들(60b, 60g)을 포함할 수 있다. 제1 발광부(60b 또는 60g)의 전체 우물층의 개수는 제2 발광부(60r)의 우물층의 개수와 같거나 적을 수 있다.
예를 들어, 제1 발광부(60b 또는 60g)는 청색광 또는 녹색광을 방출할 수 있고, 제2 발광부(60r)는 적색광을 방출할 수 있다. 제2 발광부(60r)의 우물층 및 장벽층은 각각 76torr 내지 760torr 범위 내의 압력하에서 성장될 수 있다. 또한, 장벽층의 성장 온도는 우물층의 성장온도와 같거나 높을 수 있다. 예를 들어, 장벽층의 최고 성장 온도는 우물층의 성장 온도보다 약 150~200℃ 더 높을 수 있다. 장벽층의 두께는 우물층의 두께보다 더 클 수 있으며, 장벽층의 전체 두께는 약100Å 내지 약 200Å범위 내의 두께를 가질 수 있다.
제1 및 제2 발광부들(60b, 60g)은 단일 또는 다중양자우물 구조를 가질 수 있으며, InGaN 또는 InAlGaN 우물층을 포함할 수 있다. 일 실시예에서, 제1 발광부(60b 또는 60g)는 제2 발광부(60r) 아래에 배치될 수 있으며, 제2 발광부(60r)에서 생성된 적색광이 제2 도전형 반도체층(80)을 통해 외부로 방출될 때 제1 발광부(60b 또는 60g)에 의한 광 손실을 방지하여 광 추출 효율을 높일 수 있다. 다른 실시예에서, 제1 발광부(60b 또는 60g)가 제2 발광부(60r) 상에 배치될 수 있다. 이에 따라, 제2 발광부(60r)에서 생성된 광이 제1 도전형 반도체층(40)을 통해 외부로 방출될 때, 적색광이 제1 발광부(60b 또는 60g)에 의한 광 손실을 방지할 수 있다. 본 실시예에서, 제1 발광부(60b 또는 60g)가 제2 발광부(60r)와 함께 사용되는 것으로 설명하지만, 제1 발광부(60b 또는 60g)는 생략될 수도 있으며, 따라서, 적색광을 방출하는 적색 발광 다이오드가 제공될 수 있다.
프리-스트레인드층(50)에 의해 V피트가 형성되며, 이에 따라, 활성층(60)의 스트레인 완화(strain relief)가 발생 된다. 이에 따라, 활성층(60)에 더 많은 함량의 In이 유입될 수 있어, 단일 LED 구조에서 적색광의 광 효율을 개선할 수 있으며, 형광체 없이 다색 예컨대 백색을 구현할 수 있다.
도 8은 본 개시의 또 다른 실시예에 따른 반도체 적층을 설명하기 위한 개략적인 단면도이다.
도 8을 참조하면, 본 실시예에 따른 반도체 적층은 도 7을 참조하여 설명한 바와 유사하며, 다만, 활성층(60)이 3개의 발광부들을 포함하는 것에 차이가 있다. 즉, 본 실시예에 따른 반도체 적층은 청색광을 방출하는 청색 발광부(60b), 녹색 또는 황색광을 방출하는 녹색 발광부(60g), 및 적색광을 방출하는 적색 발광부(60r)를 포함한다. 각각의 발광부들(60b, 60g, 60r)은 단일 양자우물 구조 또는 다중 양자우물 구조를 가질 수 있다.
본 실시예에 있어서, 청색 발광부(60b)가 제1 도전형 반도체층에 가깝고 적색 발광부(60r)가 제2 도전형 반도체층(80)에 가까운 것으로 도시하지만, 소자 형태에 따라 발광부들(60b, 60g, 60r)의 위치는 변경될 수 있다. 한편, 청색 발광부(60b)와 녹색 발광부(60g)의 전체 우물층의 개수는 적색 발광부(60r)의 우물층의 개수와 같거나 그보다 적을 수 있다.
청색 발광부(60b)는 410nm~495nm 범위 내의 피크 파장의 광을 방출할 수 있으며, 녹색 발광부(60g)는 505nm~605nm 범위 내의 피크 파장의 광을 방출할 수 있고, 적색 발광부(60r)은 610~680nm 범위 내의 피크 파장의 광을 방출할 수 있다. 나아가, 본 실시예에서, 녹색 발광부(60g)가 단일의 광을 방출하는 것으로 설명하지만, 이에 한정되는 것은 아니며, 505nm~550nm 범위 내의 피크 파장의 광을 방출하는 녹색 서브 발광부와 550nm~605nm 범위 내의 피크 파장의 광을 방출하는 황색 서브 발광부를 포함할 수도 있다.
녹색 발광부(60g)가 서로 다른 피크 파장의 광을 방출하는 우물층들을 포함하도록 함으로써 그 위에 형성되는 적색 발광부의 결정 품질을 개선할 수 있으며, 이에 따라, 고효율의 적색 발광부를 제공할 수 있다.
일 실시예에 있어서, 활성층(60)의 우물층들의 인듐 함량은 제1 도전형 반도체층(40)에서 제2 도전형 반도체층(80)을 점점 증가할 수 있다. 또한, 활성층(60)의 우물층들의 에너지 밴드갭은 제1 도전형 반도체층(40)에서 제2 도전형 반도체층(80)을 향해 점점 감소할 수 있다. 나아가, 활성층(60)의 우물층들은 제1 도전형 반도체층(40)에서 제2 도전형 반도체층(80)을 향해 굴절률이 점점 증가하도록 배치될 수 있다.
도 9A는 본 개시의 일 실시예에 따른 반도체 적층을 설명하기 위한 개략적인 밴드 다이어그램이고, 도 9B는 제1 발광부(60b) 및 제2 발광부(60g) 부분을 확대 도시한 밴드 다이어그램이다. 도 9A 및 도 9B에서 전도대(conduction band)만을 도시하였으며, 도 9B에서 각 층의 전도대의 위치를 GaN의 전도대를 기준으로 나타내었다.
도 9A 및 도 9B를 참조하면, 본 실시예에 따른 반도체 적층은 제1 발광부(60b) 및 제2 발광부(60r)를 포함하는 활성층(60)을 포함한다. 제1 및 제2 발광부(60b, 60r) 각각의 우물층과 배리어층은 제1 발광부(60b) 및 제2 발광부(60r)에서 방출되는 광이 높은 효율로 방출될 수 있도록 구성된다.
제1 발광부(60b)의 첫번째 배리어층은 GaN 층을 포함하며, 다른 배리어층들은 AlGaN층을 포함할 수 있다. 제1 발광부(60b)의 첫번째 배리어층의 GaN층에 n형 불순물, 예컨대, Si이 도핑될 수 있으며, 도핑 농도는 예를 들어, 5E18/cm3~8E18/cm3 범위 내일 수 있다. 다른 배리어층들 및 우물층들에는 의도적인 도핑이 수행되지 않는다. 첫번째 배리어층은 또한, 정공 블록킹층을 포함할 수 있으며, 이는 AlGaN층으로 형성될 수 있다. 정공 블록킹층은 프리-스트레인드층(50)과 제1 발광부(60b)의 경계 부분에 배치될 수 있다. 한편, 제1 발광부(60b)의 우물층들 사이에 배치된 배리어층들은 AlGaN층으로 형성될 수 있다. 구체적으로 상기 배리어층들은 각각 저온 AlGaN 캐핑층 및 고온 AlGaN 배리어층을 포함할 수 있으며, AlGaN 캐핑층이 고온 AlGaN 배리어층보다 넓은 밴드갭을 가질 수 있다. AlGaN 캐핑층은 고온 AlGaN 배리어층보다 얇게 형성될 수 있다. 예를 들어, AlGaN 캐핑층은 약 1nm, 고온 AlGaN 배리어층은 약 35Å의 두께로 형성될 수 있다. AlGaN 캐핑층은 고온 AlGaN 배리어층보다 낮은 온도에서 성장되며, 예를 들어, 우물층의 성장 온도와 동일한 온도에서 성장될 수 있다.
한편, 제1 발광부(60b)의 우물층들은 InGaN 또는 InAlGaN으로 형성될 수 있으며, 청색 영역의 광을 방출하는 조성을 가질 수 있다. 도 9A 및 도 9B에 도시한 바와 같이, 제1 발광부(60b)는 동일한 에너지 밴드갭을 갖는 2개의 우물층을 포함할 수 있으나, 본 개시가 이에 한정되는 것은 아니며, 더 많은 우물층을 포함할 수도 있고, 또한, 서로 다른 에너지 밴드갭을 갖는 우물층들을 포함할 수도 있다. 다만, 제1 발광부(60b)의 우물층들은 제2 발광부(60r)의 우물층들에 비해 더 적은 수로 배치될 수 있다. 제1 발광부(60b)의 우물층들의 개수를 제2 발광부(60r)의 우물층들의 개수보다 적게 함으로써 적색광의 강도를 증가시킬 수 있다.
도 9A 및 도 9B에 도시한 바와 같이, 제2 발광부(60r)는 첫번째 배리어층과 마지막 배리어층 사이에 4개의 우물층들을 포함할 수 있으나, 우물층들의 개수가 이에 한정되는 것은 아니다. 제2 발광부(60r)의 첫번째 배리어층은 고온 AlN층 및 고온 (Al)GaN층을 포함할 수 있으며, 마지막 배리어층은 AlGaN층을 포함할 수 있다. 첫번째 배리어층의 고온 AlN층은 약 10Å 내지 20Å사이의 두께를 가질 수 있으며, (Al)GaN 층은 약 130Å의 두께를 가질 수 있다. 또한, 우물층들 사이에 배치된 배리어층은 저온 AlN 캐핑층, 저온 AlGaN 캐핑층, 고온 AlN 캐핑층, 및 (Al)GaN층을 포함할 수 있다. 저온 AlGaN 캐핑층 대신 GaN 캐핑층이 사용될 수도 있다. 저온 AlN 캐핑층은 스트레인 보상(compensating) 역할을 한다. 저온 AlN 캐핑층은 우물층의 성장 온도와 동일 온도에서 성장될 수 있으며, 약 10Å 내지 20Å사이의 두께를 가질 수 있다. 저온 AlGaN 캐핑층은 저온 AlN 캐핑층과 동일한 성장온도에서 성장될 수 있으며, 약 20Å의 두께를 가질 수 있다. 저온 AlGaN 캐핑층의 Al 조성은 약 20% 내지 약 30% 범위 내일 수 있다. 한편, (Al)GaN층은 약 90Å 내지 180Å사이의 두께를 가질 수 있다. 제2 발광부(60r)에서 마지막 배리어층을 제외한 나머지 배리어층들의 (Al)GaN층에n형 불순물, 예컨대 Si이 도핑될 수 있다. 제2 발광부(60r)의 각 배리어층에 도핑되는 Si의 도핑 농도는 제1 발광부(60b)의 첫번째 배리어층에 도핑되는 Si 도핑 농도보다 더 낮을 수 있으며, 예를 들어, 5E17/cm3~1E18/cm3 범위 내일 수 있다.
한편, 제2 발광부(60r)의 각 우물층의 두께는 제1 발광부(60b)의 각 우물층의 두께보다 두꺼울 수 있다. 예를 들어, 제2 발광부(60r)의 각 우물층의 두께는 약 25Å~약 40Å범위 내일 수 있다. 나아가, 제2 발광부(60r)의 각 우물층은 조성 그레이딩층을 포함할 수 있으며, In 조성이 서로 다른 층들을 포함할 수 있다. 예를 들어, 제2 발광부(60r)의 우물층은 상기 조성 그레이딩층과, 상기 조성 그레이딩층 상에서 조성이 유지되는 제1 조성층, 및 상기 제1 조성층과 다른 In 함량을 갖는 제2 조성층을 포함할 수 있다. 조성 그레이딩층은 In 조성이 약 1%에서 약 30%까지 증가할 수 있다. 제1 조성층의 In 조성비는 약 30%일 수 있다. In 함량이 가장 많은 제2 조성층은 약 50%의 In 조성비를 가질 수 있으며, 도트 형태로 배치될 수 있다. 일 예로, 조성 그레이딩층은 약 7Å 내지 10Å범위 내의 두께를 가질 수 있으며, 제1 조성층은 20Å 내지 22Å범위의 두께를 가질 수 있고, 제2 조성층은 약 5Å의 두께를 가질 수 있다.
한편, 제2 발광부(60r)의 각 배리어층의 두께는 제1 발광부(60b)의 각 배리어층의 두께보다 더 클 수 있다.
본 실시예에서, 제1 발광부(60b) 상에 제2 발광부(60r)이 배치된 것으로 설명하지만, 제1 발광부(60b)와 제2 발광부(60r) 사이에 녹색 또는 황색광을 방출하는 발광부가 추가로 배치될 수도 있다.
전자 블록층(70)은 전자가 재결합하지 않고 제2 도전형 반도체층(80)으로 흘러가는 것을 방지하기 위해 배치될 수 있다. 전자 블록층(70)은 AlGaN층으로 형성될 수 있는데, 도 9B에 도시한 바와 같이, Al의 조성이 점진적으로 증가하는 그레이딩층일 수 있다.
본 실시예에서, 적색광을 방출하는 제2 발광부(60r)는 제2 도전형 반도체층(80)에 인접하여 배치되며, 청색광을 방출하는 제1 발광부(60b)는 제1 도전형 반도체층에 인접하여 배치된다. 이를 통하여 적색 발광부의 결정 품질을 개선할 수 있으며, 나아가, 시인성이 개선된 발광 소자를 제공할 수 있다.
도 10은 본 개시의 일 실시예에 따른 적색 발광 소자의 반도체 적층을 설명하기 위한 개략적인 단면도이다.
도 10을 참조하면, 반도체 적층은 제1 도전형 반도체층(121), 활성층(123), 및 제2 도전형 반도체층(125)을 포함한다. 각 층들은 다층 구조를 가질 수 있다. 예를 들어, 제1 도전형 반도체층(121)은 제1 도전형 윈도우층(121a), 제1 도전형 클래드층(121b), 제1 도전형 웨이브 가이드층(121c)을 포함할 수 있으며, 제2 도전형 반도체층(125)은 제2 도전형 웨이브 가이드층(125a), 제2 도전형 클래드층(125b), 제2 도전형 중간층(125c), 제2 도전형 윈도우층(125d), 및 제2 도전형 콘택층(125e)을 포함할 수 있다. 활성층(123)은 장벽층과 우물층을 포함하는 다중 양자우물 구조를 가질 수 있다. 본 실시예에서, 제1 도전형은 n형을 제2 도전형은 p형을 나타내지만, 그 반대일 수도 있다.
제1 도전형 윈도우층(121a)은 InAlGaP로 형성될 수 있다. 예를 들어, 제1 도전형 윈도우층(121a)은 Inx(AlzGa(1-z))yP (단, x+y=1)의 조성식을 가질 수 있다. 제1 도전형 윈도우층(121a)은 예를 들어, 약 1.6um 내지 약 2.2um의 두께를 가질 수 있다. X값과 y값의 차이는 15% 이내로 형성되어 상하부로 배치되는 다른 층들과의 격차 차이를 완화 할 수 있다. Al의 조성(Z) Ga의 조성보다 큰 값을 가질 수 있다. 바람직하게는, Al함량은 Ga함량의 1.1배 이상의 조성을 가질 수 있다. 따라서 레이어를 구성하는 원소들간에 격자 균형을 맞추어 레이어 내부 결함을 감소시킬 수 있다.
제1 도전형 클래드층(121b)은 InxAl(1-x)P로 형성될 수 있다. 예를 들어, 제1 도전형 클래드층(121b)은 InxAl(1-x)P의 조성식에서 In과 Al의 함량 차이가 15%이내로 형성될 수 있다. 따라서 레이어를 구성하는 원소들간에 격자 균형을 맞추어 레이어 내부 결함을 감소시킬 수 있다. 제1 도전형 클래드층(121b)은 예를 들어, 약 250nm 내지 약 350nm의 두께를 가질 수 있다.
제1 도전형 웨이브 가이드층(121c)은 Inx(AlzGa(1-z))yP (단, x+y=1)로 형성될 수 있다. 예를 들어, 제1 도전형 웨이브 가이드층(121c)은 Al의 함량이 Ga의 함량보다 3배 이상일 수 있다. X값과 y값의 차이는 15% 이내로 형성될 수 있다. 따라서, 상하부로 배치되는 다른 층들과의 격차 차이를 완화 할 수 있고, 레이어를 구성하는 원소들간에 격자 균형을 맞추어 레이어 내부 결함을 감소시킬 수 있다. 제1 도전형 웨이브 가이드층(121c)은 예를 들어, 약 50nm 내지 약 100nm의 두께를 가질 수 있다.
활성층(123)은 장벽층 및 우물층을 포함하며, 장벽층은 InAlGaP로 우물층은 InGaP로 형성될 수 있다. 예를 들어, 장벽층은Inx(AlzGa(1-z))yP (단, x+y=1)의 조성식을 가질 수 있으며, 우물층은 InxGa(1-x)P의 조성식을 가질 수 있다. 장벽층은 약 5 내지 6nm의 두께를 가질 수 있으며, 우물층은 약 6 내지 약 7nm의 두께를 가질 수 있다. 또는 장벽층의 Al의 함량은 Ga의 함량보다 3배 이상일 수 있다. X값과 y값의 차이는 15% 이내로 형성될 수 있다. 활성층(123)은 630nm 내지 680nm 범위 내의 적색광을 방출하도록 우물층의 조성 이 조절될 수 있다. 활성층(123)은 예를 들어, 15주기 이상 적층된 장벽층과 우물층의 쌍들을 포함할 수 있다. 우물층은 In의 함량과 Ga의 함량 차이가 15%이내로 형성될 수 있다. 따라서 레이어를 구성하는 원소들간에 격자 균형을 맞추어 레이어 내부 결함을 감소시킬 수 있다.
제2 도전형 웨이브 가이드층(215a)은 Inx(AlzGa(1-z))yP (단, x+y=1)로 형성될 수 있다. 예를 들어, 제2 도전형 웨이브 가이드층(125a)은 Al의 함량이 Ga의 함량보다 3배 이상일 수 있다. 또는 X값과 y값의 차이는 15% 이내로 형성될 수 있다. 제2 도전형 웨이브 가이드층(125a)은 예를 들어, 약 50nm 내지 약 100nm의 두께를 가질 수 있다. 제2 도전형 웨이브 가이드층(125a)은 제1 도전형 웨이브 가이드층(121c)보다 두꺼울 수 있다. 또는 제1 도전형 웨이브 가이드층(121c)의 두께가 제2 도전형 웨이브 가이드층(125a)의 두께보다 두꺼울 수 있다. 제1 도전형 웨이브 가이드층(121c)과 제2 도전형 웨이브 가이드층(125a)의 두께를 다르게 하여 발생된 광이 통과해야 하는 상부 및 하부의 경로 길이를 다르게 함으로써 보강간섭에 의한 광 추출 효과를 증가시킬 수 있다.
제2 도전형 클래드층(125b)은 InAlP로 형성될 수 있다. 예를 들어, 제2 도전형 클래드층(125b)은 InxAl(1-x)P의 조성식을 가질 수 있다. 제2 도전형 클래드층(125b)은 예를 들어, 약 220nm 내지 약 320nm의 두께를 가질 수 있다. 제2 도전형 클래드층(125b)은 제1 도전형 클래드층(121b)보다 얇을 수 있다. 제2 도전형 클래드층(125b)은 In과 Al의 조성 차이가 15%이내로 형성될 수 있다. 따라서 레이어를 구성하는 원소들간에 격자 균형을 맞추어 레이어 내부 결함을 감소시킬 수 있다.
제2 도전형 중간층(125c)은 Inx(AlzGa(1-z))yP (단, x+y=1)로 형성될 수 있다. 예를 들어, 제2 도전형 중간층(125c)은 In0.5(Al0.4Ga0.6)0.5P로 형성될 수 있다. 제2 도전형 중간층(125c)은 15nm 내지 25nm의 두께를 가질 수 있다. X값과 y값의 차이는 15% 이내로 형성되어 상하부로 배치되는 다른 층들과의 격차 차이를 완화할 수 있다. Al의 조성(z)은 Ga의 조성보다 작은 값을 가질 수 있다. 바람직하게는, Ga함량은 Al함량의 1.3배 이상의 조성을 가질 수 있다. 따라서 제2 도전형 중간층(125c)의 상부 및 하부에 배치되는 레이어들 사이에서 격자 상수 차이에 의한 스트레스를 완충하는 역할을 한다.
제2 도전형 윈도우층(125d)은 GaP로 형성될 수 있다. 제2 도전형 윈도우층(125d)은 약 170nm 내지 약 270nm의 두께를 가질 수 있다. 제2 도전형 윈도우층(125d)은 전류 스프레딩을 돕는다. 제2 도전형 윈도우층(125d)의 두께는 제1 도전형 윈도우층(121a)의 두께보다 얇을 수 있다. 바람직하게는 제2 도전형 윈도우층(125d)의 두께는 제1 도전형 윈도우충(121a)의 두께의10~30%의 두께일 수 있다. 따라서 전자와 정공이 활성층(123)에 도달하는 속도 균형을 맞출 수 있으므로 발광 효율을 개선할 수 있다.
제2 도전형 콘택층(125e)은 GaP로 형성될 수 있다. 제2 도전형 콘택층(125e)은 제2 도전형 윈도우층(125d)와 동일한 조성의 GaP로 형성되나, 오믹 콘택을 위해 제2 도전형 윈도우층(125d)보다 더 높은 농도로 p형 불순물이 도핑 된다. 제2 도전형 콘택층(125d)은 예를 들어, 약 15nm 내지 약 25nm의 두께를 가질 수 있다.
제2 도전형 중간층(125c), 제2 도전형 윈도우층(125d), 및 제2 도전형 콘택층(125d)의 두께의 합은 제1 도전형 윈도우층(121a)의 두께의 1/10보다 클 수 있다. 또한, 제1 도전형 클래드층(121b) 및 제1 도전형 웨이브 가이드층(121c)의 두께의 합은 제2 도전형 웨이브 가이드층(125a) 및 제2 도전형 클래드층(125b)의 두께의 합보다 클 수 있다.
한편, 본 실시예의 제1 도전형 윈도우층(121a)의 표면에 표면 러프니스가 형성되며, 이에 대해서는 도 2A 내지 도 2D를 참조하여 설명한 바와 같으므로, 상세한 설명은 생략한다.
도 11은 본 개시의 일 실시예에 따른 적색 발광 소자를 갖는 발광 모듈(1000)을 설명하기 위한 개략적인 단면도이다.
도 11을 참조하면, 상기 발광 모듈(1000)은 회로 기판(1001), 적색 발광 소자(100r), 녹색 발광 소자(100g), 청색 발광 소자(100b), 및 몰딩부(1003)를 포함할 수 있다.
회로 기판(1001)은 발광 소자들(100r, 100g, 100b)에 전기를 공급하기 위한 회로 패턴을 가질 수 있다. 회로 기판(1001)은 다층 구조의 배선 패턴을 가질 수 있다. 또한, 발광 소자들(100r, 100g, 100b)을 실장하기 위한 본딩 패드(1002)들을 가질 수 있다. 나아가, 회로 기판(1001)은 바닥면에 패널 기판 등에 실장하기 위한 본딩 패드(1002)들이 회로기판(1001)의 바닥면으로 연장되어 노출된 패드들을 가질 수 있다. 본딩 패드(1002)들은 회로 기판(1001)의 적어도 일부를 둘러싸도록 회로 기판(1001)의 측면을 감싸며 바닥면으로 연장될 수 있다. 따라서 회로 기판(1001)을 구성하고 있는 층들이 박리되지 않도록 견고하게 고정시키는 역할을 할 수 있다.
적색 발광 소자(100r)는 도 1A 및 도 1B를 참조하여 설명한 발광 소자(100)일 수 있으며, 중복을 피하기 위해 상세한 설명은 생략한다. 적색 발광 소자(100r)는 도 1A 및 도 1B를 참조하여 설명한 바와 같이 수직형 발광 소자일 수 있으나, 이에 한정되는 것은 아니며, 플립칩형 발광 소자일 수도 있다. 본딩 와이어가 발광 소자(100)의 본딩 패드(131)와 회로 기판(1001) 상의 본딩 패드를 전기적으로 연결할 수 있다. 본딩 와이어의 웰딩부가 본딩 패드(131) 상에 형성될 수 있다.
녹색 발광 소자(100g)의 경우, 반도체층들은 인듐 갈륨 질화물(InGaN), 갈륨 질화물(GaN), 갈륨 인화물(GaP), 알루미늄 갈륨 인듐 인화물(AlGaInP), 또는 알루미늄 갈륨 인화물(AlGaP)을 포함할 수 있다. 청색 발광 소자(100b)의 경우, 반도체층은 갈륨 질화물(GaN), 인듐 갈륨 질화물(InGaN), 또는 아연 셀렌화물(zinc selenide, ZnSe)을 포함할 수 있다. 녹색 발광 소자(100g) 및 청색 발광 소자(100b)는 수직형, 수평형 또는 플립칩형 발광 소자일 수 있다.
본 실시예에 있어서, 발광 소자들(100r, 100g, 100b)의 상면 높이는 서로 다를 수 있다. 특히, 적색 발광 소자(100r)의 상면 높이가 다른 발광 소자들(100b, 100g)의 상면 높이보다 높을 수 있다.
몰딩부(1003)는 발광 소자들(100r, 100g, 100b)을 덮는다. 몰딩부(1003)는 단일층으로 형성될 수도 있고, 다중층으로 형성될 수도 있다. 또한, 몰딩부(1003)는 광 확산제를 포함할 수 있으며, 나아가, 블랙 매트릭스를 포함할 수도 있다. 몰딩부(1003)의 상면은 그 상면의 높이가 다른 영역을 포함할 수 있으며, 홈부(1004)를 포함할 수도 있다. 홈부(1004)는 기울어진 면을 포함할 수 있으며, 추가적으로 곡면을 포함할 수도 있다. 몰딩부(1003)의 두께는 적어도 하나의 발광 소자(100r, 100g, 100b)의 두께보다 크게 형성될 수 있으며, 적어도 하나의 발광 소자(100r, 100g, 100b)의 일측면에 배치된 몰딩부(1003) 두께보다 두꺼울 수 있다.
다른 실시 형태로, 홈부(1004)는 몰딩부(1003)의 두께의 절반 이상의 깊이로 형성될 수도 있다. 이때, 단면으로 보아 홈부(1004)는 회로 기판(1001)의 상면에 수직한 면을 포함할 수 있으며, 수직한 면이 서로 마주보도록 배치되어 수직한 면 사이에 곡면의 홈을 포함할 수도 있다.
도 12는 본 개시의 일 실시예에 따른 디스플레이 장치(10000)를 설명하기 위한 개략적인 평면도이고, 도 13A, 도 13B, 및 도 13C는 예시적인 실시예에 따른 다양한 디스플레이 장치(1000a, 1000b, 1000c, 1000d, 1000e)를 설명하기 위한 개략적인 사시도들이다.
도 12를 참조하면, 디스플레이 장치(10000)는 패널 기판(1100) 및 복수의 발광 모듈(1000)을 포함할 수 있다. 디스플레이 장치(10000)는, 특별히 한정되는 것은 아니나, 스마트 워치(1000a), VR 헤드셋 또는 글래스와 같은 웨어러블 디스플레이 장치(1000b), 또는 증강 현실 안경과 같은 AR 디스플레이 장치(1000c), 마이크로 LED TV나 사이니지와 같은 실내 또는 실외용 디스플레이 장치(1000d, 1000e)를 포함할 수 있다. 패널 기판(1100) 및 복수의 발광 모듈(1000)은 디스플레이 장치(1000a~1000e) 내에 배치될 수 있다.
상기 패널 기판(1100)은 PI(Polyimide), FR4, 유리(glass) 등의 재질로 형성될 수 있으며, 수동 매트릭스 구동 또는 능동 매트릭스 구동을 위한 회로를 포함할 수 있다. 일 실시예에 있어서, 상기 패널 기판(1100)은 내부에 배선 및 저항을 포함할 수 있다. 다른 실시예에서, 상기 패널 기판(1100)은 배선, 트랜지스터 및 커패시터 등을 포함할 수 있다. 또한, 상기 패널 기판(1100)은 회로에 전기적으로 접속할 수 있는 패드들을 상면에 가질 수 있다.
복수의 발광 모듈(1000)이 패널 기판(1100) 상에 정렬될 수 있다. 발광 모듈들(1000)은 서로 간격을 두고 배치될 수도 있고, 서로 밀착되도록 배치될 수도 있다. 본 실시예에 있어서, 발광 모듈들(1000)이 패널 기판(1100) 상에 직접 배치된 것으로 도시하지만, 본 개시는 이에 한정되는 것은 아니다. 복수의 발광 모듈들(1000)이 인터포저와 같은 다른 회로 기판 상에 정렬되고, 복수의 인터포저들이 패널 기판(1100) 상에 배치될 수도 있다. 또한, 캐비닛 기판 상에 복수의 발광 모듈들(1000)을 배열하고, 발광 모듈들이 배열된 복수의 캐비닛 기판을 프레임 등에 장착하여 디스플레이 장치를 제공할 수도 있다.
도 14는 본 개시의 일 실시예에 따른 식물 조명 장치(20000)를 설명하기 위한 개략적인 평면도이다.
도 14를 참조하면, 본 실시예에 따른 식물 조명 장치(20000)는 패널 기판(2100) 및 발광 소자들(2000a~2000d)을 포함한다.
패널 기판(2100)은 발광 소자들(2000a~2000d)에 전기를 공급하기 위한 회로를 가질 수 있다. 또한, 패널 기판(2100)은 표면에 광을 반사하기 위한 반사시트 또는 반사층을 가질 수 있다. 패널 기판(2100)은 대략적으로 사각형 형상을 가질 수 있다.
서로 다른 파장의 광을 방출하는 발광 소자들(2000a~2000d)이 패널 기판(2100) 상에 배치될 수 있다. 발광 소자들(2000a~2000d)은 패키지 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.
제1 발광 소자(2000a)는 백색광을 방출할 수 있다. 예를 들어, 제1 발광 소자(2000a)는 청색 발광 다이오드와 함께 형광체를 포함할 수 있다. 청색 발광 다이오드는 예를 들어, 430nm ~460nm 범위 내의 피크 파장의 광을 방출할 수 있다. 복수의 제1 발광 소자들(2000a)이 패널 기판(2100) 상에 배열된다. 제1 발광 소자들(2000a)은 다른 발광 소자들(2000b~2000d)에 비해 가장 많은 개수로 배열될 수 있으며, 다른 발광 소자들(2000b~2000d) 전체 개수보다 더 많은 개수로 배열될 수 있다.
본 실시예에 있어서, 제1 발광 소자들(2000a)은 대체로 유사한 온도의 백색광을 방출할 수 있으나, 본 개시가 이에 한정되는 것은 아니다. 예를 들어, 제1 발광 소자들(2000a)은 서로 다른 색온도의 백색광을 방출하는 발광 소자들을 포함할 수 있다. 예컨대, 제1 발광 소자들(2000a)은 온백색광(warm white light)을 방출하는 발광 소자들과 자연 백색광(natural white light)을 방출하는 발광 소자들을 포함할 수 있다. 자연 백색광은 식물의 성장을 촉진하여 성장 속도를 증가시키며, 온백색광은 열매를 더 크게 하고 생육 상태를 양호하게 한다. 제1 발광 소자(2000a)는 디밍(dimming)될 수 있다. 제2 발광 소자(2000b)는 적색광을 방출하는 발광 소자일 수 있다. 제2 발광 소자(2000b)는 예컨대 도 1A 및 도 1B를 참조하여 설명한 발광 소자(100)를 포함할 수 있다. 여기서, 제2 발광 소자(2000b)는 예를 들어, 630nm~680nm 범위 내의 피크 파장의 광을 방출할 수 있다. 이 범위 내의 피크 파장의 광은 작물의 수율을 높이며, 청색광과 조합하여 더 효과적이다. 제2 발광 소자(2000b)에서 방출되는 광의 피크 파장은 제1 발광 소자(2000a)에서 방출되는 청색광의 피크 파장보다 100nm 이상 길 수 있다. 피크 파장의 이격 격차가 100nm 이상이 되도록 하여 식물에 보다 정확한 각각의 색 또는 파장의 광을 공급하게 되므로 식물 생장에 효과적이다. 제2 발광 소자(2000b)는 디밍(dimming)될 수 있다.
제3 발광 소자(2000c)는 예를 들어, 710nm~750nm 범위 내의 피크 파장의 광을 방출하는 장파장 적색광을 방출할 수 있다. 제3 발광 소자(2000c)는 적외선에 반응하는 피토크롬(phytochrome)을 촉진하여 개화를 촉진한다. 제3 발광 소자(2000c)는 디밍(dimming)될 수 있다.
제4 발광 소자(2000d)는 예를 들어 380nm~410nm 범위 내의 피크 파장의 광을 방출하는 근자외선을 방출할 수 있다. 제4 발광 소자(2000d)에서 방출되는 광의 피크 파장은 제1 발광 소자(2000a)에서 방출되는 청색광의 피크 파장보다 50nm 이상 짧을 수 있다. 제4 발광 소자(2000d)는 질화갈륨계 발광 다이오드를 포함할 수 있다. 제4 발광 소자(2000d)는 식물의 성장을 촉진하며, 나아가 유용 물질의 생성을 증가시킨다. 제4 발광 소자(2000d)는 디밍(dimming)될 수 있다.
본 실시예의 발광 소자들(2000a~2000d)은 교류 또는 직류로 구동될 수 있으며, 디밍될 수 있다. 한편, 발광 소자들(2000a~2000d)은 복수의 채널로 연결될 수 있다. 일 실시예에 있어서, 제1 내지 제4 발광 소자들(2000a~2000d)이 각각 서로 다른 채널로 연결될 수 있으며, 이에 따라, 동종의 발광 소자들이 선택적으로 구동될 수 있다. 다른 실시예에 있어서, 제1 내지 제4 발광 소자들(2000a~2000d)은 서로 조합하여 복수의 채널로 연결될 수도 있다. 예를 들어, 식물 생육의 라이프 타임 또는 원하는 유용 물질을 효과적으로 얻는데 최적화된 모드에 따라 채널들을 구성하고, 각 모드에 따라 채널들을 선택적으로 구동할 수도 있다.
본 실시예에 있어서, 제1 발광 소자들(2000a)의 개수가 가장 많으며, 제1 발광 소자들(2000a)의 개수는 제2 발광 소자들(2000b) 및 제3 발광 소자들(2000c)의 개수의 합보다 많을 수 있다. 또한, 제2 발광 소자들(2000b) 및 제3 발광 소자들(2000c)의 개수의 합은 제4 발광 소자들(2000d)의 개수보다 많을 수 있다.
제2 발광소자(2000b)는 제1 발광소자(2000a)들 사이에 배치될 수 있다. 또는 제3 발광소자(2000c)는 제1 발광소자(2000a)들 사이에 배치될 수 있다. 또는 제4 발광소자(2000d)는 제1 발광소자(2000a)들 사이에 배치될 수 있다. 가장 많은 개수를 가지는 제1 발광소자(2000a)들 사이에 제2 발광소자(2000b) 또는 제3 발광소자(2000c) 또는 제4 발광소자(2000d)를 배치하여 제2~4 발광소자(2000b, 2000c, 2000d)에서 방출되는 광이 편중되지 않고 제1 발광소자(2000a)과 함께 식물에 도달할 수 있도록 할 수 있다.
다른 실시 형태로, 패널 기판(2100)에 배치되는 발광 소자들은 서로 다른 피크 파장을 가지는 복수의 발광 소자들이 조합되어 배치될 수도 있다. 예를 들어, 패널 기판(2100)에서 발생 가능한 파장이 2개가 되도록 발광 소자들(2000a~2000d) 각각의 그룹 중 2개의 그룹을 패널 기판(2100)에 배치할 수 있다. 또는 패널 기판(2100)에서 발생 가능한 파장이 3개가 되도록 발광 소자들(2000a~2000d) 각각의 그룹 중 3개의 그룹을 패널 기판(2100)에 배치할 수 있다. 또는 패널 기판(2100)에서 발생 가능한 파장이 4개가 되도록 발광 소자들(2000a~2000d) 각각의 그룹 중 4개의 그룹을 패널 기판(2100)에 배치할 수 있다. 따라서 원하는 식물의 증진 효과 또는 목적에 따라 발광 소자들 (2000a~2000d) 그룹을 선택하여 배치함으로써 식물에 작용되는 효과를 극대화시킬 수 있다.
이상에서, 본 개시의 다양한실시예들에 대해 설명하였으나, 본 개시는 이들 실시예들에 한정되는 것은 아니다. 또한, 하나의 실시예에 대해서 설명한 사항이나 구성요소는 본 개시의 기술적 사상을 벗어나지 않는 한, 다른 실시예에도 적용될 수 있다.

Claims (20)

  1. 적색 발광 소자에 있어서,
    제1 도전형 반도체층;
    제2 도전형 반도체층; 및
    제1 도전형 반도체층과 제2 도전형 반도체층 사이에 배치된 활성층을 포함하고,
    상기 제1 도전형 반도체층은 표면에 복수의 돌출부들을 포함하되,
    상기 복수의 돌출부들은 경사진 측면을 갖는 돌출부들을 포함하는 적색 발광 소자.
  2. 청구항 1에 있어서,
    상기 복수의 돌출부들은 다른 돌출부들로부터 이격된 돌출부 및 이웃하는 돌출부와 접하는 돌출부를 포함하는 적색 발광 소자.
  3. 청구항 2에 있어서,
    상기 서로 접하는 돌출부들은 연속적인 상면을 갖는 돌출부들을 포함하는 적색 발광 소자.
  4. 청구항 3에 있어서,
    상기 연속적인 상면을 갖는 돌출부들의 연결부분은 돌출부들의 최대 폭보다 더 작은 폭을 갖는 적색 발광 소자.
  5. 청구항 2에 있어서,
    상기 서로 접하는 돌출부들은 돌출부들 사이에 V자형 그루브가 형성된 돌출부들을 포함하는 적색 발광 소자.
  6. 청구항 1에 있어서,
    상기 제1 도전형 반도체층 상에 배치된 본딩 패드 및 상기 본딩 패드로부터 연장하는 연장 전극들을 더 포함하는 적색 발광 소자.
  7. 청구항 6에 있어서,
    상기 본딩 패드는 상기 제1 도전형 반도체층의 모서리 또는 꼭지점 근처에 배치된 적색 발광소자.
  8. 청구항 6에 있어서,
    상기 연장 전극들은 상기 제1 도전형 반도체층의 일측 가장자리로부터 타측 가장자리로 세로 방향으로 연장하는 제1 연장 전극들 및 상기 제1 연장 전극들의 단부들을 연결하는 제2 연장 전극들을 포함하는 적색 발광 소자.
  9. 청구항 8에 있어서,
    상기 제2 연장 전극들 중 적어도 하나는 상기 본딩 패드에 연결된 적색 발광 소자.
  10. 청구항 9에 있어서,
    상기 본딩 패드에 연결된 제2 연장 전극들은 상기 본딩 패드로부터 멀어질수록 좁아지는 폭을 갖는 적색 발광 소자.
  11. 청구항 6에 있어서,
    상기 본딩 패드 및 연장 전극들은 상기 제1 도전형 반도체층의 평평한 영역 상에 배치되고,
    상기 돌출부들은 상기 평평한 영역으로 둘러싸인 영역 내에 배치된 적색 발광 소자.
  12. 청구항 1에 있어서,
    상기 제2 도전형 반도체층의 하부에 배치된 전류 차단층을 더 포함하되,
    상기 전류 차단층은 굴절률이 서로 다른 적어도 2종의 절연층을 포함하는 적색 발광 소자.
  13. 청구항 12에 있어서,
    상기 전류 차단층은 SiO2층 및 Nb2O5층을 포함하는 적색 발광 소자.
  14. 청구항12에 있어서,
    기판;
    상기 기판 상에 배치된 제1 금속층;
    상기 전류 차단층을 덮는 제2 금속층; 및
    상기 제1 금속층과 제2 금속층을 본딩하는 본딩 금속층을 더 포함하는 적색 발광 소자.
  15. 청구항 14에 있어서,
    상기 전류 차단층은 적어도 하나의 개구부를 갖고,
    상기 제2 금속층은 상기 전류 차단층의 개구부를 통해 상기 제2 도전형 반도체층에 전기적으로 접속하는 적색 발광 소자.
  16. 청구항 15에 있어서,
    상기 제2 도전형 반도체층에 오믹 콘택하는 오믹 전극을 더 포함하고,
    상기 전류 차단층의 개구부는 상기 오믹 전극을 노출시키고,
    상기 제2 금속층은 상기 오믹 전극에 접속하는 적색 발광 소자.
  17. 청구항 15에 있어서,
    상기 개구부의 폭은 상기 돌출부 하나의 폭보다 큰 적색 발광 소자.
  18. 발광 모듈에 있어서,
    회로 기판; 및
    상기 회로 기판상에 배치된 적색 발광 소자, 녹색 발광 소자, 및 청색 발광를 포함하되,
    상기 적색 발광 소자는 청구항 1의 적색 발광 소자인 발광 모듈.
  19. 식물 조명 장치에 있어서,
    패널 기판; 및
    상기 패널 기판 상에 배치된 발광 소자들을 포함하되,
    상기 발광 소자들은 백색광을 방출하는 제1 발광 소자들, 630nm 내지 680nm 범위 내의 적색광을 방출하는 제2 발광 소자들, 710nm 내지 750nm 범위 내의 장파장 적색광을 방출하는 제3 발광 소자들, 및 380nm 내지 410nm 범위 내의 근자외선을 방출하는 제4 발광 소자들을 포함하고, 상기 제2 발광 소자들은 청구항 1 내지 청구항 17의 어느 한 항의 적색 발광 소자를 포함하는 식물 조명 장치.
  20. 청구항 19에 있어서,
    상기 제2 발광 소자에서 방출되는 적색광의 피크 파장은 상기 제1 발광 소자에서 방출되는 청색광의 피크 파장보다 100nm 이상 길고, 상기 제4 발광 소자에서 방출되는 근자외선의 피크 파장은 상기 제1 발광 소자에서 방출되는 청색광의 피크 파장보다 50nm 이상 짧은 식물 조명 장치.
PCT/KR2023/001733 2022-02-07 2023-02-07 적색광을 방출하는 발광 소자, 그것을 갖는 발광 모듈, 및 그것을 갖는 장치 WO2023149783A1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263307497P 2022-02-07 2022-02-07
US63/307,497 2022-02-07
US18/161,710 US20230253763A1 (en) 2022-02-07 2023-01-30 Light emitting device, light emitting module having the same, and apparatus having the same
US18/161,710 2023-01-30

Publications (1)

Publication Number Publication Date
WO2023149783A1 true WO2023149783A1 (ko) 2023-08-10

Family

ID=87520385

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2023/001733 WO2023149783A1 (ko) 2022-02-07 2023-02-07 적색광을 방출하는 발광 소자, 그것을 갖는 발광 모듈, 및 그것을 갖는 장치

Country Status (2)

Country Link
US (1) US20230253763A1 (ko)
WO (1) WO2023149783A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050074280A (ko) * 2002-05-24 2005-07-18 루메이 옵토일렉트로닉스 코포레이션 고출력 고광선속 발광다이오드 및 그 제조방법
KR20120047184A (ko) * 2010-11-03 2012-05-11 엘지이노텍 주식회사 발광 소자 및 이의 제조 방법
KR20160145413A (ko) * 2015-06-10 2016-12-20 엘지이노텍 주식회사 적색 발광소자, 적색 발광소자의 제조방법 및 발광소자 패키지
US20210288213A1 (en) * 2020-03-10 2021-09-16 Lextar Electronics Corporation Flip-chip light emitting diode structure and manufacturing method thereof
KR20210148817A (ko) * 2020-06-01 2021-12-08 (주)넥스트사이언스 그린월 타입의 실내 공기 정화 시스템

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050074280A (ko) * 2002-05-24 2005-07-18 루메이 옵토일렉트로닉스 코포레이션 고출력 고광선속 발광다이오드 및 그 제조방법
KR20120047184A (ko) * 2010-11-03 2012-05-11 엘지이노텍 주식회사 발광 소자 및 이의 제조 방법
KR20160145413A (ko) * 2015-06-10 2016-12-20 엘지이노텍 주식회사 적색 발광소자, 적색 발광소자의 제조방법 및 발광소자 패키지
US20210288213A1 (en) * 2020-03-10 2021-09-16 Lextar Electronics Corporation Flip-chip light emitting diode structure and manufacturing method thereof
KR20210148817A (ko) * 2020-06-01 2021-12-08 (주)넥스트사이언스 그린월 타입의 실내 공기 정화 시스템

Also Published As

Publication number Publication date
US20230253763A1 (en) 2023-08-10

Similar Documents

Publication Publication Date Title
WO2016064134A2 (en) Light emitting device and method of fabricating the same
WO2012108636A2 (en) Light emitting device having wavelength converting layer
WO2016190664A1 (ko) 발광소자
WO2016204482A1 (ko) 복수의 파장변환부를 포함하는 발광 소자 및 그 제조 방법
WO2015190722A1 (ko) 발광 소자 및 조명 장치
WO2016018109A1 (ko) 발광 다이오드
WO2017138707A1 (ko) 고출력 발광 다이오드 및 그것을 갖는 발광 모듈
WO2015147518A1 (ko) 렌즈, 이를 포함하는 발광소자 모듈
WO2017065566A1 (ko) 반도체 소자, 반도체 소자 패키지, 및 이를 포함하는 조명 시스템
WO2021210919A1 (ko) 단일칩 복수 대역 발광 다이오드
WO2016190665A1 (ko) 발광소자
WO2021033949A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2020138842A1 (en) Micro light emitting diode and manufacturing method of micro light emitting diode
WO2018174425A1 (ko) 분포 브래그 반사기 적층체를 구비하는 발광 다이오드
WO2021256839A1 (ko) 단일칩 복수 대역 발광 다이오드 및 그 응용품
WO2017119730A1 (ko) 발광 소자
WO2016200012A1 (ko) 광 출사 유닛 및 이를 포함하는 광원 유닛
WO2017122996A1 (ko) 자외선 발광소자
WO2014054891A1 (ko) 발광소자 및 발광소자 패키지
WO2014021651A1 (ko) 발광 소자
WO2023149783A1 (ko) 적색광을 방출하는 발광 소자, 그것을 갖는 발광 모듈, 및 그것을 갖는 장치
WO2023027474A1 (ko) 발광 다이오드 및 그것을 갖는 발광 소자
WO2016080671A1 (ko) 발광소자 및 조명시스템
WO2022177306A1 (ko) 단일칩 복수 대역 발광 다이오드, 그것을 갖는 발광 소자 및 발광 모듈
WO2022031138A1 (ko) 복수개의 발광셀들을 갖는 발광 다이오드

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23750015

Country of ref document: EP

Kind code of ref document: A1