JP2014103309A

JP2014103309A - 発光素子

Info

Publication number: JP2014103309A
Application number: JP2012255317A
Authority: JP
Inventors: Satoshi Tanaka; 聡田中; Ji-Hao Liang; 吉鎬梁
Original assignee: Stanley Electric Co Ltd
Current assignee: Stanley Electric Co Ltd
Priority date: 2012-11-21
Filing date: 2012-11-21
Publication date: 2014-06-05
Anticipated expiration: 2032-11-21
Also published as: JP6063220B2

Abstract

【課題】発光ムラが少ない高性能なＬＥＤ素子等の発光素子を提供する。
【解決手段】発光素子は、第１の導電型の第１の半導体層１７、活性層１５、及び第２の導電型の第２の半導体層１３がこの順に積層されている半導体構造層１１と、第１の半導体層上に形成された電極１９と、第２の半導体層上に形成された散乱電極層２５と、散乱電極上に形成された反射層２７と、を含む発光素子であって、散乱電極層は、第２の半導体層上に形成され第２の半導体層とオーミック接合を形成しているオーミック部及びオーミック部を貫通して第２の半導体層と非オーミック接合を形成している非オーミック部２３を含み、非オーミック部は互いに離間してドット状に形成されている第１の非オーミック部を含み、オーミック部または非オーミック部のいずれかは、活性層からの光に対し透明である。
【選択図】図３

Description

本発明は、発光素子、特に、発光ダイオード（ＬＥＤ：Light Emitting Diode）素子に関する。

ＬＥＤ素子を搭載した発光装置が、照明、バックライト、産業機器等に従来から用いられてきた。特許文献１及び２に記載されているようなＬＥＤ素子は、ＧａＡｓ基板またはサファイヤ基板等の成長基板上にＭＯＣＶＤ（Metal-Organic Chemical Vapor Deposition）法等を用いてＡｌＧａＩｎＰまたはＧａＮ等の半導体層をエピタキシャル成長させ、成長基板上に成長した半導体層を導電性の支持基板に貼り合わせた後、成長基板を除去して製造されている。

特開２０１１−１６５８５３号公報特開２００３−１３３５８８号公報

上記したような発光素子には、活性層全体に電流を均一に拡散させる為、ｎ電極直下のｐ側電極層に高抵抗層を挿入してｎ電極直下での電流集中を抑制し、電流を拡散させる方法が用いられているものがある（特許文献１及び２）。このような発光素子では、ｐ電極層の高抵抗層周縁部において電流集中が生ずることによる発光ムラが発生していた。

本発明は、上述の点に鑑みてなされたものであり、発光ムラが少ない高性能なＬＥＤ素子等の発光素子を提供することを目的とする。

本発明の発光素子は、第１の導電型の第１の半導体層、活性層、及び第２の導電型の第２の半導体層がこの順に積層されている半導体構造層と、当該第１の半導体層上に形成された電極と、当該第２の半導体層上に形成された散乱電極層と、当該散乱電極上に形成された反射層と、を含む発光素子であって、当該散乱電極層は、当該第２の半導体層上に形成され当該第２の半導体層とオーミック接合を形成しているオーミック部及び当該オーミック部を貫通して当該第２の半導体層と非オーミック接合を形成している非オーミック部を含み、当該非オーミック部は互いに離間してドット状に形成されている第１の非オーミック部を含み、当該オーミック部または当該非オーミック部のいずれかは、当該活性層からの光に対し透明であることを特徴とする。

本発明の実施例に係る発光素子の電極構造を示す平面図である。図１の一部拡大図である。本発明の実施例に係る発光素子の断面図である。図３の一部拡大図である。図１の発光素子の製造工程を示す断面図である。図１の発光素子の製造工程を示す断面図である。本発明の他の実施例に係る発光素子の製造工程を示す断面図である。本発明の他の実施例に係る発光素子の電極構造を示す平面図である。本発明の他の実施例に係る発光素子の電極構造を示す平面図である。本発明の他の実施例に係る発光素子の製造工程を示す断面図である。

＜実施例＞
以下に、ＬＥＤ素子を例にして、本発明の実施例に係る半導体素子１０について、図１乃至図４を参照しつつ説明する。図１は、本発明の実施例１に係る半導体素子１０の散乱電極層（後述する）から見た電極構造を模式的に示す平面図である。また、図２は図１の領域Ａの一部拡大図である。図３は図２の３−３線に沿った発光素子１０の断面図である。また、図４は、図３の領域Ｂの一部拡大図である。

まず、図３を参照して、半導体構造層１１について説明する。半導体構造層１１は、ｐ型ＧａＮ層及びｐ型ＡｌＧａＮ層からなるｐ型半導体層１３、多重量子井戸構造（ＭＱＷ）を有する活性層１５、並びにＧａＮ／ＩｎＧａＮを含む歪み緩和層、ｎ型ＧａＮ層、アンドープＧａＮ層及びＧａＮバッファ層からなるｎ型半導体層１７が積層されている構造を有している。各層はＡｌ_ｘＩｎ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦ｘ≦１、０≦ｙ≦１）で表される窒化物半導体からなり、必要に応じてｎ型ドーパントとしてＳｉ等、ｐ型ドーパントとしてＭｇ等が添加されている。

なお、活性層１５は多重量子井戸(ＭＱＷ)としたが、単一量子井戸(ＳＱＷ)、あるいは単層（いわゆるバルク層）でもよい。多重量子井戸構造は、例えば、井戸層をＩｎ_ｚＧａ_１―ｚＮ層（組成ｚ＝０．３５、厚さ２ｎｍ）、バリア層をＧａＮ層（厚さ１４ｎｍ）とし、５つの井戸層を有している。なお、井戸層のＩｎ組成ｚは発光波長に合わせて０≦ｚ≦１．０の範囲で調整される。

図１において破線で示しているように、半導体構造層１１のｎ型半導体層１７上には、ｎ電極１９及びｎ電極に電力を供給するためのボンディングパッド２０が形成されている。図１及び図２からわかるように、ｎ電極１９は、ｎ型半導体層１７上に矩形をなす線状電極（線幅Ｗ１）として形成されている（本実施例では、３つの矩形をなすように形成されている）。ｎ電極１９は、ｎ型半導体層１７側から、Ｔｉ（層厚１ｎｍ）、Ａｌ（層厚２００ｎｍ）、Ｔｉ（層厚１００ｎｍ）、Ｐｔ（層厚２００ｎｍ）、Ａｕ（層厚２５００ｎｍ）が順に積層されて形成されている。本実施例において、ｎ電極１９の幅Ｗ１は１０μｍである。

半導体構造層１１のｐ型半導体層１３上には、ＩＴＯ等の透光性導電材料からなる透光性導電部２１とＡｇ、Ａｇ合金等の光反射性を有する金属からなる非オーミック部２３とからなる層厚２０ｎｍのｐ電極層である散乱電極層２５が形成されている。

透光性導電部２１は、活性層１５から出射される光に対して透光性を有する（または透明な）導電材料、例えばＩＴＯからなり、非オーミック部２３が形成される領域を除いたｐ型半導体層１３の上面の全体に層厚２０ｎｍで形成されている。透光性導電部２１は、ｐ型半導体層１３とオーミック接合を形成するオーミック部である。なお、透光性導電部２１の材料は、ＩＴＯに限られず、例えば、他の透光性導電材料であるＩＺＯ、ＺｎＯ等であってもよい。

非オーミック部２３は、透光性導電部２１を貫通しており、ｐ型半導体層１３と非オーミック接合を形成している連続部２３Ａ（第１のオーミック部）とドット部２３Ｂ（第２のオーミック部）とを有している。本実施例の場合には、非オーミック部はＡｇ等の光反射性を有する金属からなり、非オーミック部２３とｐ型半導体層１３とがショットキー接合を形成している。

連続部２３Ａは、半導体構造層１１を挟んでｎ電極１９が形成されている領域と対向している領域に２０ｎｍの厚さで形成されており、図３に示すように、ｐ型半導体層１３に接した上底が下底よりも短い台形の断面形状を有している。本実施例において、連続部２３Ａのｐ型半導体層１３に接した面の幅Ｗ２は２０μｍである。なお、電流の良好に拡散させるために、連続部２３Ａの幅Ｗ２はｎ電極１９の幅Ｗ１よりも広いのが好ましい。

図１及び図２に示すように、ドット部２３Ｂは、連続部２３Ａの周囲に、等間隔でドット状に複数形成されており、図３及び図３の領域Ｂの拡大図である図４に示すように、１つ１つが高さ２０ｎｍの円錐台形状を有している。すなわち、ドット部２３Ｂは、１つ１つがｐ型半導体層１３に接する底面を有するすり鉢形状を有している。本実施例において個々のドット部２３Ｂは、連続部２３Ａの両側９０μｍ以内の領域に、５列で等間隔に形成されている。また、ドット部２３Ｂのｐ型半導体層１３に接している上面の直径ｄは５μｍである。

反射層２７は、散乱電極層２５のｐ型半導体層１３と接している面と反対の面上に形成されている。反射層２７は、ＡｇまたはＡｇ合金等の光反射性の高い金属からなり、１００−１５０ｎｍの層厚を有している。なお、非オーミック部２３及び反射層２７は、上記材料以外であってもよく、例えば、光反射性の高いＡｌ、Ｒｈ、Ｐｔ等の単膜または複合材料で形成されていてもよい。

上述のように、発光素子１０では、非オーミック部２３と反射層２７とによって、凹凸形状の光反射構造が形成されている。すなわち、透光性導電部２１と非オーミック部２３との界面である側壁部２９が光散乱面を形成している。この側壁部２９によって形成される光散乱面が、透光性導電部２１上の活性層１５への電流集中によって発生する発光強度が強い領域の近傍に位置する故に、この活性層１５の発光強度が強い領域から散乱電極層２５の方向に出射された光が多く散乱される。従って、この側壁部２９が形成する散乱面によって、光取り出し面であるｎ型半導体層１７上面からの発光を均一化することが可能である。

なお、側壁部２９は、光取り出し面であるｎ型半導体層１７の上面により多く取り出すことができる向きに傾斜しているのが好ましい。従って、非オーミック部２３と反射層２７との界面と側壁部とがなす角（内角）αが、９０°以下（α≦９０°）であるのが好ましい。また、光散乱効果を高めるために、角度αは１０°以上４５°以下（１０°≦α≦４５°）の角度であるのが好ましい。また、透光性導電部２１とｐ型半導体層１３との接触面積が小さすぎると、発光素子１０の駆動電圧の上昇が発生してしまうため、ｐ型半導体層１３と透光性導電部２１との接触面積は、散乱電極層２５全体とｐ型半導体層１３との接触面積の８０％−９０％であるのが好ましい。

半導体側接合層３１は、反射層２７の散乱電極層２５と接している面と反対側の面上に形成されている。半導体側接合層３１は、反射層２７側からＴｉ（層厚１００ｎｍ）、Ｐｔ（層厚１００ｎｍ）、Ａｕ（層厚２００ｎｍ）の順に積層されている金属層である。

支持基板側接合層３３は、Ｓｉ等の導電性基板からなっている支持基板３５上に形成されているＡｕＳｎ（例えば、層厚１〜２μｍ）の層であり、半導体側接合層３１の反射層２７と接している面と反対側の面において半導体側接合層３１と共晶接合している。なお、支持基板３５は、導電性を有し熱伝導率が高い材料であれば、Ｇｅ、Ａｌ、Ｃｕ、ＣｕＷ等の他の材料を用いてもよい。

以下に、上述した発光素子１０を製造する方法について、図２の３−３線に沿った発光素子１０の断面における製造過程の図である図５Ａ−５Ｇを用いて説明する。

まず、図５Ａに示すように、サファイヤ基板等の成長基板３７を準備し、半導体構造層１１をＭＯＣＶＤ法により成膜する。具体的には、例えば、成長基板３７をＭＯＣＶＤ装置に投入し、サーマルクリーニング後、ＧａＮバッファ層、アンドープＧａＮ層及びｎ型ＧａＮ層からなるｎ型半導体層１７、活性層１５、ｐ型ＡｌＧａＮ層及びｐ型ＧａＮ層からなるｐ型半導体層１３を順に成膜する。その後、半導体構造層１１が成膜された成長基板３７をＲＴＡ（Rapid Thermal Anneal）装置にて４００℃以上の温度に加熱してｐ型半導体層１３の活性化を行う。

次に、ｐ型半導体層１３上に透光性導電部２１を形成する。まず、ｐ型半導体層１３上に、例えば、ＲＦスパッタ法を用いてＩＴＯ膜を層厚２０ｎｍで成膜する。この際、基板温度は１５０−３００℃に維持する。なお、後のエッチングにおいて、透光性導電部２１の側面の傾斜角度αを光散乱に適当な１０°以上、４５°以下にすべく基板温度を２００−２５０度にしてＩＴＯ膜を成膜するのが好ましい。また、透光性導電部２１のシート抵抗を低く抑えるために、ＩＴＯ膜の成膜中の導入酸素体積比は０．０−０．６％程度であるのが好ましい。ＩＴＯ膜の成膜後、フォトレジストパターンを形成してウェットエッチングを行い、非オーミック部２３を形成する部分のＩＴＯ膜を除去し、図５Ｂに示すように透光性導電部２１を形成した。

次に、非オーミック部２３を形成する。まず、例えば、ＲＦスパッタ法を用いて、２０ｎｍの層厚でＡｇを成膜する。その後、非オーミック部２３を形成する部分をフォトレジストで覆い、ウェットエッチングによって、フォトレジストで覆われていないＡｇを除去することで、図５Ｃに示すように非オーミック部を形成し、散乱電極層２５が完成する。

次に、図５Ｄに示すように反射層２７を形成する。具体的には、例えば、スパッタ法を用いて反射層２７となるＡｇ層を約１００−１５０ｎｍ成膜する。なお、反射層２７の成膜には上記スパッタ法に限らず電子ビーム（ＥＢ）法、抵抗加熱法等、他の手法を用いてもよい。

次に、図５Ｅに示すように、反射層２７上に半導体側接合層３１を形成する。具体的には、例えば、電子ビーム真空蒸着法によりＴｉ（層厚１００ｎｍ）、Ｐｔ（層厚１００ｎｍ）、Ａｕ（層厚２００ｎｍ）を順に成膜して積層する。

次に、上面に支持基板側接合層３３が形成されている支持基板３５を用意する。例えば、支持基板３５はＳｉ基板であり、支持基板側接合層３３は、電子ビーム蒸着等で支持基板３５上に形成されているＳｎ２０ｗｔ％のＡｕＳｎの層（層厚１−２μｍ）である。

次に、半導体側接合層３１の表面と支持基板側接合層３３の表面と接触させて、互いに対して圧力３５０ｋｇ／ｃｍ^２で押圧しつつ、温度３２０℃で５分間かけて熱圧着を行うことにより支持基板３５を貼り付ける。その後、例えば、レーザリフトオフ（ＬＬＯ）装置にて成長基板３７の裏面側からエキシマレーザを照射することにより成長基板３７を除去する。成長基板３７を取り去った後の状態を図５Ｆに示す。なお、成長基板３７の除去は、レーザリフトオフ（ＬＬＯ）に限らず、ウェットエッチング、ドライエッチング、機械研磨法、もしくは化学機械研磨（ＣＭＰ）、またはこれらの方法を組み合わせて行ってもよい。

ＬＬＯで成長基板３７を除去した場合、成長基板３７を除去した後、塩酸処理を行い、ＬＬＯで発生した残ったＧａを除去する。これにより、ｎ型ＧａＮ層が露出する。更に、ｎ型ＧａＮ層の表面をＲＩＥ等のドライエッチング装置を用いたＣｌ、Ａｒ処理又は、ＣＭＰ研磨装置を用いて平滑化を行いレーザー痕やレーザーダメージ層を除去する。光取り出し効率を向上させる為に、露出したｎ型ＧａＮ層表面には、凹凸加工を施す事が好ましい。

上記処理の終了後、図５Ｇに示すようにｎ型半導体層１７上にｎ電極１９を形成する。ｎ電極１９は、Ｔｉ（層厚１ｎｍ）、Ａｌ（層厚１０００ｎｍ）を電子ビーム蒸着等で順に成膜することで形成する。ｎ電極１９は、ｎ型半導体とオーミック接合を形成することが可能な材料で形成されていればよく、例えば、ＡｕＧｅＮｉ、ＡｕＧｅ、ＡｕＳｎ、ＡｕＳｎＮｉ等を用いて形成してもよい。最後に、支持基板３５を薄片化して、ダイシングを行うことで素子の個片化を行って、発光素子１０が完成する。

上記実施例においては、非オーミック部２３をＡｇ等の光反射率の高い金属で形成することとしたが、非オーミック部をＳｉＯ_２等の、透光性を有しかつ透光性導電部２１を形成する材料よりも屈折率が低い透光性絶縁体で形成することとしてもよい。その場合でも、透光性導電部２１と非オーミック部２３との界面である側壁部２９において全反射や散乱が起きる故に、透光性導電部２１の近傍の活性層１５への電流集中によって発生する発光ムラを低減することが可能である。

また、上記実施例では、非オーミック部２３と反射層２７を別個に形成することとしたが、これらを同時に形成してもよい。すなわち、図６Ａに示すように、透光性導電部２１を形成し、その後に、図６Ｂに示すように、非オーミック部を別個に形成せずに、スパッタ法を用いてＡｇ等の反射性金属層を約１００−１５０ｎｍ成膜することで非オーミック部２３及び反射層２７をまとめて形成してもよい。

また、上記実施例では、同一の形状のドット部２３Ｂを等間隔に形成する場合を説明したが、連続部２３Ａに近いほど、ｐ型半導体層１３と散乱電極層２５との界面におけるドット部２３Ｂの面積占有率（散乱電極層２５のｐ型半導体層１３と接している面における、ドット部２３Ｂの面積／散乱電極層２５全体の面積）を高くすることとしてもよい。すなわち、連続部２３Ａから離間するほど、ドット部２３Ｂの面積占有率を低下させることとしてもよい。

このようにすることよって、活性層１５からの発光が比較的強い連続部２３Ａに近いほど、透光性導電部２１と非オーミック部２３との界面であり光の散乱に大きく寄与する側壁部２９の面積を大きくすることができるので、活性層１５からの発光が比較的強い連続部２３Ａ近傍の領域において、他の領域より多くの光散乱を発生させることができ、発光素子１０の発光ムラをさらに低減させることが可能である。

ドット部２３Ｂの面積占有率を変化させる例について、図７及び図８を参照して説明する。図７及び図８は、発光素子の電極構造を図２と同様に一部拡大した図である。ドット部２３Ｂの面積占有率を変化させるには、例えば、図７に示すように、連続部２３Ａから離間するほどドット部２３Ｂの直径を小さくしてもよいし、図８に示すように連続部２３Ａから離間するほど単位面積当たりのドット部２３Ｂの数を減らしてもよい。また、連続部２３Ａから離間するほど単位面積当たりのドット部２３Ｂの数を減らしかつドット部２３Ｂの直径を小さくしてもよい。

上記実施例において、ドット部２３Ｂは円錐台形状であるとしたが、光の散乱が可能である形状ならばどのような形状でもよく、多角錐台形状、円柱形状、多角形柱形状、中空円柱形状等他の形状であってもよい。

また、非オーミック部２３を透光性とし、非オーミック部２３を透光性導電部２１（オーミック部）よりも先に形成して、透光性導電部２１を、非オーミック部２３を覆うように形成することとしてもよい。この場合の製造工程では、まず図５Ａに関して説明したように、半導体構造層１１を形成する。その次に、ｐ型半導体層１３上に、活性層１５から出射される光に対して透光性を有する（または透明な）絶縁材料、例えばＳｉＯ_２を２００ｎｍ成膜し、フォトレジストパターンを形成してウェットエッチングを行い、図９Ａに示すように連続部２３Ａ及びドット部２３Ｂを同時に形成し、非オーミック部２３を形成する。

次に、図９Ｂに示すように、ｐ型半導体層１３の表面と非オーミック部２３とを共に覆うように、ＩＴＯ等を用いて透光性導電部２１を形成する。この透光性導電部２１の厚さは十分薄く、２０ｎｍ以下が好ましい。次に図９Ｃに示すように、導電部２１上に反射層２７として、反射性金属、例えばＡｇを２００ｎｍ成膜し、その後に図５Ｅに関して説明したように、反射層２７上に半導体側接合層３１を形成する。

このようにした場合、透光性導電部２１を非常に薄く形成するため、図９Ｃに示すように、非オーミック部２３によってｐ型半導体層１３表面に形成される凹凸形状及びそれによるテーパー面（傾斜面）が透光性導電部２１の表面に引き継がれ（すなわち、凹凸形状及びテーパー面が透光性導電部２１の表面に形成されている状態で）、その上に反射層２７が形成されることとなる。これにより、非オーミック部が形成されている領域では、ドット状の非オーミック部のテーパー面部分で、薄い透光性導電部２１を介して反射膜による光の散乱が生じることになる。また、ＳｉＯ_２が形成されず、透光性導電部２１がｐ型半導体層１３に直接接している領域が、透光性導電部２１とｐ型半導体層１３とがオーミック接合している領域となり、活性層から出射された光が非常に薄い透光性導電部２１を介して反射層２７で反射されることになる。

上述した実施例における種々の数値、寸法、材料等は、例示に過ぎず、用途及び製造される半導体素子等に応じて、適宜選択することができる。

１０発光素子
１１半導体構造層
１３ｐ型半導体層
１５活性層
１７ｎ型半導体層
１９ｎ電極
２１透光性導電部
２３非オーミック部
２３Ａ連続部
２３Ｂドット部
２５散乱電極層
２７反射層
２９側壁部

Claims

第１の導電型の第１の半導体層、活性層、及び第２の導電型の第２の半導体層がこの順に積層されている半導体構造層と、
前記第１の半導体層上に形成された電極と、
前記第２の半導体層上に形成された散乱電極層と、
前記散乱電極上に形成された反射層と、を含む発光素子であって、
前記散乱電極層は、前記第２の半導体層上に形成され前記第２の半導体層とオーミック接合を形成しているオーミック部及び前記オーミック部を貫通して前記第２の半導体層と非オーミック接合を形成している非オーミック部を含み、
前記非オーミック部は互いに離間してドット状に形成されている第１の非オーミック部を含み、
前記オーミック部または前記非オーミック部のいずれかは、前記活性層からの光に対し透明であることを特徴とする発光素子。
前記非オーミック部は、前記半導体構造層を挟んで前記電極が形成されている領域と対向する領域に形成されている第２の非オーミック部をさらに有し、前記第１の非オーミック部は前記第２の非オーミック部と離間していることを特徴とする請求項１に記載の発光素子。
前記活性層からの光に対し透明な前記オーミック部または前記非オーミック部のいずれかは、前記第２の半導体層の表面に平行な断面における面積が前記第２の半導体層に向かって大きくなるような傾斜面を有することを特徴とする請求項１または２に記載の発光素子。
散乱電極層の前記第２の半導体層に接している面における前記複数の第１の非オーミック部の面積占有率が、前記第２の非オーミック部から離間するほど減少することを特徴とする請求項２に記載の発光素子。
前記オーミック部は前記活性層からの光に対し透明な透光性導電体からなり、前記非オーミック部は反射性金属材料からなることを特徴とする請求項１乃至４のいずれか１に記載の発光素子。
前記非オーミック部は、透光性絶縁体からなることを特徴とする請求項１乃至４のいずれか１に記載の発光素子。