JPS6169122A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6169122A JPS6169122A JP19198584A JP19198584A JPS6169122A JP S6169122 A JPS6169122 A JP S6169122A JP 19198584 A JP19198584 A JP 19198584A JP 19198584 A JP19198584 A JP 19198584A JP S6169122 A JPS6169122 A JP S6169122A
- Authority
- JP
- Japan
- Prior art keywords
- type
- silicon
- region
- silicon substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 44
- 239000010703 silicon Substances 0.000 claims abstract description 44
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000012535 impurity Substances 0.000 claims abstract description 15
- 238000004544 sputter deposition Methods 0.000 claims abstract description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 3
- 239000011574 phosphorus Substances 0.000 claims abstract description 3
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims 1
- 229910052787 antimony Inorganic materials 0.000 abstract description 4
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052804 chromium Inorganic materials 0.000 abstract description 3
- 238000001704 evaporation Methods 0.000 abstract description 2
- 229910052709 silver Inorganic materials 0.000 abstract description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 239000006104 solid solution Substances 0.000 abstract 1
- 238000000407 epitaxy Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 235000018185 Betula X alpestris Nutrition 0.000 description 1
- 235000018212 Betula X uliginosa Nutrition 0.000 description 1
- -1 chromium Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体装置の製造方法に関し、特にパワー半
導体装置例えばＮＰＮエピタキクヤ〜トランジスタ等の
裏面オーミｌり電極を形成する場合に有用なものである
。
導体装置例えばＮＰＮエピタキクヤ〜トランジスタ等の
裏面オーミｌり電極を形成する場合に有用なものである
。
従来の技術
パワー用の半導体装置においては、オーミーｌり電極の
オーミ”ｌり接触性が問題になる。これは、半導体装置
の動作時の発熱量と大きな関係があり、半導体装置の良
否を決定するからである。し刀・しながら、エビタキシ
ャルトワンジスグ等の半導体装置においては、良好なオ
ーｉ ＝ｒり接触が得られない場合がある。
オーミ”ｌり接触性が問題になる。これは、半導体装置
の動作時の発熱量と大きな関係があり、半導体装置の良
否を決定するからである。し刀・しながら、エビタキシ
ャルトワンジスグ等の半導体装置においては、良好なオ
ーｉ ＝ｒり接触が得られない場合がある。
以下、第２図に示すＮＰＮエピタキシャルトランジスタ
を例に説明すると、ｌはＮ＋型シリコン基板領域、２は
Ｎ＋ｆｆ７’Ｊコン基板領域ｌ上に形成されたＮ−型エ
ピタキシャル領域、ａはＮ−型エビタキシャρ領域２内
に選択拡散によって形成されたＰ型ベース領域、４はＰ
型ベース領域３内に選択拡城４およびＰ型ベース領域３
に形成されたエミ・。
を例に説明すると、ｌはＮ＋型シリコン基板領域、２は
Ｎ＋ｆｆ７’Ｊコン基板領域ｌ上に形成されたＮ−型エ
ピタキシャル領域、ａはＮ−型エビタキシャρ領域２内
に選択拡散によって形成されたＰ型ベース領域、４はＰ
型ベース領域３内に選択拡城４およびＰ型ベース領域３
に形成されたエミ・。
夕電庵およびベース電照、８はＮ＋型シリコン基板領域
ｌに形成されたコレクタ電（至）である。
ｌに形成されたコレクタ電（至）である。
発明が解決しようとする問題、（。
上記のトランジスタにおいて、Ｎ ＋ ｅシリコン爪へ
領域１は、その上にＮ−早エビタキシャル領域２を形成
する際のオートドーピングによるＮ−やエビタキシャｌ
し領域２の不純物濃度が不安定にならないｘうｖｃ、ソ
（Ｄ 不純物ｍ ｊｆ ’ｋ １０１８”０ＩＴＩｓ／
；’、、１程度ニしかできず、このＮ＋型シリコン基板
領域１に直接クロム、二Ｉゲル、銀等の金属を蒸着して
も、良好なオーミック性が得られず、動作時の発熱上が
多くなり、電力オンオフ試験等で剥離しやすい。
領域１は、その上にＮ−早エビタキシャル領域２を形成
する際のオートドーピングによるＮ−やエビタキシャｌ
し領域２の不純物濃度が不安定にならないｘうｖｃ、ソ
（Ｄ 不純物ｍ ｊｆ ’ｋ １０１８”０ＩＴＩｓ／
；’、、１程度ニしかできず、このＮ＋型シリコン基板
領域１に直接クロム、二Ｉゲル、銀等の金属を蒸着して
も、良好なオーミック性が得られず、動作時の発熱上が
多くなり、電力オンオフ試験等で剥離しやすい。
そこで、上記問題弘を解決するために、次のような方法
が考えられている。その１は、千−ｌプサイズを大きく
してオーミーｌり特性をカバーする方法である・しかし
この方法は一枚の基板から得ら〆□ れる
チｌデ数が少なくなり、チップのコストが高くなるとい
う問題卓を有する。その２はＮ＋型１７１Ｊコン基板領
域１上にＨ−型エビタギンヤノシ領域２を形成したのち
、Ｎ＋型シリコン基板領域ｌの池面を研磨して、表面の
Ｎ型エミッタ領域４の形成と同時に、裏面のＮ＋ ５シ
リコン基板領域ｌにＮ＋＋型領域を形成し、このＮ＋＋
型領域上に金属層を形成することによってオーミック特
性を改傅するものである。（特開昭５６−１６９３１９
号公報）。しかしながら、この方法は基板のハンドリン
グによって基板を破損しやすく、歩留りが’ａ＜なり、
特に最近の基板の大径化に対して決定的に不利になると
いう問題点を含む。
が考えられている。その１は、千−ｌプサイズを大きく
してオーミーｌり特性をカバーする方法である・しかし
この方法は一枚の基板から得ら〆□ れる
チｌデ数が少なくなり、チップのコストが高くなるとい
う問題卓を有する。その２はＮ＋型１７１Ｊコン基板領
域１上にＨ−型エビタギンヤノシ領域２を形成したのち
、Ｎ＋型シリコン基板領域ｌの池面を研磨して、表面の
Ｎ型エミッタ領域４の形成と同時に、裏面のＮ＋ ５シ
リコン基板領域ｌにＮ＋＋型領域を形成し、このＮ＋＋
型領域上に金属層を形成することによってオーミック特
性を改傅するものである。（特開昭５６−１６９３１９
号公報）。しかしながら、この方法は基板のハンドリン
グによって基板を破損しやすく、歩留りが’ａ＜なり、
特に最近の基板の大径化に対して決定的に不利になると
いう問題点を含む。
問題点を解決するための手段
この発明はシリコン基板に対して［有］電型決定不純物
を含むシリコン層をスパ１夕法で破着形成し、この７リ
コン層上に金属層をＷＩＮ形成することを特徴とするも
のである。
を含むシリコン層をスパ１夕法で破着形成し、この７リ
コン層上に金属層をＷＩＮ形成することを特徴とするも
のである。
作用
上記の手段によれば、導電型決定不純物を含むシリコン
層がシリコン基板と同一材質であるためシリコンＪ＋（
板に対して密着性がよく、また導電型決定不純物を含む
ノリコノ層に対して金属層の密着外もよいため、良好な
オーミック接触が得られる。また、シリコン基板をオー
ミノク工程の直前まで厚いま−で流し、オーミノク工程
の直前で薄くできるので、シリコン基板の破損がなく、
歩留りが向上するし、シリコン基板の大径化にも問題な
く対応できる。
層がシリコン基板と同一材質であるためシリコンＪ＋（
板に対して密着性がよく、また導電型決定不純物を含む
ノリコノ層に対して金属層の密着外もよいため、良好な
オーミック接触が得られる。また、シリコン基板をオー
ミノク工程の直前まで厚いま−で流し、オーミノク工程
の直前で薄くできるので、シリコン基板の破損がなく、
歩留りが向上するし、シリコン基板の大径化にも問題な
く対応できる。
実施例
以下、この発明の一実施例を図面を参照して説明する。
第１図はこの発明によるＮ Ｐ Ｎエビタキンヤルトワ
ンスジスタの要部拡大断面図を示す。まず、Ｎ型不純物
としてアンチモン（Ｓｂ）を１０１０ｔ０１論程度にド
ープした厚さ８５０μのＮ＋型シリコン基叛ｌを用意し
、その上にＮ型不純物としてリン（Ｐ）ｆ １０１５〜
１０１６ ａｔｏｍｓイｄ程度１ｃ）’−デし九Ｎ−型
エビタキシャ、ｔｖｗｉ域２を厚さ、４．０μ程度に形
成して、総厚さが３９０μ程度のエピタキンヤル基板を
製作する。 １ｌｉｉ記Ｎ−エピタキンヤμ領域２に周
知の選択拡散技術によってＰ型ベース領域３を形＋ｉ２
Ｌ、さらにこのＰ型ベース領域３内にＮ型エミ・ツタ
領域４を形成する。
ンスジスタの要部拡大断面図を示す。まず、Ｎ型不純物
としてアンチモン（Ｓｂ）を１０１０ｔ０１論程度にド
ープした厚さ８５０μのＮ＋型シリコン基叛ｌを用意し
、その上にＮ型不純物としてリン（Ｐ）ｆ １０１５〜
１０１６ ａｔｏｍｓイｄ程度１ｃ）’−デし九Ｎ−型
エビタキシャ、ｔｖｗｉ域２を厚さ、４．０μ程度に形
成して、総厚さが３９０μ程度のエピタキンヤル基板を
製作する。 １ｌｉｉ記Ｎ−エピタキンヤμ領域２に周
知の選択拡散技術によってＰ型ベース領域３を形＋ｉ２
Ｌ、さらにこのＰ型ベース領域３内にＮ型エミ・ツタ
領域４を形成する。
さらに、表面の酸化嘆５に窓明けしてアルミニクムｔｓ
着し、バターニングしてエミ・ツタ電極６およびベーヌ
電極７をｆ５成する２次に、Ｎ１型シリコン基板１の裏
面を研磨して、エビタキ７ヤル法板の総厚さを２２０μ
程度に調整し、シリコン中にＮ型不純物としてアンチモ
ン（Ｓｂ）よりも固溶限界（Ｄ大＊ イ’） ン（Ｐ）
ヲｌ ０１９ａｔ”””／、４ 以上０６度で含むター
ゲ＋トを使用するスバ！り法で１！ＡさｌＯ〜１００
／を程Ｉ！のシリコン層９を形成し、さらにこのシリコ
ン層９士にクロム、二Ｉケ” 、 ＳＨ’、ｉ：の金属
層１０をスパッタ法または蒸着法で形成してコレクタ電
顕８を形成する。こののち、ａＯＯ〜５００℃程度の温
度で加熱する。この加熱処理によって、エミッタｔ［６
およびベース電樺７のシンターが実施されるとともに、
コレクタ電樺ｌＯの密着性が改善される。
着し、バターニングしてエミ・ツタ電極６およびベーヌ
電極７をｆ５成する２次に、Ｎ１型シリコン基板１の裏
面を研磨して、エビタキ７ヤル法板の総厚さを２２０μ
程度に調整し、シリコン中にＮ型不純物としてアンチモ
ン（Ｓｂ）よりも固溶限界（Ｄ大＊ イ’） ン（Ｐ）
ヲｌ ０１９ａｔ”””／、４ 以上０６度で含むター
ゲ＋トを使用するスバ！り法で１！ＡさｌＯ〜１００
／を程Ｉ！のシリコン層９を形成し、さらにこのシリコ
ン層９士にクロム、二Ｉケ” 、 ＳＨ’、ｉ：の金属
層１０をスパッタ法または蒸着法で形成してコレクタ電
顕８を形成する。こののち、ａＯＯ〜５００℃程度の温
度で加熱する。この加熱処理によって、エミッタｔ［６
およびベース電樺７のシンターが実施されるとともに、
コレクタ電樺ｌＯの密着性が改善される。
なお、上記実施例に示したＮＰＮエビタギ７ヤル１ワ・
′ノスｙ ｐ）、−タトの半ン１享体装置にも実施で
きる。
′ノスｙ ｐ）、−タトの半ン１享体装置にも実施で
きる。
発明の効果
この発明によれば、シリコン基板と金属層との間に、シ
リコン基板よりも導電型決定不純物を高濃度に含むンリ
コン層を介在させたことによって、Ｌ４好なオーミＩり
接触が得られる。まだ、スパｊり法は拡散法のように１
０００℃以上の高温を必・２、要としないし、蒸着法の
ようにシリコンと導電型７１欠定不純物の蒸電圧の違い
によって両者が偏析することもなｌ／−１゜さらに、シ
リコン基板をオーミノク工程の直前まで厚い状態で流せ
るので、シリコンＷ＆の破損がなくなり歩留が向上し、
特にシリコン基板の大口径化に対して宥和である。また
、導電型決定不純物を金属層に含ませた場合に比較して
、導電型決定不純物をシリコン基板中に拡散させるため
の高温処理が不要になる。
リコン基板よりも導電型決定不純物を高濃度に含むンリ
コン層を介在させたことによって、Ｌ４好なオーミＩり
接触が得られる。まだ、スパｊり法は拡散法のように１
０００℃以上の高温を必・２、要としないし、蒸着法の
ようにシリコンと導電型７１欠定不純物の蒸電圧の違い
によって両者が偏析することもなｌ／−１゜さらに、シ
リコン基板をオーミノク工程の直前まで厚い状態で流せ
るので、シリコンＷ＆の破損がなくなり歩留が向上し、
特にシリコン基板の大口径化に対して宥和である。また
、導電型決定不純物を金属層に含ませた場合に比較して
、導電型決定不純物をシリコン基板中に拡散させるため
の高温処理が不要になる。
面の簡単な説明
〆 第１図は。。え工、よ。−Ｃ１造、□２
、ヤ。
、ヤ。
ビクギシャｌレトワンノスクの要Ｃ１１１５拡大断面図
である。
である。
第２ ’７ ｄ Ｎ Ｐ Ｎエビタキンヤルトワ７７ス
タの断面図である。
タの断面図である。
１・・・・・・・ ・ シリコン基板（Ｎ”サブストレ
ート領域）。
ート領域）。
９ ・−・・・・ 導電型決定不純物を含むンリコノ層
、１０・・・・・−金購層っ
、１０・・・・・−金購層っ
Claims (1)
- 【特許請求の範囲】 １、シリコン基板に拡散によって半導体デバイスを形成
する工程と、 前記シリコン基板の裏面を研磨して所定の厚さに調整す
る工程と、 前記研磨面に導電型決定不純物をシリコン基板よりも高
濃度で含むシリコン層をスパッタ法で形成する工程と、 前記シリコン層上に金属層を形成する工程とを含む半導
体装置の製造方法。 ２、前記シリコン基板が導電型決定不純物としてアノチ
モンを含み、前記シリコン層がリンを含む、特許請求の
範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19198584A JPS6169122A (ja) | 1984-09-12 | 1984-09-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19198584A JPS6169122A (ja) | 1984-09-12 | 1984-09-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6169122A true JPS6169122A (ja) | 1986-04-09 |
Family
ID=16283708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19198584A Pending JPS6169122A (ja) | 1984-09-12 | 1984-09-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6169122A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61234041A (ja) * | 1985-04-09 | 1986-10-18 | Tdk Corp | 半導体装置及びその製造方法 |
| US5242841A (en) * | 1992-03-25 | 1993-09-07 | Texas Instruments Incorporated | Method of making LDMOS transistor with self-aligned source/backgate and photo-aligned gate |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5323569A (en) * | 1976-08-18 | 1978-03-04 | Toshiba Corp | Semiconductor device |
| JPS5722458A (en) * | 1980-05-30 | 1982-02-05 | Skf Kugellagerfabriken Gmbh | Pin for tension ring |
-
1984
- 1984-09-12 JP JP19198584A patent/JPS6169122A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5323569A (en) * | 1976-08-18 | 1978-03-04 | Toshiba Corp | Semiconductor device |
| JPS5722458A (en) * | 1980-05-30 | 1982-02-05 | Skf Kugellagerfabriken Gmbh | Pin for tension ring |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61234041A (ja) * | 1985-04-09 | 1986-10-18 | Tdk Corp | 半導体装置及びその製造方法 |
| US5242841A (en) * | 1992-03-25 | 1993-09-07 | Texas Instruments Incorporated | Method of making LDMOS transistor with self-aligned source/backgate and photo-aligned gate |
| US5348895A (en) * | 1992-03-25 | 1994-09-20 | Texas Instruments Incorporated | LDMOS transistor with self-aligned source/backgate and photo-aligned gate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2842831A (en) | Manufacture of semiconductor devices | |
| US3617824A (en) | Mos device with a metal-silicide gate | |
| US3601888A (en) | Semiconductor fabrication technique and devices formed thereby utilizing a doped metal conductor | |
| US3664874A (en) | Tungsten contacts on silicon substrates | |
| JP2915433B2 (ja) | 半導体集積回路装置 | |
| JPS6169122A (ja) | 半導体装置の製造方法 | |
| EP0015064B1 (en) | Process for producing bipolar semiconductor device | |
| JP3270985B2 (ja) | 半導体装置の製造方法 | |
| JPS6021558A (ja) | バイポ−ラ型半導体集積回路装置 | |
| JPH01268121A (ja) | シリコン系半導体素子のオーミック電極形成方法 | |
| JPS5846167B2 (ja) | 半導体装置の製造方法 | |
| JPH084095B2 (ja) | 半導体装置の製造方法 | |
| JPH10150004A (ja) | 半導体装置及びその製造方法 | |
| JPH01241168A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPS59189625A (ja) | 半導体装置の製造方法 | |
| JPH0322694B2 (ja) | ||
| US3583857A (en) | Method of producing a germanium transistor | |
| JPS5935182B2 (ja) | 半導体装置の電極構造 | |
| JPS59163864A (ja) | 半導体装置 | |
| JPS6227547B2 (ja) | ||
| JPS63253633A (ja) | 半導体装置の製造方法 | |
| JPS5925273A (ja) | 半導体装置及びその製造方法 | |
| JPS59101868A (ja) | シヨツトキ−障壁と低抵抗接触とを有する半導体装置及びその製造方法 | |
| JPS60148113A (ja) | 半導体装置の製造方法 | |
| JPS6010674A (ja) | 半導体素子の製造方法 |