JPH10150004A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH10150004A JPH10150004A JP30945896A JP30945896A JPH10150004A JP H10150004 A JPH10150004 A JP H10150004A JP 30945896 A JP30945896 A JP 30945896A JP 30945896 A JP30945896 A JP 30945896A JP H10150004 A JPH10150004 A JP H10150004A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- electrode
- type
- boron
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】裏面電極として、良好な密着強度を有するオー
ミック接合と低濃度のＰ層が容易に形成できる半導体装
置及びその製造方法を提供する。 【解決手段】ＩＧＢＴの断面図において、Ｎ型のシリコ
ン基板1 の表面に、高濃度のＰ型が導入されたＰ+ 型の
ウェル領域、ゲート絶縁膜上のゲート電極2 、Ｐ型ベー
ス領域3 、Ｎ+ 型エミッタ領域4 、絶縁膜5 、エミッタ
電極6 が形成されている。この表面と反対側の裏面のコ
レクタ電極7 は、ボロンをドーミングしたアルミニウム
またはアルミニウム合金を電極材料として用いている。
コレクタ電極7 に隣接して低濃度のＰ型層（Ｐ- 層）8
が形成されており、この電極はレーザ・メルトアニール
法により、アルミニウムとボロンの拡散効率の違いを利
用し、良好な低抵抗オーミックコンタクトを形成してい
る。
ミック接合と低濃度のＰ層が容易に形成できる半導体装
置及びその製造方法を提供する。 【解決手段】ＩＧＢＴの断面図において、Ｎ型のシリコ
ン基板1 の表面に、高濃度のＰ型が導入されたＰ+ 型の
ウェル領域、ゲート絶縁膜上のゲート電極2 、Ｐ型ベー
ス領域3 、Ｎ+ 型エミッタ領域4 、絶縁膜5 、エミッタ
電極6 が形成されている。この表面と反対側の裏面のコ
レクタ電極7 は、ボロンをドーミングしたアルミニウム
またはアルミニウム合金を電極材料として用いている。
コレクタ電極7 に隣接して低濃度のＰ型層（Ｐ- 層）8
が形成されており、この電極はレーザ・メルトアニール
法により、アルミニウムとボロンの拡散効率の違いを利
用し、良好な低抵抗オーミックコンタクトを形成してい
る。
Description
【０００１】
【発明の属する技術分野】この発明は、特にパワーデバ
イス、パワーＩＣにおける、ゲート等が形成されるチッ
プ表面（主面）に対してオーミック接合を伴う裏面の電
極を有する半導体装置及びその製造方法に関する。
イス、パワーＩＣにおける、ゲート等が形成されるチッ
プ表面（主面）に対してオーミック接合を伴う裏面の電
極を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】一般に、ＩＧＢＴ（insulated gate bip
olar transistor ）やＧＴＯサイリスタといったパワー
デバイスの、コレクタやアノードといった裏面の電極
は、良好な密着強度を有するオーミックコンタクトを達
成するための、メタル形成がなされる。
olar transistor ）やＧＴＯサイリスタといったパワー
デバイスの、コレクタやアノードといった裏面の電極
は、良好な密着強度を有するオーミックコンタクトを達
成するための、メタル形成がなされる。
【０００３】例えば、ＩＧＢＴの製造工程を説明する。
(1) Ｐ型シリコン基板上にＮ型エピタキシャル層が形成
されたウェハ表面において、ゲートの形成やイオン注入
を伴うベース、エミッタの領域を形成する。その後、
(2) ウェハ裏面のコレクタ領域に対し、不純物濃度プロ
ファイルを制御するためのイオン注入（Ｐ+ 拡散）と、
活性化（例えば、９００℃アニール）を行う。次に、
(3) ウェハ表面に関し、例えばアルミニウム電極を形成
する。そして、(4) ウェハ裏面のコレクタ電極を形成す
る。ここでは、例えば、裏面のＰ+ 表面にクロム、ニッ
ケル、銀などの合金が蒸着により形成される。その後、
例えば、４５０℃程度のメタルシンター工程を行う。
(1) Ｐ型シリコン基板上にＮ型エピタキシャル層が形成
されたウェハ表面において、ゲートの形成やイオン注入
を伴うベース、エミッタの領域を形成する。その後、
(2) ウェハ裏面のコレクタ領域に対し、不純物濃度プロ
ファイルを制御するためのイオン注入（Ｐ+ 拡散）と、
活性化（例えば、９００℃アニール）を行う。次に、
(3) ウェハ表面に関し、例えばアルミニウム電極を形成
する。そして、(4) ウェハ裏面のコレクタ電極を形成す
る。ここでは、例えば、裏面のＰ+ 表面にクロム、ニッ
ケル、銀などの合金が蒸着により形成される。その後、
例えば、４５０℃程度のメタルシンター工程を行う。
【０００４】パワーデバイスにおいては、上記したＩＧ
ＢＴに限らず、チップ裏面の電極は、そのウェハ裏面側
へのイオン注入、その後のメタル形成が必要となる。例
えば、良好な密着強度を有するオーミックコンタクトを
達成するため、複数層のメタル構造を採用する。これに
より、製作工程に時間がかかり、スループットが劣化す
るという問題があげられる。例えば、上記のようなＩＧ
ＢＴに関して説明すると、上記(2) と(4) のウェハ裏面
へのプロセスが必要であり、この２つのプロセスは、そ
れぞれ種類の異なる半導体製造装置で達成される。この
結果、工程時間が長くかかり、スループットを劣化させ
る。
ＢＴに限らず、チップ裏面の電極は、そのウェハ裏面側
へのイオン注入、その後のメタル形成が必要となる。例
えば、良好な密着強度を有するオーミックコンタクトを
達成するため、複数層のメタル構造を採用する。これに
より、製作工程に時間がかかり、スループットが劣化す
るという問題があげられる。例えば、上記のようなＩＧ
ＢＴに関して説明すると、上記(2) と(4) のウェハ裏面
へのプロセスが必要であり、この２つのプロセスは、そ
れぞれ種類の異なる半導体製造装置で達成される。この
結果、工程時間が長くかかり、スループットを劣化させ
る。
【０００５】さらに、上記(2) と(4) の２回のウェハ裏
面へのプロセスにおいて、製作途中においてウェハ表面
を支持台に接触させるように載置する機会が多くなると
いえる。このため、接触表面にダストが付着し、ウェハ
表面にキズがついて、例えば、ゲートやエミッタに悪影
響を及ぼす危険性がある。これは製品の歩留の低化を招
く恐れがある。
面へのプロセスにおいて、製作途中においてウェハ表面
を支持台に接触させるように載置する機会が多くなると
いえる。このため、接触表面にダストが付着し、ウェハ
表面にキズがついて、例えば、ゲートやエミッタに悪影
響を及ぼす危険性がある。これは製品の歩留の低化を招
く恐れがある。
【０００６】
【発明が解決しようとする課題】このように、従来で
は、パワーデバイスのチップ表面の反対側の裏面の電極
に関し、その形成工程が、イオン注入とメタル形成の、
両工程を必要とすることにより、スループットが低下す
る。さらには、製作途中の工程でウェハ表面を支持台に
接触させることもあって、チップ表面にダストが付着
し、キズがつくなど、ゲートやその他のチップ表面側の
領域に悪影響を及ぼし、製品の歩留の低化を招くという
懸念もある。
は、パワーデバイスのチップ表面の反対側の裏面の電極
に関し、その形成工程が、イオン注入とメタル形成の、
両工程を必要とすることにより、スループットが低下す
る。さらには、製作途中の工程でウェハ表面を支持台に
接触させることもあって、チップ表面にダストが付着
し、キズがつくなど、ゲートやその他のチップ表面側の
領域に悪影響を及ぼし、製品の歩留の低化を招くという
懸念もある。
【０００７】この発明は上記事情を考慮して、特にパワ
ーデバイスのチップ表面の反対側の裏面電極において、
その製造工程が簡素で、良好な密着強度を有すると共に
良好なオーミック特性を有し、容易に裏面の電極の不純
物濃度プロファイルの制御が可能な半導体装置及びその
製造方法の提供を目的とする。
ーデバイスのチップ表面の反対側の裏面電極において、
その製造工程が簡素で、良好な密着強度を有すると共に
良好なオーミック特性を有し、容易に裏面の電極の不純
物濃度プロファイルの制御が可能な半導体装置及びその
製造方法の提供を目的とする。
【０００８】
【課題を解決するための手段】本発明の半導体装置は、
半導体チップの表面の反対側の裏面において、オーミッ
ク接合として、ボロンをドーピングしたアルミニウムま
たはアルミニウム合金を用いた電極材料を具備すること
を特徴とする。
半導体チップの表面の反対側の裏面において、オーミッ
ク接合として、ボロンをドーピングしたアルミニウムま
たはアルミニウム合金を用いた電極材料を具備すること
を特徴とする。
【０００９】本発明の半導体装置の製造方法は、シリコ
ン基板で構成される半導体ウェハの表面の反対側の裏面
において、ボロンをドーピングしたアルミニウムまたは
アルミニウム合金をスパッタ蒸着し、レーザ・メルトア
ニール法により溶融して、前記アルミニウムまたはボロ
ンを拡散させることにより電極を形成し、このアルミニ
ウムまたはアルミニウム合金の電極に隣接するシリコン
基板中に低濃度のＰ型層を形成することを特徴とする。
ン基板で構成される半導体ウェハの表面の反対側の裏面
において、ボロンをドーピングしたアルミニウムまたは
アルミニウム合金をスパッタ蒸着し、レーザ・メルトア
ニール法により溶融して、前記アルミニウムまたはボロ
ンを拡散させることにより電極を形成し、このアルミニ
ウムまたはアルミニウム合金の電極に隣接するシリコン
基板中に低濃度のＰ型層を形成することを特徴とする。
【００１０】この発明によれば、レーザ・メルトアニー
ル法により、アルミニウムとボロンの拡散効率の違いを
利用する。これにより、イオン注入、アニール、金属蒸
着の工程順を経ることなく、パワーデバイスの裏面電極
として理想的な不純物濃度プロファイルを実現する。
ル法により、アルミニウムとボロンの拡散効率の違いを
利用する。これにより、イオン注入、アニール、金属蒸
着の工程順を経ることなく、パワーデバイスの裏面電極
として理想的な不純物濃度プロファイルを実現する。
【００１１】
【発明の実施の形態】図１はこの発明の半導体装置に係
る実施の形態を示すＩＧＢＴの断面図である。Ｎ型のシ
リコン基板1 で形成されたウェハの表面において、高濃
度のＰ型が導入されたＰ+ 型のウェル領域、ゲート絶縁
膜上のゲート電極（2 ）、Ｐ型ベース領域（3 ）、Ｎ+
型エミッタ領域（4 ）、絶縁膜5 が形成されている。エ
ミッタ電極6 は、Ｎ+ 型エミッタとＰ型ベース各領域を
ショートさせるように設けられている。
る実施の形態を示すＩＧＢＴの断面図である。Ｎ型のシ
リコン基板1 で形成されたウェハの表面において、高濃
度のＰ型が導入されたＰ+ 型のウェル領域、ゲート絶縁
膜上のゲート電極（2 ）、Ｐ型ベース領域（3 ）、Ｎ+
型エミッタ領域（4 ）、絶縁膜5 が形成されている。エ
ミッタ電極6 は、Ｎ+ 型エミッタとＰ型ベース各領域を
ショートさせるように設けられている。
【００１２】本発明では、このウェハの裏面に対し、ボ
ロンをドーミングしたアルミニウムまたはアルミニウム
合金をコレクタ電極7 の材料として用いている。このコ
レクタ電極7 に隣接して低濃度のＰ型層（Ｐ- 層）8 が
形成されており、良好な低抵抗オーミックコンタクトを
形成している。
ロンをドーミングしたアルミニウムまたはアルミニウム
合金をコレクタ電極7 の材料として用いている。このコ
レクタ電極7 に隣接して低濃度のＰ型層（Ｐ- 層）8 が
形成されており、良好な低抵抗オーミックコンタクトを
形成している。
【００１３】次に、図１の構成の製造方法を説明する。
まず、ウェハの表面は、周知の技術を用いて、Ｐ+ 型の
ウェル領域、ゲート絶縁膜上のゲート電極（2 ）、Ｐ型
ベース領域（3 ）、Ｎ+ 型エミッタ領域（4 ）、絶縁膜
（5 ）を形成する。その後、エミッタ電極6 として、Ｎ
+ 型エミッタとＰ型ベース各領域をショートさせるアル
ミニウムを形成する（図１参照）。これら工程が終了す
るまでには、アニールやリフロー等、各種の熱処理の工
程が適宜挿入される。
まず、ウェハの表面は、周知の技術を用いて、Ｐ+ 型の
ウェル領域、ゲート絶縁膜上のゲート電極（2 ）、Ｐ型
ベース領域（3 ）、Ｎ+ 型エミッタ領域（4 ）、絶縁膜
（5 ）を形成する。その後、エミッタ電極6 として、Ｎ
+ 型エミッタとＰ型ベース各領域をショートさせるアル
ミニウムを形成する（図１参照）。これら工程が終了す
るまでには、アニールやリフロー等、各種の熱処理の工
程が適宜挿入される。
【００１４】ウェハの表面の形成工程の後、本発明にお
いて重要なウェハの裏面側の形成工程にはいる。これに
ついて、図２を参照しながら説明する。ウェハの裏面に
対し、０．０１％以上１．０％以下のボロンを添加した
アルミニウムまたはアルミニウム合金をスパッタ蒸着す
る（図２（ａ））。その後、レーザ・メルトアニール法
により裏面を溶融することにより（図２（ｂ））、アル
ミニウムまたはボロンを拡散させ、コレクタを形成す
る。これにより、このアルミニウムまたはアルミニウム
合金のコレクタ電極7 に隣接するシリコン基板中には低
濃度のＰ型層（Ｐ- 層）8 が形成される（図２
（ｃ））。
いて重要なウェハの裏面側の形成工程にはいる。これに
ついて、図２を参照しながら説明する。ウェハの裏面に
対し、０．０１％以上１．０％以下のボロンを添加した
アルミニウムまたはアルミニウム合金をスパッタ蒸着す
る（図２（ａ））。その後、レーザ・メルトアニール法
により裏面を溶融することにより（図２（ｂ））、アル
ミニウムまたはボロンを拡散させ、コレクタを形成す
る。これにより、このアルミニウムまたはアルミニウム
合金のコレクタ電極7 に隣接するシリコン基板中には低
濃度のＰ型層（Ｐ- 層）8 が形成される（図２
（ｃ））。
【００１５】上記構成によれば、裏面の電極材料は、レ
ーザ・メルトアニール法により溶融する工程を有し、電
極7 の形成に連続して、低濃度Ｐ型層8 を電極7 に隣接
して形成することができる。従って、従来に比べて、裏
面のイオン注入工程を省略することができる。従って、
積層メタル構造を用いることはなくなった。従来では例
えば、Ｖ／Ｎｉ／Ａｕの３層構造等を採用して裏面の電
極を構成していた。本発明では、このような積層メタル
構造を用いることなく、良好な密着強度とオーミック接
合が実現されるので、ウェハ裏面におけるプロセスは簡
素化されたといえる。これにより、スループットが向上
する。
ーザ・メルトアニール法により溶融する工程を有し、電
極7 の形成に連続して、低濃度Ｐ型層8 を電極7 に隣接
して形成することができる。従って、従来に比べて、裏
面のイオン注入工程を省略することができる。従って、
積層メタル構造を用いることはなくなった。従来では例
えば、Ｖ／Ｎｉ／Ａｕの３層構造等を採用して裏面の電
極を構成していた。本発明では、このような積層メタル
構造を用いることなく、良好な密着強度とオーミック接
合が実現されるので、ウェハ裏面におけるプロセスは簡
素化されたといえる。これにより、スループットが向上
する。
【００１６】しかも、ウェハ裏面におけるプロセスは、
まとめてできるので、製作途中においてウェハ表面を支
持台等に接触させて載置するような機会は極めて少なく
なり、信頼性の向上、歩留まりの向上が期待できる。さ
らに、裏面蒸着スパッタできる装置を使って、上記ウェ
ハ裏面におけるプロセスを行えば、さらなる歩留まりの
向上が期待できる。
まとめてできるので、製作途中においてウェハ表面を支
持台等に接触させて載置するような機会は極めて少なく
なり、信頼性の向上、歩留まりの向上が期待できる。さ
らに、裏面蒸着スパッタできる装置を使って、上記ウェ
ハ裏面におけるプロセスを行えば、さらなる歩留まりの
向上が期待できる。
【００１７】図３は、この発明を用いた図２（ｃ）のコ
レクタ領域における、不純物濃度プロファイルを示す特
性曲線である。レーザ・メルトアニール法は、ウェハ裏
面へのレーザ照射により、その影響をウェハ裏面へのみ
与えることができる。図３によれば、アルミニウムとボ
ロンの拡散効率の違いを利用していることがわかる。す
なわち、アルミニウムは拡散速度が速く、ボロンのそれ
は遅い。この結果、電極7 付近は拡散の遅いボロンが残
っていて、不純物濃度の高いＰ型が形成され、そのボロ
ンの分布領域に隣接して、アルミニウムの分布が緩やか
に続き、低濃度Ｐ型層8 を形成することができる。これ
により、オーミック接合をとりつつ、不純物の低濃度の
注入が実現され、ライフタイムの短いコレクタ領域が完
成する。このような構造は、スイッチングロスの改善に
大いに寄与する。この発明の裏面の電極は、その他、光
トリガ型サイリスタ、逆素子型のＧＴＯサイリスタ等に
採用しても上記と同様の効果を発揮する。
レクタ領域における、不純物濃度プロファイルを示す特
性曲線である。レーザ・メルトアニール法は、ウェハ裏
面へのレーザ照射により、その影響をウェハ裏面へのみ
与えることができる。図３によれば、アルミニウムとボ
ロンの拡散効率の違いを利用していることがわかる。す
なわち、アルミニウムは拡散速度が速く、ボロンのそれ
は遅い。この結果、電極7 付近は拡散の遅いボロンが残
っていて、不純物濃度の高いＰ型が形成され、そのボロ
ンの分布領域に隣接して、アルミニウムの分布が緩やか
に続き、低濃度Ｐ型層8 を形成することができる。これ
により、オーミック接合をとりつつ、不純物の低濃度の
注入が実現され、ライフタイムの短いコレクタ領域が完
成する。このような構造は、スイッチングロスの改善に
大いに寄与する。この発明の裏面の電極は、その他、光
トリガ型サイリスタ、逆素子型のＧＴＯサイリスタ等に
採用しても上記と同様の効果を発揮する。
【００１８】
【発明の効果】以上説明したようにこの発明によれば、
アルミニウムとボロンの拡散効率の違いを利用し、レー
ザ・メルトアニール法により、裏面電極の領域として、
良好な密着強度を有するオーミック接合と低濃度のＰ層
が容易に形成できるので、高信頼性を保ちつつ、スルー
プットが改善される、高性能の半導体装置及びその製造
方法が提供できる。
アルミニウムとボロンの拡散効率の違いを利用し、レー
ザ・メルトアニール法により、裏面電極の領域として、
良好な密着強度を有するオーミック接合と低濃度のＰ層
が容易に形成できるので、高信頼性を保ちつつ、スルー
プットが改善される、高性能の半導体装置及びその製造
方法が提供できる。
【図１】 この発明の半導体装置に係る実施の形態を示
すＩＧＢＴの断面図。
すＩＧＢＴの断面図。
【図２】 （ａ）〜（ｃ）は、本発明において重要なウ
ェハの裏面側の形成工程を順に示す部分断面図。
ェハの裏面側の形成工程を順に示す部分断面図。
【図３】 図２（ｃ）のコレクタにおける不純物濃度プ
ロファイルを示す特性図。
ロファイルを示す特性図。
1…シリコン基板 2…ゲート電極 3…Ｐ型ベース領域 4…Ｎ+ 型エミッタ領域 5…絶縁膜 6…エミッタ電極 7…コレクタ電極 8…低濃度のＰ型層（Ｐ- 層）
Claims (5)
- 【請求項１】 半導体チップの表面の反対側の裏面にお
いて、オーミック接合として、ボロンをドーピングした
アルミニウムまたはアルミニウム合金を用いた電極材料
を具備することを特徴とする半導体装置。 - 【請求項２】 ＩＧＢＴを構成するチップの、表面と反
対側の裏面のコレクタ電極において、オーミック接合と
して、ボロンをドーピングしたアルミニウムまたはアル
ミニウム合金を用いた電極材料を用いていることを特徴
とする半導体装置。 - 【請求項３】 ＧＴＯサイリスタを構成するチップの、
表面と反対側の裏面のアノード電極において、オーミッ
ク接合として、ボロンをドーピングしたアルミニウムま
たはアルミニウム合金を用いた電極材料を用いているこ
とを特徴とする半導体装置。 - 【請求項４】 請求項２または３記載の半導体装置にお
いて、ボロンのドーピング含有量が０．０１％以上、
１．０％以下であることを特徴とする。 - 【請求項５】 シリコン基板で構成される半導体ウェハ
の表面の反対側の裏面において、ボロンをドーピングし
たアルミニウムまたはアルミニウム合金をスパッタ蒸着
し、レーザ・メルトアニール法により溶融して、前記ア
ルミニウムまたはボロンを拡散させることにより電極を
形成し、このアルミニウムまたはアルミニウム合金の電
極に隣接するシリコン基板中に低濃度のＰ型層を形成す
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30945896A JPH10150004A (ja) | 1996-11-20 | 1996-11-20 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30945896A JPH10150004A (ja) | 1996-11-20 | 1996-11-20 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10150004A true JPH10150004A (ja) | 1998-06-02 |
Family
ID=17993241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30945896A Pending JPH10150004A (ja) | 1996-11-20 | 1996-11-20 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10150004A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005259779A (ja) * | 2004-03-09 | 2005-09-22 | Shindengen Electric Mfg Co Ltd | 半導体装置及びその製造方法 |
| JP2006086414A (ja) * | 2004-09-17 | 2006-03-30 | Fuji Electric Holdings Co Ltd | 逆阻止型絶縁ゲート形半導体装置およびその製造方法 |
| KR100882226B1 (ko) | 2006-09-29 | 2009-02-06 | 미쓰비시덴키 가부시키가이샤 | 전력용 반도체장치 |
| JP2012033782A (ja) * | 2010-07-30 | 2012-02-16 | Shindengen Electric Mfg Co Ltd | Ｉｇｂｔの製造方法及びｉｇｂｔ |
| JP2017041626A (ja) * | 2015-08-18 | 2017-02-23 | 富士電機株式会社 | 半導体装置及びその製造方法 |
-
1996
- 1996-11-20 JP JP30945896A patent/JPH10150004A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005259779A (ja) * | 2004-03-09 | 2005-09-22 | Shindengen Electric Mfg Co Ltd | 半導体装置及びその製造方法 |
| JP4676708B2 (ja) * | 2004-03-09 | 2011-04-27 | 新電元工業株式会社 | 半導体装置の製造方法 |
| JP2006086414A (ja) * | 2004-09-17 | 2006-03-30 | Fuji Electric Holdings Co Ltd | 逆阻止型絶縁ゲート形半導体装置およびその製造方法 |
| KR100882226B1 (ko) | 2006-09-29 | 2009-02-06 | 미쓰비시덴키 가부시키가이샤 | 전력용 반도체장치 |
| JP2012033782A (ja) * | 2010-07-30 | 2012-02-16 | Shindengen Electric Mfg Co Ltd | Ｉｇｂｔの製造方法及びｉｇｂｔ |
| JP2017041626A (ja) * | 2015-08-18 | 2017-02-23 | 富士電機株式会社 | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3906076B2 (ja) | 半導体装置 | |
| US2894862A (en) | Method of fabricating p-n type junction devices | |
| US8324044B2 (en) | Method of producing a semiconductor device with an aluminum or aluminum alloy electrode | |
| KR0161356B1 (ko) | 반도체 장치의 제조방법 | |
| JPH1140633A (ja) | 半導体装置におけるマイノリティキャリアのライフタイム制御方法及び装置 | |
| JP2984478B2 (ja) | 伝導度変調型半導体装置及びその製造方法 | |
| JP3727827B2 (ja) | 半導体装置 | |
| JP2728147B2 (ja) | 白金の拡散方法 | |
| JP2009503850A (ja) | スイッチモード電源用の高電圧非パンチスルーｉｇｂｔ | |
| JP5600985B2 (ja) | 電力半導体装置の製造方法 | |
| JP2002261281A (ja) | 絶縁ゲートバイポーラトランジスタの製造方法 | |
| JPH10150004A (ja) | 半導体装置及びその製造方法 | |
| JPS5942989B2 (ja) | 高耐圧半導体素子およびその製造方法 | |
| JP7479315B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US4963509A (en) | Gold diffusion method for semiconductor devices of high switching speed | |
| JP2579928B2 (ja) | 半導体素子およびその製造方法 | |
| JP4882214B2 (ja) | 逆阻止型絶縁ゲート形半導体装置およびその製造方法 | |
| JP2006140309A (ja) | 半導体装置の製造方法 | |
| JP4821088B2 (ja) | 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法 | |
| JPH0927613A (ja) | 半導体装置の製法 | |
| JPH0982955A (ja) | 半導体装置の製法 | |
| JP2000252466A (ja) | パワー半導体デバイス及びその製造方法 | |
| JPH0758322A (ja) | 半導体装置及びその製造方法 | |
| JPS60148113A (ja) | 半導体装置の製造方法 | |
| KR950013783B1 (ko) | 바이폴라 반도체 장치의 제조방법 |