JP2017041626A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】逆阻止型ＩＧＢＴを提供する。【解決手段】表面側にＭＯＳゲート構造が形成された第１導電型のベース層と、ベース層の裏面側に形成され、第１ドーパントと第１ドーパントと異なる第２ドーパントとが注入された第２導電型のコレクタ層と、コレクタ層の裏面側に形成されたコレクタ電極とを備え、第２ドーパントの不純物濃度ピークは、第１ドーパントの不純物濃度ピークよりも、コレクタ層の裏面からの位置が深く、且つ、第２ドーパントの不純物濃度ピークの大きさが、第１ドーパントの不純物濃度ピークの大きさの１／１００より大きい半導体装置を提供する。【選択図】図１

Description

本発明は、半導体装置、及び、半導体装置の製造方法に関する。

従来、電力変換装置などに用いられるパワー半導体装置であって逆耐圧を有する絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）が知られている（例えば、特許文献１）。また、半導体装置において、コレクタ層を不純物の注入により形成する技術が知られている（例えば、特許文献２、３）。
特許文献１ 特開２００６−８６４１４号公報
特許文献２ 特開２００６−３５１６５９号公報
特許文献３ 特開２００１−１９６３２０号公報

ＩＧＢＴにおいては、逆バイアス印加時に、ｎ型ドリフト領域と、裏面側のｐ型コレクタ領域によるｐｎ接合に強い電界がかかる場合がある。そのため、ｐｎ接合部分に欠陥が存在すると、逆耐圧が低下してしまう。

本発明の第１の態様においては、表面側にＭＯＳゲート構造が形成された第１導電型のベース層と、ベース層の裏面側に形成され、第１ドーパントと第１ドーパントと異なる第２ドーパントとが注入された第２導電型のコレクタ層と、コレクタ層の裏面側に形成されたコレクタ電極とを備え、第２ドーパントの不純物濃度ピークは、第１ドーパントの不純物濃度ピークよりも、コレクタ層の裏面からの位置が深く、且つ、第２ドーパントの不純物濃度ピークの大きさが、第１ドーパントの不純物濃度ピークの大きさの１／１００より大きい半導体装置を提供する。

本発明の第２の態様においては、表面側にＭＯＳゲート構造が形成された第１導電型のベース層を形成する段階と、ベース層の裏面側に、第１ドーパントと第１ドーパントと異なる第２ドーパントとが注入された第２導電型のコレクタ層を形成する段階と、コレクタ層の裏面側にコレクタ電極を形成する段階と、を備え、第２ドーパントの不純物濃度ピークは、第１ドーパントの不純物濃度ピークよりも、コレクタ層の裏面からの位置が深く、且つ、第２ドーパントの不純物濃度ピークの大きさが、第１ドーパントの不純物濃度ピークの大きさの１／１００より大きい製造方法を提供する。

なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

半導体装置１００の構成例を示す図である。 アロイスパイク７２の一例を示す図である。 半導体装置１００の製造工程の一例を示す図である。 半導体装置１００の製造工程の続きを示す図である。 実施例１に係るコレクタ層５０の製造工程の一例を示す。 ボロンとアルミニウムの不純物濃度分布のＳＩＭＳ分析結果を示す。 実施例１及び比較例１に係るコレクタ層５０の不純物濃度分布を示す。 実施例２に係るボロンとガリウムの不純物濃度分布のＳＩＭＳ分析結果を示す。 実施例２及び比較例２に係るコレクタ層５０の不純物濃度分布を示す。 実施例２に係るコレクタ層５０の製造工程の一例を示す。 キャップ層を用いない場合のレーザアニール工程を示す。 キャップ層を用いた場合のレーザアニール工程を示す。 逆漏れ電流のヒストグラムの比較例を示す図である。 逆漏れ電流のヒストグラムの比較例を示す図である。 逆漏れ電流のエネルギー密度依存性を示す。 オン電圧のエネルギー密度依存性を示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、半導体装置１００の構成例を示す図である。図１は、半導体装置１００の断面を示している。半導体装置１００は、表面側にＭＯＳゲート構造を有し、裏面側にｐｎ接合を有するＩＧＢＴである。本例の半導体装置１００は、ＭＯＳゲート構造２０、耐圧構造部１０、分離層３０、ベース層４０、コレクタ層５０及びコレクタ電極７０を備える。半導体装置１００は、順方向と逆方向との双方の耐圧を有する逆阻止型ＩＧＢＴの一例である。

ベース層４０は、表面側にＭＯＳゲート構造２０が形成された第１導電型の半導体層である。本例のベース層４０は、ｎ−型シリコン層である。半導体装置１００がノンパンチスルー型の場合、ベース層４０は、表面側のｐ領域とのｐｎ接合における空乏層が、コレクタ層５０に達しない程度の厚みを有する。

ＭＯＳゲート構造２０は、エミッタ電極２１、絶縁膜２２、ゲート電極２４、第２導電型領域２６及び第１導電型領域２８を有する。本例において第１導電型領域２８は、ベース層４０の表面側に形成されたｎ＋型領域である。また、第２導電型領域２６は、第１導電型領域２８を囲んで、第１導電型領域２８とベース層４０とを分離するように形成されたｐ型領域である。ゲート電極２４に所定の電圧が印加されると、ゲート電極２４の直下における第２導電型領域２６にチャネルが形成され、第１導電型領域２８とベース層４０とが導通する。これにより、ＭＯＳゲート構造２０はＭＯＳＦＥＴとして動作する。

コレクタ層５０は、第２導電型を有しており、ベース層４０の裏面側に形成される。ベース層４０の裏面とは、ＭＯＳゲート構造２０が形成された表面と対向する面を指す。本例のコレクタ層５０は、ｐ−型シリコン層である。コレクタ層５０は、ベース層４０の裏面に接して形成されてよい。なお、ベース層４０及びコレクタ層５０は、同一の材料（本例ではシリコン）で形成される。

コレクタ電極７０は、コレクタ層５０の裏面側に形成される。コレクタ層５０の裏面とは、ベース層４０と接する面と反対側の面を指す。コレクタ電極７０は、例えばアルミニウムを、コレクタ層５０の裏面側に蒸着またはスパッタすることで形成される。

分離層３０は、第２導電型を有しており、ベース層４０の表面からコレクタ層５０の表面（つまり、ベース層４０の裏面）まで形成される。本例の分離層３０はｐ＋型である。また、分離層３０は、ベース層４０の表面側においてＭＯＳゲート構造２０を囲むように設けられる。例えば、分離層３０は、半導体装置１００の側面に形成される。半導体装置１００の側面とは、半導体装置１００がウエハから切り出されたときに形成されるダイシング面であってよい。これにより、半導体装置１００の側面に第１導電型のベース層４０が露出して、空乏層が半導体装置１００の側面に露出することを防ぐことができ、逆耐圧を確保することができる。

耐圧構造部１０は、ベース層４０の表面側において、ＭＯＳゲート構造２０と分離層３０との間に設けられる。耐圧構造部１０は、１以上の領域１８、１以上の電極１４、１以上の絶縁膜１６及び保護膜１２を有する。領域１８は、ベース層４０に形成された第２導電型の領域である。領域１８とベース層４０との間に形成された空乏層が、ＭＯＳゲート構造２０の第２導電型領域２６とベース層４０との間の空乏層と結合する。これにより、空乏層の端部をＭＯＳゲート構造２０の外側の耐圧構造部１０に配置することができ、ＭＯＳゲート構造２０の耐圧を保持させることができる。電極１４は、絶縁膜１６で覆われていない領域１８に接続される。電極１４に電圧を印加することで、領域１８とベース層４０との間における空乏層の幅を調整することができる。

通常、ノンパンチスルー型のＩＧＢＴにおいては、ＦＺ結晶から形成したｎ−型基板を研削した後、基板の裏面側にボロンイオンを注入してレーザアニール等を行うことで、ｐ型コレクタ層を形成する。一般に、ｐ型コレクタ層は非常に薄く形成されている。例えば、レーザアニールにおいて波長が５３２ｎｍのレーザを用いた場合、ｐ型コレクタ層の厚さは０．２５μｍ程度である。このように、通常のコレクタ層は非常に薄いので、ウエハプロセスまたはモジュール組立工程中に、コレクタ層の裏面側にキズが生じたり、コレクタ電極からのアロイスパイクが発生すると、キズまたはスパイク等がコレクタ層を容易に貫通する。スパイク等がコレクタ層を貫通してｐｎ接合に達すると、逆漏れ電流が増大してしまう。

これに対して半導体装置１００は、０．５μｍ以上、好ましくは０．７５μｍ以上の厚さのコレクタ層５０を備える。これにより、キズまたはスパイク等が、コレクタ層５０とベース層４０のｐｎ接合部に達することを防ぐ。従って、逆漏れ電流を低減し、逆耐圧を向上させることができる。一例として、半導体装置１００は、マトリクスコンバータ等の逆耐圧が要求される用途に用いることができる。

図２は、アロイスパイク７２の一例を示す図である。図２は、コレクタ電極７０及びコレクタ層５０の断面を示している。アロイスパイク７２は、コレクタ電極７０の金属が、コレクタ層５０の半導体と合金化して、コレクタ層５０の内部にスパイク状に侵入して形成される。上述したように、コレクタ層５０の厚さを０．５μｍ以上、好ましくは０．７５μｍ以上にすることで、アロイスパイク７２がｐｎ接合部分に達することを防げる。また、コレクタ層５０の厚さは、０．７５μｍ以上２．０μｍ以下であってよく、１μｍ以上１．５μｍ以下であることが好ましい。

図３は、半導体装置１００の製造工程の一例を示す図である。図３は、各部材の断面を示している。まず、第１導電型のベース基板４２を準備する。ベース基板４２は、フローティングゾーン法により製造したＦＺ結晶から切り出された基板であってよい。

次に、基板研削工程によって、ベース基板４２を所定の厚みに研削する。本例では、５００μｍのベース基板４２を、３００μｍとなるように研削している。研削後の厚みは、半導体装置１００が有するべき耐圧に応じて定めてよい。例えば、耐圧クラスが６００Ｖでは２８０μｍ、１２００Ｖでは３８０μｍ程度の厚みにベース基板４２を研削する。

次に、不純物注入工程において、ベース基板４２に不純物を注入する。ベース基板４２に所定のパターンのマスク酸化膜を形成して、分離層３０に対応するベース基板４２の表面を露出させる。そして、露出したベース基板４２の表面に第２導電型に対応する不純物を選択的に注入する。不純物は、例えばダイシングラインに沿って所定の領域を囲むように注入される。ベース基板４２の表面側には、５．０×１０^１５ｃｍ^−２程度の濃度の不純物を注入する。ベース基板４２の表面側には、１×１０^１５ｃｍ^−２から５×１０^１５ｃｍ^−２程度のドーズ量の不純物を注入してよい。図３では、不純物が注入される範囲を矢印で示している。

次に、不純物拡散工程において、ベース基板４２の表面側に注入された不純物を拡散処理する。不純物の拡散は、ベース基板４２をアニールすることにより行われてよい。本例では、ベース基板４２を例えば１３００℃で１００時間アニールする。アニールの温度と時間は、形成すべき分離層３０の厚み、注入した不純物の濃度等に応じて調整してよい。これにより、ベース層４０の表面から拡散された第２導電型の分離層３０を形成する。なお、ベース層４０の表面側に保護用のレジストを塗布した場合、アニールの前にレジストを除去する。

図４は、半導体装置１００の製造工程の続きを示す図である。図３に示した不純物拡散工程の後、ＭＯＳ形成工程において、ベース層４０の表面側において分離層３０に囲まれた領域にＭＯＳゲート構造２０を形成する。次に、研削工程において、ベース層４０の裏面を研削して、ベース層４０の厚みを調整する。研削後のベース層４０の厚みは、半導体装置１００に要求される耐圧クラスに応じて決定されてよい。例えば、耐圧クラス６００Ｖでは、最終的なベース層４０及びコレクタ層５０の厚みの和が１００μｍ程度であり、耐圧クラス１２００Ｖでは、ベース層４０及びコレクタ層５０の厚みの和が２００μｍ程度となるように研削する。ベース基板４２の研削には、例えば機械的研削、または、化学的エッチング等の技術を用いることができる。

次に、第１ドーパント及び第２ドーパントの注入工程において、研削後のベース基板４２の裏面側に第２導電型に対応する不純物を注入する。また、注入された不純物は、コレクタ層５０の裏面側をレーザアニールすること等により活性化される。例えば、第２ドーパントの不純物濃度ピークが、第１ドーパントの不純物濃度ピークよりも、コレクタ層５０の裏面からの位置が深く、且つ、第２ドーパントの不純物濃度ピークの大きさが、第１ドーパントの不純物濃度ピークの大きさの１／１００より大きくなるようにコレクタ層５０を形成する。なお、第２ドーパントの不純物濃度ピークの大きさは、第１ドーパントの不純物濃度ピークの大きさの１／１０より大きくてもよく、１／２より大きくてもよい。また、第２ドーパントの不純物濃度ピークの大きさは、第１ドーパントの不純物濃度ピーの大きさよりも大きくてもよい。なお、第１ドーパントの拡散係数は、第２ドーパントの拡散係数よりも小さいことが好ましい。

次に、コレクタ電極形成工程において、コレクタ層５０の裏面側にコレクタ電極７０を形成する。例えばアルミニウム等の金属を、コレクタ層５０の裏面側にスパッタまたは蒸着して、コレクタ電極７０を形成する。

（実施例１）
図５は、実施例１に係るコレクタ層５０の製造工程の一例を示す。本例では、コレクタ層５０の製造工程をより詳細に示す。

ステップＳ１００において、ベース基板４２を裏面研削して、ベース基板４２の厚みを所定の厚みに形成する。このとき、ベース基板４２の厚みを、ベース層４０とコレクタ層５０の厚みの合計となるように設定してよい。ステップＳ１０１において、第２ドーパントをイオン注入する。本例では、第２ドーパントとして、ドーズ量１．０×１０^１３ｃｍ^−２、加速電圧１５０ｋｅＶでアルミニウムをイオン注入する。ステップＳ１０２において、第１ドーパントをイオン注入する。第１ドーパントの加速電圧は、第２ドーパントの加速電圧よりも低くてよい。本例では、第１ドーパントとして、ドーズ量１．０×１０^１３ｃｍ^−２、加速電圧４５ｋｅＶでボロンをイオン注入する。第１ドーパントの不純物濃度を高濃度とすることで、コレクタ電極７０との接触抵抗を下げることができる。ステップＳ１０３において、コレクタ層５０の裏面側からレーザアニールする。レーザアニールには、波長７５０ｎｍ以上のレーザーを用いる。より好ましくは、波長８００ｎｍ以上のレーザーを用いる。その後、ステップＳ１０４において、コレクタ電極７０をコレクタ層５０の裏面側に形成する。

図６は、ボロンとアルミニウムの不純物濃度分布のＳＩＭＳ分析結果を示す。縦軸は不純物濃度（ｃｍ^−３）を示し、横軸はコレクタ層５０のイオン注入面からの深さ（μｍ）を示す。本例において、イオン注入面とは、ドーパントをイオン注入した側の面を指す。本例の不純物濃度分布は、ボロン及びアルミニウムをシリコンウエハに注入した場合の不純物濃度分布である。

本例のドーパントは、同一のドーズ量及び加速電圧でイオン注入され、同一の条件でレーザアニールされる。即ち、同一の条件でイオン注入し、拡散されたボロンとアルミニウムの不純物濃度分布を比較することにより、ボロンとアルミニウムの拡散係数の違いを知ることができる。本例のドーズ量は、１．０×１０^１４ｃｍ^−２であり、加速電圧は、１００ｋｅＶである。また、注入されたドーパントは、９００℃で、３０分間レーザアニールされる。

本例のＳＩＭＳ分析結果は、アルミニウムの拡散係数が、ボロンの拡散係数よりも大きいことを示す。そのため、アルミニウムの接合深さＸｊ＝２．３７μｍは、ボロンの接合深さＸｊ＝１．１５μｍよりも大きい。以上の通り、同一のドーズ量及び加速電圧を用いる場合、拡散係数の大きなアルミニウムは、拡散係数の小さなボロンよりも深いコレクタ層を形成できることが分かる。

図７は、実施例１及び比較例１に係るコレクタ層５０の不純物濃度分布を示す。縦軸は不純物濃度（ｃｍ^−３）を示し、横軸はコレクタ層５０のイオン注入面からの深さ（μｍ）を示す。本例の不純物濃度分布は、シミュレーションにより計算した。なお、１×１０^１４〜１×１０^１５の不純物濃度を有する層は、ベース層４０を示す。

比較例１では、第１ドーパント及び第２ドーパントとしてボロンをイオン注入する。第１ドーパントについて、ドーズ量１．０×１０^１３ｃｍ^−２、加速電圧１５０ｋｅＶで、ボロンをイオン注入する。また、第２ドーパントについて、ドーズ量１．０×１０^１３ｃｍ^−２、加速電圧４５ｋｅＶでボロンをイオン注入する。比較例１では、波長５３２ｎｍのレーザーを用いたレーザアニールにより、各ドーパントを活性化させる。比較例１に係るコレクタ層５０は、深さが０．５ｕｍと浅く、ウエハプロセスやモジュール組立工程中にキズやアロイスパイクが発生すると、逆漏れ電流が増大してしまう。

比較例１に係る不純物濃度は、加速電圧の違いにより、第１の不純物濃度ピークと第２の不純物濃度ピークとを有する。第１の不純物濃度ピークは、加速電圧４５ｋｅＶで注入されたボロンに対応し、コレクタ層５０のイオン注入面からの深さが０μｍ〜０．２５μｍの範囲に存在する。第２の不純物濃度ピークは、加速電圧１５０ｋｅＶで注入されたボロンに対応し、コレクタ層５０のイオン注入面からの深さが０．２５μｍ〜０．５μｍの範囲に存在する。

実施例１では、第１ドーパントとしてボロンをイオン注入し、第２ドーパントとしてアルミニウムをイオン注入する。本例において、アルミニウムは、ドーズ量１．０×１０^１３ｃｍ^−２、加速電圧１５０ｋｅＶでイオン注入する。また、ボロンは、ドーズ量１．０×１０^１３ｃｍ^−２、加速電圧４５ｋｅＶでイオン注入する。実施例１では、アルミニウムとボロンの両方をイオン注入しているので、ボロンのみをイオン注入した場合よりも、コレクタ層５０を厚く形成できる。また、アルミニウムとボロンの両方をイオン注入することにより、アルミニウムのみをイオン注入した場合よりも、コレクタ層５０のイオン注入面付近の不純物濃度の低下を防止できる。これにより、実施例１に係る方法では、オン電圧Ｖｏｎのばらつきを低減できる。

また、実施例１では、波長８００ｎｍのレーザーを用いたレーザアニールにより、各ドーパントを活性化させる。比較例１よりも長い波長を有するレーザーを用いることで、より深い領域まで熱が到達し、十分に不純物を拡散できる。これにより、例えば、コレクタ層５０の深さを１．０ｕｍ以上に深くすることができる。さらに、アルミニウムイオンの加速電圧を上げて活性化することにより、コレクタ層５０をより厚くすることができる。また、本例のコレクタ層５０は、コレクタ層５０の深い領域にまで熱が到達することにより、深い領域におけるイオン注入ダメージを回復している。そのため、品質の高いコレクタ層５０を提供できる。

実施例１に係る不純物濃度は、ドーパントの種類及び加速電圧の違いに応じて、第１の不純物濃度ピークと第２の不純物濃度ピークとを有する。第１の不純物濃度ピークは、第２の不純物濃度ピークよりもコレクタ層５０のイオン注入面側にある。第１の不純物濃度ピーク及び第２の不純物濃度ピークの位置は、イオン注入及び拡散等の条件により任意の深さに決定される。

第１の不純物濃度ピークは、加速電圧４５ｋｅＶで注入されたボロンに対応し、コレクタ層５０のイオン注入面からの深さが０μｍ〜０．２５μｍの範囲に存在する。本例の第１の不純物濃度ピークは、１．０×１０^１７以上の大きさを有する。より好ましくは、第１の不純物濃度ピークは、１．０×１０^１９以上の大きさを有する。

第２の不純物濃度ピークは、加速電圧１５０ｋｅＶで注入されたアルミニウムに対応し、コレクタ層５０のイオン注入面からの深さが０．５μｍ〜１．０μｍの範囲に存在する。本例の第２の不純物濃度ピークは、１．０×１０^１７以上の大きさを有する。また、第２の不純物濃度ピークは、ベース層４０の不純物濃度の１００倍より大きくて良い。例えば、本例の第２の不純物濃度ピークは、ベース層４０の不純物濃度が１．０×１０^１５以下であるのに対して、１．０×１０^１７以上の値を有する。

実施例１において、第１の不純物濃度ピークと第２の不純物濃度ピークとの間には、不純物濃度の低い層を有してよい。例えば、コレクタ層５０は、第１の不純物濃度ピークと第２の不純物濃度ピークとの間に、不純物濃度が１．０×１０^１６以下の層を有する。また、コレクタ層５０は、第１の不純物濃度ピークと第２の不純物濃度ピークとの間に、不純物濃度が第１の不純物濃度ピークの１／１０以下の大きさの層を有してもよい。

（実施例２）
図８は、実施例２に係るボロンとガリウムの不純物濃度分布のＳＩＭＳ分析結果を示す。縦軸は不純物濃度（ｃｍ^−３）を示し、横軸はコレクタ層５０のイオン注入面からの深さ（μｍ）を示す。本例において、イオン注入面とは、ドーパントをイオン注入した側の面を指す。本例の不純物濃度分布は、ボロン及びガリウムをシリコンウエハに注入した場合の不純物濃度分布である。

本例のドーパントは、同一のドーズ量及び加速電圧でイオン注入され、同一の条件でレーザアニールされる。即ち、同一の条件でイオン注入し、拡散されたボロンとガリウムの不純物濃度分布を比較することにより、ボロンとガリウムの拡散係数の違いを知ることができる。本例のドーズ量は、１．０×１０^１４ｃｍ^−２であり、加速電圧は、１００ｋｅＶである。また、注入されたドーパントは、９００℃で、３０分間レーザアニールされる。

本例のＳＩＭＳ分析結果は、ガリウムの拡散係数が、ボロンの拡散係数よりも大きいことを示す。つまり、ガリウムの接合深さＸｊ＝０．８６μｍは、ボロンの接合深さＸｊ＝０．７２μｍよりも大きい。よって、同一のドーズ量及び加速電圧を用いる場合、拡散係数の大きなガリウムは、拡散係数の小さなボロンよりも深いコレクタ層を形成できることが分かる。

図９は、実施例２及び比較例２に係るコレクタ層５０の不純物濃度分布を示す。縦軸は不純物濃度（ｃｍ^−３）を示し、横軸はコレクタ層５０のイオン注入面からの深さ（μｍ）を示す。本例の不純物濃度分布は、シミュレーションにより計算した。なお、１×１０^１４〜１×１０^１５の不純物濃度を有する層は、ベース層４０である。比較例２に係る条件は、図７で示した比較例１に係る条件と同一である。

実施例２では、第１ドーパントとしてボロンをイオン注入し、第２ドーパントとしてガリウムをイオン注入する。本例において、ガリウムは、ドーズ量１．０×１０^１３ｃｍ^−２、加速電圧１５０ｋｅＶでイオン注入する。また、ボロンは、ドーズ量１．０×１０^１３ｃｍ^−２、加速電圧４５ｋｅＶでイオン注入する。実施例２では、ガリウムとボロンの両方をイオン注入しているので、ボロンのみをイオン注入した場合よりも、コレクタ層５０を厚く形成できる。また、ガリウムとボロンの両方をイオン注入することにより、ガリウムのみをイオン注入した場合よりも、コレクタ層５０のイオン注入面付近の不純物濃度の低下を防止できる。これにより、実施例２に係る方法では、オン電圧Ｖｏｎのばらつきを低減できる。

また、実施例２では、波長８００ｎｍのレーザーを用いたレーザアニールにより、各ドーパントを活性化させる。比較例２よりも長い波長を有するレーザーを用いることで、より深い領域まで熱が到達し、十分に不純物を拡散できる。これにより、例えば、コレクタ層５０の深さを０．６ｕｍ以上に深くすることができる。さらに、ガリウムイオンの加速電圧を上げて活性化することにより、コレクタ層５０をより厚くすることができる。また、本例のコレクタ層５０は、コレクタ層５０の深い領域にまで熱が到達することにより、深い領域におけるイオン注入ダメージを回復している。そのため、より品質の高いコレクタ層５０を提供できる。

実施例２に係る不純物濃度は、ドーパントの種類及び加速電圧の違いに応じて、第１の不純物濃度ピークと第２の不純物濃度ピークとを有する。第１の不純物濃度ピークは、第２の不純物濃度ピークよりもコレクタ層５０のイオン注入面側にある。第１の不純物濃度ピーク及び第２の不純物濃度ピークの位置は、イオン注入及び拡散等の条件により任意の深さに決定される。

第１の不純物濃度ピークは、加速電圧４５ｋｅＶで注入されたボロンに対応し、コレクタ層５０のイオン注入面からの深さが０μｍ〜０．２５μｍの範囲に存在する。本例の第１の不純物濃度ピークは、１．０×１０^１７以上の大きさを有する。より好ましくは、第１の不純物濃度ピークは、１．０×１０^１９以上の大きさを有する。

第２の不純物濃度ピークは、加速電圧１５０ｋｅＶで注入されたガリウムに対応する。本例の第２の不純物濃度ピークは、１．０×１０^１７以上の大きさを有する。また、第２の不純物濃度ピークは、ベース層４０の不純物濃度の１００倍より大きくて良い。例えば、本例の第２の不純物濃度ピークは、ベース層４０の不純物濃度が１．０×１０^１５以下であるのに対して、１．０×１０^１７以上の値を有する。

（実施例３）
図１０は、実施例３に係るコレクタ層５０の製造工程の一例を示す。本例の製造工程は、保護膜としてキャップ層を塗布する工程を有する。

ステップＳ２００において、ベース基板４２を裏面研削して、ベース基板４２の厚みを所定の厚みに制御する。ステップＳ２０１において、第２ドーパントをイオン注入する。本例では、第２ドーパントとして、ドーズ量１．０×１０^１３ｃｍ^−２、加速電圧１５０ｋｅＶでアルミニウムをイオン注入する。また、第２ドーパントとして、ガリウムを用いてもよい。ステップＳ２０２において、第１ドーパントをイオン注入する。第１ドーパントの加速電圧は、第２ドーパントの加速電圧よりも低くてよい。本例では、第１ドーパントとして、ドーズ量１．０×１０^１３ｃｍ^−２、加速電圧４５ｋｅＶでボロンをイオン注入する。

ステップＳ２０３において、コレクタ層５０の裏面側にキャップ層を形成する。キャップ層をコレクタ層５０の裏面に形成することにより、レーザアニール時にアルミニウムの蒸発による外方拡散を抑制できる。キャップ層は、イオン注入後のコレクタ層５０の表面に塗布することが好ましい。キャップ層の形成後にイオン注入を行うと、イオン注入の深さ方向の制御に、キャップ層の影響が生じるからである。

ステップＳ２０４において、コレクタ層５０の裏面側からレーザアニールする。レーザアニールには、波長８００ｎｍのレーザーが用いられる。ステップＳ２０５において、キャップ層を除去する。その後、ステップＳ２０６において、キャップ層が除去されたコレクタ層５０の裏面側に、コレクタ電極７０を形成する。

図１１Ａは、キャップ層を用いない場合のレーザアニール工程を示す。本例では、コレクタ層５０にキャップ層を形成しないので、レーザアニール工程によりアルミニウムが外方拡散する。

図１１Ｂは、キャップ層６０を用いた場合のレーザアニール工程を示す。本例では、コレクタ層５０にキャップ層６０を形成しているので、レーザアニール工程によるアルミニウムの外方拡散が抑制される。アルミニウムの外方拡散を抑制することにより、コレクタ層５０における不純物濃度を予め定められた濃度に制御しやすくなる。

キャップ層６０は、ＳｉＯ_２、ＳｉＮ等の材料を用いて形成した保護膜である。より具体的には、キャップ層の材料は、スピンコートにより塗布されたスピンオングラス膜（ＳＯＧ膜）である。また、キャップ層６０の膜厚は、３０ｎｍ以上であり、好ましくは６０ｎｍ以上６００ｎｍ以下である。なお、キャップ層の材料及び膜厚は、アルミニウムの外方拡散を抑制できる条件であればこれに限定されない。なお、本例では、実施例１の場合について説明したが、実施例２に係る場合に、キャップ層６０を用いてガリウムの外方拡散を抑制してもよい。

図１２Ａは、逆漏れ電流のヒストグラムの比較例を示す図である。縦軸はチップ数を示し、横軸は逆漏れ電流ＲＩ_ＣＥＳを示す。本例の半導体装置は、厚さ０．２５μｍのコレクタ層を有する。

図１２Ｂは、逆漏れ電流のヒストグラムの一例を示す図である。本例の半導体装置１００は、厚さ０．５５μｍのコレクタ層５０を有する。コンタクト用にボロンをドーズ量１．０×１０^１３ｃｍ^−２、加速電圧４５ｋｅＶでイオン注入する。なお、図１２Ａ及び図１２Ｂの半導体装置の耐圧クラスは７００Ｖである。図１２Ａ及び図１２Ｂに示すように、十分な厚さのｐ型のコレクタ層５０を有することにより、キズ耐性が向上し、高い良品率を達成できる。本例の半導体装置１００は、コレクタ層５０の深さを深くすることにより、逆漏れ電流の高い素子が少なくなる。これは、コレクタ層５０の深さを深くすることにより、コレクタ層５０の欠損の影響が小さくなり、ｐｎ接合が安定的に形成されるためである。

図１３は、逆漏れ電流のエネルギー密度依存性を示す。縦軸はチップ数を示し、横軸は逆漏れ電流ＲＩ_ＣＥＳを示す。また、本例では、レーザアニール時のエネルギー密度の大きさを４．０Ｊ／ｃｍ^２及び４．８Ｊ／ｃｍ^２に変更させた。なお、第１ドーパントとしてボロンをドーズ量１．０×１０^１３ｃｍ^−２、加速電圧４５ｋｅＶでイオン注入し、第２ドーパントとしてボロンをドーズ量１．０×１０^１３ｃｍ^−２、加速電圧５２０ｋｅＶでイオン注入している。また、本例のレーザアニールには、波長８００ｎｍの半導体レーザーを使用している。

エネルギー密度とは、レーザアニール時に単位面積当たりに供給されるエネルギーを指す。本例では、エネルギー密度を４．０Ｊ／ｃｍ^２から４．８Ｊ／ｃｍ^２に増加させることにより、オン電圧Ｖｏｎ（Ｖ）を０．３Ｖ程度、低減させることに成功した。なお、エネルギー密度の大きさは半導体装置１００の要求される特性に応じて、適宜変更すればよい。例えば、エネルギー密度は、４．０Ｊ／ｃｍ^２以上である。より好ましくは、エネルギー密度は、４．５Ｊ／ｃｍ^２以上、５．０Ｊ／ｃｍ^２以下である。

図１４は、オン電圧のエネルギー密度依存性を示す。縦軸はオン電圧Ｖｏｎ（Ｖ）を示し、横軸はエネルギー密度（Ｊ／ｃｍ^２）を示す。

レーザアニール時のエネルギー密度を上昇させることにより、ドーパントの活性化率が上がり、半導体中の欠陥が回復する。これにより、オン電圧Ｖｏｎのばらつきは、レーザアニール時のエネルギー密度を大きくすることにより小さくなる。なお、オン電圧Ｖｏｎは、レーザアニール時のエネルギー密度を大きくすることにより小さくなる。

以上の通り、本明細書に係る半導体装置１００は、従来よりも厚く形成されたコレクタ層を有する。これにより、半導体装置１００は、スパイク等がコレクタ層を貫通してｐｎ接合に侵入することを防止し、漏れ電流の増大及び逆耐圧の低下を抑制し、高い耐圧良品率を得ることができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、及び図面中において示した装置、システム、プログラム、及び方法における動作、手順、ステップ、及び段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、及び図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１０・・・耐圧構造部、１２・・・保護膜、１４・・・電極、１６・・・絶縁膜、１８・・・領域、２０・・・ＭＯＳゲート構造、２１・・・エミッタ電極、２２・・・絶縁膜、２４・・・ゲート電極、２６・・・第２導電型領域、２８・・・第１導電型領域、３０・・・分離層、４０・・・ベース層、４２・・・ベース基板、５０・・・コレクタ層、６０・・・キャップ層、７０・・・コレクタ電極、７２・・・アロイスパイク、１００・・・半導体装置

Claims (12)

1. 表面側にＭＯＳゲート構造が形成された第１導電型のベース層と、
   前記ベース層の裏面側に形成され、第１ドーパントと前記第１ドーパントと異なる第２ドーパントとが注入された第２導電型のコレクタ層と、
   前記コレクタ層の裏面側に形成されたコレクタ電極と
   を備え、
   前記第２ドーパントの不純物濃度ピークは、前記第１ドーパントの不純物濃度ピークよりも、前記コレクタ層の裏面からの位置が深く、且つ、前記第２ドーパントの不純物濃度ピークの大きさが、前記第１ドーパントの不純物濃度ピークの大きさの１／１００より大きい
   半導体装置。
2. 前記コレクタ層は、前記第１ドーパントの不純物濃度ピークと前記第２ドーパントの不純物濃度ピークとの間に、不純物濃度が１．０×１０^１６以下の層を有する
   請求項１に記載の半導体装置。
3. 前記コレクタ層は、前記第１ドーパントの不純物濃度ピークと前記第２ドーパントの不純物濃度ピークとの間に、不純物濃度が前記第１ドーパントの不純物濃度ピークの１／１０以下の大きさの層を有する
   請求項１又は２に記載の半導体装置。
4. 前記第２ドーパントの不純物濃度ピークは、前記ベース層の不純物濃度の１００倍より大きい
   請求項１から３のいずれか一項に記載の半導体装置。
5. 前記第１ドーパントの拡散係数は、前記第２ドーパントの拡散係数より小さい
   請求項１から４のいずれか一項に記載の半導体装置。
6. 前記第１ドーパントはボロンであり、前記第２ドーパントはアルミニウムである
   請求項１から４のいずれか一項に記載の半導体装置。
7. 前記コレクタ層の厚さは、０．７５μｍ以上２μｍ以下である
   請求項１から６のいずれか一項に記載の半導体装置。
8. 表面側にＭＯＳゲート構造が形成された第１導電型のベース層を形成する段階と、
   前記ベース層の裏面側に、第１ドーパントと前記第１ドーパントと異なる第２ドーパントとが注入された第２導電型のコレクタ層を形成する段階と、
   前記コレクタ層の裏面側にコレクタ電極を形成する段階と、
   を備え、
   前記第２ドーパントの不純物濃度ピークは、前記第１ドーパントの不純物濃度ピークよりも、前記コレクタ層の裏面からの位置が深く、且つ、前記第２ドーパントの不純物濃度ピークの大きさが、前記第１ドーパントの不純物濃度ピークの大きさの１／１００より大きい
   製造方法。
9. 前記コレクタ層を形成する段階は、前記第１ドーパント及び前記第２ドーパントを、４．０Ｊ／ｃｍ^２以上のエネルギー密度でイオン注入する段階を含む
   請求項８に記載の製造方法。
10. 前記コレクタ層を形成する段階は、
    前記第１ドーパント及び前記第２ドーパントをイオン注入する段階と、
    前記コレクタ層の裏面側に保護膜を形成する段階と、
    前記コレクタ層の前記裏面側からレーザアニールする段階と
    を備える
    請求項８又は９に記載の製造方法。
11. 前記レーザアニールに用いられるレーザーの波長は、８００ｎｍ以上である
    請求項１０に記載の製造方法。
12. 前記第２ドーパントは、アルミニウムであり、
    前記第２ドーパントは、１５０ｋｅＶの加速電圧でイオン注入される
    請求項８から１１のいずれか一項に記載の製造方法。