JP2001196320A - ドーピング方法、半導体装置の製造方法、半導体素子の製造方法及びその製造装置、ドーピング装置 - Google Patents

ドーピング方法、半導体装置の製造方法、半導体素子の製造方法及びその製造装置、ドーピング装置

Info

Publication number
JP2001196320A
JP2001196320A JP2000310154A JP2000310154A JP2001196320A JP 2001196320 A JP2001196320 A JP 2001196320A JP 2000310154 A JP2000310154 A JP 2000310154A JP 2000310154 A JP2000310154 A JP 2000310154A JP 2001196320 A JP2001196320 A JP 2001196320A
Authority
JP
Japan
Prior art keywords
heating
doping
laser
wafer
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000310154A
Other languages
English (en)
Other versions
JP2001196320A5 (ja
Inventor
Takashi Obara
隆 小原
Hideki Nozaki
秀樹 野崎
Motoomi Kobayashi
源臣 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000310154A priority Critical patent/JP2001196320A/ja
Publication of JP2001196320A publication Critical patent/JP2001196320A/ja
Publication of JP2001196320A5 publication Critical patent/JP2001196320A5/ja
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 Siチップが形成されたSiウエハへの不純
物のドーピングと活性化の処理の際に、レーザ照射によ
る方法で理想的な不純物濃度プロファイルを実現し、S
iチップの裏面に電極を形成する技術を提供すること。 【解決手段】 Siウエハ1に形成されたSiチップの
裏面に電極を形成するに際し、Siチップ1への不純物
27、27a〜27cのドーピングと、このドーピング
された不純物27、27a〜27cを活性化は同一の高
真空チャンバ11、11a内で加熱手段による加熱によ
りおこなう。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】 本発明は、ドーピング方
法、半導体装置の製造方法、半導体素子の製造方法およ
び装置、ドーピング装置に関する。
【0002】
【従来の技術】一般にIGBT(InsuIated
Gate Bipolar Transistor)や
Power−Mosデバイス等の場合、ソース・ドレイ
ン電極を半導体基板の表面に、コレクタ電極を裏面に形
成する構造になっている。例えば、IGBTの場合、コ
レクタ電極の形成には、N型Si基板にコレクタ電極に
隣接してボロン(B)の不純物濃度を制御したP型層の
形成が必要になる。P型層の形成は、イオン注入法もし
くは、不純物を含む反応性気体をチャンバ内に封入して
の化学的ドーピング法により、ボロンをドーピングした
後、活性化により行っている。また、特開平5−326
430号公報には、チャンバ内に試料を載置して、外部
から添加物を含んだ反応ガスを真空チャンバ内に供給
し、その雰囲気下で試料にレーザ光を照射してドービン
グする技術が開示されている。しかし、活性化は100
0℃程度/1Hourのアニールを行えば100%を達
成できるが、既に表面にn+ソースやP+ウェル及びソ
ース・ドレイン電極が形成されていることから、100
0℃前後のアニールは実施できない。さらに、近年、ウ
エハについてもエピウエハやOSLに代り、安価なロウ
(生)ウエハを使用したパワーデバイスが具現化されて
きている。このロウウエハを用いたプロセスでは、作動
させるためにONする際の電圧を実用レベルにするため
に、ウエハの厚さは100μm程度のものを用いてい
る。それに伴い、ウエハを加工した後に表面のプロセス
を実施するのが困難である為、最初にウエハに表面プロ
セスを施した後に、ウエハを薄く加工し、その後に裏面
のプロセス処理(イオン注入、500℃前後のアニー
ル)を行っている。
【0003】
【発明が解決しようとする課題】しかしながら、上述の
コレクタ電極の形成方法では、シリコン(Si)基板へ
の不純物のドーピングと活性化の処理においては、イオ
ン注入装置もしくは反応性気体を封入する機構を有した
装置を必要としている。また、その後の活性化には45
0℃程度のアニール処理を施すことであることから、裏
面側については十分な活性化温度まで上げることができ
ない。そのため、P型層の形成を十分に行うことができ
ず、十分な活性化も行うことができない。また、特開平
5−326430号公報に記載されている技術のよう
に、真空チャンバの外部から添加物を含む反応ガスを、
真空チャンバ内に供給する方法では、反応ガスの内部に
触媒が含まれているので、反応の純度が得られない。ま
た、ロウウエハを使用したプロセスの場合、ウエハの裏
面側も低濃度のN型Siであるので、裏面電極のコンタ
クト抵抗を低くするには裏面側のSi面を高濃度にする
必要がある。そのため、裏面にイオン注入した後に、拡
散炉で500℃の熱処理を行い、イオン注入したイオン
を活性化させて高濃度層を形成している。しかしなが
ら、これについては表面形成処理後の裏面の処理プロセ
スを行っているため、熱処理は500℃以下に制限され
てイオンの活性化が不十分になる。
【0004】このため、トランジスタ動作時のON電圧
が高くなく不具合が発生する。さらに、ウエハが薄いた
めイオン注入装置から拡散炉へ移送する工程で、ウエハ
の割れが起こりやすく、生産プロセスの歩留まりを低下
させている。本発明はこれらの事情にもとづいて成され
たもので、主にSiウエハへの不純物のドーピングと活
性化の処理の際に、レーザ照射による方法で理想的な不
純物濃度プロファイルを実現し、Siチップの裏面に電
極を形成する技術を提供することを主目的としている。
【課題を解決するための手段】本発明によれば、密閉容
器内に基板および固体のドーパントを載置する載置工程
と、前記ドーパントを加熱し、蒸発させる蒸発工程と、
前記蒸発工程の後に前記基板にレーザ光を照射し、前記
ドーパントをドープするドープ工程と、を備えることを
特徴とするドーピング方法である。このドーピング方法
を用いることにより、活性化を伴ってドープすることが
可能になるという効果を有する。また、密閉容器内に載
置される固体のドーパントを加熱し、蒸発させる蒸発工
程と、前記蒸発工程の後に、前記密閉容器内に載置され
る基板にレーザ光を照射し、前記ドーパントをドープす
るドープ工程と、を備えることを特徴とするドーピング
方法である。
【0005】また、前記蒸発工程における前記ドーパン
トの加熱は、前記レーザ光の光源と同一の光源のレーザ
光を前記ドーパントに照射することにより行うことを特
徴とする前記ドーピング方法である。また、前記ドープ
工程は、前記ドーパントの載置位置から前記基板の載置
位置の方向へ不活性ガスをフローさせながら前記ドープ
を行うことを特徴とする前記記載のドーピング方法であ
る。また、ドーピング工程を備える半導体装置の製造方
法において、前記ドーピング工程は、密閉容器内に載置
される固体のドーパントを加熱し、蒸発させる蒸発工程
と、前記蒸発工程の後に、前記密閉容器内に載置される
基板にレーザ光を照射し、前記ドーパントをドープする
ドープ工程と、を備えることを特徴とする半導体装置の
製造方法である。また、基板の両面に電極を備える半導
体装置の製造方法において、前記基板の一方の面に電極
を形成させる第1工程と、前記第1工程の後に、前記基
板の他方の面を研磨し、前記基板を所定の厚さにする第
2工程と、前記第2工程の後に密閉容器内に前記基板お
よび固体のドーパントを載置する工程と、前記ドーパン
トを加熱し、蒸発させる工程と、前記基板の他方の面に
レーザ光を照射し、前記ドーパントをドープするドープ
工程と、を備えることを特徴とする半導体装置の製造方
法である。
【0006】また、Siウエハに形成されたSiチップ
の裏面に電極を形成するに際し、前記Siチップに不純
物をドーピングさせ、かつ、熱処理によりドーピングさ
せた不純物を活性化させた後、導電金属を堆積させて前
記Siチップの裏面電極を形成する半導体素子の製造方
法において、 前記Siチップへの前記不純物のドーピ
ングと、このドーピングされた不純物の活性化とは同一
の加熱工程によりおこなうことを特徴とする半導体素子
の製造方法である。また、前記不純物のドーピングは、
前記密閉容器内に固体の不純物を載置し、その不純物を
前記加熱手段で加熱して発生させた蒸気を用いておこな
うことを特徴とする前記半導体素子の製造方法である。
また、前記不純物のドーピングは、前記密閉容器内に固
体の不純物を載置し、その不純物を前記加熱手段で加熱
して発生させた蒸気をガスで前記Siウエハへ移送する
ことを特徴とする前記半導体素子の製造方法である。ま
た、前記ドーピングさせる不純物は、3族または5族元
素から選ばれた一種又は複数種の元素を用いることを特
徴とする前記半導体素子の製造方法である。また、前記
加熱手段は、レーザ加熱、ランプ加熱又は抵抗加熱のう
ちいずれかを用いていることを特徴とする前記半導体素
子の製造方法である。
【0007】また、前記加熱手段が前記レーザ加熱の場
合は、照射するパルスレーザはXeClエキシマレーザ
もしくはKrFエキシマレーザで、かつ、レーザ光の強
度は前記Siウエハ面で0.5J/cm2以上2.5J
/cm2以下であることを特徴とする前記半導体素子の
製造方法である。また、前記加熱手段による前記ドーピ
ングさせる不純物を加熱する温度は、前記不純物である
固体金属固有の蒸気圧特性により前記密閉容器内にこの
不純物の蒸気が発生する温度であることを特徴とする前
記半導体素子の製造方法である。また、Siウエハを載
置するヒータを固定したXYテーブルと、このXYテー
ブルと離間して設けられた金属加熱手段とを具備すると
ともに外壁に透光性窓を有し前記XYテーブルを収容し
ている密閉容器と、この密閉容器の前記透過窓から光学
系を介してレーザ光を照射するレーザ発振器を備えた半
導体素子の製造装置において、 前記金属加熱手段によ
り加熱して前記不純物の蒸気を発生させて前記Siチッ
プにドーピングをおこない、かつ、前記加熱手段により
前記ドーピングされた不純物の活性化をおこなうことを
特徴とする半導体素子の製造装置である。
【0008】また、前記金属加熱手段は、抵抗加熱方式
又はランプ加熱方式又はレーザ加熱方式のうちいずれか
1つであることを特徴とする前記半導体素子の製造装置
である。また、前記金属加熱手段がレーザ加熱方式であ
る場合、照射するパルスレーザはXeClエキシマレー
ザもしくはKrFエキシマレーザで、かつ、レーザ光の
強度は前記Siウエハ面で0.5J/cm2以上、2.
5J/cm2以下であることを特徴とする前記半導体素
子の製造装置である。また、密閉容器と、前記密閉容器
内に基板を載置するための第1の支持手段と、前記密閉
容器内に固体のドーパントを載置するための第2の支持
手段と、前記ドーパントを加熱するための加熱手段と、
前記基板にレーザ光を照射して前記ドーパントをドープ
するためのレーザ光照射手段と、を備えることを特徴と
するドーピング装置である。また、前記加熱手段は、前
記ドーパントにレーザ光を照射するレーザ光照射手段で
あることを特徴とする前記ドーピング装置である。ま
た、前記密閉容器内に不活性ガスをフローさせるための
ガス供給口およびガス排気口を備え、前記不活性ガス
は、前記第2の支持手段から前記第1の支持手段の方向
へフローするように前記ガス供給口および前記ガス排気
口を配設することを特徴とする前記ドーピング装置であ
る。
【0009】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。まず、本発明の対象となる半導体
素子の主要な製造工程について説明する。図1は、本発
明の半導体素子に係る実施の形態を示すIGBTの断面
図である。N型のSi基板で形成されたウエハ1の表面
において、高濃度のP型不純物が導入されたP+型のウ
エル領城、ゲート絶縁膜上のゲート電極2、P型べース
領域3、N+型エミッタ領域4、絶縁膜5が形成されて
いる。エミッタ電極6は、N+型エミッタ領域4とP型
べース各領域3をショートさせるように設けられてい
る。本発明では、このウエハ1の裏面に対し、Bをドー
ピング注入したアルミニウムまたはアルミニウム合金を
コレクク電極7の材料として用いている。また、このコ
レクタ電極7に隣接して低濃度のP型層(P−層)8が
形成されており、良好な低抵抗オーミックコンタクトを
形成している。次に、図1の構成の製造方法を説明す
る。まず、Siのウエハ1の表面は、周知の技術を用い
て、P+型のウェル領域、ゲート絶縁膜上のゲート電極
2、P型べース領域3、N+型のエミッタ領域4、絶縁
膜5を形成する。その後、エミッタ電極6として、N+
型エミッタ領域4とP型ベース領域3を電気的にショー
トさせるアルミニウムを形成する。これら工程が終了す
るまでには、アニールやリフロー等、各電極の熱処理の
工程が適宜挿入される。
【0010】まず、Siウエハ1の表面側の形成工程の
後、本発明において重要なウエハ1の裏面側の形成工程
にはいる。これについて、図2(a)から(c)を参照
しながら説明する。図2(a)に示すようなSiウエハ
1の裏面に対し、レーザメルト法により裏面を溶融する
ことにより(図2(b))、Bを拡散させ、ドーピング
及び活性化してP型層を形成する。これによりSiウエ
ハ1中には低抵抗濃度のP型層(P−層)8が形成され
る(図2(c))。その後に、アルミニウム、バナジウ
ムニッケル、金を全てスパッタリングにして、裏面側の
コレクタ電極7を形成する。図3は、この発明の上述の
技術を用いて形成した図2(c)のコレクタ領域におけ
る、不純物濃度のプロファイルを示す特性曲線である。
レーザメルトアニール法は、Siウエハ1の裏面へのレ
ーザ照射により、その入熱をSiウエハ1の裏面へのみ
与えることができる。図3によれば、アルミニウムとB
の拡散効率の違いを利用していることがわかる。すなわ
ち、アルミニウムは拡散速度が速く、Bのそれは遅い。
この結果、コレクタ電極7の付近には拡散の遅いBが残
っていて、不純物濃度の高いP型層が形成され、そのB
の分布領域に隣接して、アルミニウムの分布が緩やかに
続き、低濃度P型層8を形成することができる。これに
より、オーミック接合をとりつつ、不純物の低濃度の注
入が実現され、キャリアのライフタイムの短い(キャリ
ア濃度の低下が早い)コレクタ領域が完成する。
【0011】このような構造は、スイッチングロスの改
善(電気抵抗の低下)に大いに寄与する。また、この発
明の裏面の電極は、その他、光トリガ型サイリスタ、逆
素子型のGTOサイリスタ等に採用しても上記と同様の
効果を発揮する。次に、上述の工程で用いた本発明のレ
ーザドーピングと活性化処理に用いたレーザ加熱装置に
ついて説明する。図4は本発明の第1の実施の形態によ
るレーザ加熱装置の模式構成図である。すなわち、密閉
容器で形成された高真空チャンバ11の下部には、XY
テーブル12と金属加熱ヒータ13が設けられている。
また、高真空チャンバ11の天井部にはレーザ光を透過
する石英ガラス等による透過窓14が形成され、側壁部
には1×10−5程度の真空度まで排気可能な真空ポン
プ15に接続されるパイプ17が連通している。なお、
XYテーブル12の上面にはヒータ18が固定されて設
けられており、このヒータ18の上面は被加工物である
Siウエハ1a等を載置する載置面が形成されている。
また、透過窓14の上方の光軸上には、透過窓14の側
から順次、結像レンズ19、ミラー20、ホモジナイザ
21、ミラー22、ミラー23およびレーザ発振器24
が設けられている。
【0012】また、レーザ発振器やXYテーブル12や
バルブ16等には、それぞれの制御を行うコントローラ
26がそれらに各々図示しない信号線で接続している。
これらの構成により、高真空チャンバ11内のXYテー
ブル12のヒータ18上にSiウエハ1aを載置し、一
方、金属加熱ヒータ13上には例えば固体のBをドープ
源(ドーパント)27として載置する。金属加熱ヒータ
13の熱によりBは蒸発し、高真空チャンバ11の内部
はB蒸気が充満した雰囲気になる。この状態で、レーザ
発振器24を発振させて、レーザ発振器24より出力し
たレーザ光25は、ミラー23、22より、レーザ光の
空間的強度分布を均一化させるホモジナイザ21に導か
れ、ミラー20、結像レンズ19を介し、透過窓14か
ら高真空チャンバ11内のSiウエハ1aに照射され
る。レーザ光25によりSiウエハ1aの全面を照射す
るため、Siウエハ1aを載置したXYテーブル12が
コントローラ26により走査される。また、コントロー
ラ26は、XYテーブル12とレーザ照射の同期の制御
も行っている。このパルスレーザ光25の照射により、
Siウエハ1aの照射を受けた箇所は、瞬間的に高温ア
ニールさせ、また、不純物であるBのドーピングと活性
化が同時に行われる。
【0013】この処理方法によれば、レーザ発振器から
発振されたパルスレーザのパルス幅が約20ns(半値
幅)と短いものを用いているので、Siウエハの表層
(1μm〜3μmまで加熱)のみを加熱できる。そのた
め、Siウエハの照射部になる表面のみを高温アニール
し、ドーパントである不純物を注入することが実現でき
る。つまり、パルスレーザ発振器としては短パルス高出
力のXeClエキシマレーザもしくはKrFエキシマレ
ーザを用いたことにより、Siウエハに対してイオン注
入装置および、反応性気体の封入により化学的に注入さ
せる手段を用いずに、不純物(例えばB)を注入し、同
時に活性化させることができる。 (実施例1)図4に示した装置を用いてSiウエハに対
し、ドーパントとしてSb(アンチモン)をドーピング
及び活性化させた実施例を、図4を参照して説明する。
高真空チャンバ11内にSiウエハ1aをXYテーブル
12上のヒータ18上に載置し、ドーピングを行うため
のドーパント27aとして固体金属のSbを金属加熱ヒ
ータ13上に配置する。高真空チャンバ11には1×1
0−5Pa程度の真空度まで排気可能な真空ポンプ15
がパイプ17等により接続されている。
【0014】金属加熱ヒータ13をSbの蒸気圧特性を
考慮して350℃程度に加熱すると、高真空チャンバ1
1内にはSb蒸気28が発生する。この状態で、レーザ
発振器24を発振させて、それにより出力されたレーザ
光25を、ミラー23、22より、レーザ光25の空間
的強度分布を均一化させるホモジナイザ21に導き、ミ
ラー20、結像レンズ19を介し、高真空チャンバ11
内のSiウエハ1aを照射する。なお、Siウエハ1a
の全面への照射はXYテーブル12の走査により行う。
このXYテーブル12とレーザ光25の照射の同期は、
コントローラ26により行われる。レーザ発振器24の
レーザ発振の繰返し周波数は200Hzもしくは300
Hzで、Siウエハ1aへのレーザ照射ビームサイズは
1mm□〜5mm□の正方形ビームである。それらを5
インチまたは6インチまたは8インチのSiウエハ1a
の全面を100μm〜200μmの重ね合わせ量でXY
テーブル12により走査させる。レーザ光25の照射強
度は2.0J/cm2とし、Siウエハ1aを載置して
いるヒータ18の温度は400℃とした。これらによ
り、Siウエハへ1aの所定のSbドーピング及び活性
化が得られた。
【0015】図5は、SiウエハへSbがドーピングさ
れた状態を、SIMSによるデプスプロファイルを示す
グラフである。レーザを照射した表面をドーピング量の
ピーク深さ0.4μmまでSbがドーピングされたこと
が分かる。つまり、Siウエハの表層のみがドーピング
されている。なお、Sbを加熱する加熱温度350℃
は、高真空チャンバ11内の圧力と温度により決定され
るので、高真空チャンバ11内の真空度を1×10−5
PaとするとSbの蒸気圧特性から310℃以上に加熱
するとSb蒸気が発生する。また、Sbの代りにPを同
様な高真空チャンバ11内圧力で蒸気化させるには、7
0℃に加熱することで可能である。なお、Siウエハ表
面において、照射するパルスレーザ光の強度は、0.5
J/cm2以上2.5J/cm2であることが好まし
い。この範囲とすることにより、Siウエハの損傷を抑
制することができると共に、好適な不純物の活性化が可
能となる。また、本発明は裏面電極の作成以外にも適用
可能である。たとえばMOSトランジスタ構造における
ソース領域、ドレイン領域、LDD、ウェル、チャンネ
ルドープなど不純物の拡散を要する部分に本発明に係る
ドーピング方法を用いることが可能である。あるいはD
RAMの製造における不純物拡散工程に本発明に係るド
ーピング方法を適用することが可能である。その他結晶
中に不純物を拡散させる場合に本発明は広く適用可能で
ある。本発明に係るドーピング方法を用いることによ
り、不純物の拡散・活性化を好適に行うことが可能とな
る。次に、第2の実施の形態について説明する。図6は
本発明の第2の実施の形態を示すレーザ加熱装置の模式
構成図である。
【0016】すなわち、密閉容器で形成された高真空チ
ャンバ11aの下部には、XYテーブル12aとドーパ
ント載置台30が設けられている。また、高真空チャン
バ11aの天井部にはレーザ光25a、25bを透過す
る2個の透過窓14a、14bが形成され、側壁部には
真空ポンプ15aに接続されるパイプ17aが連通して
いる。なお、XYテーブル12aの上面にはヒータ18
aが固定されて設けられており、このヒータ18aの上
面は被加工物であるSiウエハ1b等を載置する載置面
が形成されている。また、透過窓14aの上方の光軸上
には、透過窓14aの側から順次、結像レンズ19a、
可動ハーフミラー32、ホモジナイザ21a、ミラー2
2a、ミラー23aおよびレーザ発振器24aが設けら
れている。なお、可動ハーフミラー32は図示しない駆
動源により点Bを支点として矢印A方向に位置aから位
置bまで所定角度往復移動する。さらに、もう一方の透
過窓14bの上方の光軸上には、透過窓14bの側から
順次、結像レンズ19bおよびミラー33が設けられ、
このミラー33は可動ハーフミラー32の透過側の光軸
上に設置されている。したがって、レーザ発振器24a
から出力したレーザ光25aは可動ハーフミラー32の
位置に応じて振り分けられて、透過窓14aと透過窓1
4bから高真空チャンバ11a内に導かれる。
【0017】また、レーザ発振器24aやXYテーブル
12aやバルブ16a等には、それぞれの制御を行うコ
ントローラ26aから、それぞれに図示しない信号線が
接続している。これらの構成により、高真空チャンバ1
1a内のXYテーブル12aのヒータ18a上にSiウ
エハ1bを載置し、一方、ドーパント載置台30上には
例えば固体のボロン(B)をドーパント27bとして載
置する。続いて、可動ハーフミラー32を位置bに設定
し、レーザ発振器24aを発振させると出力したレーザ
光25bは、透過窓14bから高真空チャンバ11a内
に導かれてドーパント載置台30上のBを照射する。そ
のレーザ光25bの照射熱によりBは蒸発する。それに
より、高真空チャンバ11aのプロセス部であるXYテ
ーブル12a上のウエハ1bは、B蒸気28aが充満し
た雰囲気に曝される。次に、この状態で、可動ハーフミ
ラー32を位置aに移動させる。したがって、レーザ発
振器24aより出力したレーザ光25aは、ミラー23
a、22aより、レーザ光25aの空間的強度分布を均
一化させるビームホモジナイザ21aに導かれ、可動ハ
ーフミラー32、結像レンズ19aを介し、透過窓14
aから高真空チャンバ11a内のSiウエハ1bに照射
される。
【0018】レーザ光25aによりSiウエハ1bの全
面を照射するため、Siウエハ1bを載置したXYテー
ブル12aがコントローラ26aにより走査される。ま
た、コントローラ26aは、XYテーブル12aとレー
ザ光25aの照射の同期の制御も行っている。このパル
スレーザ光25aの照射により、Siウエハ1bの照射
を受けた箇所は、瞬間的に高温アニールされ、また、不
純物(ドーパント)であるBのドーピングと活性化がほ
ぼ同時に行われる。なお、Bとウエハ1bへのレーザ光
25a、25bの照射を、1台のレーザ発振器24aか
ら出力したレーザ光25を可動ハーフミラー32を用い
て振り分けたが、Bとウエハ1bに対してそれぞれレー
ザ発振器と光学系を設置して2台のレーザ発振器(不図
示)を用いておこなうこともできる。その際は、図6で
示した可動ハーフミラー32は不要になる。 (実施例2)図6に示した装置を用いてSiウエハにI
GBTを形成する場合を、図6を参照して説明する。ま
ず、ロウウエハであるSiウエハ1cの表面には、電極
形成の所定のプロセスが全て行われ、次に素子の耐電圧
レベルに合わせて、裏面に研磨を施してSiウエハ1c
の厚さを所定の厚さにする。次に本発明の上述の装置に
より、Siウエハ1cの裏面にドープ工程を行う。この
ドープ工程はプロセス部であるXYテーブル12a上の
ヒータ18aの上にSiウエハ1cの裏面側を上にして
セットする。続いて、可動ハーフミラー32を位置bの
状態にしてレーザ発振器24aを発振させてレーザ光2
5bを出力し、ドープ源27bである例えば、Pもしく
Asにエキシマレーザを照射する。
【0019】ウエハ1cにドープされるドーパント量
は、レーザ発振器24aのエキシマレーザの出力により
コントロールする。次にラジカルドーパントの蒸気雰囲
気に曝されたウエハ1cに均一にフローされた時点で、
ウエハ1cにエキシマレーザを照射しウエハ1cの裏面
表層部を溶融させて、ウエハ1cの裏面にN型のドーパ
ント(例えば、PやAs等)をドープする。続いて、同
様に本発明による装置で連続してB(B)をドープする
工程を行う。ただし、プロセス部でBをドーフ°する場
合のレーザ照射条件は、ウエハの溶融深さがPもしくは
Asをドープするために溶融させた深さより薄くコント
ロールする。次にAlをスパッタし、450℃で熱処理
を行いオーミック電極を形成する。最後に、V(バナジ
ウム)/Ni(ニッケル)/Au(金)をスパッタ装置
により裏面側に形成してプロセスを終了させる。 (実施例3)図6に示した装置を用いてSiウエハにP
ower Mos FETを形成する場合を、図6を参
照して説明する。ロウウエハであるSiウエハ1dの表
面には、電極形成の所定のプロセスを全て行われ、次に
素子の耐圧レベルに合わせて、裏面に研磨を施してウエ
ハ1dの厚さを所定の厚さにする。次に本発明の上述の
装置により、ウエハ1dの裏面にドープ工程を行う。こ
のドープ工程はプロセス部であるXYテーブル12a上
のヒータ18aの上にウエハ1dの裏面側を上にしてセ
ットする。続いて、真空ポンプ15aを作動させて可動
ハーフミラー32を位置bの状態にしてレーザ発振器2
4aを発振させてレーザ光25bを出力し、ドープ源2
7cである例えば、PもしくAsにエキシマレーザを照
射する。
【0020】ウエハ1dにドープされるドーパント量
は、レーザ発振器24aのエキシマレーザの出力により
コントロールする。次に、ウエハ1dにエキシマレーザ
を照射しウエハ1dの裏面表層部を溶融させて、ウエハ
1dの裏面にN型のドーパント(例えばPやAs等)を
ドープする。最後に、V(バナジウム)/Ni(ニッケ
ル)/Au(金)をスパッタ装置により裏面側に形成し
てプロセスを終了させる。図7は上述の各実施例と従来
の処理法による、ウエハにドープ源としてBおよびPを
用いて、ドープされたキャリアの活性化率(自由キャリ
ア数/不純物数)を比較したグラフである。なお、従来
の処理法とは、(イ)イオン注入+拡散炉(450
℃)、および、(ロ)イオン注入+レーザアニールであ
る。図7のグラフから明らかなように、ドープ源がBの
場合とPの場合のいずれでも、キャリアの活性化率は本
発明の実施例では80%を超えているのに対して、
(ロ)の場合は60〜80%であり、(イ)の場合は2
0%以下である。本発明が優れた活性化率を示してい
る。また、図8は上述の各実施例と上述の従来の処理法
による、処理工程中のウエハの割れの発生率を比較した
グラフである。従来の処理法では、いずれも処理装置か
ら処理装置へ移送する必要があるため、ウエハの割れの
発生を完全に防ぐことは困難であるが、本発明の各実施
例の場合は、同一装置で処理するため、ウエハの割れを
防止することができ、ほとんど発生しない。
【0021】また、上述の各実施の形態では、ドープ源
を加熱する手段として、金属加熱ヒータ13及びレーザ
光25bを用いたが、抵抗加熱方式又はランプ加熱方式
等を用いることもできる。また、ドープ源としては、半
導体としてSiを用いた場合に、P型半導体とするので
あれば、3価の不純物、代表的にはBを用いることがで
きる。N型半導体とするのであれば、5価の不純物、代
表的にはP(燐)やAs(砒素)やSb(アンチモン)
を用いることができる。上述のように本発明によれば、
従来のようにウエハにイオン注入装置と反応性気体の封
入による化学的に注入させる手段と併せて用いずに、ウ
エハに不純物を注入し、ほぼ同時に活性化させる方法
と、その装置を提供することが可能となった。これによ
り、IGBT、Power−MOSの裏面電極に理想的
な不純物濃度のプロファイルを実現することができる。
【0022】
【発明の効果】本発明によれば、基板への不純物のドー
ピングと活性化の処理の際に、レーザ照射による方法で
理想的な不純物濃度プロファイルを実現することができ
る。
【図面の簡単な説明】
【図1】本発明の半導体素子に係る実施の形態を示すI
GBTの断面図。
【図2】(a)から(c)は、本発明のウエハの裏面側
の形成工程の説明図。
【図3】アルミニウムとボロンの拡散効率の違いを示す
グラフ。
【図4】本発明の第1の実施の形態によるレーザ加熱装
置の模式構成図。
【図5】SiウエハへSbがドーピングされた状態を、
SIMSによるデプスプロファイルを示すグラフ。
【図6】本発明の第2の実施の形態を示すレーザ加熱装
置の模式構成図。
【図7】各方法で、ウエハにドープ源としてBおよびP
を用いて、ドープされたキャリアの活性化率を比較した
グラフ。
【図8】各方法で、処理工程中のウエハの割れの発生率
を比較したグラフ。
【符号の説明】
1a〜1d…ウエハ、7…コレクタ電極、11、11…
高真空チャンバ、13…金属加熱ヒータ、24、24a
…レーザ発振器、
フロントページの続き (72)発明者 小林 源臣 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝マイクロエレクトロニクスセン ター内

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】 密閉容器内に載置される固体のドーパン
    トを加熱し、蒸発させる蒸発工程と、 前記蒸発工程の後に、前記密閉容器内に載置される基板
    にレーザ光を照射し、前記ドーパントをドープするドー
    プ工程と、 を備えることを特徴とするドーピング方法。
  2. 【請求項2】 前記蒸発工程における前記ドーパントの
    加熱は、前記レーザ光の光源と同一の光源のレーザ光を
    前記ドーパントに照射することにより行うことを特徴と
    する請求項1記載のドーピング方法。
  3. 【請求項3】 ドーピング工程を備える半導体装置の製
    造方法において、 前記ドーピング工程は、 密閉容器内に載置される固体のドーパントを加熱し、蒸
    発させる蒸発工程と、 前記蒸発工程の後に、前記密閉容器内に載置される基板
    にレーザ光を照射し、前記ドーパントをドープするドー
    プ工程と、 を備えることを特徴とする半導体装置の製造方法。
  4. 【請求項4】 基板の両面に電極を備える半導体装置の
    製造方法において、 前記基板の一方の面に電極を形成させる第1工程と、 前記第1工程の後に、前記基板の他方の面を研磨し、前
    記基板を所定の厚さにする第2工程と、 前記第2工程の後に密閉容器内に前記基板および固体の
    ドーパントを載置する工程と、 前記ドーパントを加熱し、蒸発させる工程と、 前記基板の他方の面にレーザ光を照射し、前記ドーパン
    トをドープするドープ工程と、 を備えることを特徴とする半導体装置の製造方法。
  5. 【請求項5】 Siウエハに形成されたSiチップの裏
    面に電極を形成するに際し、前記Siチップに不純物を
    ドーピングさせ、かつ、熱処理によりドーピングさせた
    不純物を活性化させた後、導電金属を堆積させて前記S
    iチップの裏面電極を形成する半導体素子の製造方法に
    おいて、 前記Siチップへの前記不純物のドーピングと、このド
    ーピングされた不純物の活性化とは同一の加熱工程によ
    りおこなうことを特徴とする半導体素子の製造方法。
  6. 【請求項6】 前記不純物のドーピングは、前記密閉容
    器内に固体の不純物を載置し、その不純物を前記加熱手
    段で加熱して発生させた蒸気を用いておこなうことを特
    徴とする請求項5記載の半導体素子の製造方法。
  7. 【請求項7】 前記不純物のドーピングは、前記密閉容
    器内に固体の不純物を載置し、その不純物を前記加熱手
    段で加熱して発生させた蒸気をガスで前記Siウエハへ
    移送することを特徴とする請求項5記載の半導体素子の
    製造方法。
  8. 【請求項8】 前記ドーピングさせる不純物は、3族ま
    たは5族元素から選ばれた一種又は複数種の元素を用い
    ることを特徴とする請求項5記載の半導体素子の製造方
    法。
  9. 【請求項9】 前記加熱手段は、レーザ加熱、ランプ加
    熱又は抵抗加熱のうちいずれかを用いていることを特徴
    とする請求項5記載の半導体素子の製造方法。
  10. 【請求項10】 前記加熱手段が前記レーザ加熱の場合
    は、照射するパルスレーザはXeClエキシマレーザも
    しくはKrFエキシマレーザで、かつ、レーザ光の強度
    は前記Siウエハ面で0.5J/cm2以上2.5J/
    cm2以下であることを特徴とする請求項5記載の半導
    体素子の製造方法。
  11. 【請求項11】 前記加熱手段による前記ドーピングさ
    せる不純物を加熱する温度は、前記不純物である固体金
    属固有の蒸気圧特性により前記密閉容器内にこの不純物
    の蒸気が発生する温度であることを特徴とする請求項6
    記載の半導体素子の製造方法。
  12. 【請求項12】 Siウエハを載置するヒータを固定し
    たXYテーブルと、このXYテーブルと離間して設けら
    れた金属加熱手段とを具備するとともに外壁に透光性窓
    を有し前記XYテーブルを収容している密閉容器と、こ
    の密閉容器の前記透過窓から光学系を介してレーザ光を
    照射するレーザ発振器を備えた半導体素子の製造装置に
    おいて、 前記金属加熱手段により加熱して前記不純物の蒸気を発
    生させて前記Siチップにドーピングをおこない、か
    つ、前記加熱手段により前記ドーピングされた不純物の
    活性化をおこなうことを特徴とする半導体素子の製造装
    置。
  13. 【請求項13】 前記金属加熱手段は、抵抗加熱方式又
    はランプ加熱方式又はレーザ加熱方式のうちいずれか1
    つであることを特徴とする請求項12記載の半導体素子
    の製造装置。
  14. 【請求項14】 前記金属加熱手段がレーザ加熱方式で
    ある場合、照射するパルスレーザはXeClエキシマレ
    ーザもしくはKrFエキシマレーザで、かつ、レーザ光
    の強度は前記Siウエハ面で0.5J/cm2以上、
    2.5J/cm2以下であることを特徴とする請求項1
    2記載の半導体素子の製造装置。
  15. 【請求項15】 密閉容器と、 前記密閉容器内に基板を載置するための第1の支持手段
    と、 前記密閉容器内に固体のドーパントを載置するための第
    2の支持手段と、 前記ドーパントを加熱するための加熱手段と、 前記基板にレーザ光を照射して前記ドーパントをドープ
    するためのレーザ光照射手段と、 を備えることを特徴とするドーピング装置。
  16. 【請求項16】 前記加熱手段は、前記ドーパントにレ
    ーザ光を照射するレーザ光照射手段であることを特徴と
    する請求項15記載のドーピング装置。
JP2000310154A 1999-10-26 2000-10-11 ドーピング方法、半導体装置の製造方法、半導体素子の製造方法及びその製造装置、ドーピング装置 Pending JP2001196320A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000310154A JP2001196320A (ja) 1999-10-26 2000-10-11 ドーピング方法、半導体装置の製造方法、半導体素子の製造方法及びその製造装置、ドーピング装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-303614 1999-10-26
JP30361499 1999-10-26
JP2000310154A JP2001196320A (ja) 1999-10-26 2000-10-11 ドーピング方法、半導体装置の製造方法、半導体素子の製造方法及びその製造装置、ドーピング装置

Publications (2)

Publication Number Publication Date
JP2001196320A true JP2001196320A (ja) 2001-07-19
JP2001196320A5 JP2001196320A5 (ja) 2007-11-15

Family

ID=26563571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000310154A Pending JP2001196320A (ja) 1999-10-26 2000-10-11 ドーピング方法、半導体装置の製造方法、半導体素子の製造方法及びその製造装置、ドーピング装置

Country Status (1)

Country Link
JP (1) JP2001196320A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086414A (ja) * 2004-09-17 2006-03-30 Fuji Electric Holdings Co Ltd 逆阻止型絶縁ゲート形半導体装置およびその製造方法
JP2008004867A (ja) * 2006-06-26 2008-01-10 Denso Corp 半導体装置の製造方法
JP2015213193A (ja) * 2015-07-21 2015-11-26 ルネサスエレクトロニクス株式会社 Igbt
JP2017041626A (ja) * 2015-08-18 2017-02-23 富士電機株式会社 半導体装置及びその製造方法
JP2017199942A (ja) * 2017-08-09 2017-11-02 ルネサスエレクトロニクス株式会社 半導体装置
US10026831B2 (en) 2015-08-18 2018-07-17 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5630721A (en) * 1979-08-21 1981-03-27 Nec Corp Diffusing device of selected impurity
JPS58194386A (ja) * 1982-05-07 1983-11-12 Nec Corp 半導体素子の製造方法
JPS62144373A (ja) * 1985-12-18 1987-06-27 Masamitsu Mizuno 発光ダイオ−ドの製造装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5630721A (en) * 1979-08-21 1981-03-27 Nec Corp Diffusing device of selected impurity
JPS58194386A (ja) * 1982-05-07 1983-11-12 Nec Corp 半導体素子の製造方法
JPS62144373A (ja) * 1985-12-18 1987-06-27 Masamitsu Mizuno 発光ダイオ−ドの製造装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086414A (ja) * 2004-09-17 2006-03-30 Fuji Electric Holdings Co Ltd 逆阻止型絶縁ゲート形半導体装置およびその製造方法
JP2008004867A (ja) * 2006-06-26 2008-01-10 Denso Corp 半導体装置の製造方法
JP2015213193A (ja) * 2015-07-21 2015-11-26 ルネサスエレクトロニクス株式会社 Igbt
JP2017041626A (ja) * 2015-08-18 2017-02-23 富士電機株式会社 半導体装置及びその製造方法
US10026831B2 (en) 2015-08-18 2018-07-17 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US10205010B2 (en) 2015-08-18 2019-02-12 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP2017199942A (ja) * 2017-08-09 2017-11-02 ルネサスエレクトロニクス株式会社 半導体装置

Similar Documents

Publication Publication Date Title
KR20040029423A (ko) 반도체 게이트의 도핑 방법
US4659422A (en) Process for producing monocrystalline layer on insulator
US20120329257A1 (en) Method for manufacturing semiconductor device
US6562705B1 (en) Method and apparatus for manufacturing semiconductor element
JP4589606B2 (ja) 半導体装置の製造方法
JPS588128B2 (ja) 半導体装置作製方法
JPS60245173A (ja) 絶縁ゲイト型半導体装置
JP2001196320A (ja) ドーピング方法、半導体装置の製造方法、半導体素子の製造方法及びその製造装置、ドーピング装置
JP2004362901A (ja) イオンドーピング装置、イオンドーピング方法および半導体装置
JP2000349042A (ja) 半導体素子の製造方法と製造装置
JP5201305B2 (ja) 半導体装置の製造方法
JPH09139506A (ja) 薄膜半導体装置製造方法
JP3249606B2 (ja) レーザー処理方法並びに半導体素子およびその作製方法
Gelpey et al. Advanced annealing for sub-130nm junction formation
JP2813990B2 (ja) 窒化ホウ素を用いた電子装置の作製方法
JP2001044132A (ja) 半導体装置の作製方法
KR100457037B1 (ko) 반도체장치의제조방법
JP3925085B2 (ja) 半導体装置の製造方法、光変調素子の製造方法、および表示装置の製造方法
JP3680677B2 (ja) 半導体素子製造装置および半導体素子の製造方法
JP4200530B2 (ja) 薄膜トランジスタの製造方法
JP2808749B2 (ja) 半導体基板への接合形成方法
JPH10150004A (ja) 半導体装置及びその製造方法
JP3911947B2 (ja) 電界効果トランジスタの製造方法
KR100366347B1 (ko) 이온 샤워 도핑 장치를 이용한 태양전지 제조방법
JP3127441B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050414

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070927

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110902

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111125

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120106