JP2001015769A - 高耐圧半導体装置 - Google Patents
高耐圧半導体装置Info
- Publication number
- JP2001015769A JP2001015769A JP18918199A JP18918199A JP2001015769A JP 2001015769 A JP2001015769 A JP 2001015769A JP 18918199 A JP18918199 A JP 18918199A JP 18918199 A JP18918199 A JP 18918199A JP 2001015769 A JP2001015769 A JP 2001015769A
- Authority
- JP
- Japan
- Prior art keywords
- impurity concentration
- layer
- anode region
- breakdown voltage
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
導電型の領域を深くて不純物濃度の低い領域と、浅くて
不純物濃度の高い領域との二層で形成する場合、その二
つの領域の境界部分の不純物濃度を5×1015/cm3、望
ましくは5×1015/cm3以下、更に1×1015/cm3以下
にする。そして、低濃度領域の幅を高濃度領域の幅より
も広く形成する。また、第一導電型の半導体基板の表面
層に、第二導電型の領域を一層で形成する場合、その領
域の表面不純物濃度を1×1015〜1×1016/cm3の範
囲、望ましくは、1×1015〜3×1015/cm3の範囲に
する。
Description
置、特にその不純物濃度分布に関する。
体基板の表面層に、基板とは異なる導電型の領域を形成
して、いわゆるpn接合の形成がおこなわれる。この半
導体装置の高耐圧化を図るのに最も一般的な方法として
は、半導体基板の比抵抗を、より高抵抗化する方法があ
る。高比抵抗の半導体基板を使用することにより、逆方
向電圧印加時に空乏層を基板側へ一層広げ、高耐圧化を
図るものである。
である。高比抵抗のnベース層1の一方の表面層に逆導
電型のpアノード領域2が形成され、その表面にアノー
ド電極5が設けられている。nベース層1の他方の表面
層には、nベース層1と同じ逆導電型で高不純物濃度の
n+ カソード領域4が形成され、その表面にカソード電
極6が設けられている。
濃度分布図である。縦軸は対数表示した不純物濃度、横
軸は半導体基板の厚さ方向の距離である。高比抵抗のn
ベース層1の一方の表面層にpアノード領域2が形成さ
れ、nベース層1の他方の表面層にはnカソード領域4
が形成されている。例えばpアノード領域2の表面不純
物濃度は5×1019cm-3、接合深さは30μm、n+ カ
ソード領域4の表面不純物濃度は1×1020cm-3、接合
深さは30μmである。
純物濃度分布図である。高比抵抗のnベース層1の一方
の表面層に表面不純物濃度の低いp- アノード領域21
と表面不純物濃度の高いp+ アノード領域22とからな
るpアノード領域2が形成されている。nベース層1の
他方の表面層にはn+ カソード領域4が形成されてい
る。
し、濃度勾配が小さいほど高耐圧が得られるので、拡散
深さを深くするとともに、このように低濃度のp- アノ
ード領域21を設けて高耐圧化を図ることがおこなわれ
ている。
物濃度は5×1019cm-3、接合深さは80μm、p+ ア
ノード領域22とp- アノード領域21との境界の不純
物濃度は3×1016cm-3、p- アノード領域21の接合
深さは140μmである。
比抵抗化により、他の特性の劣化を伴うことがある。た
とえばダイオードでは、基板の比抵抗を高くすると、順
方向電圧の上昇や逆方向サージ耐量の低下等の問題が発
生する。
単純に比抵抗の高い半導体基板を使用するだけでは済ま
ない。そこで半導体基板の高比抵抗化を抑制しながら高
耐圧化を図る方法が望まれる。
板表面層に形成される逆導電型の領域の不純物濃度を低
減する方法がある。これにより、逆導電型の領域の側に
も空乏層を広げて高耐圧化を図ることができる。
型の領域の不純物濃度および幅によっては、空乏層は思
ったほど広がらず耐圧向上の効果を期待できないことが
あった。このような問題に鑑み本発明の目的は、半導体
基板の比抵抗を低く抑えつつ素子耐圧の向上を図ること
にある。
めに本発明は、第一導電型の高比抵抗半導体基板の表面
層に、第二導電型の領域が形成され、その間のpn接合
に逆電圧の印加される高耐圧半導体装置において、第二
導電型の領域が表面側の不純物濃度の高濃度層とそれよ
り深い部分の不純物濃度の低濃度層との二層からなり、
二層の境界の不純物濃度が5×1015cm-3以下であるも
のとする。
ーションにより、空乏層は不純物濃度が3×1015cm-3
以下の部分で広がることを見いだした。従って、上記の
ようにすれば逆方向電圧印加時に、高比抵抗半導体基板
側へと同時に、第二導電型の低濃度層に広がる空乏層の
領域が広くなり、電界が緩和されるため耐圧特性が向上
する。
以下であるものとすれば、第二導電型の低濃度層と高濃
度層との境界まで空乏層が広がり、第二導電型の低濃度
層を有効に活用しつつ耐圧特性を向上させられる。
15cm-3以下であるものとすれば、空乏層の広がりは一層
広くなるので、耐圧特性が向上する。低濃度層の厚さを
高濃度層の厚さより厚くすると良い。
につながるが、高濃度層を厚くしても高耐圧化には有効
でない。むしろ薄い方が拡散時間等の点で有利である。
第二導電型の領域が一層である場合には、表面不純物濃
度が1×1015〜1×1016cm-3の範囲にあるものとす
る。
ため耐圧特性が向上する。更に表面不純物濃度が3×1
015cm-3以下であるものとすれば、空乏層の広がりは一
層広くなるので、耐圧特性が向上する。
ながら本発明の実施例を説明する。以下の実施例ではダ
イオードを例に第一導電型をn型、第二導電型をp型と
して説明するが、これを逆に形成することも可能であ
る。
オードの不純物濃度分布図である。縦軸は、対数目盛り
で表した不純物濃度、横軸は半導体基板の厚さ方向の距
離である。
表面不純物濃度の低いp- アノード領域21と表面不純
物濃度の高いp+ アノード領域22とからなるpアノー
ド領域2が形成されている。nベース層1の他方の表面
層にはnカソード領域4が形成されている。p+ アノー
ド領域22の表面にはアノード電極が設けられ、nカソ
ード領域4の表面にはカソード電極が設けられている。
pアノード領域2が二層からなっているのは、図6の例
と同じであるが、二層の境界の不純物濃度が4×1015
cm-3と低い点が特徴的である。
抵抗が45Ωcm、p+ アノード領域22の表面不純物濃
度は5×1019cm-3、拡散深さが70μm 、p- アノー
ド領域21の表面不純物濃度は6×1015cm-3、拡散深
さが140μm である。例えばp+ アノード領域22は
ほう素の、p- アノード領域21はアルミニウムのイオ
ン注入と拡散により形成される。このダイオードの耐圧
は約2000V であった。
き、それにより両層の境界の不純物濃度も調節すること
ができる。アルミニウムは拡散係数が大きいので深い拡
散領域の形成に適している。
び、シミュレーションによる逆方向電圧(2000V )
印加時のキャリアの分布図である。縦軸は対数表示した
不純物濃度、キャリア濃度であり、横軸はアノード側表
面からの距離である。
上広がっている。一方、p-アノード領域21側では、
空乏層は不純物濃度が3×1015cm-3以下の部分に広が
り、それ以上の不純物濃度の領域にはほとんど広がって
いない。また、不純物濃度が1×1015cm-3以下のとき
には略完全に空乏化している。
ることにより、逆方向電圧が印可されたとき不純物濃度
の低いp-アノード領域21内に空乏層を広げることが
でき、電界を低減して、半導体装置の耐圧向上を図るこ
とができることが確かめられた。
領域21との境界の不純物濃度を3×1015cm-3以下に
なるように形成するのが望ましいことがわかる。更に境
界の不純物濃度が1×1015cm-3以下になるようにすれ
ば、p-アノード領域21はほぼ完全に空乏化されるこ
とから耐圧向上を図ることができる。
の高耐圧ダイオードの不純物濃度分布図である。実施例
1では素子表面のpアノード領域2を不純物濃度の異な
る二層での形成とし、不純物濃度が低濃度のp-アノー
ド領域21の幅と高濃度のp+ アノード領域22の幅を
等しいか、高濃度の方を広くなるように形成した。この
実施例2の高耐圧ダイオードでは、二層の境界の不純物
濃度が4×1015cm-3と低い点は実施例1の高耐圧ダイ
オードと同じであるが、不純物濃度が低いp-アノード
領域21の幅を高濃度のp+ アノード領域22の幅より
も広くした点が異なっている。
22の表面不純物濃度は5×1019cm-3、拡散深さが2
0μm 、p+ アノード領域22とp- アノード領域21
との境界の不純物濃度は4×1015cm-3、p- アノード
領域21の厚さが80μm である。例えばp+ アノード
領域22はほう素の、p- アノード領域21はアルミニ
ウムのイオン注入と拡散により形成される。
不純物濃度が低濃度のp- アノード領域21の領域幅を
高濃度のp+ アノード領域22の領域幅よりも広くする
ことにより、空乏層の広がることのできる領域を大きく
することができるため、素子をより高耐圧化することが
できる。また、p+ アノード領域22を形成するための
時間を短縮できる利点もある。
pアノード領域を表面不純物濃度の異なる二層での形成
としているが、これを一層のpアノード領域で形成する
こともできる。図4は、一層で形成した第三の実施例の
高耐圧ダイオードの不純物濃度分布図である。ただし、
この場合素子の表面にまで空乏層が達することの無いよ
うに表面不純物濃度を1×1015cm-3以上にする必要が
ある。
度と、高耐圧ダイオードの耐圧との関係を示す特性図で
ある。横軸は、対数目盛りで表した表面不純物濃度であ
る。nベース層1の比抵抗をパラメータとした。
れば、nベース層1の比抵抗が35Ωcmのものでも15
00V 以上の耐圧とすることができ、比抵抗が45Ωcm
の場合は、1700V 以上の耐圧とすることができた。
これは、空乏層がpアノード領域2内に広がり、電界が
低減されたためである。
が、ダイオードに限らず、トランジスタ等の他のデバイ
スへ本発明を適用することも可能である。
一導電型の高比抵抗半導体基板とその表面層に第二導電
型の領域が形成される高耐圧半導体装置において、第二
導電型の領域が、表面側の不純物濃度の高濃度層とそれ
より深い部分の不純物濃度の低濃度層との二層からなる
場合には、第二導電型の二層の境界の不純物濃度を5×
1015cm-3以下とし、第二導電型の領域が一層の場合に
は、その表面不純物濃度を1×1015〜1×1016cm-3
とすることにより、高耐圧化半導体装置が実現できる。
加時の空乏層の広がりが促進され、高耐圧化が容易とな
る。
およびシミュレーションによるキャリア分布図
不純物濃度と耐圧の関係を示す特性図
Claims (6)
- 【請求項1】第一導電型の高比抵抗半導体基板の表面層
に、第二導電型の領域が形成され、その間のpn接合に
逆電圧の印加される高耐圧半導体装置において、第二導
電型の領域が表面側の不純物濃度の高濃度層とそれより
深い部分の不純物濃度の低濃度層との二層からなり、二
層の境界の不純物濃度が5×1015cm -3以下であること
を特徴とする高耐圧半導体装置。 - 【請求項2】二層の境界の不純物濃度が3×1015cm-3
以下であることを特徴とする請求項1に記載の高耐圧半
導体装置。 - 【請求項3】二層の境界の不純物濃度が1×1015cm-3
以下であることを特徴とする請求項1に記載の高耐圧半
導体装置。 - 【請求項4】低濃度層の厚さが高濃度層の厚さより厚い
ことを特徴とする請求項1ないし3のいずれかに記載の
高耐圧半導体装置。 - 【請求項5】第一導電型の高比抵抗半導体基板の表面層
に、第二導電型の領域が形成され、その間のpn接合に
逆電圧の印加される高耐圧半導体装置において、第二導
電型の領域の表面不純物濃度が1×1015〜1×1016
cm-3の範囲にあることを特徴とする高耐圧半導体装置。 - 【請求項6】第二導電型の領域の表面不純物濃度が3×
1015cm-3以下であることを特徴とする請求項5に記載
の高耐圧半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18918199A JP2001015769A (ja) | 1999-07-02 | 1999-07-02 | 高耐圧半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18918199A JP2001015769A (ja) | 1999-07-02 | 1999-07-02 | 高耐圧半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001015769A true JP2001015769A (ja) | 2001-01-19 |
Family
ID=16236862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18918199A Withdrawn JP2001015769A (ja) | 1999-07-02 | 1999-07-02 | 高耐圧半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001015769A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006086414A (ja) * | 2004-09-17 | 2006-03-30 | Fuji Electric Holdings Co Ltd | 逆阻止型絶縁ゲート形半導体装置およびその製造方法 |
JP2010171283A (ja) * | 2009-01-23 | 2010-08-05 | Shindengen Electric Mfg Co Ltd | PiNダイオード |
JP2017041626A (ja) * | 2015-08-18 | 2017-02-23 | 富士電機株式会社 | 半導体装置及びその製造方法 |
JP2018082174A (ja) * | 2016-11-14 | 2018-05-24 | 3−5 パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング3−5 Power Electronics GmbH | Iii−v族半導体ダイオード |
JP2018107441A (ja) * | 2016-12-17 | 2018-07-05 | 3−5 パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング3−5 Power Electronics GmbH | p+基板、p−層、n−層および第3の層から成る層スタックの製造方法 |
-
1999
- 1999-07-02 JP JP18918199A patent/JP2001015769A/ja not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006086414A (ja) * | 2004-09-17 | 2006-03-30 | Fuji Electric Holdings Co Ltd | 逆阻止型絶縁ゲート形半導体装置およびその製造方法 |
JP2010171283A (ja) * | 2009-01-23 | 2010-08-05 | Shindengen Electric Mfg Co Ltd | PiNダイオード |
JP2017041626A (ja) * | 2015-08-18 | 2017-02-23 | 富士電機株式会社 | 半導体装置及びその製造方法 |
JP2018082174A (ja) * | 2016-11-14 | 2018-05-24 | 3−5 パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング3−5 Power Electronics GmbH | Iii−v族半導体ダイオード |
US10263124B2 (en) | 2016-11-14 | 2019-04-16 | 3-5 Power Electronics GmbH | III-V semiconductor diode |
JP2018107441A (ja) * | 2016-12-17 | 2018-07-05 | 3−5 パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング3−5 Power Electronics GmbH | p+基板、p−層、n−層および第3の層から成る層スタックの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9876004B2 (en) | Semiconductor component including a short-circuit structure | |
US4837606A (en) | Vertical MOSFET with reduced bipolar effects | |
US4587713A (en) | Method for making vertical MOSFET with reduced bipolar effects | |
US9515176B2 (en) | Silicon carbide bipolar junction transistor including shielding regions | |
JP4782912B2 (ja) | 半導体デバイスのエッジパシベーション用の二つの傾斜を有する接合終端拡張 | |
JPH09501270A (ja) | 炭化ケイ素サイリスタ | |
JPH0799747B2 (ja) | ガ−ドリング構造を有するプレ−ナ形の半導体デバイスおよびその製造方法 | |
US4517582A (en) | Asymmetrical thyristor with highly doped anode base layer region for optimized blocking and forward voltages | |
JP2000509916A (ja) | 電界効果により制御可能の半導体デバイス | |
JPH04283968A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JP4614554B2 (ja) | 半導体装置 | |
JP2001015769A (ja) | 高耐圧半導体装置 | |
JPS6122474B2 (ja) | ||
JP3185474B2 (ja) | 半導体装置 | |
SE0004377D0 (sv) | A semiconductor device and a method for production thereof | |
JPS5933272B2 (ja) | 半導体装置 | |
US7692262B2 (en) | Rectifying and protection diode | |
JPH07273354A (ja) | ダイオ−ド | |
US4331969A (en) | Field-controlled bipolar transistor | |
JP6658560B2 (ja) | 半導体装置 | |
JPH01149464A (ja) | 半導体装置 | |
US4586070A (en) | Thyristor with abrupt anode emitter junction | |
CN216450646U (zh) | 半导体结构 | |
JP3271381B2 (ja) | 半導体装置 | |
CN220652019U (zh) | 一种frd的外延层结构芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20040312 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060327 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
RD04 | Notification of resignation of power of attorney |
Effective date: 20060704 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070710 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070910 |