JPH03148847A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH03148847A JPH03148847A JP1288102A JP28810289A JPH03148847A JP H03148847 A JPH03148847 A JP H03148847A JP 1288102 A JP1288102 A JP 1288102A JP 28810289 A JP28810289 A JP 28810289A JP H03148847 A JPH03148847 A JP H03148847A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- layer
- electrode
- aluminum
- ohmic contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 27
- 239000010703 silicon Substances 0.000 claims abstract description 27
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 19
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 19
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 abstract description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 abstract description 8
- 239000010931 gold Substances 0.000 abstract description 8
- 229910052737 gold Inorganic materials 0.000 abstract description 8
- 229910000679 solder Inorganic materials 0.000 abstract description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 6
- 238000000151 deposition Methods 0.000 abstract description 4
- 229910052759 nickel Inorganic materials 0.000 abstract description 4
- 241000206607 Porphyra umbilicalis Species 0.000 abstract 1
- 238000010894 electron beam technology Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 abstract 1
- 239000002210 silicon-based material Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 14
- 239000012535 impurity Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000000137 annealing Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- -1 aluminum-nickel-gold Chemical compound 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000370 acceptor Substances 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000002845 discoloration Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05083—Three-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔産業上の利用分野〕
本発明は、シリコン素体表面にアルミニウム。
ニッケルおよび金あるいは銀を積層して電極を形成し、
その電極に接続導体をはんだ付けする半導体素子の製造
方法に関する。 （従来の技術） 半導体素体の所定の領域に電気的接続を行うため、その
領域の表面に電気を形成し、接ｔ＆導体をはんだ付けす
る方法は広く行われている。この場合、電極は半導体素
体に良好なオーム性接触をすること、その電極へのはん
だ付は性の良好なことが要求される。阜−の金属でこの
両者を兼ね備えたものは得難いため、電極を異なる金属
の蒸着。 積層によって形成することも広々行われている。 このような積層構造としては、半導体がシリコンの場合
、シリコン側からチタン一二フケルー金。 クロム一ニフケルー金、アルミニウム一ニフケルー金あ
るいはアルミニウム一ニフケルー銀等がある。 〔発明が解決しようとする課題〕 上記のような電極をシリコン素体上に積層する場合、シ
リコン表面と金属とのオーム性接触の不良あるいは金属
菖著時の損傷の発生により、例えば順方向特性あるいは
逆耐圧などの電気的特性が低下するという問題が生じた
。順方向電圧降下が増大する原因としては、シリコン素
体の表面不純物濃度が低いことが考えられ、この場合、
表面不純物濃度を上げるため、シリコン素体に再ドーブ
を行うことによって、順方向電圧を低くしている。 しかし、それによって製造工程に再ドープという余分な
工程が必要となる。また他の方法として、シリコン素体
と金属との合金化を進め、あるいはシリコン素体に生じ
た損傷を取り去るため、蒸着１１４００℃以上でのアニ
ールを行うこともある。この場合も、アニール工程とい
う余分な工程が必要となり、さらに積層構造表面に常温
放置中の表面の褒賞を防ぐために設ける金あるいは鰻な
どの貴金属層の変色を招き、はんだの濡れ性を損なう問
題があった。 本発明の目的は、上述の問題を解決し、半導体素体との
良好なオーム性接触が得られると共に表面層へのはんだ
の・濡れ性の良好な電極を有し、順方向電瓜降下などの
電気的特性の良好な半導体素子を少ない工程数で製造す
る方法を提供することにある。 〔課題を解決するための手段〕 上記の目的を達成するために、本発明は、シリコン素体
の表面上にシリコン素体に接する層がアルミニウム蒸着
層である積層構造の電−極を有し、その電極に接ＩＩＬ
Ｓ体がはんだ付けされる半導体素子の製造方法において
、アルミニウム層蒸着時に半導体素体を２００〜３００
℃に加熱するものとする。 〔作用〕 シリコン素体に不純物を拡散して所定の導電型の領域を
形成するとき、拡散温度で素体表面に酸化膜が形成され
、不純物がその酸化膜に吸い出されて表面不純物濃度が
低下する。このため、その上に蒸着されたアルミニウム
とシリコンとの良好なオーム性接触が得られなくなる。 しかるに蒸着時にシリコン素体にバックヒートをかける
ことによりアルミニウムがシリコンと固溶し、良好なア
ルミニウム・シリコン接触が得られる。 〔実施例〕 第１図は本発明の−実１／Ｉ！例のダイオード素子を示
し、ｎ型シリコン基板ｌの表面に酸化１１３のマスクを
被着し、アクセプタの拡散によりｐ型領域２を形成した
ものである。この基板ｌのｐ型Ｍ域２の側に先ずアルミ
ニウム層４を電子ビーム蒸着するが、その際、バックヒ
ートにより基板１の温度を種々変化させる。次いで、ニ
ーフケル層５および金層６を順次蒸着するが、この原に
は基板ｌは加熱しない、このようにして形成したアルミ
ニウムーニッケルー金電極の上にはんだ７を用いてリー
ド纏８をろう付けする。 第２図は、このようにして製造したダイオードの順方向
電圧Ｖ、およびリードｌ１８を引っ張ったときのはんだ
と電極の密着強度とアルミニウム蒸着時の基板温度との
関係曲線である。第２図に示すように、順方向電圧は温
度を上げるほど良くなり、４００℃以上では飽和する。 一方、電極とはんだの密着強度は、温度を上げるとはん
だ付は面の変質によって弱くなり、３５０℃以上で急激
に濡れ性が落ちた。従って、ろう付強度、順方向特性を
考えると、２００〜３００℃が最適の基板加熱温度であ
る、 ２００〜３００℃のバックヒートは、複雑な装置
を用いないで行うことができる。 第３ＷＪは、第１図に示したダイオードにおいて、本発
明に基づきアルミニウム層蒸着時に２００〜３００℃の
バックヒートをシリコン基板に行ったもの、パフ多ヒー
トを行わないものおよびバックヒートは行わないがＷ着
後４００℃のアニールを行ったものの順方向特性をそれ
ぞれ実＆ｌ１３１、破線３２および鎖線３３に示す、本
発明の実施例の素子は４００℃の熱アニールを行ったも
のとまったく同等の特性が得られた。 本発明は、ダイオードに限らず他のシリコン半導体素子
にも、またアルミニウムーニッケルー金積層構造に限ら
ず、シリコン素体に接してアルミニウム層をもつ電極構
造を有する他の素子に適用できろ。
その電極に接続導体をはんだ付けする半導体素子の製造
方法に関する。 （従来の技術） 半導体素体の所定の領域に電気的接続を行うため、その
領域の表面に電気を形成し、接ｔ＆導体をはんだ付けす
る方法は広く行われている。この場合、電極は半導体素
体に良好なオーム性接触をすること、その電極へのはん
だ付は性の良好なことが要求される。阜−の金属でこの
両者を兼ね備えたものは得難いため、電極を異なる金属
の蒸着。 積層によって形成することも広々行われている。 このような積層構造としては、半導体がシリコンの場合
、シリコン側からチタン一二フケルー金。 クロム一ニフケルー金、アルミニウム一ニフケルー金あ
るいはアルミニウム一ニフケルー銀等がある。 〔発明が解決しようとする課題〕 上記のような電極をシリコン素体上に積層する場合、シ
リコン表面と金属とのオーム性接触の不良あるいは金属
菖著時の損傷の発生により、例えば順方向特性あるいは
逆耐圧などの電気的特性が低下するという問題が生じた
。順方向電圧降下が増大する原因としては、シリコン素
体の表面不純物濃度が低いことが考えられ、この場合、
表面不純物濃度を上げるため、シリコン素体に再ドーブ
を行うことによって、順方向電圧を低くしている。 しかし、それによって製造工程に再ドープという余分な
工程が必要となる。また他の方法として、シリコン素体
と金属との合金化を進め、あるいはシリコン素体に生じ
た損傷を取り去るため、蒸着１１４００℃以上でのアニ
ールを行うこともある。この場合も、アニール工程とい
う余分な工程が必要となり、さらに積層構造表面に常温
放置中の表面の褒賞を防ぐために設ける金あるいは鰻な
どの貴金属層の変色を招き、はんだの濡れ性を損なう問
題があった。 本発明の目的は、上述の問題を解決し、半導体素体との
良好なオーム性接触が得られると共に表面層へのはんだ
の・濡れ性の良好な電極を有し、順方向電瓜降下などの
電気的特性の良好な半導体素子を少ない工程数で製造す
る方法を提供することにある。 〔課題を解決するための手段〕 上記の目的を達成するために、本発明は、シリコン素体
の表面上にシリコン素体に接する層がアルミニウム蒸着
層である積層構造の電−極を有し、その電極に接ＩＩＬ
Ｓ体がはんだ付けされる半導体素子の製造方法において
、アルミニウム層蒸着時に半導体素体を２００〜３００
℃に加熱するものとする。 〔作用〕 シリコン素体に不純物を拡散して所定の導電型の領域を
形成するとき、拡散温度で素体表面に酸化膜が形成され
、不純物がその酸化膜に吸い出されて表面不純物濃度が
低下する。このため、その上に蒸着されたアルミニウム
とシリコンとの良好なオーム性接触が得られなくなる。 しかるに蒸着時にシリコン素体にバックヒートをかける
ことによりアルミニウムがシリコンと固溶し、良好なア
ルミニウム・シリコン接触が得られる。 〔実施例〕 第１図は本発明の−実１／Ｉ！例のダイオード素子を示
し、ｎ型シリコン基板ｌの表面に酸化１１３のマスクを
被着し、アクセプタの拡散によりｐ型領域２を形成した
ものである。この基板ｌのｐ型Ｍ域２の側に先ずアルミ
ニウム層４を電子ビーム蒸着するが、その際、バックヒ
ートにより基板１の温度を種々変化させる。次いで、ニ
ーフケル層５および金層６を順次蒸着するが、この原に
は基板ｌは加熱しない、このようにして形成したアルミ
ニウムーニッケルー金電極の上にはんだ７を用いてリー
ド纏８をろう付けする。 第２図は、このようにして製造したダイオードの順方向
電圧Ｖ、およびリードｌ１８を引っ張ったときのはんだ
と電極の密着強度とアルミニウム蒸着時の基板温度との
関係曲線である。第２図に示すように、順方向電圧は温
度を上げるほど良くなり、４００℃以上では飽和する。 一方、電極とはんだの密着強度は、温度を上げるとはん
だ付は面の変質によって弱くなり、３５０℃以上で急激
に濡れ性が落ちた。従って、ろう付強度、順方向特性を
考えると、２００〜３００℃が最適の基板加熱温度であ
る、 ２００〜３００℃のバックヒートは、複雑な装置
を用いないで行うことができる。 第３ＷＪは、第１図に示したダイオードにおいて、本発
明に基づきアルミニウム層蒸着時に２００〜３００℃の
バックヒートをシリコン基板に行ったもの、パフ多ヒー
トを行わないものおよびバックヒートは行わないがＷ着
後４００℃のアニールを行ったものの順方向特性をそれ
ぞれ実＆ｌ１３１、破線３２および鎖線３３に示す、本
発明の実施例の素子は４００℃の熱アニールを行ったも
のとまったく同等の特性が得られた。 本発明は、ダイオードに限らず他のシリコン半導体素子
にも、またアルミニウムーニッケルー金積層構造に限ら
ず、シリコン素体に接してアルミニウム層をもつ電極構
造を有する他の素子に適用できろ。
【発明の効果】
本発明によれば、シリコン素体側がアルミニウム層から
なる積層電極構造形成の際に、アルミニウム層蒸着時に
素体を２００〜３００℃に加熱することにより、電極表
面のはんだ付は性を害することなく、アルミニウム・シ
リコン間に損傷の残らぬ良好なオーム性接触が得られた
。すなわち、再ドープあるいは後７ニールの工程を必要
とすることなく、蒸着時の条件のみで電気的特性のすぐ
れた半導体素子が製造でき、特に電流容量１ＧＯＡ以上
の大電流素子の製造に極めて有効である。
なる積層電極構造形成の際に、アルミニウム層蒸着時に
素体を２００〜３００℃に加熱することにより、電極表
面のはんだ付は性を害することなく、アルミニウム・シ
リコン間に損傷の残らぬ良好なオーム性接触が得られた
。すなわち、再ドープあるいは後７ニールの工程を必要
とすることなく、蒸着時の条件のみで電気的特性のすぐ
れた半導体素子が製造でき、特に電流容量１ＧＯＡ以上
の大電流素子の製造に極めて有効である。
第１図は本発明の一実施例によるダイオード素子の断面
図、第２図は第１図の素子のアルミニウム蒸着時のシリ
コン基板温度と順方向電圧およりはんだ密着強度との関
係線図、第３図は第１図の構造の素子のアルミニウム層
形成条件が異なる場合の電流一電圧特性線図である。 ｌニジリコン基板、２：ｐ型Ｎ域、４ニアルミニウム層
、５：ニッケル層、６：金層、アニはん１．７８．ｌ−
）”膳 コ ↑
−−ｌシリ遍王し第２図
図、第２図は第１図の素子のアルミニウム蒸着時のシリ
コン基板温度と順方向電圧およりはんだ密着強度との関
係線図、第３図は第１図の構造の素子のアルミニウム層
形成条件が異なる場合の電流一電圧特性線図である。 ｌニジリコン基板、２：ｐ型Ｎ域、４ニアルミニウム層
、５：ニッケル層、６：金層、アニはん１．７８．ｌ−
）”膳 コ ↑
−−ｌシリ遍王し第２図
Claims (1)
- １）シリコン素体の表面上にシリコン素体に接する層が
アルミニウム蒸着層である積層構造の電極を有し、その
電極に接続導体がはんだ付けされる半導体素子の製造方
法において、アルミニウム層蒸着時に半導体素体を２０
０〜３００℃に加熱することを特徴とする半導体素子の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1288102A JP2518065B2 (ja) | 1989-11-06 | 1989-11-06 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1288102A JP2518065B2 (ja) | 1989-11-06 | 1989-11-06 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03148847A true JPH03148847A (ja) | 1991-06-25 |
| JP2518065B2 JP2518065B2 (ja) | 1996-07-24 |
Family
ID=17725822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1288102A Expired - Fee Related JP2518065B2 (ja) | 1989-11-06 | 1989-11-06 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2518065B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005353891A (ja) * | 2004-06-11 | 2005-12-22 | Renesas Technology Corp | 半導体装置の製造方法及び半導体装置 |
| US8461770B2 (en) | 2009-03-25 | 2013-06-11 | Seoul Semiconductor Co., Ltd. | Light-emitting diode driver |
-
1989
- 1989-11-06 JP JP1288102A patent/JP2518065B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005353891A (ja) * | 2004-06-11 | 2005-12-22 | Renesas Technology Corp | 半導体装置の製造方法及び半導体装置 |
| US8461770B2 (en) | 2009-03-25 | 2013-06-11 | Seoul Semiconductor Co., Ltd. | Light-emitting diode driver |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2518065B2 (ja) | 1996-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100406247B1 (ko) | 옴접촉체를제조하는방법및이러한옴접촉체를구비한반도체소자 | |
| US9252300B2 (en) | Method for backside-contacting a silicon solar cell, silicon solar cell and silicon solar module | |
| JPH02275624A (ja) | オーミック電極の製造方法 | |
| JPH0945891A (ja) | 半導体デバイス | |
| US6653738B2 (en) | Semiconductor device | |
| US11056631B2 (en) | Thermoelectric conversion module | |
| JPH06252091A (ja) | 半導体装置およびその製造方法 | |
| JPH03148847A (ja) | 半導体素子の製造方法 | |
| US20220293840A1 (en) | Thermoelectric module and method for manufacturing thermoelectric module | |
| JP2687017B2 (ja) | ショットキバリア半導体装置 | |
| JPH10335259A (ja) | 半導体装置およびその製造方法 | |
| JPS6024074A (ja) | ヒ化ガリウム半導体デバイスおよびその製造方法 | |
| US3942244A (en) | Semiconductor element | |
| JP2708798B2 (ja) | 炭化ケイ素の電極形成方法 | |
| JPS62229973A (ja) | 半導体装置 | |
| US3114865A (en) | Semiconductor and unitary connector structure comprising alternately stacked base andemitter leads | |
| JPH10150004A (ja) | 半導体装置及びその製造方法 | |
| CN115693391A (zh) | 应用于芯片的n电极及制备方法和vcsel芯片 | |
| JPH0637301A (ja) | 半導体装置及びその製造方法 | |
| US3515953A (en) | Adaptive diode having mobile doping impurities | |
| JPS6227547B2 (ja) | ||
| US3220895A (en) | Fabrication of barrier material devices | |
| JPS61231760A (ja) | 化合物半導体素子 | |
| JP3823826B2 (ja) | 半導体素子の製造方法 | |
| JPH03238865A (ja) | 半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080517 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080517 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |