JP2518065B2 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JP2518065B2
JP2518065B2 JP1288102A JP28810289A JP2518065B2 JP 2518065 B2 JP2518065 B2 JP 2518065B2 JP 1288102 A JP1288102 A JP 1288102A JP 28810289 A JP28810289 A JP 28810289A JP 2518065 B2 JP2518065 B2 JP 2518065B2
Authority
JP
Japan
Prior art keywords
silicon
aluminum
electrode
layer
element body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1288102A
Other languages
English (en)
Other versions
JPH03148847A (ja
Inventor
二郎 寺嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP1288102A priority Critical patent/JP2518065B2/ja
Publication of JPH03148847A publication Critical patent/JPH03148847A/ja
Application granted granted Critical
Publication of JP2518065B2 publication Critical patent/JP2518065B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、シリコン素体表面にアルミニウム，ニッケ
ルおよび金あるいは銀を積層して電極を形成し、その電
極に接続導体をはんだ付けする半導体素子の製造方法に
関する。
〔従来の技術〕
半導体素体の所定の領域に電気的接続を行うため、そ
の領域の表面に電気を形成し、接続導体をはんだ付けす
る方法は広く行われている。この場合、電極は半導体素
体に良好なオーム性接触をすること、その電極へのはん
だ付け性の良好なことが要求される。単一の金属でこの
両者を兼ね備えたものは得難いため、電極を異なる金属
の蒸着，積層によって形成することも広く行われてい
る。このような積層構造としては、半導体がシリコンの
場合、シリコン側からチタン−ニッケル−金，クロム−
ニッケル−金，アルミニウム−ニッケル−金あるいはア
ルミニウム−ニッケル−銀等がある。
〔発明が解決しようとする課題〕
上記のような電極をシリコン素体上に積層する場合、
シリコン表面と金属とのオーム性接触の不良あるいは金
属蒸着時の損傷の発生により、例えば順方向特性あるい
は逆耐圧などの電気的特性が低下するという問題が生じ
た。順方向電圧降下が増大する原因としては、シリコン
素体の表面不純物濃度が低いことが考えられ、この場
合、表面不純物濃度を上げるため、シリコン素体に再ド
ープを行うことによって、順方向電圧を低くしている。
しかし、それによって製造工程に再ドープという余分な
工程が必要となる。また他の方法として、シリコン素体
と金属との合金化を進め、あるいはシリコン素体に生じ
た損傷を取り去るため、蒸着後400℃以上でのアニール
を行うこともある。この場合も、アニール工程という余
分な工程が必要となり、さらに積層構造表面に常温放置
中の表面の変質を防ぐために設ける金あるいは銀などの
貴金属層の変色を招き、はんだの濡れ性を損なう問題が
あった。
本発明の目的は、上述の問題を解決し、半導体素体と
の良好なオーム性接触が得られると共に表面層へのはん
だの濡れ性の良好な電極を有し、順方向電圧降下などの
電気的特性の良好な半導体素子を少ない工程数で製造す
る方法を提供することにある。
〔課題を解決するための手段〕
上記の目的を達成するために、本発明は、シリコン素
体の表面上にシリコン素体に接する層がアルミニウム蒸
着層である積層構造の電極を有し、その電極に接続導体
がはんだ付けされる半導体素子の製造方法において、ア
ルミニウム層蒸着時に半導体素体を200〜300℃に加熱す
るものとする。
〔作用〕
シリコン素体に不純物を拡散して所定の導電型の領域
を形成するとき、拡散温度で素体表面に酸化膜が形成さ
れ、不純物がその酸化膜に吸い出されて表面不純物濃度
が低下する。このため、その上に蒸着されたアルミニウ
ムとシリコンとの良好なオーム性接触が得られなくな
る。しかるに蒸着時にシリコン素体にバックヒートをか
けることによりアルミニウムがシリコンと固溶し、良好
なアルミニウム・シリコン接触が得られる。
〔実施例〕
第１図は本発明の一実施例のダイオード素子を示し、
ｎ型シリコン基板１の表面に酸化膜３のマスクを被着
し、アクセプタの拡散によりｐ型領域２を形成したもの
である。この基板１のｐ型領域２の側に先ずアルミニウ
ム層４を電子ビーム蒸着するが、その際、バックヒート
により基板１の温度を種々変化させる。次いで、ニッケ
ル層５および金層６を順次蒸着するが、この際には基板
１は加熱しない。このようにして形成したアルミニウム
−ニッケル−金電極の上にはんだ７を用いてリード線８
をろう付けする。
第２図は、このようにして製造したダイオードの順方
向電圧VFおよびリード線８を引っ張ったときのはんだと
電極の密着強度とアルミニウム蒸着時の基板温度との関
係曲線である。第２図に示すように、順方向電圧は温度
を上げるほど良くなり、400℃以上では飽和する。一
方、電極とはんだの密着強度は、温度を上げるとはんだ
付け面の変質によって弱くなり、350℃以上で急激に濡
れ性が落ちた。従って、ろう付強度，順方向特性を考え
ると、200〜300℃が最適の基板加熱温度である。200〜3
00℃のバックヒートは、複雑な装置を用いないで行うこ
とができる。
第３図は、第１図に示したダイオードにおいて、本発
明に基づきアルミニウム蒸着時に200〜300℃のバックヒ
ートをシリコン基板に行ったもの、バックヒートを行わ
ないものおよびバックヒートは行わないが蒸着後400℃
のアニールを行ったものの順方向特性をそれぞれ実線3
1,破線32および鎖線33に示す。本発明の実施例の素子は
400℃の熱アニールを行ったものとまったく同等の特性
が得られた。
本発明は、ダイオードに限らず他のシリコン半導体素
子にも、またアルミニウム−ニッケル−金積層構造に限
らず、シリコン素体に接してアルミニウム層をもつ電極
構造を有する他の素子に適用できる。
〔発明の効果〕
本発明によれば、シリコン素体側がアルミニウム層か
らなる積層電極構造形成の際に、アルミニウム層蒸着時
に素体を200〜300℃に加熱することにより、電極表面の
はんだ付け性を害することなく、アルミニウム・シリコ
ン間に損傷の残らぬ良好なオーム性接触が得られた。す
なわち、再ドープあるいは後アニールの工程を必要とす
ることなく、蒸着時の条件のみで電気的特性のすぐれた
半導体素子が製造でき、特に電流容量100A以上の大電流
素子の製造に極めて有効である。
【図面の簡単な説明】
第１図は本発明の一実施例によるダイオード素子の断面
図、第２図は第１図の素子のアルミニウム蒸着時のシリ
コン基板温度と順方向電圧およびはんだ密着強度との関
係線図、第３図は第１図の構造の素子のアルミニウム層
形成条件が異なる場合の電流−電圧特性線図である。 1:シリコン基板、2:p型領域、4:アルミニウム層、5:ニ
ッケル層、6:金層、7:はんだ、8:リード線。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 9169−4Ｍ Ｈ０１Ｌ 21/92 ６０４Ｒ

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】シリコン素体の表面上にシリコン素体に接
    する層がアルミニウム蒸着層である積層構造の電極を有
    し、その電極に接続導体がはんだ付けされる半導体素子
    の製造方法において、アルミニウム層蒸着時に半導体素
    体を200〜300℃に加熱することを特徴とする半導体素子
    の製造方法。
JP1288102A 1989-11-06 1989-11-06 半導体素子の製造方法 Expired - Fee Related JP2518065B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1288102A JP2518065B2 (ja) 1989-11-06 1989-11-06 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1288102A JP2518065B2 (ja) 1989-11-06 1989-11-06 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JPH03148847A JPH03148847A (ja) 1991-06-25
JP2518065B2 true JP2518065B2 (ja) 1996-07-24

Family

ID=17725822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1288102A Expired - Fee Related JP2518065B2 (ja) 1989-11-06 1989-11-06 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP2518065B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4716400B2 (ja) * 2004-06-11 2011-07-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101007902B1 (ko) 2009-03-25 2011-01-14 서울반도체 주식회사 발광다이오드 구동회로

Also Published As

Publication number Publication date
JPH03148847A (ja) 1991-06-25

Similar Documents

Publication Publication Date Title
US2842831A (en) Manufacture of semiconductor devices
EP0578973A1 (en) Method of forming short-circuiting regions for insulated gate semiconductor devices
JPS6226593B2 (ja)
US4105471A (en) Solar cell with improved printed contact and method of making the same
US4165241A (en) Solar cell with improved printed contact and method of making the same
JP2878887B2 (ja) 半導体電極構造体
JPH02275624A (ja) オーミック電極の製造方法
JP5593619B2 (ja) ショットキーバリアダイオードとその製造方法
JP2518065B2 (ja) 半導体素子の製造方法
JPH0945891A (ja) 半導体デバイス
JP4344560B2 (ja) 半導体チップおよびこれを用いた半導体装置
US3480841A (en) Solderable backside ohmic contact metal system for semiconductor devices and fabrication process therefor
JP2687017B2 (ja) ショットキバリア半導体装置
JPH06252091A (ja) 半導体装置およびその製造方法
US20220293840A1 (en) Thermoelectric module and method for manufacturing thermoelectric module
JP2001111106A (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP2708798B2 (ja) 炭化ケイ素の電極形成方法
JP4272414B2 (ja) 太陽電池素子の形成方法
JP3067034B2 (ja) ショットキーバリア半導体装置
JP2005191201A (ja) 太陽電池素子接続用インナーリード及び太陽電池モジュール並びに太陽電池モジュールの製造方法
US3715234A (en) Non-rectifying composite contact for semiconductor devices
JPH1117197A (ja) ショットキーダイオードおよびその製造方法
JP3823826B2 (ja) 半導体素子の製造方法
JPS6130302Y2 (ja)
JP2001189473A (ja) 光起電力素子及びその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080517

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080517

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090517

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees