JPH0357275A - ３―ｖ族化合物半導体装置 - Google Patents
３―ｖ族化合物半導体装置Info
- Publication number
- JPH0357275A JPH0357275A JP19346589A JP19346589A JPH0357275A JP H0357275 A JPH0357275 A JP H0357275A JP 19346589 A JP19346589 A JP 19346589A JP 19346589 A JP19346589 A JP 19346589A JP H0357275 A JPH0357275 A JP H0357275A
- Authority
- JP
- Japan
- Prior art keywords
- ausn
- metal
- chip
- compound semiconductor
- iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 150000001875 compounds Chemical class 0.000 title claims abstract description 8
- 239000002184 metal Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 5
- 230000001070 adhesive effect Effects 0.000 abstract 2
- 238000010438 heat treatment Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000008188 pellet Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000009736 wetting Methods 0.000 description 2
- 229910018885 Pt—Au Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000011343 solid material Substances 0.000 description 1
- 229910001258 titanium gold Inorganic materials 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く産業上の利用分野〉
Ｌ
本発明は、ｌ−Ｖ族化合物半導体装置、例えばＧａＡｓ
ＭＥＳＦＥＴ及びＨ Ｆ Ｍ Ｆ等にあって，特にその
裏前メタル構戚に関するものである。
ＭＥＳＦＥＴ及びＨ Ｆ Ｍ Ｆ等にあって，特にその
裏前メタル構戚に関するものである。
く従来の技術〉
従来、これらの裏崩メタル構成はあらかじめウエハをラ
ノピング及びエノチングにより１３０μｍ前後の厚みに
し、Ｔｉ Ａｕを各１００〜２０００大程度（Ｔｉ−
Ｒｔ−Ａｕを用いる場合もある）を順次ＥＢ蒸着機やス
バソタ蒸着装置によりウェハ裏面に蒸着する構造であっ
た。
ノピング及びエノチングにより１３０μｍ前後の厚みに
し、Ｔｉ Ａｕを各１００〜２０００大程度（Ｔｉ−
Ｒｔ−Ａｕを用いる場合もある）を順次ＥＢ蒸着機やス
バソタ蒸着装置によりウェハ裏面に蒸着する構造であっ
た。
第２図は従来技術の構造斜視図である。あらかじめラブ
ピング及びエフチングによって約１３０μｍにしたＧａ
Ａｓ基板１の裏崩に、ＥＢ蒸着機やスハノタ蒸着装置を
用い，Ｔｉメタル２〔１０００人）Ａｕメタル３（２０
００大）を順次蒸着する。
ピング及びエフチングによって約１３０μｍにしたＧａ
Ａｓ基板１の裏崩に、ＥＢ蒸着機やスハノタ蒸着装置を
用い，Ｔｉメタル２〔１０００人）Ａｕメタル３（２０
００大）を順次蒸着する。
捷た、ダイボンディング工程ではパッケージ８上にＡｕ
Ｓｎペレ゛ｌト４を置き，その後チンデ９ｆ Ａ ｕ
Ｓ ｎペレノト４上に置き圧着していた。
Ｓｎペレ゛ｌト４を置き，その後チンデ９ｆ Ａ ｕ
Ｓ ｎペレノト４上に置き圧着していた。
く発明が解決しようとする課題〉
この構戎では、パノケージ８ＩＩＣチツプ９をボンディ
ングする際、高温に熱したパノケージ８にＡｕＳｎペレ
ノト４を乗せて溶かしチノプ９を圧着させる工程をとる
為、ペレフト４の表面酸化膜等により、チノプ９とペレ
フト４及びペレノト４とパフケージ８のぬれが悪く、熱
抵抗の増大及びチＪブ剥れの不具合が発生するなどの難
点があった。
ングする際、高温に熱したパノケージ８にＡｕＳｎペレ
ノト４を乗せて溶かしチノプ９を圧着させる工程をとる
為、ペレフト４の表面酸化膜等により、チノプ９とペレ
フト４及びペレノト４とパフケージ８のぬれが悪く、熱
抵抗の増大及びチＪブ剥れの不具合が発生するなどの難
点があった。
寸た、従来の裏面メタル構底Ｔｉ Ａｕを，これら各
１０００Ａ〜２００ＯＡ程度（Ｔｉ−Ｐｔ −Ａｕを用
いる場合もある）を蒸着した後さらにＡｕＳｎを蒸着さ
せてＴｉＡｕ−ＡｕＳｎの＠或とする場合もあるが、こ
れではのちにチノプ化しグイボンディングする際、電甑
のＡｕ−ＡｕＳｎの界面にて密着性が良くない為剥１菟
してし壕うという欠点があーた。
１０００Ａ〜２００ＯＡ程度（Ｔｉ−Ｐｔ −Ａｕを用
いる場合もある）を蒸着した後さらにＡｕＳｎを蒸着さ
せてＴｉＡｕ−ＡｕＳｎの＠或とする場合もあるが、こ
れではのちにチノプ化しグイボンディングする際、電甑
のＡｕ−ＡｕＳｎの界面にて密着性が良くない為剥１菟
してし壕うという欠点があーた。
裏面電原は、グイボンディングの際のバノケージへの密
Ｈ性向上及び実装後の熱抵坑の低減を目的として使用さ
れるが，それが剥離した状東で実装を行なうとグイボン
ド不良や熱抵抗増大につながる。
Ｈ性向上及び実装後の熱抵坑の低減を目的として使用さ
れるが，それが剥離した状東で実装を行なうとグイボン
ド不良や熱抵抗増大につながる。
本発明はチノプとパノケージの密着性の向上により、グ
イボンド不良．熱抵抗増大を抑え、壕たダイボンディン
グ材ＡｕＳｎを裏面に蒸着していることにより、従来Ａ
ｕＳｎペレノトを乗せるという工数を削減し、自動化へ
の対応をはかれる半導体装置を提供することを目的とす
る。
イボンド不良．熱抵抗増大を抑え、壕たダイボンディン
グ材ＡｕＳｎを裏面に蒸着していることにより、従来Ａ
ｕＳｎペレノトを乗せるという工数を削減し、自動化へ
の対応をはかれる半導体装置を提供することを目的とす
る。
く課題を解決するための手段〉
１
’ｌ，−Ｖ族化合物半導体材料を用いた半導体基板の裏
面にＴｉ ＡｕＧｅ−ＡｕＳｎ−Ａｕの金属層よりな
る電瓶を形１戊する。金属層は高温で熱処理を行なうこ
とにより金属層間の密着注が向上し、ボンディング材と
なるＡｕＳｎＯ層厚はパノケージへのグイボンドを可能
とするため３μｍ以上とすることが望壕しい。
面にＴｉ ＡｕＧｅ−ＡｕＳｎ−Ａｕの金属層よりな
る電瓶を形１戊する。金属層は高温で熱処理を行なうこ
とにより金属層間の密着注が向上し、ボンディング材と
なるＡｕＳｎＯ層厚はパノケージへのグイボンドを可能
とするため３μｍ以上とすることが望壕しい。
〈作 用〉
皿
１−ｖ族化合物半導体材料を用いた半導体基板の裏崩に
電極を形威する場合に．Ｔｉ−ＡｕＧｅ一ＡｕＳｎ−Ａ
ｕの構極構造とすることにより、半導体基板と金属層間
の密着性．金属層と金属層間の密着性を向上させること
がて′き，捷た最終層をＡｕ層にすることで酸化膜の形
威を防ぐ。更に従来のメクル構或の後にＡｕＳｎを密着
させた時及び熱処理の適正化について比較検討したが、
Ｔｉ−ＡｕＧｅ−ＡｕＳｎ−Ａｕにて高温で熱処理を行
なった方に顕著な結果が得られている。
電極を形威する場合に．Ｔｉ−ＡｕＧｅ一ＡｕＳｎ−Ａ
ｕの構極構造とすることにより、半導体基板と金属層間
の密着性．金属層と金属層間の密着性を向上させること
がて′き，捷た最終層をＡｕ層にすることで酸化膜の形
威を防ぐ。更に従来のメクル構或の後にＡｕＳｎを密着
させた時及び熱処理の適正化について比較検討したが、
Ｔｉ−ＡｕＧｅ−ＡｕＳｎ−Ａｕにて高温で熱処理を行
なった方に顕著な結果が得られている。
〈実施例〉
第１図は本発明の一実施例を示す構造斜視図である。従
来技術と同じく約１３０μ隅にしたＧａＡｓ基板１にＴ
ｉメタル２（ＩＯＯＯＡ）、ＡｕＧｅメタル５（ＩＯＯ
ＯＡ）− ＡｕＳｎメタル６（８μ肩）、Ａｕメタル７
（５００Ａ）をＥＢ蒸着機．スパノタ蒸着装置．抵抗加
熱蒸着機等を用い順次蒸着を行なう。その後ＧａＡｓ基
板１と金属層の密Ｍ性を向上させる為、Ｎ２中にて２６
０℃，８Ｈの熱処理を行なう。この基板をダイミングに
よシチブプ化する。該チＪプ９を３００℃に加熱したハ
ノケージ８のマウント箇所に置きチフプ９とパフケージ
８の接着を行なう。
来技術と同じく約１３０μ隅にしたＧａＡｓ基板１にＴ
ｉメタル２（ＩＯＯＯＡ）、ＡｕＧｅメタル５（ＩＯＯ
ＯＡ）− ＡｕＳｎメタル６（８μ肩）、Ａｕメタル７
（５００Ａ）をＥＢ蒸着機．スパノタ蒸着装置．抵抗加
熱蒸着機等を用い順次蒸着を行なう。その後ＧａＡｓ基
板１と金属層の密Ｍ性を向上させる為、Ｎ２中にて２６
０℃，８Ｈの熱処理を行なう。この基板をダイミングに
よシチブプ化する。該チＪプ９を３００℃に加熱したハ
ノケージ８のマウント箇所に置きチフプ９とパフケージ
８の接着を行なう。
裏匍電極に用いられる電極に関しては基板１との密着性
が良くダイボンディング時にぬれが良い。
が良くダイボンディング時にぬれが良い。
捷た本例の裏面電ｆｌＴｉ−ＡｕＧｅ−ＡｕＳｎ−Ａｕ
は基板との密着性．グイボンディング時のぬれ及びダイ
ボンド強度において問題がないことが確認された。
は基板との密着性．グイボンディング時のぬれ及びダイ
ボンド強度において問題がないことが確認された。
下記の表に従来の裏崩電極構或の後にＡｕＳｎを蒸着さ
せたＪ．テと，木例の熱処理温度でのＧａＡｓ基阪裏面
電極間隔１１！率のデータを示す。
せたＪ．テと，木例の熱処理温度でのＧａＡｓ基阪裏面
電極間隔１１！率のデータを示す。
本例にふ゛いて，熱処理１５０℃，３ＨＴ４０％に低減
、２６０℃，３ＨではＯ％となる。
、２６０℃，３ＨではＯ％となる。
く発明の効果〉
以上のように本発明によれば、基板と電極間，及び電極
を形成する金属層間の密着性を向上させ１た、グイボン
ディングに際してもパノケージとのぬれが良因であり、
かつ従来のＡｕＳｎベレノｌ− トを乗せるという工数が削減でき、有用なｌ−Ｖ族化合
物半導体装置が提供できる。
を形成する金属層間の密着性を向上させ１た、グイボン
ディングに際してもパノケージとのぬれが良因であり、
かつ従来のＡｕＳｎベレノｌ− トを乗せるという工数が削減でき、有用なｌ−Ｖ族化合
物半導体装置が提供できる。
第１図は本発明の一実施例を示す斜視図、第２図は従来
例を示す斜視図である。 １ ：ＧａＡｓ基板．２：Ｔｉメタル、５：ＡｕＧｅメ
タル．６：ＡｕＳｎメタル、７：Ａｕメタル，８：パノ
ケージ，９：チノプ。
例を示す斜視図である。 １ ：ＧａＡｓ基板．２：Ｔｉメタル、５：ＡｕＧｅメ
タル．６：ＡｕＳｎメタル、７：Ａｕメタル，８：パノ
ケージ，９：チノプ。
Claims (1)
- 【特許請求の範囲】 １、III−Ｖ族化合物半導体材料を用いた半導体基板の
裏面に、 Ｔｉ−ＡｕＧｅ−ＡｕＳｎ−Ａｕの金属層よりなる電極
を形成したことを特徴とするIII−Ｖ族化合物半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19346589A JPH0357275A (ja) | 1989-07-25 | 1989-07-25 | ３―ｖ族化合物半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19346589A JPH0357275A (ja) | 1989-07-25 | 1989-07-25 | ３―ｖ族化合物半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0357275A true JPH0357275A (ja) | 1991-03-12 |
Family
ID=16308461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19346589A Pending JPH0357275A (ja) | 1989-07-25 | 1989-07-25 | ３―ｖ族化合物半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0357275A (ja) |
-
1989
- 1989-07-25 JP JP19346589A patent/JPH0357275A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4188438A (en) | Antioxidant coating of copper parts for thermal compression gang bonding of semiconductive devices | |
| EP0253691B1 (en) | Silicon die bonding process | |
| EP0880801B1 (en) | DIE ATTACHED SiC AND DIE ATTACH PROCEDURE FOR SiC | |
| US3785892A (en) | Method of forming metallization backing for silicon wafer | |
| US3986251A (en) | Germanium doped light emitting diode bonding process | |
| JPH0226376B2 (ja) | ||
| JPS6141135B2 (ja) | ||
| CN111446164A (zh) | 一种边缘缓坡状/阶梯状晶圆的制造方法 | |
| JPH0357275A (ja) | ３―ｖ族化合物半導体装置 | |
| US3483610A (en) | Thermocompression bonding of foil leads | |
| JPH0867978A (ja) | スパッタリング用ターゲットのはんだ付け方法 | |
| US4659006A (en) | Method of bonding a die to a substrate | |
| JPS6395661A (ja) | 半導体素子電極 | |
| US4863090A (en) | Room temperature attachment method employing a mercury-gold amalgam | |
| JPS63185048A (ja) | 半導体デバイス用ジャンパチップおよびその製造方法 | |
| JPS62122157A (ja) | 光半導体用ヒ−トシンクの電極構造 | |
| JPS63285943A (ja) | 半導体装置用フィルムキャリア | |
| JPH0793329B2 (ja) | 半導体ペレツトの固定方法 | |
| JPS6220338A (ja) | 半導体装置の製造方法 | |
| JPS6337497B2 (ja) | ||
| JPS61181136A (ja) | ダイボンデイング方法 | |
| JPH02183538A (ja) | 半導体装置 | |
| JPS6033301B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH05235323A (ja) | 半導体装置 | |
| JPS6016463A (ja) | オ−ム性電極 |