JPS62122157A - 光半導体用ヒ−トシンクの電極構造 - Google Patents
光半導体用ヒ−トシンクの電極構造Info
- Publication number
- JPS62122157A JPS62122157A JP60263272A JP26327285A JPS62122157A JP S62122157 A JPS62122157 A JP S62122157A JP 60263272 A JP60263272 A JP 60263272A JP 26327285 A JP26327285 A JP 26327285A JP S62122157 A JPS62122157 A JP S62122157A
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- plated layer
- layer
- plating layer
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 238000007747 plating Methods 0.000 claims description 24
- 230000003287 optical effect Effects 0.000 claims description 6
- 238000005219 brazing Methods 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 6
- 239000000463 material Substances 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 230000001070 adhesive effect Effects 0.000 abstract 1
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 238000007740 vapor deposition Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000005275 alloying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/641—Heat extraction or cooling elements characterized by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は光半導体用ヒートシンクの電極構造に関するも
のである。
のである。
〈発明の概要〉
ヒートシンクのNiメッキ上に0.05〜0.5μm厚
のAuメッキ層を被覆し、光半導体チップのダイボンド
の際の濡れ性を高め、ダイボンドはがれの防止、熱抵抵
抗の減少を図る。
のAuメッキ層を被覆し、光半導体チップのダイボンド
の際の濡れ性を高め、ダイボンドはがれの防止、熱抵抵
抗の減少を図る。
〈従来の技術〉
光半導体素子、特に半導体レーザは第2図に示すように
、表面がNiメッキされた銅等のヒートシンク1の上に
、InやAuSi等のろう材2を介してチップ3をダイ
ボンドしている0このとき、ヒートシンク1表面のNi
メッキ層4とInやAuS i等のろう材2とは反応し
にくいため、チップはがれや熱抵抗の上昇が見られる0
これを防ぐため、第3図のように、Niメッキ層4の上
にさらにMo層5とAu層6等を蒸着により形成するこ
とが提案されている。MO層5は、Niメッキ層4と蒸
着によるAu層6との接着力を強化するために入れられ
たものである。
、表面がNiメッキされた銅等のヒートシンク1の上に
、InやAuSi等のろう材2を介してチップ3をダイ
ボンドしている0このとき、ヒートシンク1表面のNi
メッキ層4とInやAuS i等のろう材2とは反応し
にくいため、チップはがれや熱抵抗の上昇が見られる0
これを防ぐため、第3図のように、Niメッキ層4の上
にさらにMo層5とAu層6等を蒸着により形成するこ
とが提案されている。MO層5は、Niメッキ層4と蒸
着によるAu層6との接着力を強化するために入れられ
たものである。
〈発明が解決しようとする問題点〉
ところで、Mo層5やAu層6の形成蒔、美観上の点か
ら、チップ3をダイボンドするヒートシンク1の上面の
みに蒸着して、他の部分は全く蒸着されないようにカバ
ーをしている。カバーの方法としては、ダイボンド面(
ヒートシンク1の上面)が露出するようなホルダーに、
ヒートシンク1を1個づつセットしており、かなりの工
数が必要で作業性に難があった。
ら、チップ3をダイボンドするヒートシンク1の上面の
みに蒸着して、他の部分は全く蒸着されないようにカバ
ーをしている。カバーの方法としては、ダイボンド面(
ヒートシンク1の上面)が露出するようなホルダーに、
ヒートシンク1を1個づつセットしており、かなりの工
数が必要で作業性に難があった。
本発明は上記点を解消した光半導体用ヒートシンクの電
極構造を提供することを目的とするものである。
極構造を提供することを目的とするものである。
〈問題点を解決するための手段〉
Niメッキされたヒートシンクの表面に0.05乃至0
.50μm厚のAuメッキ層を被覆した構造とする。
.50μm厚のAuメッキ層を被覆した構造とする。
〈作 用〉
Auメッキ層ではその形成時、一度に大量のヒートシン
クに厚さも均一なAuを付着させることが可能で、かつ
蒸着法に比べてヒートシンクにくまなく作着するので、
ヒートシンク全体にAuメッキしても美観上の問題がな
く、工数の低減が図れた。また、Auメッキ層は直接N
iメッキ層に形成しても相互間の接着力は強固で、蒸着
法によるMo層の形成を不要にできる。
クに厚さも均一なAuを付着させることが可能で、かつ
蒸着法に比べてヒートシンクにくまなく作着するので、
ヒートシンク全体にAuメッキしても美観上の問題がな
く、工数の低減が図れた。また、Auメッキ層は直接N
iメッキ層に形成しても相互間の接着力は強固で、蒸着
法によるMo層の形成を不要にできる。
さらに、Auメッキ層の厚さを0.05乃至0.50μ
mとすることにより、信頼性でも問題がなく良好な結果
が得られることが確められた。
mとすることにより、信頼性でも問題がなく良好な結果
が得られることが確められた。
〈実施例〉
第1図に本発明の一実施例を示す。銅等のヒートシンク
1上には従来と同様、Niメッキ層4が形成されている
。本案ではこのNiメッキ層4の上にさらにAuメッキ
層11を形成する。Auメッキ層11の被覆はヒートシ
ンクlの全体で、厚さは0.05乃至0,50μmの範
囲である。半導体レーザ等のチップ3はInやAuSi
等のろう材2を介してヒートシンク1の上面部にダイボ
ンドされる0 上記のような構造で、Niメッキ層4を形成したヒート
シンク1を所要のAuメッキ溶液に浸漬するだけであり
、1度で大量に処理できる。しかも、ヒートシンク1の
全体をメッキすることについても何ら支障がなく簡単で
ある。また、Ni メッキ層4とAuメッキ層11の接
着力は強固で、従来のようなMo層5の形成は不要にで
きる。
1上には従来と同様、Niメッキ層4が形成されている
。本案ではこのNiメッキ層4の上にさらにAuメッキ
層11を形成する。Auメッキ層11の被覆はヒートシ
ンクlの全体で、厚さは0.05乃至0,50μmの範
囲である。半導体レーザ等のチップ3はInやAuSi
等のろう材2を介してヒートシンク1の上面部にダイボ
ンドされる0 上記のような構造で、Niメッキ層4を形成したヒート
シンク1を所要のAuメッキ溶液に浸漬するだけであり
、1度で大量に処理できる。しかも、ヒートシンク1の
全体をメッキすることについても何ら支障がなく簡単で
ある。また、Ni メッキ層4とAuメッキ層11の接
着力は強固で、従来のようなMo層5の形成は不要にで
きる。
さらに、Auメッキ層11の厚さを0.05乃至0.5
0μmとすることで、信頼性でも問題がなく、良好な結
果が得られることが実験的に確められた。
0μmとすることで、信頼性でも問題がなく、良好な結
果が得られることが実験的に確められた。
厚さが0.50μm以上である場合、熱抵抗の上昇によ
る素子特性の劣化が認められた。これはマウント後に起
きる、ろう材2(例えばIn)とAuメッキ層11(A
u)の過多な合金化に基づくものと考えられる。厚さが
0.50μm以下では、マウント時にAuが全部In中
に溶は込むものと考えられ、上記した熱抵抗の上昇によ
る劣化はなかった。
る素子特性の劣化が認められた。これはマウント後に起
きる、ろう材2(例えばIn)とAuメッキ層11(A
u)の過多な合金化に基づくものと考えられる。厚さが
0.50μm以下では、マウント時にAuが全部In中
に溶は込むものと考えられ、上記した熱抵抗の上昇によ
る劣化はなかった。
他方、厚さがあまり薄いとマウント時にAuとInの所
定量の合金化がなく、チップはがれが起ることが予想さ
れるが、メッキ処理においてコントロール可能な最少の
層厚0.05μmでも、チップはがれかないことが確か
められた。
定量の合金化がなく、チップはがれが起ることが予想さ
れるが、メッキ処理においてコントロール可能な最少の
層厚0.05μmでも、チップはがれかないことが確か
められた。
なお、メッキ法ではAuメッキ層11の厚さを0.05
乃至0.50μmの範囲内にコントロールすることは極
めて容易であシ、しかも前述したように均一の厚さで形
成することができる。
乃至0.50μmの範囲内にコントロールすることは極
めて容易であシ、しかも前述したように均一の厚さで形
成することができる。
〈発明の効果〉
以上のように本発明によれば、作業性を簡単にし、かつ
信頼性でも問題のない有用な光半導体用ヒートシンクの
電極構造を提供できる。
信頼性でも問題のない有用な光半導体用ヒートシンクの
電極構造を提供できる。
第1図は本発明の一実施例を示す断面図、第2図は従来
例を示す断面図、第3図は他の従来例を示す要部断面図
である。 1・・・ヒートシンク、2・・・ろう材、3・・・チッ
プ、4・・・Niメッキ層、11・・・Auメッキ層。
例を示す断面図、第3図は他の従来例を示す要部断面図
である。 1・・・ヒートシンク、2・・・ろう材、3・・・チッ
プ、4・・・Niメッキ層、11・・・Auメッキ層。
Claims (1)
- 1、光半導体素子をダイボンドするヒートシンクの電極
構造において、Niメッキされた前記ヒートシンクの表
面に0.05乃至0.50μm厚のAuメッキ層を被覆
してなることを特徴とする光半導体用ヒートシンクの電
極構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60263272A JPS62122157A (ja) | 1985-11-21 | 1985-11-21 | 光半導体用ヒ−トシンクの電極構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60263272A JPS62122157A (ja) | 1985-11-21 | 1985-11-21 | 光半導体用ヒ−トシンクの電極構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62122157A true JPS62122157A (ja) | 1987-06-03 |
Family
ID=17387154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60263272A Pending JPS62122157A (ja) | 1985-11-21 | 1985-11-21 | 光半導体用ヒ−トシンクの電極構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62122157A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5138439A (en) * | 1989-04-04 | 1992-08-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
EP0949727A2 (en) * | 1998-04-08 | 1999-10-13 | Fuji Photo Film Co., Ltd. | Heat sink and method of manufacturing heat sink |
WO2003043081A2 (en) * | 2001-11-15 | 2003-05-22 | Intel Corporation | An electronic assembly having a wetting layer on a thermally conductive heat spreader |
JP2008034874A (ja) * | 2007-10-09 | 2008-02-14 | Fujifilm Corp | 半導体発光装置およびその製造方法 |
JP2008186855A (ja) * | 2007-01-26 | 2008-08-14 | Nichia Chem Ind Ltd | 半導体レーザ素子、半導体レーザ装置及びその製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5124187A (ja) * | 1974-07-22 | 1976-02-26 | Hitachi Ltd | Handotaireezasochito sonoseizohoho |
JPS53144695A (en) * | 1977-05-23 | 1978-12-16 | Mitsubishi Electric Corp | Semiconductor laser device |
-
1985
- 1985-11-21 JP JP60263272A patent/JPS62122157A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5124187A (ja) * | 1974-07-22 | 1976-02-26 | Hitachi Ltd | Handotaireezasochito sonoseizohoho |
JPS53144695A (en) * | 1977-05-23 | 1978-12-16 | Mitsubishi Electric Corp | Semiconductor laser device |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5138439A (en) * | 1989-04-04 | 1992-08-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
EP0949727A2 (en) * | 1998-04-08 | 1999-10-13 | Fuji Photo Film Co., Ltd. | Heat sink and method of manufacturing heat sink |
EP0949727A3 (en) * | 1998-04-08 | 2002-09-25 | Fuji Photo Film Co., Ltd. | Heat sink and method of manufacturing heat sink |
WO2003043081A2 (en) * | 2001-11-15 | 2003-05-22 | Intel Corporation | An electronic assembly having a wetting layer on a thermally conductive heat spreader |
WO2003043081A3 (en) * | 2001-11-15 | 2003-11-20 | Intel Corp | An electronic assembly having a wetting layer on a thermally conductive heat spreader |
JP2008186855A (ja) * | 2007-01-26 | 2008-08-14 | Nichia Chem Ind Ltd | 半導体レーザ素子、半導体レーザ装置及びその製造方法 |
JP2008034874A (ja) * | 2007-10-09 | 2008-02-14 | Fujifilm Corp | 半導体発光装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100378921C (zh) | 制作半导体芯片主面和背面上包括电极的半导体器件方法 | |
KR20080087619A (ko) | 일체형 열 싱크를 갖는 집적 회로 디바이스 | |
JPS59155950A (ja) | 半導体装置用セラミックパッケージ | |
EP0880801B1 (en) | DIE ATTACHED SiC AND DIE ATTACH PROCEDURE FOR SiC | |
US20070231954A1 (en) | Gold/silicon eutectic die bonding method | |
JPS62122157A (ja) | 光半導体用ヒ−トシンクの電極構造 | |
JP3609339B2 (ja) | チップ−基板集成体を製造する方法および装置 | |
JPH07142518A (ja) | リードフレームならびに半導体チップおよびそれを用いた半導体装置 | |
RU2460168C2 (ru) | Способ пайки кристаллов на основе карбида кремния | |
JP2626033B2 (ja) | 半導体装置の製造方法 | |
EP0201954B1 (en) | Semiconductor device comprising a heat sink | |
JPH03274755A (ja) | 樹脂封止半導体装置とその製造方法 | |
JPS59189625A (ja) | 半導体装置の製造方法 | |
CN216389335U (zh) | 芯片组件 | |
JPH0793329B2 (ja) | 半導体ペレツトの固定方法 | |
JPS6079732A (ja) | 半導体装置 | |
JPS58220434A (ja) | 半導体装置 | |
JPH01149428A (ja) | 半導体装置 | |
JPH0637123A (ja) | 半導体装置 | |
JPH0198238A (ja) | 半導体装置の実装方法 | |
JPS6139560A (ja) | リ−ド取付け方法 | |
JPH03262137A (ja) | 半導体集積回路装置の製造方法 | |
JPS6129142B2 (ja) | ||
JPH05299534A (ja) | 半導体装置用ステム | |
JPH06318662A (ja) | セラミックパッケージ用リードフレーム |