JPH06318662A - セラミックパッケージ用リードフレーム - Google Patents

セラミックパッケージ用リードフレーム

Info

Publication number
JPH06318662A
JPH06318662A JP10712993A JP10712993A JPH06318662A JP H06318662 A JPH06318662 A JP H06318662A JP 10712993 A JP10712993 A JP 10712993A JP 10712993 A JP10712993 A JP 10712993A JP H06318662 A JPH06318662 A JP H06318662A
Authority
JP
Japan
Prior art keywords
lead frame
ceramic package
thickness
vapor deposition
thick
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10712993A
Other languages
English (en)
Inventor
Katsuji Komatsu
勝司 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP10712993A priority Critical patent/JPH06318662A/ja
Publication of JPH06318662A publication Critical patent/JPH06318662A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】ICの高集積化に必要な放熱の優れた、かつワ
イヤーボンディング性と併せてリード半田付性について
信頼性のあるリードフレームを提供する。 【構成】Cu系リードフレーム1(KLF−1)の表裏
全面にSn/Niめっき2を0.2μm行い、さらにイ
ンナーリードエリア3には下地としてTiの蒸着膜4を
0.3μm行った後、Al蒸着5を2.4μm行ったも
のである。Sn/Niめっき厚の範囲およびTi、Al
の蒸着膜厚の範囲は、下記の条件範囲では特に効果が顕
緒に認められた。(Ti=0.1μm〜0.5μm、A
l=1.0μm〜5.0μm) また、TiおよびAlは蒸着法またはイオンプレーテン
グ法でも同様な効果がある。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はセラミックパッケージ用
リードフレームに関するものである。
【0002】
【従来の技術】従来のICセラミックパッケージ用リー
ドフレームは、リードフレームとして42アロイやコバ
ール材等の鉄系合金材料を用い、ワイヤーボンデングを
行なうインナーリードエリアにアルミニウム蒸着を施し
たものが使用されてきた。
【0003】
【発明が解決しようとする課題】ICセラミックパッケ
ージ用リードフレームは様々な品質特性が要求され、I
Cの高集積化に伴う高発熱化から、放熱性について強い
要求があるが、従来のFe系材料によるリードフレーム
では放熱性が悪いために、様々な構造的工夫がなされて
きた。一方通信機器やコンピュータは増々高機能化指向
にあり、このため必然的に放熱性の優れたリードフレー
ム材料が求められてきた。更に、外観寸法の小型化の制
約がより大きくなってきた今日、構造的工夫では限界と
なってきた。又、加熱後におけるワイヤーボンディング
性と合わせて、リードの半田付性については高い信頼性
が求められている。
【0004】本発明の目的は、前述した従来技術の欠点
を解消し、ICの高集積化に必要な放熱の優れた、かつ
ワイヤーボンディング性と併せてリード半田付性につい
て信頼性のあるリードフレームを提供することにある。
【0005】
【課題を解決するための手段及び作用】本発明の要旨
は、セラミックパッケージ用として放熱性の優れた銅
(Cu)系リードフレームを用い、加熱後半田付性の良
いめっきと、ワイヤボンデングのためのAl蒸着を組合
せ、それによってICの高集積化を図れるようにしたも
のである。
【0006】即ち本発明の上記目的は銅(Cu)系リー
ドフレームの表裏全面に錫/ニッケル(Sn/Ni)め
っきを施し、さらにワイヤーボンディングを行うインナ
ーリードエリアに下地としてチタン蒸着膜を介してアル
ミニウム(Al)蒸着を施したことを特徴とするセラミ
ックパッケージ用リードフレームによって達成される。
【0007】本発明におけるCu系リードフレームと
は、Cu及びCu合金からなるリードフレームを意味す
る。Cu系リードフレームの表裏全面に施すめっきは、
Sn/Niのほか、Agめっき等耐熱半田付性の優れた
様々なめっき金属も用いることができる。
【0008】インナーリードエリアに施すAl蒸着につ
いて、下地としてTi蒸着膜を施すことにより、Cuの
Al面への拡散を防止することが出来、それによってA
l蒸着膜はワイヤーボンディング性について高い信頼性
をもつことができる。
【0009】
【実施例】図1に本発明のセラミックパッケージ用リー
ドフレームの一実施例を示す。Cu系リードフレーム1
(KLF−1)の表裏全面にSn/Niめっき2を0.
2μm行い、さらにインナーリードエリア3にはTiの
下地蒸着膜4を0.3μm行った後、Al蒸着膜5を
2.4μm行ったものである。Sn/Niめっき厚の範
囲およびTi、Alの蒸着膜厚の範囲は下記の条件範囲
では特に効果が顕緒に認められた。(Ti=0.1μm
〜0.5μm、Al=1.0μm〜5.0μm)。
【0010】また、TiおよびAlは蒸着法またはイオ
ンプレーテング法でも同様な効果がある。
【0011】
【発明の効果】本発明のセラミックパッケージ用リード
フレームは放熱性の良いCu系リードフレームによりF
e系材料に代りICの高集積化発熱に応えるものであ
り、またSn/Niめっきは熱履歴によって酸化しやす
いCu材を保護するとともに、十分な半田付性を備えて
いる。さらに、Al蒸着については下地のTi蒸着膜は
CuのAl面への拡散を防止するバリアとして機能し、
Al蒸着膜はワイヤーボンディング性について高い信頼
性をもつものである。
【図面の簡単な説明】
【図1】本発明ICセラミックパッケージ用Cu系リー
ドフレームの1実施構造例を示す平面図(A)、側面図
(B)。
【符号の説明】
1 Cu系リードフレーム 2 Sn/Niめっき 3 インナーリードエリア 4 Ti蒸着膜 5 Al蒸着膜

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】銅系リードフレームの表裏全面に錫/ニッ
    ケルめっきを施し、さらにワイヤーボンデングを行なう
    インナーリードエリアに下地としてチタン蒸着膜を介し
    てアルミニウム蒸着を施したことを特徴とするセラミッ
    クパッケージ用リードフレーム。
JP10712993A 1993-05-10 1993-05-10 セラミックパッケージ用リードフレーム Pending JPH06318662A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10712993A JPH06318662A (ja) 1993-05-10 1993-05-10 セラミックパッケージ用リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10712993A JPH06318662A (ja) 1993-05-10 1993-05-10 セラミックパッケージ用リードフレーム

Publications (1)

Publication Number Publication Date
JPH06318662A true JPH06318662A (ja) 1994-11-15

Family

ID=14451241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10712993A Pending JPH06318662A (ja) 1993-05-10 1993-05-10 セラミックパッケージ用リードフレーム

Country Status (1)

Country Link
JP (1) JPH06318662A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100691337B1 (ko) * 2005-06-24 2007-03-12 주식회사 아큐텍반도체기술 국부 도금을 이용한 반도체 장치 제조용 리드 프레임
KR100691338B1 (ko) * 2005-04-12 2007-03-12 주식회사 아큐텍반도체기술 반도체장치 제조용 리드프레임

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100691338B1 (ko) * 2005-04-12 2007-03-12 주식회사 아큐텍반도체기술 반도체장치 제조용 리드프레임
KR100691337B1 (ko) * 2005-06-24 2007-03-12 주식회사 아큐텍반도체기술 국부 도금을 이용한 반도체 장치 제조용 리드 프레임

Similar Documents

Publication Publication Date Title
JP4334647B2 (ja) 半導体デバイス上に導電性バンプを形成する方法
US5650661A (en) Protective coating combination for lead frames
US6444562B1 (en) Nickel alloy films for reduced intermetallic formation in solder
US5436082A (en) Protective coating combination for lead frames
KR970067815A (ko) 다층 구조의 도금층을 구비한 반도체 리드 프레임
JPS6013078B2 (ja) 金メツキされた電子部品及びその製法
JPH09275182A (ja) 半導体装置用リ−ドフレ−ム
JP3767585B2 (ja) 半導体装置
US5795619A (en) Solder bump fabricated method incorporate with electroless deposit and dip solder
JP2005019922A (ja) 半導体パッケージ用リードフレーム
JPH06318662A (ja) セラミックパッケージ用リードフレーム
JPS5936425B2 (ja) 中間層を有するリ−ドフレ−ム構造
JP5723314B2 (ja) 回路素子を備えるモジュール
JP2762007B2 (ja) 金属薄膜積層セラミックス基板
JP3032077B2 (ja) 半導体装置用ステム
JPS62122157A (ja) 光半導体用ヒ−トシンクの電極構造
JPS6244817B2 (ja)
JP4328462B2 (ja) はんだコートリッド
JPH03200343A (ja) 半田バンプの形成方法
JP2523029B2 (ja) A▲l▼―Sn系共晶皮膜被覆リ―ドフレ―ム材
JP2697343B2 (ja) 半導体装置及びその製造方法
JP2001110835A (ja) 半導体装置
JP2523030B2 (ja) A▲l▼―Pb系共晶皮膜被覆リ―ドフレ―ム材料
JP2005286240A (ja) 半導体装置部品およびその製造方法ならびにこれを用いた半導体装置
JPS6139560A (ja) リ−ド取付け方法