JP2005286240A - 半導体装置部品およびその製造方法ならびにこれを用いた半導体装置 - Google Patents

半導体装置部品およびその製造方法ならびにこれを用いた半導体装置 Download PDF

Info

Publication number
JP2005286240A
JP2005286240A JP2004101128A JP2004101128A JP2005286240A JP 2005286240 A JP2005286240 A JP 2005286240A JP 2004101128 A JP2004101128 A JP 2004101128A JP 2004101128 A JP2004101128 A JP 2004101128A JP 2005286240 A JP2005286240 A JP 2005286240A
Authority
JP
Japan
Prior art keywords
semiconductor device
layer
thickness
copper
device component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004101128A
Other languages
English (en)
Other versions
JP4461268B2 (ja
Inventor
Hideki Endo
秀樹 遠藤
Yuichi Kanemitsu
裕一 金光
Yasuo Inohana
康雄 猪鼻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Holdings Co Ltd
Original Assignee
Dowa Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Mining Co Ltd filed Critical Dowa Mining Co Ltd
Priority to JP2004101128A priority Critical patent/JP4461268B2/ja
Publication of JP2005286240A publication Critical patent/JP2005286240A/ja
Application granted granted Critical
Publication of JP4461268B2 publication Critical patent/JP4461268B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】低膨張係数と高熱伝導率を有し、Pbフリーはんだを用いて半導体装置に接合した場合であっても、接合によるそりの少ない放熱板などの半導体装置部品を提供する。
【解決手段】銅又は銅基合金からなる板状体に1〜15μmの厚さのSnメッキを施し、次いで180〜240℃で2時間以上熱処理することにより、銅又は銅基合金の外周面にCu−Sn系金属間化合物の層を形成させた低膨張係数と高熱伝導率を有する放熱板などの半導体装置部品を製造し、Pbフリーはんだを用いて半導体装置の回路基板などに接合した場合であっても、そりの少ない高信頼性のパワー半導体モジュールなどの半導体装置を得る。
【選択図】 図3

Description

本発明は、放熱板などの半導体装置部品およびその製造方法ならびにこれを接合したパワー半導体モジュールなどの半導体装置に関するものである。
近年、半導体装置において、半導体素子から発生する熱を効率よく放散し、更には、一時的に熱を分散するために放熱板が広く使用される。例えば、パワー半導体モジュールにおいては、半導体素子から発生する熱は、銅又はアルミニウムなどのパターン、Al23又はAlNなどのセラミックおよび導体層で構成される回路基板を介して放熱板へ伝熱され、構造物全体の温度を低下させるために放熱板には高い熱伝導性が要求されている。
パワー半導体モジュールは半導体素子と回路基板、回路基板と放熱板をはんだ接合しており、半導体素子と回路基板ははんだ接合面積が小さいので問題にならないことが多いが、回路基板と放熱板ははんだ接合面積が大きいので、両者の熱膨張係数の差が大きい場合には、はんだ接合部に大きな応力が負荷されるために、アセンブリ時や使用環境によってクラックが発生して、半導体装置としての信頼性が得られない場合がある。
さらに近年、環境問題によって鉛を含有しないはんだ、すなわちPbフリーはんだの要求が高まっており、回路基板と放熱板の接合に、Sn-Cu系(SnとCuを主成分とするもの)、Sn-Ag系(SnとAgを主成分とするもの)、Sn-Ag-Cu系(SnとAgとCuを主成分とするもの)などのPbフリーはんだを使用すると、はんだ接合時に放熱板の反りが大きくなってしまう。放熱板は放熱用フィンに固定されるので、そりが大きいと接触面積が少なくなり、フィン側への放熱性が大きく低下してしまう。
そりが大きくなる理由として、はんだが凝固すると同時に回路基板と放熱板の熱膨張係数差による応力が加わり、負荷応力に応じて放熱板が変形する。Sn-Pb系(SnとPbを主成分とするもの)のはんだでは、変形後の負荷応力に対してクリープによる変形が起こり、放熱板のそり量は少なくなる。しかしPbフリーはんだは常温でクリープによる変形が少なく、放熱板は大きく反ったままである。
この対策のひとつとして、はんだ接合前の放熱板にはんだ接合で発生する反りと逆方向に大きなそりを形成する方法があるが、一般的に放熱板のそり付けはプレスで行っており、そり量が大きくなるとその精度が低下してしまう。更にアセンブリ時においても、湾曲した放熱板に精度良く位置決めして回路基板や半導体素子をはんだ接合するのは困難である。
また、熱伝導率が高くかつ加熱時に軟化しにくい材料、つまり加熱時に耐力の劣化が少ない析出強化型の銅基合金などの材料を用いる手法もある(例えば、特許文献1参照。)が、Pbフリーはんだを変形させるには至らない。
そこで、これを本質的に解決するには熱膨張係数を低くした放熱板が必要となる。放熱板材料に使用される金属としては熱伝導率が高いCuやAlが広く用いられている。但しパワー半導体モジュールにおいては、特に高い熱伝導率が必要であるから、Cu系材料が用いられている。Cuは390W/m・Kの熱伝導率を有しているが、熱膨張係数が17×10-6/Kと高く、はんだ接合後のそり量が大きくなってしまう。そこで材料の熱膨張係数を下げるためにMo、W、Crといった低熱膨張係数元素やCu2O、SiCなど非金属化合物を第二相として分散させた材料が提案されている。しかし、熱伝導率が低下してしまう、更に製法上の制約からコストが高くなるといった問題が挙げられる。
特開2003−68949号公報
本発明は、放熱板などの半導体装置部品用材料において従来のような弊害の多い熱膨張係数低減用の第二相を金属内部に分散させて熱膨張係数を下げるのではなく、放熱板用の金属表面に処理膜を形成させて上記問題を解決する放熱板などの半導体装置部品およびその製造方法ならびにこれを接合したパワー半導体モジュールなどの半導体装置の提供を目的とするものである。
本発明は半導体装置における熱膨張係数が異なった回路基板と放熱板を接合する場合の、熱膨張係数差から生じる接合部の応力を低減し、且つ熱伝導率に優れ、コスト的に低廉である放熱板などの半導体装置部品およびその製造方法ならびにこれを接合したパワー半導体モジュールなどの半導体装置を提供するものであって、放熱板などの半導体装置部品に必要とされる、低熱膨張係数、高熱伝導率を達成するために、銅又は銅基合金の板状体を母材として、低熱膨張係数であるCu-Sn系などの金属間化合物を表面に形成して被覆するものであって、特にPbフリーはんだで接合した場合でもそりを低減させ、良好な半導体装置を得ることができるものである。
すなわち、本発明は、第1に、銅又は銅基合金からなる板状体の表裏両面に金属間化合物の層が形成されてなる、半導体装置への接合用の半導体装置部品;第2に、前記半導体装置部品が、熱伝導率が200W/m・K以上、熱膨張係数が16×10-6/K以下の放熱板である、第1記載の半導体装置部品;第3に、前記金属間化合物の層がCu−Sn系金属間化合物(CuとSnを主成分とする金属間化合物)の層である、第1または2に記載の半導体装置部品;第4に、前記Cu−Sn系金属間化合物の層がCu3Snの層又はCu3Snの層とCu6Sn5の層との積層である、第3記載の半導体装置部品;第5に、前記Cu3Snの層の厚さが1〜15μm、前記Cu6Sn5の層の厚さが15μm以下である、第4記載の半導体装置部品;第6に、前記Cu3Snの層の厚さと前記Cu6Sn5の層の厚さの1/2との和が2μm以上である、第4または5に記載の半導体装置部品;第7に、前記接合がSn−Cu系、Sn−Ag系又はSn−Ag−Cu系のPbフリーはんだによる接合である、第1〜6のいずれかに記載の半導体装置部品;第8に、前記半導体装置がパワー半導体モジュールである、第1〜7のいずれかに記載の半導体装置部品;第9に、銅又は銅基合金からなる板状体の表裏両面に金属間化合物の層が形成されてなり、該金属間化合物の層がCu3Snの層又はCu3Snの層とCu6Sn5の層との積層であり、該Cu3Snの層の厚さが1〜15μm、該Cu6Sn5の層の厚さが15μm以下であり、かつ、該Cu3Snの層の厚さと該Cu6Sn5の層の厚さの1/2との和が2μm以上である、金属間化合物の層が形成された板状体;第10に、前記銅又は銅基合金からなる板状体の表裏両面に1〜15μmの厚さのSnメッキを施し、次いで180〜240℃で2時間以上熱処理する、第1〜8のいずれかに記載の前記半導体装置部品を製造する方法;第11に、前記熱処理に続いて240℃を超える温度で二次熱処理を行う、第10記載の製造方法;第12に、第1〜8のいずれかに記載の前記半導体装置部品が接合されてなる半導体装置である。
本発明に係る半導体装置部品は接合されるべき半導体装置の絶縁基板等からなる回路基板などに近い低熱膨張係数を、さらには高熱伝導率を有し、低コストで生産性よく製造されるものであって、半導体装置への接合において、そりが低減されて放熱性の良好な半導体装置を低コストで提供できるという効果を奏する。
以下に本発明の内容をさらに具体的に説明する。銅又は銅基合金は熱伝導性に優れているが熱膨張係数が接合される絶縁基板を含む回路基板と比較して大きい。そこで、銅又は銅基合金からなる板状体の表裏両面を金属間化合物で被覆して、熱伝導性を保ちつつ、熱膨張係数を下げる方法が良いことを見出し本発明に至った。Cu-Sn系金属間化合物は銅又は銅基合金からなる板状体を母材として、Snを電解又は無電解でめっきして熱処理によって形成させる。Snめっき厚さは1〜15μmが望ましい。1μm未満の場合には、熱処理後に目的とするCu-Sn系金属間化合物が形成されず、又、15μmを超える場合には、必要とするCu-Sn系金属間化合物を形成するのに非常に長い時間がかかり、コスト、生産性において不利になるためである。また、15μmを超える場合には、熱処理温度によって、Cu-Sn系金属間化合物が形成される前にめっきされたSnが溶融しやすく、液滴上になって平滑な平面が得られないためである。更に好ましいSnめっき厚さは1〜10μmである。
本発明に用いられる銅又は銅基合金の板状体の厚さは1〜5mmがよく、例えばコネクター等の他の電子材料に使用される銅又は銅基合金に比べて厚い場合が多い。このような比較的厚い板状体の熱膨張の制御が数μm〜30μmという比較的薄い金属間化合物の被覆によりできること、さらには熱伝導率の低下も小さく、両特性を放熱板として十分なレベルに保持できることが本発明の最大の特徴であり利点である。特にこのような比較的薄い金属間化合物層を被覆させることで、比較的厚い銅又は銅基合金の板状体の熱膨張を制御できることを見出し本発明に至ったのものである。
よって、特に銅又は銅基合金の板状体の厚さは好ましくは1〜5mm、さらに好ましくは2〜5mmとする。
Snめっきを施した後に、180℃〜240℃で2時間以上、好ましくは2〜200時間熱処理を行うことによって、Sn中にCuが拡散して、目的とするCu-Sn系金属間化合物層を形成することができる。熱処理温度が200℃〜240℃であると更に良い。180℃未満又は2時間未満の場合には、Cuが十分に拡散しないために、目的とするCu-Sn系金属間化合物が形成されない。また、240℃を超える温度では、Cu-Sn系金属間化合物が形成される前に、Snが溶融してしまう。又、200時間を超える時間では拡散効果が飽和し、生産性、コストの面で効果がなく不利となる。
Snめっきを施した後に熱処理を行うことで、目的とするCu-Sn系金属間化合物が得られる。その金属間化合物はCu6Sn5、Cu3Snであり、それぞれの厚さが0〜15μm、1〜15μmで且つCu6Sn5の厚さの1/2とCu3Snの厚さの和が2μm以上であることが望ましい。和が2μm未満の場合には必要とする低い熱膨張係数が得られず、又、金属間化合物の各層の厚さが15μmを超えると、必要とする熱伝導率が得られないためである。
Cu-Sn系金属間化合物を形成するために必要な熱処理は、180℃〜240℃と、240℃を超える温度の2段で行うとさらに良い。1段目は180℃以上で、Sn融点近傍である240℃以下で行うことで、Sn中にCuを拡散させる。その後、2段目に240℃を超える温度で二次熱処理することにより、必要なCu6Sn5、Cu3Snの厚さを得るのに短時間で済み、生産性、コスト面で優れているからである。
以上のように、銅又は銅基合金からなる板状体の表裏両面にCu-Sn系金属間化合物を形成して被覆した放熱板などの半導体装置部品は、熱伝導率が200W/m・K以上、熱膨張係数が16×10-6/K以下である。熱伝導率が200W/m・K未満の場合には半導体装置が必要とする放熱性が得られず、熱膨張係数が16×10-6/Kより大きいと半導体装置の接合部の信頼性が得られないためである。更に好ましくは熱伝導率が350W/m・K以上、熱膨張係数が15×10-6/K以下である。
また、以上の構成要件を備えた板状体として、銅又は銅基合金からなる板状体の表裏両面に金属間化合物の層が形成されており、該金属間化合物の層がCu3Snの層又はCu3Snの層とCu6Sn5の層との積層であり、該Cu3Snの層の厚さが1〜15μm、該Cu6Sn5の層の厚さが15μm以下であり、かつ、該Cu3Snの層の厚さと該Cu6Sn5の層の厚さの1/2との和が2μm以上である、金属間化合物の層が形成された板状体は、熱伝導率が200W/m・K以上、熱膨張係数が16×10-6/K以下の上記特性を有するものであり、半導体装置部品のみならず、機械部品用などの広範な用途を有するものである。
以下に本発明の実施例を記載するが、本発明の技術的範囲はこれらの記載に限定されるものではないことはいうまでもない。
[実施例A] 銅を高周波誘導溶解炉を用いて溶製し、180mmの厚さでインゴットを鋳造した。その後、900℃で均質化処理を行い、10mmの厚さまで熱間圧延を行った。しかる後に冷間圧延、焼鈍、冷間圧延を繰り返して、板厚3.0mmの板状体の試片を試作した。
放熱板の平面図および側面図について図1に示したように、上記試片を90mm×50mmの形状にプレス加工し、浸漬、電解脱脂、純水洗といった前処理を行った後に全外周面に1、3、5、10μmの厚さの電気Snめっきを施した。そのめっき厚を表1に示す。そのときのベース(試片)のそり量は接合後に発生するそり方向と反対方向へ長手方向70μm、短手方向0μmのそりとした。しかる後に150℃〜350℃の範囲の所定温度で熱処理を行い、断面を切断して、Cu-Sn系金属化合物の厚さを測定した。詳しくは断面を切断後、断面研磨し、レーザー顕微鏡にて色の異なる層の厚さを測定した。それぞれの色の異なる層はX線回折装置及びEPMAで、それぞれSn、Cu3Sn、Cu6Sn5等の金属や金属間化合物であることを同定、確認した。レーザー顕微鏡により、各層の厚さを10点測定して、その平均を代表値とした。その結果を表1に示す。
Figure 2005286240
しかる後に、上記のとおり得られた放熱板1に回路基板の平面図および側面図について図2に示した外形が60mm×35mmのAl23からなる絶縁基板5と銅パターン4(厚さ0.3mm)および銅板の導体層6(厚さ0.3mm)で構成された回路基板3をはんだ付けにより接合した。はんだ接合はSn-3.0Ag-0.5Cu(すなわち、Sn 96.5質量%、Ag 3.0質量%、Cu 0.5質量%)のPbフリーはんだ2で、300℃で1分間加熱して接合した。パワー半導体モジュール用放熱板として、銅の板状体を用いる場合は、銅の酸化によるはんだ濡れ性低下、はんだ接合部健全性を保つために、通常Niめっきを施す。そこで、基準用として前記試片に電気Niめっきを3μm厚さ施し、上記のPbフリーはんだ2で接合した後のそり量を測定した。Niめっき後の試片の接合前のそり量は前記同様に接合後に発生するそり方向と反対方向へ長手方向70μm、短手方向0μmとし、この場合のはんだ接合後のそり量に対比して、上記実施例1〜23及び比較例1〜4、6〜8についてそり量を測定して、放熱板1と回路基板3との接合時の断面図の図3に示したように、Niめっきを施した放熱板1のそり量に対する各実施例、比較例のそり低減量を測定して評価した。その結果を上記表1に示す。
なお、図3の放熱板1について破線で示した部分は接合前の放熱板(の形状、位置)であり、実線で示した部分は接合後のそりが発生した放熱板(の形状、位置)であって、上記の両者のそり量の差(そり低減量dx)を求めて、上記そり低減量とした。
表1の結果から、本発明である実施例1〜23はいずれも、Cu3Snの層の厚さが1〜15μmの範囲内にあり、Cu3Snの層の厚さとCu6Sn5の層の厚さの1/2との和が2μm以上のため、そり低減量が20μm以上で優れている。Cu3Sn厚さとCu6Sn5厚さの1/2との和が2μm以上になるためには、熱処理前Snめっき厚が1〜15μmで、熱処理温度が180℃〜240℃で、且つ熱処理時間が2時間以上であることが必要である。
比較例1、2、6、7は熱処理温度が低く、Sn中へのCuの拡散が不十分のため、目的とするCu-Sn系金属間化合物の層の厚さが得られないために、そり低減量が小さく効果が得られない。比較例3、4、8は熱処理時間が1時間と短く、Sn中へのCuの拡散が不十分のため、目的とするCu-Sn系金属間化合物の層の厚さが得られないために、そり低減量が小さく効果が得られない。比較例5、9は熱処理温度が高いため、CuがSn中へ拡散する前にSnが溶融してしまい、放熱板1表面にSnの液滴が発生して凹凸になってしまい、その高さは数十μmと高くなり、回路基板3とのはんだ接合部健全性が得られない。
[実施例B] 前記表1に示した本発明品である実施例13、15、めっき熱処理を施していないCuの板状体のみの比較例10及び前述のCuの板状体に電気Niめっきを施した比較例11(前述の基準用放熱板)について熱膨張係数及び熱伝導率を測定した。熱膨張係数の測定は20〜300℃において実施し、それぞれ20℃の放熱板長手方向の長さに対する300℃における伸び量を測定して計測した。また、熱伝導率はレーザーフラッシュ法により20℃における値を測定した。その結果を表2に示す。
Figure 2005286240
表2の結果から、本発明である実施例13及び15は熱膨張係数が16×10-6/K以下、さらには14×10-6/K以下と低いものであって優れており、更に熱伝導性も200W/m・K以上、さらには350W/m・K以上であって高い値を示しており、銅基合金で同等の熱膨張係数を有するCu-CrやCu-Cu2Oと比べて100W/m・K以上の高い熱伝導率を示し優れている。比較例10、11は熱膨張係数が17×10-6/K以上と高いために、絶縁基板を含む回路基板3とのはんだ接合後のそり量が大きくなる。
図4は、本発明に係るパワー半導体モジュールの断面を示す概念図であって、Al23からなる絶縁基板5と銅パターン4および銅板などの導体層6で構成された回路基板3において、銅パターン4にSiチップ7をはんだ2で接合しこれをAlリード線8で配線して回路を形成するとともに、導体層6に放熱板1をはんだ2で接合したものである。
さらに、図5は、本発明に係るパワー半導体モジュールの実例において一部を破断して内部を示した斜視図であって、エポキシケース9、シリコーンゲル充填剤10、端子11、半導体チップ12、接着剤13、放熱板14、回路基板15、Alリード線16から構成されるものであって、放熱板14に穿設されたねじ孔を介して(図外の)放熱用フィンに固定されるものである。
低熱膨張係数と高熱伝導率を備え、Pbフリーはんだを用いた場合であっても接合後のそりが低減される放熱板などの半導体装置部品に適する。
放熱板の平面図および側面図である。 回路基板の平面図および側面図である。 放熱板と回路基板の接合時の断面図であり、左側の図は各実施例および比較例1〜10の接合を示す図であり、右側の図は電気Niめっきを施した放熱板を用いて接合した基準用の比較例11の場合を示す図である。 パワー半導体モジュールの断面を示す概念図である。 パワー半導体モジュールの実例において一部を破断して内部を示した斜視図である。
符号の説明
1 放熱板
2 Pbフリーはんだ
3 回路基板
4 銅パターン
5 絶縁基板
6 導体層
dx そり低減量
7 Siチップ
8 Alリード線
9 エポキシケース
10 シリコーンゲル充填剤
11 端子
12 半導体チップ
13 接着剤
14 放熱板
15 回路基板
16 Alリード線

Claims (12)

  1. 銅又は銅基合金からなる板状体の表裏両面に金属間化合物の層が形成されてなる、半導体装置への接合用の半導体装置部品。
  2. 前記半導体装置部品が、熱伝導率が200W/m・K以上、熱膨張係数が16×10-6/K以下の放熱板である、請求項1記載の半導体装置部品。
  3. 前記金属間化合物の層がCu−Sn系金属間化合物の層である、請求項1または2に記載の半導体装置部品。
  4. 前記Cu−Sn系金属間化合物の層がCu3Snの層又はCu3Snの層とCu6Sn5の層との積層である、請求項3記載の半導体装置部品。
  5. 前記Cu3Snの層の厚さが1〜15μm、前記Cu6Sn5の層の厚さが15μm以下である、請求項4記載の半導体装置部品。
  6. 前記Cu3Snの層の厚さと前記Cu6Sn5の層の厚さの1/2との和が2μm以上である、請求項4または5に記載の半導体装置部品。
  7. 前記接合がSn−Cu系、Sn−Ag系又はSn−Ag−Cu系のPbフリーはんだによる接合である、請求項1〜6のいずれかに記載の半導体装置部品。
  8. 前記半導体装置がパワー半導体モジュールである、請求項1〜7のいずれかに記載の半導体装置部品。
  9. 銅又は銅基合金からなる板状体の表裏両面に金属間化合物の層が形成されてなり、該金属間化合物の層がCu3Snの層又はCu3Snの層とCu6Sn5の層との積層であり、該Cu3Snの層の厚さが1〜15μm、該Cu6Sn5の層の厚さが15μm以下であり、かつ、該Cu3Snの層の厚さと該Cu6Sn5の層の厚さの1/2との和が2μm以上である、金属間化合物の層が形成された板状体。
  10. 前記銅又は銅基合金からなる板状体の表裏両面に1〜15μmの厚さのSnメッキを施し、次いで180〜240℃で2時間以上熱処理する、請求項1〜8のいずれかに記載の前記半導体装置部品を製造する方法。
  11. 前記熱処理に続いて240℃を超える温度で二次熱処理を行う、請求項10記載の製造方法。
  12. 請求項1〜8のいずれかに記載の前記半導体装置部品が接合されてなる半導体装置。
JP2004101128A 2004-03-30 2004-03-30 半導体装置部品およびその製造方法ならびにこれを用いた半導体装置 Expired - Lifetime JP4461268B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004101128A JP4461268B2 (ja) 2004-03-30 2004-03-30 半導体装置部品およびその製造方法ならびにこれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004101128A JP4461268B2 (ja) 2004-03-30 2004-03-30 半導体装置部品およびその製造方法ならびにこれを用いた半導体装置

Publications (2)

Publication Number Publication Date
JP2005286240A true JP2005286240A (ja) 2005-10-13
JP4461268B2 JP4461268B2 (ja) 2010-05-12

Family

ID=35184241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004101128A Expired - Lifetime JP4461268B2 (ja) 2004-03-30 2004-03-30 半導体装置部品およびその製造方法ならびにこれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JP4461268B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028295A (ja) * 2006-07-25 2008-02-07 Toyota Central Res & Dev Lab Inc パワー半導体モジュール及びその製造方法
JP2017087219A (ja) * 2015-11-02 2017-05-25 Dowaメタルテック株式会社 放熱板およびその製造方法
CN110592515A (zh) * 2019-09-30 2019-12-20 凯美龙精密铜板带(河南)有限公司 一种热浸镀锡铜材及其制造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09228094A (ja) * 1995-01-19 1997-09-02 Furukawa Electric Co Ltd:The リフローめっき部材とその製造方法
JPH11345921A (ja) * 1997-11-28 1999-12-14 Robert Bosch Gmbh プリント基板上に配置された、熱を発生する構成素子のための冷却装置
JP2000054189A (ja) * 1998-08-10 2000-02-22 Furukawa Electric Co Ltd:The Sn−Bi系はんだを接合して用いられる電気・電子部品用材料、それを用いた電気・電子部品、電気・電子部品実装基板、それを用いたはんだ接合または実装方法
JP2001230357A (ja) * 2000-02-14 2001-08-24 Furukawa Electric Co Ltd:The ヒートシンク
JP2002521843A (ja) * 1998-07-31 2002-07-16 イクシス コーポレーション 電気的に分離したパワー半導体パッケージ
JP2002226982A (ja) * 2001-01-31 2002-08-14 Dowa Mining Co Ltd 耐熱性皮膜、その製造方法および電気電子部品
JP2003086024A (ja) * 2001-09-13 2003-03-20 Hitachi Cable Ltd Sn系めっき平角導体およびそれを用いたフラットケーブル
JP2004068026A (ja) * 2001-07-31 2004-03-04 Kobe Steel Ltd 接続部品用導電材料及びその製造方法
JP2004296493A (ja) * 2003-03-25 2004-10-21 Mitsubishi Materials Corp 放熱体及びパワーモジュール並びに放熱体の製造方法及びパワーモジュールの製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09228094A (ja) * 1995-01-19 1997-09-02 Furukawa Electric Co Ltd:The リフローめっき部材とその製造方法
JPH11345921A (ja) * 1997-11-28 1999-12-14 Robert Bosch Gmbh プリント基板上に配置された、熱を発生する構成素子のための冷却装置
JP2002521843A (ja) * 1998-07-31 2002-07-16 イクシス コーポレーション 電気的に分離したパワー半導体パッケージ
JP2000054189A (ja) * 1998-08-10 2000-02-22 Furukawa Electric Co Ltd:The Sn−Bi系はんだを接合して用いられる電気・電子部品用材料、それを用いた電気・電子部品、電気・電子部品実装基板、それを用いたはんだ接合または実装方法
JP2001230357A (ja) * 2000-02-14 2001-08-24 Furukawa Electric Co Ltd:The ヒートシンク
JP2002226982A (ja) * 2001-01-31 2002-08-14 Dowa Mining Co Ltd 耐熱性皮膜、その製造方法および電気電子部品
JP2004068026A (ja) * 2001-07-31 2004-03-04 Kobe Steel Ltd 接続部品用導電材料及びその製造方法
JP2003086024A (ja) * 2001-09-13 2003-03-20 Hitachi Cable Ltd Sn系めっき平角導体およびそれを用いたフラットケーブル
JP2004296493A (ja) * 2003-03-25 2004-10-21 Mitsubishi Materials Corp 放熱体及びパワーモジュール並びに放熱体の製造方法及びパワーモジュールの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028295A (ja) * 2006-07-25 2008-02-07 Toyota Central Res & Dev Lab Inc パワー半導体モジュール及びその製造方法
JP2017087219A (ja) * 2015-11-02 2017-05-25 Dowaメタルテック株式会社 放熱板およびその製造方法
CN110592515A (zh) * 2019-09-30 2019-12-20 凯美龙精密铜板带(河南)有限公司 一种热浸镀锡铜材及其制造方法

Also Published As

Publication number Publication date
JP4461268B2 (ja) 2010-05-12

Similar Documents

Publication Publication Date Title
EP3136431B1 (en) Substrate for power modules, substrate with heat sink for power modules and power module with heat sink
JP6797797B2 (ja) セラミックス金属回路基板およびそれを用いた半導体装置
CN104919585B (zh) 功率模块用基板、自带散热器的功率模块用基板、自带散热器的功率模块
JP6696215B2 (ja) 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、及び、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、ヒートシンクの製造方法
EP2978019B1 (en) Method for manufacturing bonded body and method for manufacturing power-module substrate
JP5186719B2 (ja) セラミックス配線基板、その製造方法及び半導体モジュール
EP1450401A1 (en) Module structure and module comprising it
JPH11350188A (ja) 電気・電子部品用材料とその製造方法、およびその材料を用いた電気・電子部品
TWI661516B (zh) 接合體,附散熱器電源模組用基板,散熱器,接合體的製造方法,附散熱器電源模組用基板的製造方法及散熱器的製造方法
JP2011124585A (ja) セラミックス配線基板、その製造方法及び半導体モジュール
JP2008098607A (ja) 太陽電池用接続リード線及びその製造方法並びに太陽電池
JPH11350189A (ja) 電気・電子部品用材料とその製造方法、その材料を用いた電気・電子部品
JP6031576B2 (ja) 放熱部品用銅合金板
WO2016152648A1 (ja) 放熱部品用銅合金板及び放熱部品
JP4104429B2 (ja) モジュール構造体とそれを用いたモジュール
JP6819299B2 (ja) 接合体、パワーモジュール用基板、接合体の製造方法及びパワーモジュール用基板の製造方法
JP6904094B2 (ja) 絶縁回路基板の製造方法
JP2008147309A (ja) セラミックス基板およびこれを用いた半導体モジュール
JP4461268B2 (ja) 半導体装置部品およびその製造方法ならびにこれを用いた半導体装置
KR102453166B1 (ko) 세라믹스/알루미늄 접합체의 제조 방법, 파워 모듈용 기판의 제조 방법, 및 세라믹스/알루미늄 접합체, 파워 모듈용 기판
WO2023053901A1 (ja) 接合材及び半導体パッケージ
JP3308883B2 (ja) 基 板
JP2006140039A (ja) リード線及びそれを用いた太陽電池
JP4057436B2 (ja) 銅基合金およびその銅基合金を使用する放熱板用材料
WO2017126653A1 (ja) 接合体、パワーモジュール用基板、パワーモジュール、接合体の製造方法及びパワーモジュール用基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100122

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4461268

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140226

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250