JP2011124585A - セラミックス配線基板、その製造方法及び半導体モジュール - Google Patents
セラミックス配線基板、その製造方法及び半導体モジュール Download PDFInfo
- Publication number
- JP2011124585A JP2011124585A JP2011002208A JP2011002208A JP2011124585A JP 2011124585 A JP2011124585 A JP 2011124585A JP 2011002208 A JP2011002208 A JP 2011002208A JP 2011002208 A JP2011002208 A JP 2011002208A JP 2011124585 A JP2011124585 A JP 2011124585A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- circuit board
- metal
- particle diameter
- heat sink
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Abstract
【解決手段】開示されるセラミックス配線基板1は、セラミックス基板11と、銅又は銅を主成分とする銅合金からなりセラミックス基板11の一面に接合された金属回路板12と、銅又は銅合金からなりセラミックス基板11の他面に接合された金属放熱板13とから構成されている。金属回路板12の銅又は銅合金の平均再結晶粒子径は、金属放熱板13の銅又は銅合金の平均再結晶粒子径と等しいか又はそれより小さい。
【選択図】図1
Description
また、従来のセラミックス配線基板には、セラミックス基板と、銅板とが、Ag成分と活性金属成分を含むろう材で接合されてなるものであって、銅板の断面における銅の平均結晶粒子径が300μm以上であるものもある(例えば、特許文献2参照。)。以下、この技術を第2の従来例と呼ぶ。
そのため、上記第1及び第2の従来例では、金属回路板に半導体素子等の電子部品を半田等の接着材を介して接続する際、接着材が金属回路板に広がらずに接着材と金属回路板との接合面積が狭いものとなり、接続の信頼性が悪くなると同時に半田等の接着材中に多数の空隙が形成され、この空隙によって半導体素子等の電子部品が作動時に発生する熱を金属回路板に効率よく伝達放散させることができなくなり、半導体素子等の電子部品自体の温度をその特性に熱劣化等が生じる高温としてしまう。
また、上記第1及び第2の従来例では、電子部品等の電極と金属回路板とを金属細線を介して接続する際、金属回路板はその表面に流出したろう材により表面平坦性が損なわれていることから確実な接続ができず、これによって半導体素子等の電子部品と金属回路板との電気的接続の信頼性が悪くなるという問題も有する。
さらに、第3の従来例では、金属層及びその形成工程が必要であるため、その分コストアップにつながってしまう。
また、請求項2記載の発明は、請求項1記載のセラミックス配線基板に係り、前記銅合金は、前記銅と、少なくともニッケル、亜鉛、ジルコニウム又はスズの何れかを含むことを特徴としている。
また、請求項3記載の発明は、請求項1又は2記載のセラミックス配線基板に係り、前記セラミックス基板は、窒化珪素からなることを特徴としている。
また、請求項5記載の発明は、請求項4に記載の半導体モジュールに係り、前記セラミックス配線基板の前記金属放熱板に、前記銅又は前記銅合金からなる放熱ベース板を結合したことを特徴としている。
また、請求項8記載の発明は、請求項6に記載のセラミックス配線基板の製造方法に係り、前記セラミックス基板は、窒化珪素からなることを特徴としている。
次に、金属回路板及び金属放熱板は、いずれも銅又は銅を主成分とする銅合金からなるが、本発明の実施の形態では、上記金属回路板の銅又は銅合金の平均再結晶粒子径と、上記金属放熱板の銅又は銅合金の平均再結晶粒子径との比が制御されていることに特徴がある。この銅又は銅合金の平均再結晶粒子径の比は、金属回路板及び金属放熱板のそれぞれについて所望の銅又は銅合金の平均再結晶粒子径を得ることにより制御される。金属回路板及び金属放熱板のそれぞれについて所望の銅又は銅合金の平均再結晶粒子径を得るためには、金属回路板又は金属放熱板としてセラミックス基板に接合する前の圧延された銅板又は銅合金板の銅又は銅合金の初期結晶粒子径と、金属回路板又は金属放熱板としてセラミックス基板に接合する際の接合温度と、加熱条件(温度の制御方法)とを適宜設定すれば良い。この制御手法の詳細については、後述する。
外部応力に対する銅の変形は、銅結晶中の転位の移動によって伝達される。このとき、銅結晶中の欠陥密度が小さい場合には、応力による銅結晶中の転位の移動がスムーズになり、銅が変形しやすくなる。逆に、銅結晶中の欠陥密度が大きい場合には、銅結晶中の転位の移動が欠陥によって妨げられ、銅が変形しにくくなる。
銅結晶の粒子間に存在する結晶粒界を少なくするには、銅の結晶粒子径をできるだけ大きくすれば良いが、上記したように、銅の平均結晶粒子径が200μmを超えると、金属回路板の上面と下面との間の金属結晶粒界パスが短くなり、ろう材の金属回路板の表面への流出、これに起因する電子部品と金属回路板との接続信頼性低下という問題があった。これに対し、上記第3の従来例のように、銅の平均結晶粒子径を200μm以下とした場合には、熱衝撃に対し良好な耐久性を示すセラミックス配線基板を提供するという目的が達成できない。
そこで、本発明者らは、鋭意検討した結果、以下に示すように、金属回路板を構成する銅の平均結晶粒子径と、金属放熱板を構成する銅の平均結晶粒子径とについて、金属回路板及び金属放熱板のそれぞれが要求される機能を考慮して、個別に設定及び制御するに至った。また、本発明者らは、金属回路板及び金属放熱板のそれぞれの銅の平均再結晶粒子径と、金属回路板及び金属放熱板のセラミックス基板との接合界面近傍におけるそれぞれの銅の平均再結晶粒子径との関係にも着目した。
一方、金属回路板の機能(c)及び金属放熱板の機能(c)'は、金属回路板の機能(c)が金属放熱板の機能(c)'より高い場合には、金属放熱板に熱が滞留することになり、ひいては半導体素子が熱破壊してしまう。従って、金属放熱板の機能(c)'は金属回路板の機能(c)と等しいか又はより高いことが望ましい。
一方、上記したように、金属放熱板の機能(a)'は金属回路板の機能(a)と等しいか又はより高いことが望ましい。従って、金属回路板の機能(a)と金属放熱板の機能(a)'との観点からは、上記金属回路板の銅の平均再結晶粒子径は、上記金属放熱板の銅の平均再結晶粒子径と等しいか又はそれより小さいことが望ましい。また、金属回路板の機能(a)及び金属放熱板の機能(a)'の観点からは、上記第1及び第2の従来例からもわかるように、金属回路板及び金属放熱板は、銅の平均結晶粒子径が400μm以上又は断面における銅の平均結晶粒子径が300μm以上であることが望ましい。
ここで、金属回路板及び金属放熱板の銅の平均再結晶粒子径のそれぞれの下限については、銅とろう材との濡れ性が良好であるという観点から規定される。一方、金属回路板の銅の平均再結晶粒子径の上限については、接合される半導体素子との関係、例えば、ソルダーレジストが不要となる、半導体素子が規定位置に留まる性質(セルフアライメント)が良好であるという観点から規定される。また、金属放熱板の銅の平均再結晶粒子径の上限については、金属放熱板の変形能を抑制して、冷熱サイクル時のセラミックス配線基板の反りの変形挙動を抑制して耐冷熱サイクル寿命を維持するという観点から規定される。
一方、金属回路板等の銅の平均再結晶粒子径と金属回路板等のセラミックス基板との接合界面近傍における銅の平均再結晶粒子径の比Da/Dbが0.5を超える場合には、接合界面近傍における銅の平均再結晶粒子径と他の部分における銅の平均再結晶粒子径との差が小さくなる。この場合、セラミックス基板と金属回路板等との接合界面における負荷応力は低減する方向となるが、この条件は、接合処理温度を低く設定した場合に顕著であり、接合処理に用いるろう材の溶融温度の下限値近傍となるため、金属回路板等とセラミックス基板との接合界面において接合不良が生じる。以上説明したことから、上記した比Da/Dbは、0.12〜0.5であることが望ましい。
従って、金属回路板及び金属放熱板のそれぞれについて所望の銅の平均再結晶粒子径を得るためには、金属回路板又は金属放熱板としてセラミックス基板に接合する前の圧延された銅板の銅の初期結晶粒子径と、上記加熱接合時の接合温度と、加熱条件(加熱温度の制御方法)とが重要な要素である。
まず、金属回路板又は金属放熱板としてセラミックス基板に接合する前の圧延された銅板素材の銅の初期結晶粒子径は、上記銅板素材の調質の影響を受ける。ここで、調質とは、焼き入れや焼き鈍しなどの熱的操作や圧延などの機械的操作を行うことにより、結晶粒子を微細にして材質を調整し、靱性などを向上させることをいう。銅板素材の場合、硬度等に応じて以下に示す調質を有するものがある。
F 製造したまま、加工又は熱処理について特別の調整をしないもの。
O 完全に再結晶又は焼きなまししたもの。
1/4H 引張強さが1/8Hと1/2Hとの中間のもののように加工をしたもの。
1/2H 引張強さが1/4HとHとの中間のもののように加工をしたもの。
3/4H 引張強さが1/2HとHとの中間のもののように加工をしたもの。
H 引張強さが3/4HとEHとの中間のもののように加工をしたもの。
EH 引張強さがHとSHとの中間のもののように加工をしたもの。
SH 引張強さが最大になるように加工をしたもの。
以上説明した銅板素材のうち、F材は市場に流通しておらず、SH材、EH材の流通は少ない。一方、1/4H材及び1/2H材が最も流通し、次いで、3/4H材及びH材の順で流通しており、これらが汎用材といえる。なお、不純物が多く含まれていると銅の結晶粒子の成長を阻害するので、本発明の実施の形態では、純銅に近い無酸素銅板等のように不純物の少ない銅板を使用することが望ましい。
(a)マグネシウム(Mg)とルテチウム(Lu)及びイットリウム(Y)を含む希土類元素(RE)から選択された少なくとも1種の希土類元素(RE)を焼結助剤として添加する窒化珪素質焼結体であって、焼結体中にマグネシウム(Mg)を酸化マグネシウム(MgO)換算で0.03〜8.0mol%、ルテチウム(Lu)を酸化ルテチウム(Lu2O3)換算で0.14〜1.30mol%、希土類元素(RE)から選択された少なくとも1種の元素を酸化物(RExOy)換算で0.12〜1.30mol%含有し、残部がβ窒化珪素からなる窒化珪素質焼結体を用いた窒化珪素基板。
(b)マグネシウム(Mg)とルテチウム(Lu)及びイットリウム(Y)を含む希土類元素(RE)から選択された少なくとも1種の希土類元素を焼結助剤として添加する窒化珪素質焼結体であって、焼結体中にマグネシウム(Mg)を酸化マグネシウム(MgO)換算で0.03〜8.0mol%、ルテチウム(Lu)を酸化ルテチウム(Lu2O3)換算で0.14〜1.30mol%、希土類元素(RE)から選択された少なくとも1種の元素を酸化物(RExOy)換算で0.12〜1.30mol%含有し、残部がβ窒化珪素からなり、当該焼結体中の総酸素量が2.5質量%以下である窒化珪素質焼結体を用いた窒化珪素基板。
(d)上記(a)〜(c)の窒化珪素基板において、希土類元素がガドリウム(Gd)であり、酸化ガドリウム(Gd2O3)換算で0.12〜1.30mol%含有している窒化珪素質焼結体を用いた窒化珪素基板。
(e)上記(c)又は(d)の窒化珪素基板において、焼結体中の総酸素量が2.5質量%以下である窒化珪素焼結体を用いた窒化珪素基板。
以上のことから、金属回路板及び金属放熱板の厚さの下限は、いずれも0.4mmであることが望ましい。
一方、銅からなる金属放熱板については、図2に示すように、厚さを2.5mmより厚くしても、熱抵抗値が飽和してしまうため、厚くすることによる熱抵抗値低下の効果は期待できない。また、上記したように、窒化珪素基板及び銅からなる金属放熱板のそれぞれの熱膨張係数に大きな差異(Si3N4:2.5ppm、Cu:16.9ppm)があるため、金属放熱板が厚ければ厚いほど、窒化珪素基板に金属放熱板を接合した際の金属放熱板と窒化珪素基板との界面における残留応力が大きくなり、冷熱サイクルに対する信頼性が低下してしまう。
活性金属ろう付け法の金属回路板及び金属放熱板をそれぞれ構成する銅の初期結晶粒子径は、例えば、10〜100μmである。
ろう材の代表的なものには,銀(Ag)−銅(Cu)−チタン(Ti)系、銅(Cu)−スズ(Sn)−チタン(Ti)系、コバルト(Co)−チタン(Ti)系、ニッケル(Ni)−チタン(Ti)系、アルミニウム合金系等がある。これらの中では、銀(Ag)−銅(Cu)−チタン(Ti)系のろう材が最も多く使われるが、これはいわゆる銀ろうにチタンを添加したものである。チタン量は、多量に添加すると、ろう材そのものが脆化するので、1〜3質量%の範囲が一般的である。
以下、本発明の実施例について説明する。ただし、これらの実施例により本発明が限定されるものではない。
図1は、本発明の実施例に係るセラミックス配線基板1を適用した電力装置2の構成の一例を示す断面図である。セラミックス配線基板1は、窒化珪素基板からなるセラミックス基板11の上面に図示せぬろう材を介して接合された金属回路板12と、下面に図示せぬろう材を介して接合された金属放熱板13とから構成されている。このセラミックス配線基板1の金属回路板12の上面にMOSFET等からなる半導体素子14が半田15により接合されて半導体モジュール3が構成されている。
図3からは、銅又銅合金の再結晶粒子径は、熱処理(接合)温度が高くなるに従って大きくなるが、銅板素材の調質種又は銅合金板素材の種類によって異なっていることが分かる。従って、例えば、銅の再結晶粒子径を100〜400μmに制御する場合、無酸素銅によるO材では約400〜900℃の間で、1/2H材では約500〜950℃の間で、H材では約500〜1050℃の間でそれぞれ接合処理を行って制御することになる。
一方、図3には図示していない範囲があるが、銅(Cu)−ジルコニウム(Zr)(0.15%)系合金(×印)及び銅(Cu)−スズ(Sn)(0.1%)系合金(*印)における熱処理温度と再結晶粒子径の関係は、処理温度の全範囲に亘ってほぼ同じ傾向を示すため、これらの銅合金の再結晶粒子径を100〜400μmに制御するには、約760〜1200℃の間でそれぞれ接合処理を行って制御することになる。このように、金属板の再結晶粒子径は、銅又は銅合金の種類及び接合温度によって適宜を制御することができる。
初期結晶粒子径及び再結晶粒子径としては、キーエンス社製の超深度レーザ顕微鏡を用いて、金属板の2×2mmの視野において無作為に選択した粒子20個の最長径を測定した平均値を用いた。一方、金属回路板とセラミックス基板との接合界面のボイド率は、日立建機社製の超音波探査映像装置Mi−Scopeを用いて、上記接合界面の白黒の256階調の評価画像についてしきい値を92として2値化処理を行い、反射法にて評価面積(黒色部)に対する白色部の割合を測定することにより得た。
また、はんだ濡れ性については、以下のように評価した。即ち、まず、金属回路板又は金属放熱板上に、鉛(Pb)−スズ(Sn)系又はスズ(Sn)−銀(Ag)系、スズ(Sn)−銀(Ag)−銅(Cu)系等のはんだペーストを塗布した際の面積を面積Aとする。一方、所定のリフロー条件において温度プロファイル経過後の溶融はんだ部の占有面積を面積Bとする。そして、A/B×100(%)が95%以上となる場合をはんだ濡れ性が良好であると評価した。
次に、左から4番目及び5番目の列「金属回路板」及び「金属放熱板」における各数値は、金属回路板及び金属放熱板に用いる銅板素材及び銅合金板素材のそれぞれの厚さをミリメートル単位で表している。また、左から6番目及び7番目の列「金属回路板」及び「金属放熱板」における各数値は、金属回路板及び金属放熱板としてセラミックス基板に接合する前の圧延された銅板素材又は銅合金板素材の銅又は銅合金の初期結晶粒子径を上記した評価方法で測定し、マイクロメートル単位で表している。
表2には、上記した表1に示す実施例1〜16の製造条件及び製造結果に対応した評価結果を示す。
上記実施例1〜16と比較するために、表1の比較例1〜8に示す製造条件に基づいてセラミックス配線基板を作成し、対応する製造結果を得た。また、評価方法も実施例1〜16と同様に行った。以上の製造条件により製造された試料の評価結果を、表2の比較例1〜8に示す。
金属回路板が0.3mmの厚さを有するとともに、金属放熱板が0.25mmの厚さを有しているので、半導体モジュールを構成した際の熱抵抗が0.210℃/Wとなり、パワー半導体用の放熱基板とし使用するには不十分なものとなってしまった。
金属回路板が3.5mmの厚さを有するとともに、金属放熱板が3.5mmの厚さを有しているので、半導体チップを金属回路板の上面に接合している半田層が歪む量が大きく、これにより、金属回路板をセラミックス基板に接合した後のセラミックス配線基板の反り量が大きくなり、冷熱サイクル特性が800サイクルと低くなって信頼性が低下してしまった。
熱処理後の金属回路板の再結晶粒子径が85μmと小さく、かつ、金属放熱板の再結晶粒子径も105μmと小さいため、金属回路板及び金属放熱板を構成する銅とろう材との濡れ性が低下し接合不足となるため、冷熱サイクル特性が測定不能な状態になってしまっ
た。
しかしながら、金属放熱板の再結晶粒子径が大きく、所定の温度条件での加熱接合処理時に、ろう材成分、特に銀(Ag)成分が容易に濡れ広がるため、ろう材成分が金属放熱板とセラミックス基板との界面にとどまるのみでなく、金属放熱板の表面にまで周り込む現象が生じた。このろう材のぬれ広がり部は、外観上の問題だけでなく、メッキ層との密着性、はんだ濡れ性、ワイヤーボンディング性を劣化させた。
熱処理後の金属回路板の再結晶粒子径が435μmと大きく、かつ、金属放熱板の再結晶粒子径も570μmと大きいため、金属回路板及び金属放熱板をろう材を介してセラミック基板上へろう付けする際、ろう材の一部が金属回路板及び金属放熱板の金属結晶粒界を拡散して金属回路板及び金属放熱板の表面に流出するはんだ流れが生じてしまった。
比較例6では、金属回路板の再結晶粒子径よりも金属放熱板の再結晶粒子径が小さくなり、接合処理後の銅自体の塑性変形能は、金属回路板側が大きいので、セラミックス配線基板の反り形状は、金属放熱板側に凹形状(金属回路板側に凸形状)となる。この場合、冷熱サイクル時にセラミックス配線基板に凹凸の変形を繰り返すが、最終的には、より金属回路板側に凸形状の反り量を増大させることになる。この場合、金属回路板とセラミックス基板との界面で応力集中が起こり、冷熱サイクル特性が950サイクルに低下する不具合が生じた。
比較例7においも上記した比較例6と同様の事由により冷熱サイクル特性が950サイクルに低下する不具合が生じた。
比較例8では、Da/Dbが0.1であるため、接合界面近傍における銅の平均再結晶粒子径と他の部分における銅の平均再結晶粒子径との差が大きくなり、接合界面近傍での銅の硬度並びに降伏強度が高くなる。この結果、冷熱繰り返しに伴い金属回路板及び金属放熱板のセラミックス基板への負荷応力が高くなり、冷熱サイクル特性が900サイクルに低下する不具合が生じた。
比較例9では、金属回路板の再結晶粒子径が小さく、はんだ濡れ性に問題があり、この構成のセラミックス配線基板の金属回路板側に半導体素子を接合させる場合に、半導体素子と金属回路板との界面においてボイド率;6〜10%の接合不良を生じた。このため、冷熱サイクル試験では、冷熱繰り返しに伴い、この接合界面でのボイド率が増大し、800サイクルで半導体素子が剥離する不具合が生じた。
比較例10では、接合温度が低く、セラミックス配線基板を構成する金属回路板及び金属放熱板とセラミックス基板との接合界面でのボイド率が5%を超える不具合が生じた。
なお、Da/Dbが0.5より大きくなる条件は、再結晶成長が進まない範囲で生じる現象であり、ろう材近傍にある銅(Cu)結晶には、ろう材成分が固溶するため、再結晶粒子成長が抑制される。一方、表面近傍にある銅(Cu)結晶は、銅(Cu)自体の純度が高いため、接合温度の上昇とともに、成長する。従って、加工度が一定である銅又は銅合金を用いた場合には、温度の上昇とともに、Da/Db比は減少する傾向にある。
2 電力装置
3 半導体モジュール
11 セラミックス基板
12 金属回路板
13 金属放熱板
14 半導体素子
15,32 半田
16 ワイヤ
21 樹脂ケース
22 ケース端子
23 蓋
31 放熱ベース板
33 ボルト締結穴
Claims (8)
- セラミックス基板と、銅又は銅を主成分とする銅合金からなり前記セラミックス基板の一面に接合された金属回路板と、銅又は銅を主成分とする銅合金からなり前記セラミックス基板の他面に接合された金属放熱板とから構成されたセラミックス配線基板において、
前記金属回路板の前記銅又は前記銅合金の平均再結晶粒子径は、前記金属放熱板の前記銅又は前記銅合金の平均再結晶粒子径と等しいか又はそれより小さく、
前記金属回路板の前記セラミックス基板との接合界面近傍における前記銅又は前記銅合金の平均再結晶粒子径は、前記金属回路板の前記銅又は前記銅合金の平均再結晶粒子径より小さく、その比が0.12〜0.5であり、さらに前記金属回路板および金属放熱板の平均再結晶粒子径はいずれも100〜400μmであることを特徴とするセラミックス配線基板。 - 前記銅合金は、前記銅と、少なくともニッケル、亜鉛、ジルコニウム又はスズの何れかを含むことを特徴とする請求項1に記載のセラミックス配線基板。
- 前記セラミックス基板は、窒化珪素からなることを特徴とする請求項1又は2に記載のセラミックス配線基板。
- 請求項1乃至3の何れかに記載のセラミックス配線基板と、前記セラミックス配線基板に搭載された半導体素子とからなることを特徴とする半導体モジュール。
- 前記セラミックス配線基板の前記金属放熱板に、前記銅又は前記銅合金からなる放熱ベース板を結合したことを特徴とする請求項4記載の半導体モジュール。
- セラミックス基板と、銅又は銅を主成分とする銅合金からなり前記セラミックス基板の一面に接合された金属回路板と、銅又は銅を主成分とする銅合金からなり前記セラミックス基板の他面に接合された金属放熱板とから構成されたセラミックス配線基板の製造方法において、
接合前の初期結晶粒子径の平均値がいずれも11〜15μmの金属回路板および金属放熱板を各々セラミックス基板の一面および他面に配置し、500〜1000℃の温度で加熱して金属回路板および金属放熱板をセラミックス基板に接合する、ことを特徴とするセラミックス配線基板の製造方法。 - 前記銅合金は、前記銅と、少なくともニッケル、亜鉛、ジルコニウム又はスズの何れかを含むことを特徴とする請求項6に記載のセラミックス配線基板の製造方法。
- 前記セラミックス基板は、窒化珪素からなることを特徴とする請求項6又は7に記載のセラミックス配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011002208A JP2011124585A (ja) | 2011-01-07 | 2011-01-07 | セラミックス配線基板、その製造方法及び半導体モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011002208A JP2011124585A (ja) | 2011-01-07 | 2011-01-07 | セラミックス配線基板、その製造方法及び半導体モジュール |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005248111A Division JP5186719B2 (ja) | 2005-08-29 | 2005-08-29 | セラミックス配線基板、その製造方法及び半導体モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011124585A true JP2011124585A (ja) | 2011-06-23 |
Family
ID=44288099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011002208A Pending JP2011124585A (ja) | 2011-01-07 | 2011-01-07 | セラミックス配線基板、その製造方法及び半導体モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011124585A (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130040478A (ko) * | 2011-10-14 | 2013-04-24 | 엘지이노텍 주식회사 | 고출력 엘이디 광원모듈과 이를 구비한 백라이트 유닛 및 조명 장치 |
JP2014056933A (ja) * | 2012-09-12 | 2014-03-27 | Shindengen Electric Mfg Co Ltd | セラミック回路基板の製造方法、およびセラミック回路基板 |
WO2017066342A1 (en) * | 2015-10-12 | 2017-04-20 | Te Connectivity Corporation | Electronic component and process of producing eletronic component |
JP2017175061A (ja) * | 2016-03-25 | 2017-09-28 | デンカ株式会社 | 耐熱性セラミックス回路基板 |
EP3210956B1 (de) | 2016-02-26 | 2018-04-11 | Heraeus Deutschland GmbH & Co. KG | Kupfer-keramik-verbund |
KR20180111942A (ko) * | 2016-02-26 | 2018-10-11 | 헤레우스 도이칠란트 게엠베하 운트 코. 카게 | 구리-세라믹 복합재 |
EP3419952B1 (de) | 2016-02-26 | 2020-04-01 | Heraeus Deutschland GmbH & Co. KG | Kupfer-keramik-verbund |
WO2020105734A1 (ja) * | 2018-11-22 | 2020-05-28 | デンカ株式会社 | セラミックス-銅複合体、セラミックス-銅複合体の製造方法、セラミックス回路基板およびパワーモジュール |
WO2020209175A1 (ja) * | 2019-04-11 | 2020-10-15 | 株式会社 東芝 | セラミックス銅回路基板およびそれを用いた半導体装置 |
CN113225901A (zh) * | 2021-05-12 | 2021-08-06 | 四川锐宏电子科技有限公司 | 一种多层厚膜陶瓷基电路板及其制备工艺 |
WO2021241463A1 (ja) * | 2020-05-27 | 2021-12-02 | 三菱マテリアル株式会社 | 銅/セラミックス接合体、および、絶縁回路基板 |
JP2021190702A (ja) * | 2020-05-27 | 2021-12-13 | 三菱マテリアル株式会社 | 銅/セラミックス接合体、および、絶縁回路基板 |
EP3606299B1 (en) | 2017-03-30 | 2022-08-31 | Kabushiki Kaisha Toshiba | Ceramic-copper circuit substrate and semiconductor device using same |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08102570A (ja) * | 1994-09-30 | 1996-04-16 | Toshiba Corp | セラミックス回路基板 |
JPH09162325A (ja) * | 1995-12-07 | 1997-06-20 | Denki Kagaku Kogyo Kk | 窒化珪素回路基板及びその製造方法 |
JPH11121889A (ja) * | 1997-10-16 | 1999-04-30 | Denki Kagaku Kogyo Kk | 回路基板 |
JP2000340912A (ja) * | 1999-05-27 | 2000-12-08 | Kyocera Corp | セラミック回路基板 |
JP2003188310A (ja) * | 2001-12-18 | 2003-07-04 | Denki Kagaku Kogyo Kk | 電極端子付き回路基板の製造方法 |
JP2003309210A (ja) * | 2002-04-18 | 2003-10-31 | Hitachi Metals Ltd | セラミックス回路基板およびその製造方法 |
JP2004314161A (ja) * | 2003-04-21 | 2004-11-11 | Hitachi Metals Ltd | セラミックス基板用ろう材及びこれを用いたセラミックス回路基板 |
-
2011
- 2011-01-07 JP JP2011002208A patent/JP2011124585A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08102570A (ja) * | 1994-09-30 | 1996-04-16 | Toshiba Corp | セラミックス回路基板 |
JPH09162325A (ja) * | 1995-12-07 | 1997-06-20 | Denki Kagaku Kogyo Kk | 窒化珪素回路基板及びその製造方法 |
JPH11121889A (ja) * | 1997-10-16 | 1999-04-30 | Denki Kagaku Kogyo Kk | 回路基板 |
JP2000340912A (ja) * | 1999-05-27 | 2000-12-08 | Kyocera Corp | セラミック回路基板 |
JP2003188310A (ja) * | 2001-12-18 | 2003-07-04 | Denki Kagaku Kogyo Kk | 電極端子付き回路基板の製造方法 |
JP2003309210A (ja) * | 2002-04-18 | 2003-10-31 | Hitachi Metals Ltd | セラミックス回路基板およびその製造方法 |
JP2004314161A (ja) * | 2003-04-21 | 2004-11-11 | Hitachi Metals Ltd | セラミックス基板用ろう材及びこれを用いたセラミックス回路基板 |
Cited By (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130040478A (ko) * | 2011-10-14 | 2013-04-24 | 엘지이노텍 주식회사 | 고출력 엘이디 광원모듈과 이를 구비한 백라이트 유닛 및 조명 장치 |
KR101891211B1 (ko) | 2011-10-14 | 2018-08-27 | 엘지이노텍 주식회사 | 고출력 엘이디 광원모듈과 이를 구비한 백라이트 유닛 및 조명 장치 |
JP2014056933A (ja) * | 2012-09-12 | 2014-03-27 | Shindengen Electric Mfg Co Ltd | セラミック回路基板の製造方法、およびセラミック回路基板 |
CN108141958A (zh) * | 2015-10-12 | 2018-06-08 | 泰连公司 | 电子部件和生产电子部件的方法 |
WO2017066342A1 (en) * | 2015-10-12 | 2017-04-20 | Te Connectivity Corporation | Electronic component and process of producing eletronic component |
EP3210956B1 (de) | 2016-02-26 | 2018-04-11 | Heraeus Deutschland GmbH & Co. KG | Kupfer-keramik-verbund |
KR102274969B1 (ko) * | 2016-02-26 | 2021-07-08 | 헤레우스 도이칠란트 게엠베하 운트 코. 카게 | 구리-세라믹 복합재 |
KR20180111942A (ko) * | 2016-02-26 | 2018-10-11 | 헤레우스 도이칠란트 게엠베하 운트 코. 카게 | 구리-세라믹 복합재 |
KR20180111944A (ko) * | 2016-02-26 | 2018-10-11 | 헤레우스 도이칠란트 게엠베하 운트 코. 카게 | 구리-세라믹 복합재 |
EP3419950B1 (de) | 2016-02-26 | 2020-04-01 | Heraeus Deutschland GmbH & Co. KG | Kupfer-keramik-verbund |
EP3419952B1 (de) | 2016-02-26 | 2020-04-01 | Heraeus Deutschland GmbH & Co. KG | Kupfer-keramik-verbund |
US11498878B2 (en) | 2016-02-26 | 2022-11-15 | Heraeus Deutschland GmbH & Co. KG | Copper-ceramic composite |
KR102274971B1 (ko) * | 2016-02-26 | 2021-07-08 | 헤레우스 도이칠란트 게엠베하 운트 코. 카게 | 구리-세라믹 복합재 |
US11021406B2 (en) | 2016-02-26 | 2021-06-01 | Heraeus Deutschland GmbH & Co. KG | Copper-ceramic composite |
JP2017175061A (ja) * | 2016-03-25 | 2017-09-28 | デンカ株式会社 | 耐熱性セラミックス回路基板 |
EP3606299B1 (en) | 2017-03-30 | 2022-08-31 | Kabushiki Kaisha Toshiba | Ceramic-copper circuit substrate and semiconductor device using same |
JP7410872B2 (ja) | 2018-11-22 | 2024-01-10 | デンカ株式会社 | セラミックス-銅複合体、セラミックス-銅複合体の製造方法、セラミックス回路基板およびパワーモジュール |
JPWO2020105734A1 (ja) * | 2018-11-22 | 2021-10-14 | デンカ株式会社 | セラミックス−銅複合体、セラミックス−銅複合体の製造方法、セラミックス回路基板およびパワーモジュール |
WO2020105734A1 (ja) * | 2018-11-22 | 2020-05-28 | デンカ株式会社 | セラミックス-銅複合体、セラミックス-銅複合体の製造方法、セラミックス回路基板およびパワーモジュール |
WO2020209175A1 (ja) * | 2019-04-11 | 2020-10-15 | 株式会社 東芝 | セラミックス銅回路基板およびそれを用いた半導体装置 |
JP7119268B2 (ja) | 2020-05-27 | 2022-08-17 | 三菱マテリアル株式会社 | 銅/セラミックス接合体、および、絶縁回路基板 |
JP2021190702A (ja) * | 2020-05-27 | 2021-12-13 | 三菱マテリアル株式会社 | 銅/セラミックス接合体、および、絶縁回路基板 |
WO2021241463A1 (ja) * | 2020-05-27 | 2021-12-02 | 三菱マテリアル株式会社 | 銅/セラミックス接合体、および、絶縁回路基板 |
CN115667187A (zh) * | 2020-05-27 | 2023-01-31 | 三菱综合材料株式会社 | 铜-陶瓷接合体及绝缘电路基板 |
CN113225901B (zh) * | 2021-05-12 | 2023-01-10 | 四川锐宏电子科技有限公司 | 一种多层厚膜陶瓷基电路板及其制备工艺 |
CN113225901A (zh) * | 2021-05-12 | 2021-08-06 | 四川锐宏电子科技有限公司 | 一种多层厚膜陶瓷基电路板及其制备工艺 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5186719B2 (ja) | セラミックス配線基板、その製造方法及び半導体モジュール | |
JP2011124585A (ja) | セラミックス配線基板、その製造方法及び半導体モジュール | |
CN109417056B (zh) | 铜-陶瓷接合体及绝缘电路基板 | |
KR102097177B1 (ko) | 파워 모듈용 기판, 히트싱크가 부착된 파워 모듈용 기판 및 파워 모듈 | |
KR102272865B1 (ko) | 접합체, 히트 싱크가 부착된 파워 모듈용 기판, 히트 싱크, 접합체의 제조 방법, 히트 싱크가 부착된 파워 모듈용 기판의 제조 방법, 및 히트 싱크의 제조 방법 | |
EP3057125A1 (en) | Substrate for heat sink-equipped power module, and production method for same | |
JP5698947B2 (ja) | 電子機器用放熱板およびその製造方法 | |
KR102154882B1 (ko) | 파워 모듈 | |
JP6687109B2 (ja) | パワーモジュール用基板 | |
JP2014099596A (ja) | ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール、及びヒートシンク付パワーモジュール用基板の製造方法 | |
WO2017217145A1 (ja) | はんだ接合部 | |
JP5991103B2 (ja) | ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール、及びヒートシンク付パワーモジュール用基板の製造方法 | |
KR102336484B1 (ko) | 접합체, 히트 싱크가 부착된 파워 모듈용 기판, 히트 싱크, 접합체의 제조 방법, 히트 싱크가 부착된 파워 모듈용 기판의 제조 방법, 및 히트 싱크의 제조 방법 | |
WO2003046981A1 (en) | Module structure and module comprising it | |
JP2014222788A (ja) | パワーモジュール用基板の製造方法、ヒートシンク付パワーモジュール用基板の製造方法及びパワーモジュールの製造方法 | |
KR102133765B1 (ko) | 납땜 이음 및 납땜 이음의 형성 방법 | |
JP6819299B2 (ja) | 接合体、パワーモジュール用基板、接合体の製造方法及びパワーモジュール用基板の製造方法 | |
JP6528559B2 (ja) | セラミックス/アルミニウム接合体の製造方法、パワーモジュール用基板の製造方法、及び、セラミックス/アルミニウム接合体、パワーモジュール用基板 | |
JP5866075B2 (ja) | 接合材の製造方法、接合方法、および電力用半導体装置 | |
JP2009088330A (ja) | 半導体モジュール | |
JP4703492B2 (ja) | 鉛フリーはんだ材料 | |
JP2007329160A (ja) | パワー素子搭載用ユニットおよびパワー素子搭載用ユニットの製造方法並びにパワーモジュール | |
KR102524698B1 (ko) | 접합체, 파워 모듈용 기판, 파워 모듈, 접합체의 제조 방법 및 파워 모듈용 기판의 제조 방법 | |
WO2017126653A1 (ja) | 接合体、パワーモジュール用基板、パワーモジュール、接合体の製造方法及びパワーモジュール用基板の製造方法 | |
JP4057436B2 (ja) | 銅基合金およびその銅基合金を使用する放熱板用材料 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110325 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130531 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140304 |