JP2697343B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2697343B2 JP2697343B2 JP3083444A JP8344491A JP2697343B2 JP 2697343 B2 JP2697343 B2 JP 2697343B2 JP 3083444 A JP3083444 A JP 3083444A JP 8344491 A JP8344491 A JP 8344491A JP 2697343 B2 JP2697343 B2 JP 2697343B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- paste
- semiconductor device
- paste film
- circuit pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
半導体チップを搭載するための回路パターンを改善した
半導体装置及びその製造方法に関する。
半導体チップを搭載するための回路パターンを改善した
半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】従来の半導体装置に用いられる回路基板
は、例えばアルミナ、ベリリア、窒化アルミニウム磁器
等からなるセラミック基板上に各種金属膜をスパッタ
法、蒸着法、スクリーン印刷法等により必要部分に形成
した構成がとられている。この金属膜としては、Ｔｉ／
Ｗ・Ｐｔ・Ａｕの多層膜、ＮｉＣｒ・Ｐｄ・Ａｕの多層
膜、或いはＮｉＣｒ・Ｐｔ・Ａｕの多層膜が用いられ、
スパッタ法或いは蒸着法で形成される。又、Ａｇ・Ｐｄ
合成ペーストが用いられることもあり、スクリーン印刷
法で形成される。図３はその一例であり、ここではセラ
ミック基板１上にＮｉＣｒ膜４、Ｐｂ膜５、Ａｕ膜６を
スパッタ法にて順次形成することで多層膜を形成してい
る。
は、例えばアルミナ、ベリリア、窒化アルミニウム磁器
等からなるセラミック基板上に各種金属膜をスパッタ
法、蒸着法、スクリーン印刷法等により必要部分に形成
した構成がとられている。この金属膜としては、Ｔｉ／
Ｗ・Ｐｔ・Ａｕの多層膜、ＮｉＣｒ・Ｐｄ・Ａｕの多層
膜、或いはＮｉＣｒ・Ｐｔ・Ａｕの多層膜が用いられ、
スパッタ法或いは蒸着法で形成される。又、Ａｇ・Ｐｄ
合成ペーストが用いられることもあり、スクリーン印刷
法で形成される。図３はその一例であり、ここではセラ
ミック基板１上にＮｉＣｒ膜４、Ｐｂ膜５、Ａｕ膜６を
スパッタ法にて順次形成することで多層膜を形成してい
る。
【０００３】
【発明が解決しようとする課題】こうした従来の半導体
装置用の回路基板のうち、多層膜を構成する場合には各
種金属膜をスパッタ法や蒸着法でセラミック基板上の必
要部分に順次形成しているため、加工コストが大幅にか
かるという問題がある。又、Ａｇ・Ｐｂ合成ペーストに
おいては、一度のスクリーン印刷法で膜形成が可能であ
るため低コストで回路基板が作成可能であるが、Ａｇ・
Ｐｂ合成ペーストで形成された膜は、フラックスを使用
しなければソルダ付性が悪いという問題を有し、しかも
耐ソルダ喰われ（長時間のソルダ付け）性に劣るという
問題を有している。本発明の目的は低コストに製造でき
る一方で、ソルダ付け性に優れた回路基板を備える半導
体装置とその製造方法を提供することにある。
装置用の回路基板のうち、多層膜を構成する場合には各
種金属膜をスパッタ法や蒸着法でセラミック基板上の必
要部分に順次形成しているため、加工コストが大幅にか
かるという問題がある。又、Ａｇ・Ｐｂ合成ペーストに
おいては、一度のスクリーン印刷法で膜形成が可能であ
るため低コストで回路基板が作成可能であるが、Ａｇ・
Ｐｂ合成ペーストで形成された膜は、フラックスを使用
しなければソルダ付性が悪いという問題を有し、しかも
耐ソルダ喰われ（長時間のソルダ付け）性に劣るという
問題を有している。本発明の目的は低コストに製造でき
る一方で、ソルダ付け性に優れた回路基板を備える半導
体装置とその製造方法を提供することにある。
【０００４】
【課題を解決するための手段】本発明の半導体装置は、
セラミック基板上にＡｕ・Ｐｔ合成ペーストを主成分と
する膜で形成された回路パターンと、前記回路パターン
の表面の一部に、この回路パターンよりも薄く形成され
たＡｕペースト膜とを備え、前記Ａｕペースト膜上にフ
ラックスを用いることなく半導体チップがソルダ付けさ
れる構成とする。又、本発明の製造方法は、セラミック
基板上にスクリーン印刷法によりＡｕ・Ｐｔ合成ペース
トを主成分とする膜を所要パターンに形成して回路パタ
ーンを形成する工程と、この回路パターンの表面の一部
に前記回路パターンよりも薄くスクリーン印刷法により
Ａｕペースト膜を形成する工程と、前記Ａｕペースト膜
上にフラックスを用いることなく半導体チップをソルダ
付けする工程とを含んでいる。
セラミック基板上にＡｕ・Ｐｔ合成ペーストを主成分と
する膜で形成された回路パターンと、前記回路パターン
の表面の一部に、この回路パターンよりも薄く形成され
たＡｕペースト膜とを備え、前記Ａｕペースト膜上にフ
ラックスを用いることなく半導体チップがソルダ付けさ
れる構成とする。又、本発明の製造方法は、セラミック
基板上にスクリーン印刷法によりＡｕ・Ｐｔ合成ペース
トを主成分とする膜を所要パターンに形成して回路パタ
ーンを形成する工程と、この回路パターンの表面の一部
に前記回路パターンよりも薄くスクリーン印刷法により
Ａｕペースト膜を形成する工程と、前記Ａｕペースト膜
上にフラックスを用いることなく半導体チップをソルダ
付けする工程とを含んでいる。
【０００５】
【作用】本発明によれば、Ａｕ・Ｐｔ合成ペースト膜の
表面の一部に、これよりも薄いＡｕペースト膜を有し、
このＡｕペースト膜上に半導体チップをフラックスを用
いることなくソルダ付けすることで、フラックスを使用
しない場合のソルダ付け性が改善される。
表面の一部に、これよりも薄いＡｕペースト膜を有し、
このＡｕペースト膜上に半導体チップをフラックスを用
いることなくソルダ付けすることで、フラックスを使用
しない場合のソルダ付け性が改善される。
【０００６】
【実施例】次に、本発明を図面を参照して説明する。図
１は本発明の半導体装置に用いられる回路基板の一実施
例の断面図である。セラミック基板１の両面にスクリー
ン印刷法により厚さ４μｍ以上のＡｕ・Ｐｔ合成ペース
ト膜２を形成する。このとき、セラミック基板１の裏面
には全面に膜を形成し、半導体チップを搭載する表面に
は所要パターンに膜を形成する。更に、セラミック基板
１の表面には、Ａｕ・Ｐｔ合成ペースト膜２と同じスク
リーン印刷法により、Ａｕペースト膜３を薄く（ 0.5μ
程度）形成する。
１は本発明の半導体装置に用いられる回路基板の一実施
例の断面図である。セラミック基板１の両面にスクリー
ン印刷法により厚さ４μｍ以上のＡｕ・Ｐｔ合成ペース
ト膜２を形成する。このとき、セラミック基板１の裏面
には全面に膜を形成し、半導体チップを搭載する表面に
は所要パターンに膜を形成する。更に、セラミック基板
１の表面には、Ａｕ・Ｐｔ合成ペースト膜２と同じスク
リーン印刷法により、Ａｕペースト膜３を薄く（ 0.5μ
程度）形成する。
【０００７】このように形成された半導体装置用の回路
基板は、蒸着法等により各種金属膜や合金膜を順次形成
していく従来の回路基板に比べて、加工工程が２回のス
クリーン印刷で良いため、加工コストが大幅に軽減でき
る。又、表面にはＡｕペースト膜３が形成されているた
め、フラックス無しでのソルダ濡れ性，耐ソルダ喰われ
性等を、従来のＡｇ・Ｐｂ合成ペーストによる膜よりも
改善することができる。
基板は、蒸着法等により各種金属膜や合金膜を順次形成
していく従来の回路基板に比べて、加工工程が２回のス
クリーン印刷で良いため、加工コストが大幅に軽減でき
る。又、表面にはＡｕペースト膜３が形成されているた
め、フラックス無しでのソルダ濡れ性，耐ソルダ喰われ
性等を、従来のＡｇ・Ｐｂ合成ペーストによる膜よりも
改善することができる。
【０００８】因に、従来の回路基板、Ａｇ・Ｐｄ基板、
Ａｕ・Ｐｔ基板、Ａｕ・Ｐｔ＋Ａｕ基板におけるソルダ
付性や耐ソルダ喰れ性を比較した結果を表１に示す。こ
れから、本発明の半導体装置用の回路基板におけるＮＧ
数が低減されていることが判る。
Ａｕ・Ｐｔ基板、Ａｕ・Ｐｔ＋Ａｕ基板におけるソルダ
付性や耐ソルダ喰れ性を比較した結果を表１に示す。こ
れから、本発明の半導体装置用の回路基板におけるＮＧ
数が低減されていることが判る。
【０００９】
【表１】
【００１０】図２は本発明の他の実施例の断面図であ
る。この実施例では、前記実施例と同様に、セラミック
基板１上にスクリーン印刷法によってＡｕ・Ｐｔ合成ペ
ースト膜２（厚さ４μ以上）を形成し、更にチップ搭載
等を行う面に同様のスクリーン印刷法によりＡｕペース
ト膜３を薄く（ 0.5μ程度）形成する。但し、Ａｕペー
スト膜３は必要とする部分のみに印刷を行い、他の部分
ではＡｕ・Ｐｔ合成ペースト膜２を露呈させておく。こ
の構成では、チップを搭載する部分では耐ソルダ喰われ
性，ソルダ付け性を改善するためにＡｕペースト膜３を
形成するが、他の部分ではソルダ付け性がそれ程要求さ
れることがないのでＡｕペースト膜３の形成を省略し、
材料の低減を図ることができ、低コスト化を進めること
ができる。
る。この実施例では、前記実施例と同様に、セラミック
基板１上にスクリーン印刷法によってＡｕ・Ｐｔ合成ペ
ースト膜２（厚さ４μ以上）を形成し、更にチップ搭載
等を行う面に同様のスクリーン印刷法によりＡｕペース
ト膜３を薄く（ 0.5μ程度）形成する。但し、Ａｕペー
スト膜３は必要とする部分のみに印刷を行い、他の部分
ではＡｕ・Ｐｔ合成ペースト膜２を露呈させておく。こ
の構成では、チップを搭載する部分では耐ソルダ喰われ
性，ソルダ付け性を改善するためにＡｕペースト膜３を
形成するが、他の部分ではソルダ付け性がそれ程要求さ
れることがないのでＡｕペースト膜３の形成を省略し、
材料の低減を図ることができ、低コスト化を進めること
ができる。
【００１１】
【発明の効果】以上説明したように本発明の半導体装置
は、セラミック基板上の回路パターンをＡｕ・Ｐｔ合成
ペースト膜で構成し、かつその一部に薄いＡｕペースト
膜を形成し、このＡｕペースト膜上にフラックスを用い
ることなく半導体チップをソル ダ付けするので、フラッ
クスを用いない場合のソルダ付け性を大幅に改善するこ
とができる効果がある。又、Ａｕ・Ｐｔ合成ペースト膜
とＡｕペースト膜をスクリーン印刷法により形成してい
るので、回路基板の低コスト化が実現できる効果もあ
る。
は、セラミック基板上の回路パターンをＡｕ・Ｐｔ合成
ペースト膜で構成し、かつその一部に薄いＡｕペースト
膜を形成し、このＡｕペースト膜上にフラックスを用い
ることなく半導体チップをソル ダ付けするので、フラッ
クスを用いない場合のソルダ付け性を大幅に改善するこ
とができる効果がある。又、Ａｕ・Ｐｔ合成ペースト膜
とＡｕペースト膜をスクリーン印刷法により形成してい
るので、回路基板の低コスト化が実現できる効果もあ
る。
【図１】本発明の半導体装置用の回路基板の一実施例の
断面図である。
断面図である。
【図２】本発明の他の実施例の断面図である。
【図３】従来の回路基板の一例の断面図である。
１ セラミック基板 ２ Ａｕ・Ｐｔ合成ペースト膜 ３ Ａｕペースト膜
Claims (2)
- 【請求項１】 セラミック基板上にＡｕ・Ｐｔ合成ペー
ストを主成分とする膜で形成された回路パターンと、前
記回路パターンの表面の一部に、この回路パターンより
も薄く形成されたＡｕペースト膜とを備え、前記Ａｕペ
ースト膜上にフラックスを用いることなく半導体チップ
がソルダ付けされることを特徴とする半導体装置。 - 【請求項２】 セラミック基板上にスクリーン印刷法に
よりＡｕ・Ｐｔ合成ペーストを主成分とする膜を所要パ
ターンに形成して回路パターンを形成する工程と、この
回路パターンの表面の一部に前記回路パターンよりも薄
くスクリーン印刷法によりＡｕペースト膜を形成する工
程と、前記Ａｕペースト膜上にフラックスを用いること
なく半導体チップをソルダ付けする工程とを含むことを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3083444A JP2697343B2 (ja) | 1991-03-23 | 1991-03-23 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3083444A JP2697343B2 (ja) | 1991-03-23 | 1991-03-23 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04294569A JPH04294569A (ja) | 1992-10-19 |
| JP2697343B2 true JP2697343B2 (ja) | 1998-01-14 |
Family
ID=13802608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3083444A Expired - Fee Related JP2697343B2 (ja) | 1991-03-23 | 1991-03-23 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2697343B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5678168A (en) * | 1995-11-13 | 1997-10-14 | National Starch And Chemical Investment Holding Corporation | Two-layer solderable gold for thick film circuits |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0312988A (ja) * | 1989-06-12 | 1991-01-21 | Nec Corp | 金導体厚膜印刷配線基板 |
-
1991
- 1991-03-23 JP JP3083444A patent/JP2697343B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04294569A (ja) | 1992-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2697343B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06173081A (ja) | 電子部品 | |
| JP2886317B2 (ja) | 配線基板およびその製造方法 | |
| JP2799465B2 (ja) | 磁性合金層被覆回路基板 | |
| JP3015491B2 (ja) | ＡｌＮ基板 | |
| JPH08293654A (ja) | セラミックへの金属被膜形成方法及び金属被覆セラミック構造体 | |
| JPH03237795A (ja) | 厚膜印刷配線基板 | |
| JPS59184586A (ja) | 半導体素子搭載用回路基板 | |
| JPH0227817B2 (ja) | ||
| JP3284868B2 (ja) | セラミック基板の銅メタライズ法 | |
| JPS62213195A (ja) | 導体パタ−ン形成方法 | |
| JP2883458B2 (ja) | 混成集積回路用配線板の製造方法 | |
| JPS60160691A (ja) | 厚膜パタ−ン形成方法 | |
| JPS6317263Y2 (ja) | ||
| JP2617052B2 (ja) | セラミックパッケージの製造方法 | |
| JPH02178992A (ja) | 厚膜回路基板の製造方法 | |
| JPH0519975Y2 (ja) | ||
| JPH01137690A (ja) | 電気回路基板 | |
| JPH06283844A (ja) | 絶縁回路基板 | |
| JPH1013006A (ja) | 電子部品 | |
| JPS6196754A (ja) | ピン付き基板 | |
| JPH03250701A (ja) | チップ抵抗体の製造方法 | |
| JPH04101488A (ja) | 薄膜配線基板 | |
| JPH06318662A (ja) | セラミックパッケージ用リードフレーム | |
| JPH0312988A (ja) | 金導体厚膜印刷配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |