JP2799465B2 - 磁性合金層被覆回路基板 - Google Patents
磁性合金層被覆回路基板Info
- Publication number
- JP2799465B2 JP2799465B2 JP1259676A JP25967689A JP2799465B2 JP 2799465 B2 JP2799465 B2 JP 2799465B2 JP 1259676 A JP1259676 A JP 1259676A JP 25967689 A JP25967689 A JP 25967689A JP 2799465 B2 JP2799465 B2 JP 2799465B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- alloy layer
- magnetic
- magnetic alloy
- layer coated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、電磁場シールド処理が施された回路基板に
関し、特にニッケル及び鉄を主成分とする磁性合金層に
より耐電磁波性が付加された回路基板に関する。
関し、特にニッケル及び鉄を主成分とする磁性合金層に
より耐電磁波性が付加された回路基板に関する。
（従来の技術） 従来の回路基板は、銅あるいは銀などからなる導電体
パターンを印刷あるいはケミカルエッチングなどの方法
により形成し、この導電体パターンのうち、抵抗体、コ
ンデンサ等の電子部品あるいは半導体素子等を接合する
部分に必要に応じて半田、Ni/Au等のめっき処理を施
し、その他の部分をソルダーレジストインクにより被覆
して形成されている。
パターンを印刷あるいはケミカルエッチングなどの方法
により形成し、この導電体パターンのうち、抵抗体、コ
ンデンサ等の電子部品あるいは半導体素子等を接合する
部分に必要に応じて半田、Ni/Au等のめっき処理を施
し、その他の部分をソルダーレジストインクにより被覆
して形成されている。
ところで、近年においては、他の電子機器等からの電
磁波ノイズの影響による電子機器の誤動作が問題となっ
ており、このため、ケースのみならず電子部品及び回路
基板に関しても耐電磁波ノイズ特性を向上させるよう工
夫されている。電磁波低減方法には、大別して反射効果
を利用する方法と吸収効果を利用する方法とがあるが、
回路基板の場合には、反射効果を狙って、基板を多層化
してグランドパターンの配置を検討する方法、あるいは
導電ペーストにより導電体パターンを被覆する方法等に
より、電磁波ノイズ反射遮断層を新たに形成する方法が
採られている。そして、この電磁波ノイズ反射遮断層
は、回路基板の最外層に配置することが最も効果的であ
ると考えられている。
磁波ノイズの影響による電子機器の誤動作が問題となっ
ており、このため、ケースのみならず電子部品及び回路
基板に関しても耐電磁波ノイズ特性を向上させるよう工
夫されている。電磁波低減方法には、大別して反射効果
を利用する方法と吸収効果を利用する方法とがあるが、
回路基板の場合には、反射効果を狙って、基板を多層化
してグランドパターンの配置を検討する方法、あるいは
導電ペーストにより導電体パターンを被覆する方法等に
より、電磁波ノイズ反射遮断層を新たに形成する方法が
採られている。そして、この電磁波ノイズ反射遮断層
は、回路基板の最外層に配置することが最も効果的であ
ると考えられている。
（発明が解決しようとする課題） しかしながら、近年では、表面実装技術および高密度
化配線技術の発達により、導電体パターンにおける非被
覆部の面積は非常に大きくなっており、この導電体パタ
ーンの間隙から電磁波ノイズが出入りし、この電磁波ノ
イズによる影響には目をつむったものにならざるを得な
かった。
化配線技術の発達により、導電体パターンにおける非被
覆部の面積は非常に大きくなっており、この導電体パタ
ーンの間隙から電磁波ノイズが出入りし、この電磁波ノ
イズによる影響には目をつむったものにならざるを得な
かった。
本発明は、以上の様な実情に鑑みてなされたものであ
り、その目的とするところは、導電体パターンの透磁率
を高め、電磁波吸収効果をも兼ね備えることによって、
さらに優れた電磁波シールド効果を有する回路基板を提
供することにある。
り、その目的とするところは、導電体パターンの透磁率
を高め、電磁波吸収効果をも兼ね備えることによって、
さらに優れた電磁波シールド効果を有する回路基板を提
供することにある。
（課題を解決するための手段） 以上のような課題を解決するために本発明が採った手
段は、「導電体パターン（10）の表層がニッケル及び鉄
を主成分とする磁性合金層（20）により覆われたことを
特徴とする磁性合金層被覆回路基板（100）」である。
段は、「導電体パターン（10）の表層がニッケル及び鉄
を主成分とする磁性合金層（20）により覆われたことを
特徴とする磁性合金層被覆回路基板（100）」である。
つまり、この回路基板（100）は、印刷あるいはケミ
カルエッチング等の方法により形成した銅あるいは銀な
どの導電体パターン（10）を、ニッケル及び鉄を主成分
とする磁性合金層（20）で覆って、この導電体パターン
（10）の透磁率を高めたものである。ここで、導電体パ
ターン（10）とは、導体回路（11）、ボンディング端子
（13）、又はグランド層（14）、あるいは半導体素子
（70）を搭載する半導体素子搭載部（12）などを言う。
カルエッチング等の方法により形成した銅あるいは銀な
どの導電体パターン（10）を、ニッケル及び鉄を主成分
とする磁性合金層（20）で覆って、この導電体パターン
（10）の透磁率を高めたものである。ここで、導電体パ
ターン（10）とは、導体回路（11）、ボンディング端子
（13）、又はグランド層（14）、あるいは半導体素子
（70）を搭載する半導体素子搭載部（12）などを言う。
なお、合金層（20）は、ニッケル及び鉄を主成分とし
たものであれば所定の透磁率が得られるが、Ni:Fe＝80:
20程度で透磁率が最大となることは周知の事実であり、
特公昭51−18370号公報等に開示されているNi−Fe−Mo
（モリブテン）合金や、特公昭58−57519号公報等に開
示されているNi−Fe−Ｂ（ホウ素）合金でも高透磁率が
得られる。また、この合金層（20）を形成するには、Ni
−Fe合金箔を貼着する方法、めっきにより形成する方
法、あるいは蒸着により形成する方法等種々あるが、い
ずれの方法によっても良いことは勿論である。
たものであれば所定の透磁率が得られるが、Ni:Fe＝80:
20程度で透磁率が最大となることは周知の事実であり、
特公昭51−18370号公報等に開示されているNi−Fe−Mo
（モリブテン）合金や、特公昭58−57519号公報等に開
示されているNi−Fe−Ｂ（ホウ素）合金でも高透磁率が
得られる。また、この合金層（20）を形成するには、Ni
−Fe合金箔を貼着する方法、めっきにより形成する方
法、あるいは蒸着により形成する方法等種々あるが、い
ずれの方法によっても良いことは勿論である。
（発明の作用） 本発明は、上記のような手段を採ることによって、次
のような作用がある。すなわち、NiおよびFeを主成分と
する高透磁率磁性体たる合金層（20）で、導電体パター
ン（10）を覆うことにより、自らの放射磁気ノイズおよ
び外界からの磁気ノイズによる影響を、反射と吸収の両
効果により著しく低減することが可能となるのである。
この合金層（20）の透磁率は、NiとFeの含有率により、
又は、合金層（20）の厚みによって、変化するものであ
り、その変化の度合いの一例として、特公昭52−21231
号公報に開示されているものを表に示す。
のような作用がある。すなわち、NiおよびFeを主成分と
する高透磁率磁性体たる合金層（20）で、導電体パター
ン（10）を覆うことにより、自らの放射磁気ノイズおよ
び外界からの磁気ノイズによる影響を、反射と吸収の両
効果により著しく低減することが可能となるのである。
この合金層（20）の透磁率は、NiとFeの含有率により、
又は、合金層（20）の厚みによって、変化するものであ
り、その変化の度合いの一例として、特公昭52−21231
号公報に開示されているものを表に示す。
この表から解るように、Niの含有率が85％である場合
に、合金層（20）における縦方向の透磁率が最も高くな
り、また、Niの含有率が80％である場合に、合金層（2
0）における横方向の透磁率が最も高くなる。また、こ
の表から解るように、合金層（20）の透磁率は、必ずし
も厚みに比例して大きくなるものではなく、その組成比
と厚みとによって変化し、厚みが10ミクロンであって、
組成割合が80:20である場合が最適である。
に、合金層（20）における縦方向の透磁率が最も高くな
り、また、Niの含有率が80％である場合に、合金層（2
0）における横方向の透磁率が最も高くなる。また、こ
の表から解るように、合金層（20）の透磁率は、必ずし
も厚みに比例して大きくなるものではなく、その組成比
と厚みとによって変化し、厚みが10ミクロンであって、
組成割合が80:20である場合が最適である。
次に、NiとFeとの含有率を変化させると、この合金層
（20）の熱膨張率が変化するが、例えばNiの含有率を42
％にすると、この合金層（20）の熱膨張率は、7.0×10
-6/℃となり、アルミナセラミックと同じ熱膨張率とな
る。また、周知の通り、Niの含有率を36％にすると、こ
の合金層（20）の熱膨張率は、4.0×10-6/℃となり、AN
（窒化アルミ）およびシリコンチップの熱膨張率と同じ
となる。このように、GaAs（ガリウム・ひ素）の熱膨張
率（5.7×10-6/℃）と同じとすることも可能である。
（20）の熱膨張率が変化するが、例えばNiの含有率を42
％にすると、この合金層（20）の熱膨張率は、7.0×10
-6/℃となり、アルミナセラミックと同じ熱膨張率とな
る。また、周知の通り、Niの含有率を36％にすると、こ
の合金層（20）の熱膨張率は、4.0×10-6/℃となり、AN
（窒化アルミ）およびシリコンチップの熱膨張率と同じ
となる。このように、GaAs（ガリウム・ひ素）の熱膨張
率（5.7×10-6/℃）と同じとすることも可能である。
以上の様に、本発明によれば、NiとFeの含有率を適宜
変化させることによって、高透磁率であって各種基板あ
るいは半導体素子（70）と熱膨張がほぼ同じである導電
体パターン（10）および半導体素子搭載部（12）を有す
る回路基板（100）を得ることが可能となるのである。
変化させることによって、高透磁率であって各種基板あ
るいは半導体素子（70）と熱膨張がほぼ同じである導電
体パターン（10）および半導体素子搭載部（12）を有す
る回路基板（100）を得ることが可能となるのである。
（実施例） 次に、本発明に係わる回路基板（100）を実施例に従
って説明する。
って説明する。
実施例１ 第１図から第４図には、第一実施例に係わる回路基板
（100）の形成方法が工程順に示してあり、この回路基
板（100）は次の様にして形成される。
（100）の形成方法が工程順に示してあり、この回路基
板（100）は次の様にして形成される。
すなわち、第１図に示すように、銅箔（31）が張り付
けられたガラストリアジン基板（30）に、めっきレジス
ト膜（40）を形成する。
けられたガラストリアジン基板（30）に、めっきレジス
ト膜（40）を形成する。
次に、第２図に示すように、銅箔（31）の表面に電解
法によりNi/Feめっき（20）を施す。
法によりNi/Feめっき（20）を施す。
次いで、第３図に示すように、めっきレジスト膜（4
0）を剥膜した後、アルカリ溶液浸漬により露出してい
る銅箔（31）部分をエッチングし、第４図に示すような
Ni/Feめっき（20）の磁性合金層（20）で覆われた導体
回路（11）あるいはグランド層（14）を有する磁性合金
層被覆回路基板（100）を形成する。
0）を剥膜した後、アルカリ溶液浸漬により露出してい
る銅箔（31）部分をエッチングし、第４図に示すような
Ni/Feめっき（20）の磁性合金層（20）で覆われた導体
回路（11）あるいはグランド層（14）を有する磁性合金
層被覆回路基板（100）を形成する。
このように形成された磁性合金層被覆回路基板（10
0）は、従来の半田剥離法による回路パターン形成と同
様の工程数で製造できる上に、この回路パターンは磁気
の反射及び吸収効果によるところの高磁気シールド能力
を有している。
0）は、従来の半田剥離法による回路パターン形成と同
様の工程数で製造できる上に、この回路パターンは磁気
の反射及び吸収効果によるところの高磁気シールド能力
を有している。
実施例２ 第５図に第二実施例に係わる磁性合金層被覆回路基板
（100）の一部省略断面図が示してあり、この回路基板
（100）は次の様にして形成される。すなわち、AN基板
（30）の表面に印刷法により銅材からなる導体回路（1
1）及び半導体素子搭載部（12）を形成し、次いで、こ
れらの部分にNi/Feめっき（20）を施し、その後めっき
レジストを兼ねたソルダーレジスト膜（50）を被覆する
と共に、ボンディング端子（13）面にAuめっき（60）を
施す。
（100）の一部省略断面図が示してあり、この回路基板
（100）は次の様にして形成される。すなわち、AN基板
（30）の表面に印刷法により銅材からなる導体回路（1
1）及び半導体素子搭載部（12）を形成し、次いで、こ
れらの部分にNi/Feめっき（20）を施し、その後めっき
レジストを兼ねたソルダーレジスト膜（50）を被覆する
と共に、ボンディング端子（13）面にAuめっき（60）を
施す。
このように形成された磁性合金層被覆回路基板（10
0）は、従来のNi/Auめっき付き回路パターン形成と同様
の工程数で製造できる上に、この回路パターンは磁気の
反射および吸入効果によるところの高磁気シールド能力
を有したダイボンデングパッドを兼ね備えることによ
り、この回路基板（100）に半導体素子（70）を搭載し
ボンディングワイヤー（80）で電気的接続を行った半導
体素子（70）搭載装置における半導体素子（70）への磁
気ノイズを大幅に低減出来る。
0）は、従来のNi/Auめっき付き回路パターン形成と同様
の工程数で製造できる上に、この回路パターンは磁気の
反射および吸入効果によるところの高磁気シールド能力
を有したダイボンデングパッドを兼ね備えることによ
り、この回路基板（100）に半導体素子（70）を搭載し
ボンディングワイヤー（80）で電気的接続を行った半導
体素子（70）搭載装置における半導体素子（70）への磁
気ノイズを大幅に低減出来る。
（発明の効果） 以上のように、本発明に係る回路基板は、「導電体パ
ターンの表層がニッケル及び鉄を主成分とする磁性合金
層により覆われたこと」をその構成上の特徴としてい
る。
ターンの表層がニッケル及び鉄を主成分とする磁性合金
層により覆われたこと」をその構成上の特徴としてい
る。
従って、この回路基板によれば、ニッケルおよび鉄を
主成分とする高透磁率磁性体たる磁性合金層で導電体パ
ターンを覆うことにより、外部および基板内部からの磁
気ノイズによる影響を著しく低減することが可能となる
と共に、半導体素子単位での磁気シールドを行うことが
でき、この基板を使用した電子部品（半導体素子を含
む）搭載装置の電磁波に対する信頼性を高めることがで
きる。
主成分とする高透磁率磁性体たる磁性合金層で導電体パ
ターンを覆うことにより、外部および基板内部からの磁
気ノイズによる影響を著しく低減することが可能となる
と共に、半導体素子単位での磁気シールドを行うことが
でき、この基板を使用した電子部品（半導体素子を含
む）搭載装置の電磁波に対する信頼性を高めることがで
きる。
第１図から第４図は第一実施例に係る回路基板の形成方
法を工程順に示す一部省略断面図、第５図は第二実施例
に係る回路基板を示す一部省略断面工程図である。 符号の説明 100……磁性合金層被覆回路基板、10……導電体パター
ン、11……導体回路、12……半導体素子搭載部、13……
ボンディング端子、14……グランド層、20……磁性合金
層（Ni/Feめっき）、30……基板、31……銅箔、40……
めっきレジスト膜、50……ソルダーレジスト膜、60……
Auめっき、70……半導体素子、80……ボンディングワイ
ヤー。
法を工程順に示す一部省略断面図、第５図は第二実施例
に係る回路基板を示す一部省略断面工程図である。 符号の説明 100……磁性合金層被覆回路基板、10……導電体パター
ン、11……導体回路、12……半導体素子搭載部、13……
ボンディング端子、14……グランド層、20……磁性合金
層（Ni/Feめっき）、30……基板、31……銅箔、40……
めっきレジスト膜、50……ソルダーレジスト膜、60……
Auめっき、70……半導体素子、80……ボンディングワイ
ヤー。
Claims (1)
- 【請求項１】導電体パターンの表層がニッケル及び鉄を
主成分とする磁性合金層により覆われたことを特徴とす
る磁性合金層被覆回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1259676A JP2799465B2 (ja) | 1989-10-04 | 1989-10-04 | 磁性合金層被覆回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1259676A JP2799465B2 (ja) | 1989-10-04 | 1989-10-04 | 磁性合金層被覆回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03120890A JPH03120890A (ja) | 1991-05-23 |
| JP2799465B2 true JP2799465B2 (ja) | 1998-09-17 |
Family
ID=17337359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1259676A Expired - Lifetime JP2799465B2 (ja) | 1989-10-04 | 1989-10-04 | 磁性合金層被覆回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2799465B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG100666A1 (en) * | 2000-04-04 | 2003-12-26 | Nec Tokin Corp | Wiring board comprising granular magnetic film |
| JP4582893B2 (ja) * | 2000-11-02 | 2010-11-17 | Ｎｅｃトーキン株式会社 | 半導体基板及びその製造方法、並びに該半導体基板を用いた半導体素子 |
| JP2017041617A (ja) * | 2015-08-21 | 2017-02-23 | 株式会社東芝 | 電子装置基板及び磁気シールドパッケージ |
| JP6795969B2 (ja) * | 2016-12-22 | 2020-12-02 | 京セラ株式会社 | 印刷配線板 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55150290A (en) * | 1979-05-11 | 1980-11-22 | Hitachi Ltd | Circuit board |
-
1989
- 1989-10-04 JP JP1259676A patent/JP2799465B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03120890A (ja) | 1991-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5561322A (en) | Semiconductor chip package with enhanced thermal conductivity | |
| US6853084B2 (en) | Substrate within a Ni/Au structure electroplated on electrical contact pads and method for fabricating the same | |
| JP2001060648A (ja) | リードフレーム及びその製造方法並びに半導体装置 | |
| US6204555B1 (en) | Microwave-frequency hybrid integrated circuit | |
| JP2799465B2 (ja) | 磁性合金層被覆回路基板 | |
| JPH1197576A (ja) | 半導体装置 | |
| JP2734424B2 (ja) | 半導体装置 | |
| JP2003188509A (ja) | プリント配線基板 | |
| JP3694796B2 (ja) | プリント配線板及びその製造方法 | |
| JPH0575313A (ja) | 混成集積回路装置 | |
| JPS6359535B2 (ja) | ||
| EP0219122B1 (en) | Metallized ceramic substrate and method of manufacturing the same | |
| JP2001077498A (ja) | セラミック基板及びその製造方法 | |
| JPH04196285A (ja) | 金属層被覆回路基板 | |
| JPH07130900A (ja) | 半導体装置 | |
| JP2617052B2 (ja) | セラミックパッケージの製造方法 | |
| JP2883458B2 (ja) | 混成集積回路用配線板の製造方法 | |
| JP3177934B2 (ja) | マルチチップ半導体装置 | |
| JP2001144392A (ja) | 配線基板 | |
| JP3035584B2 (ja) | 電子部品搭載用フィルム基板 | |
| JPH0789574B2 (ja) | ペレット取付基板の製造方法 | |
| KR20030075823A (ko) | 테일리스 패턴을 갖는 반도체 패키지용 인쇄회로기판의제조방법 | |
| JP2863358B2 (ja) | セラミック多層基板 | |
| EP1357588A1 (en) | A substrate within a Ni/Au structure electroplated on electrical contact pads and method for fabricating the same | |
| JPH04354355A (ja) | チップキャリヤ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080710 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080710 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090710 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100710 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100710 Year of fee payment: 12 |