JP2617052B2 - セラミックパッケージの製造方法 - Google Patents
セラミックパッケージの製造方法Info
- Publication number
- JP2617052B2 JP2617052B2 JP3254045A JP25404591A JP2617052B2 JP 2617052 B2 JP2617052 B2 JP 2617052B2 JP 3254045 A JP3254045 A JP 3254045A JP 25404591 A JP25404591 A JP 25404591A JP 2617052 B2 JP2617052 B2 JP 2617052B2
- Authority
- JP
- Japan
- Prior art keywords
- lid
- ceramic
- ceramic package
- base substrate
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、面実装部品に用いられ
るセラミックパッケージに係り、特に、電磁シールド性
を有するセラミックパッケージの製造方法に関するもの
である。
るセラミックパッケージに係り、特に、電磁シールド性
を有するセラミックパッケージの製造方法に関するもの
である。
【０００２】
【従来の技術】従来、この種のセラミックパッケージ
は、以下に示すようなものがあった。すなわち、ベース
基板とリッド（蓋）がセラミックの場合は、そのシール
は、低融点ガラス、樹脂または半田で行い、リッドがメ
タルの場合は、シーム溶接か、Ａｕ−Ｓｎソルダで接合
する方法がとられていた。
は、以下に示すようなものがあった。すなわち、ベース
基板とリッド（蓋）がセラミックの場合は、そのシール
は、低融点ガラス、樹脂または半田で行い、リッドがメ
タルの場合は、シーム溶接か、Ａｕ−Ｓｎソルダで接合
する方法がとられていた。
【０００３】図３はかかる従来のセラミックパッケージ
の一構成例を示す断面図である。この図において、１は
セラミックベース基板であり、そのセラミックベース基
板１上に半導体チップ２が載置され、半導体チップ２は
そのセラミックベース基板１の導体（メタライズ）層３
に細線４によって配線されて実装される。その上に、シ
ール機（エポキシ樹脂、低融点ガラス、半田）６を用い
て、アルミナセラミックリッド７を被せる。
の一構成例を示す断面図である。この図において、１は
セラミックベース基板であり、そのセラミックベース基
板１上に半導体チップ２が載置され、半導体チップ２は
そのセラミックベース基板１の導体（メタライズ）層３
に細線４によって配線されて実装される。その上に、シ
ール機（エポキシ樹脂、低融点ガラス、半田）６を用い
て、アルミナセラミックリッド７を被せる。
【０００４】図４は従来のセラミックパッケージの他の
一構成例を示す断面図である。ここでは、リッドとして
メタルリッド１７を用い、シール機１６に導電性のもの
〔コバール（シーム溶接）、Ａｕ−Ｓｎ半田、〕を使用
している。なお、１１はセラミックベース基板であり、
そのセラミックベース基板１１上に半導体チップ１２が
載置され、半導体チップ１２はベース基板の導体（メタ
ライズ）層１３に細線１４によって配線されて実装され
る。その上に、上記シール機１６を用いてメタルリッド
１７を被せる。
一構成例を示す断面図である。ここでは、リッドとして
メタルリッド１７を用い、シール機１６に導電性のもの
〔コバール（シーム溶接）、Ａｕ−Ｓｎ半田、〕を使用
している。なお、１１はセラミックベース基板であり、
そのセラミックベース基板１１上に半導体チップ１２が
載置され、半導体チップ１２はベース基板の導体（メタ
ライズ）層１３に細線１４によって配線されて実装され
る。その上に、上記シール機１６を用いてメタルリッド
１７を被せる。
【０００５】
【発明が解決しようとする課題】しかしながら、これら
のパッケージで電磁シールドが必要な場合は、リッドに
導電性のあるメタルリッドを用い、セラミックベースと
シールする図４に示す方法がとられ、図３に示すセラミ
ックリッドは絶縁性を有するために用いられなかった。
のパッケージで電磁シールドが必要な場合は、リッドに
導電性のあるメタルリッドを用い、セラミックベースと
シールする図４に示す方法がとられ、図３に示すセラミ
ックリッドは絶縁性を有するために用いられなかった。
【０００６】本発明は、上記問題点を除去し、セラミッ
クリッドをメタライズ化すると共に、ベース基板と前記
リッドとを導電性のシール機にてシールすることによ
り、電磁シールド性に優れたセラミックパッケージの製
造方法を提供することを目的とする。
クリッドをメタライズ化すると共に、ベース基板と前記
リッドとを導電性のシール機にてシールすることによ
り、電磁シールド性に優れたセラミックパッケージの製
造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、上記目的を達
成するために、セラミックをメタライズ化し導電性を付
与したリッドを得る工程と、前記リッドのシール部を除
いた部分にレジスト膜を形成する工程と、ベース基板と
前記リッドのシール部とを導電性のシール機にてシール
する工程とを施すようにしたものである。
成するために、セラミックをメタライズ化し導電性を付
与したリッドを得る工程と、前記リッドのシール部を除
いた部分にレジスト膜を形成する工程と、ベース基板と
前記リッドのシール部とを導電性のシール機にてシール
する工程とを施すようにしたものである。
【０００８】
【作用】本発明によれば、セラミックリッドの裏面に厚
膜印刷し焼成するか、無電解めっき、またはスパッタ等
でメタライズ化して導電性を付与した後、セラミックリ
ッドのシール部を除いた部分にレジスト膜を形成させ、
次に、シール部に高融点半田を印刷してリフローさせ、
シール機を予備形成させる。または、Ｂステージ樹脂を
印刷したものをリッドとし、それをセラミックベース基
板と合わせて硬化させて、シールしたセラミックパッケ
ージで、セラミックリッドとベース基板間に導電性を持
たせて電磁シールド性を持たせる。
膜印刷し焼成するか、無電解めっき、またはスパッタ等
でメタライズ化して導電性を付与した後、セラミックリ
ッドのシール部を除いた部分にレジスト膜を形成させ、
次に、シール部に高融点半田を印刷してリフローさせ、
シール機を予備形成させる。または、Ｂステージ樹脂を
印刷したものをリッドとし、それをセラミックベース基
板と合わせて硬化させて、シールしたセラミックパッケ
ージで、セラミックリッドとベース基板間に導電性を持
たせて電磁シールド性を持たせる。
【０００９】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の実施例を示すセ
ラミックパッケージ〔図２（ｅ）のＡ−Ａ線〕の断面図
である。この図において、２１はベース基板、２２はそ
のベース基板２１上に搭載される半導体チップ、２３は
メタライズ部、２３ａはメタライズ部２３の接続部（メ
タライズ層）であり、溝状の部分にメタライズされてい
る。２４は半導体チップとのワイヤボンディングが行な
われるメタライズ部、２５はボンディングワイヤ、２６
はアルミナセラミックリッドであり、そのアルミナセラ
ミックリッド２６にメタライズ層２７が形成され、導電
性が付与されている。そこで、シールしろを残し、レジ
スト膜２９を形成する。シールしろに導電性のシール機
３０を形成させる。そして、そのアルミナセラミックリ
ッド２６は既に半導体チップ２２の搭載が完了している
ベース基板２１のメタライズ部２３に被せられている。
ながら詳細に説明する。図１は本発明の実施例を示すセ
ラミックパッケージ〔図２（ｅ）のＡ−Ａ線〕の断面図
である。この図において、２１はベース基板、２２はそ
のベース基板２１上に搭載される半導体チップ、２３は
メタライズ部、２３ａはメタライズ部２３の接続部（メ
タライズ層）であり、溝状の部分にメタライズされてい
る。２４は半導体チップとのワイヤボンディングが行な
われるメタライズ部、２５はボンディングワイヤ、２６
はアルミナセラミックリッドであり、そのアルミナセラ
ミックリッド２６にメタライズ層２７が形成され、導電
性が付与されている。そこで、シールしろを残し、レジ
スト膜２９を形成する。シールしろに導電性のシール機
３０を形成させる。そして、そのアルミナセラミックリ
ッド２６は既に半導体チップ２２の搭載が完了している
ベース基板２１のメタライズ部２３に被せられている。
【００１０】図２は本発明の実施例を示すセラミックパ
ッケージの製造工程斜視図である。まず、図２（ａ）に
示すように、アルミナセラミックリッド２６を用意す
る。次に、図２（ｂ）に示すように、アルミナセラミッ
クリッド２６にメタライズ層２７を形成し、導電性を付
与する。メタライズ層の形成方法として、厚膜印刷によ
り、Ａｇ−Ｐｄ、またはＡｇ−Ｐｔ膜を形成させる。ま
た、無電解めっきで形成するようにしてもよい。更に、
セラミックリッド２６にタングステンを印刷し、電気め
っきにより、メタライズ層を形成することもできる。ま
た、前記メタライズ化は、スパッタによって形成するよ
うにしてもよい。
ッケージの製造工程斜視図である。まず、図２（ａ）に
示すように、アルミナセラミックリッド２６を用意す
る。次に、図２（ｂ）に示すように、アルミナセラミッ
クリッド２６にメタライズ層２７を形成し、導電性を付
与する。メタライズ層の形成方法として、厚膜印刷によ
り、Ａｇ−Ｐｄ、またはＡｇ−Ｐｔ膜を形成させる。ま
た、無電解めっきで形成するようにしてもよい。更に、
セラミックリッド２６にタングステンを印刷し、電気め
っきにより、メタライズ層を形成することもできる。ま
た、前記メタライズ化は、スパッタによって形成するよ
うにしてもよい。
【００１１】次に、図２（ｃ）に示すように、シールし
ろ２８を残し、レジスト膜２９を形成する。この工法と
しては、厚膜オーバーコートガラスを印刷し、５００℃
で焼成する。また、使用するシール機が低温（２００℃
以下）の場合は、エポキシ樹脂を印刷し、硬化させて形
成するようにしてもよい。次に、図２（ｄ）に示すよう
に、シールしろ２８にシール機３０を形成する。工法と
して、高融点半田クリームを印刷し、３２０℃でリフロ
ーさせ形成する。このリッドを洗浄し、フラックスを除
去する。また、低温タイプのシール機として、Ｂステー
ジ用導電ペーストを印刷して形成することも可能であ
る。
ろ２８を残し、レジスト膜２９を形成する。この工法と
しては、厚膜オーバーコートガラスを印刷し、５００℃
で焼成する。また、使用するシール機が低温（２００℃
以下）の場合は、エポキシ樹脂を印刷し、硬化させて形
成するようにしてもよい。次に、図２（ｄ）に示すよう
に、シールしろ２８にシール機３０を形成する。工法と
して、高融点半田クリームを印刷し、３２０℃でリフロ
ーさせ形成する。このリッドを洗浄し、フラックスを除
去する。また、低温タイプのシール機として、Ｂステー
ジ用導電ペーストを印刷して形成することも可能であ
る。
【００１２】次に、図２（ｅ）に示すように、アルミナ
セラミックリッド２６を既に半導体チップ２２の搭載が
完了しているベース基板２１のメタライズ部２３に被
せ、３２０℃の窒素雰囲気中でリフローしてシールす
る。または、導電樹脂によるシール機の場合は、その硬
化条件でシールする。また、シール機としてＢステージ
導電樹脂のプリフォームを用い、アルミナセラミックリ
ッド２６とベース基板２１の間に挟み込み、硬化させる
工法と、高融点半田プリフォームをアルミナセラミック
リッド２６とベース基板２１間に挟んで、窒素雰囲気で
リフローして、シールする工法も可能である。
セラミックリッド２６を既に半導体チップ２２の搭載が
完了しているベース基板２１のメタライズ部２３に被
せ、３２０℃の窒素雰囲気中でリフローしてシールす
る。または、導電樹脂によるシール機の場合は、その硬
化条件でシールする。また、シール機としてＢステージ
導電樹脂のプリフォームを用い、アルミナセラミックリ
ッド２６とベース基板２１の間に挟み込み、硬化させる
工法と、高融点半田プリフォームをアルミナセラミック
リッド２６とベース基板２１間に挟んで、窒素雰囲気で
リフローして、シールする工法も可能である。
【００１３】このようにして、図１に示すような、セラ
ミックパッケージを得ることができる。そして、本発明
によれば、特に、表面にパターンが形成される、高周波
部品、例えば、ＳＡＷフィルタ用セラミックパッケージ
等に好適である。すなわち、リッドのシール部を除いた
部分にレジスト膜を形成するようにしたので、高周波部
品の表面に形成されたパターンが、直にリッドのメタラ
イズ層と向き合い周波数特性の劣化を招くようなことは
ない。このことは、セラミックパッケージの小型化が進
むに従って、高周波部品の表面とリッドの裏面間の寸法
が短くなるため、顕著な効果を奏することができる。
ミックパッケージを得ることができる。そして、本発明
によれば、特に、表面にパターンが形成される、高周波
部品、例えば、ＳＡＷフィルタ用セラミックパッケージ
等に好適である。すなわち、リッドのシール部を除いた
部分にレジスト膜を形成するようにしたので、高周波部
品の表面に形成されたパターンが、直にリッドのメタラ
イズ層と向き合い周波数特性の劣化を招くようなことは
ない。このことは、セラミックパッケージの小型化が進
むに従って、高周波部品の表面とリッドの裏面間の寸法
が短くなるため、顕著な効果を奏することができる。
【００１４】また、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【００１５】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、セラミックリッドをメタライズ化し、リッドの
シール部を除いた部分にレジスト膜を形成し、ベース基
板と前記リッドのシール部とを導電性のシール機にてシ
ールするようにしたので、内蔵される電子部品、特に、
表面にパターンが形成される高周波部品、例えば、ＳＡ
Ｗフィルタの周波数特性を劣化させることなく、確実な
電磁シールド効果を奏することがきる。
よれば、セラミックリッドをメタライズ化し、リッドの
シール部を除いた部分にレジスト膜を形成し、ベース基
板と前記リッドのシール部とを導電性のシール機にてシ
ールするようにしたので、内蔵される電子部品、特に、
表面にパターンが形成される高周波部品、例えば、ＳＡ
Ｗフィルタの周波数特性を劣化させることなく、確実な
電磁シールド効果を奏することがきる。
【図１】本発明の実施例を示すセラミックパッケージ
〔図２（ｅ）のＡ−Ａ線〕の断面図である。
〔図２（ｅ）のＡ−Ａ線〕の断面図である。
【図２】本発明の実施例を示すセラミックパッケージの
製造工程斜視図である。
製造工程斜視図である。
【図３】従来のセラミックパッケージの一構成例を示す
断面図である。
断面図である。
【図４】従来のセラミックパッケージの他の一構成例を
示す断面図である。
示す断面図である。
２１ ベース基板 ２２ 半導体チップ ２３，２４ メタライズ部 ２５ ボンディングワイヤ ２６ アルミナセラミックリッド ２７ メタライズ層 ２８ シールしろ ２９ レジスト膜 ３０ 導電性のシール機
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 健二 東京都港区虎ノ門１丁目７番12号 沖電 気工業株式会社内 (72)発明者 江原 永典 東京都港区虎ノ門１丁目７番12号 沖電 気工業株式会社内 (56)参考文献 特開 昭63−110756（ＪＰ，Ａ)
Claims (3)
- 【請求項１】（ａ）セラミックをメタライズ化し導電性
を付与したリッドを得る工程と、 （ｂ）前記リッドのシール部を除いた部分にレジスト膜
を形成する工程と、 （ｃ） ベース基板と前記リッドのシール部とを導電性の
シール機にてシールする工程とを施すことを特徴とする
セラミックパッケージの製造方法。 - 【請求項２】 前記レジスト膜を形成する工程は、厚膜
オーバーコートガラスを印刷し、５００°Ｃで焼成する
ことを特徴とする請求項１記載のセラミックパッケージ
の製造方法。 - 【請求項３】 前記レジスト膜を形成する工程は、エポ
キシ樹脂を印刷し、硬化させて形成することを特徴とす
る請求項１記載のセラミックパッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3254045A JP2617052B2 (ja) | 1991-10-02 | 1991-10-02 | セラミックパッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3254045A JP2617052B2 (ja) | 1991-10-02 | 1991-10-02 | セラミックパッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05251577A JPH05251577A (ja) | 1993-09-28 |
| JP2617052B2 true JP2617052B2 (ja) | 1997-06-04 |
Family
ID=17259471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3254045A Expired - Fee Related JP2617052B2 (ja) | 1991-10-02 | 1991-10-02 | セラミックパッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2617052B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63110756A (ja) * | 1986-10-29 | 1988-05-16 | Nec Corp | トランジスタの容器 |
-
1991
- 1991-10-02 JP JP3254045A patent/JP2617052B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05251577A (ja) | 1993-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5561322A (en) | Semiconductor chip package with enhanced thermal conductivity | |
| JPH07193187A (ja) | 同一平面ヒ−トシンクおよび電気コンタクトを有する電子デバイス | |
| JPH10294418A (ja) | 半導体装置 | |
| JP2617052B2 (ja) | セラミックパッケージの製造方法 | |
| JP2534881B2 (ja) | 気密封止回路装置 | |
| JP2823066B2 (ja) | Ｂｇａ型半導体装置 | |
| JP2523942B2 (ja) | ベアチップの実装構造 | |
| JP2799465B2 (ja) | 磁性合金層被覆回路基板 | |
| JPH04206658A (ja) | ハーメチックシール型電気回路装置 | |
| JP2722451B2 (ja) | 半導体装置 | |
| JPS60254646A (ja) | 半導体装置 | |
| JP2676107B2 (ja) | 電子部品搭載用基板 | |
| JP2509428B2 (ja) | 超小型電子パッケ―ジ | |
| JPH1051094A (ja) | プリント配線板及びその製造方法 | |
| JP3035584B2 (ja) | 電子部品搭載用フィルム基板 | |
| JPH05166965A (ja) | パッケージ構造体 | |
| JP2822446B2 (ja) | 混成集積回路装置 | |
| JP3034376B2 (ja) | 半導体集積回路装置 | |
| JPH02178992A (ja) | 厚膜回路基板の製造方法 | |
| JPH03255691A (ja) | プリント配線板 | |
| JPS6094794A (ja) | 多層配線基板 | |
| JPH0629443A (ja) | 混成集積回路の製造方法 | |
| JPH0582664A (ja) | 半導体チツプ搭載基板 | |
| JPH0536872A (ja) | 混成集積回路 | |
| JPS6174354A (ja) | 高周波デバイス用パツケ−ジ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970128 |
|
| LAPS | Cancellation because of no payment of annual fees |