JP2523942B2 - ベアチップの実装構造 - Google Patents

ベアチップの実装構造

Info

Publication number
JP2523942B2
JP2523942B2 JP2135820A JP13582090A JP2523942B2 JP 2523942 B2 JP2523942 B2 JP 2523942B2 JP 2135820 A JP2135820 A JP 2135820A JP 13582090 A JP13582090 A JP 13582090A JP 2523942 B2 JP2523942 B2 JP 2523942B2
Authority
JP
Japan
Prior art keywords
bare chip
wiring pattern
circuit board
ceramic sheet
mounting structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2135820A
Other languages
English (en)
Other versions
JPH0430439A (ja
Inventor
崇司 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2135820A priority Critical patent/JP2523942B2/ja
Publication of JPH0430439A publication Critical patent/JPH0430439A/ja
Application granted granted Critical
Publication of JP2523942B2 publication Critical patent/JP2523942B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • H01B3/48Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances fibrous materials
    • H01B3/485Other fibrous materials fabric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 (イ)産業上の利用分野 この発明は、ハイブリッドIC等、回路基板上にベアチ
ップを実装するのに適した、特にベアチップを他の電子
部品と混載するのに適したベアチップの実装構造に関す
る。
(ロ)従来の技術 従来、ハイブリッドIC等において、回路基板上に、ベ
アチップ(例えばモノシリックIC)を他の電子部品(チ
ップ抵抗器、チップコンデンサ等)と共に実装したい場
合がある。
第3図は、従来のベアチップの実装構造を、その工程
を追いながら説明する図である。第3図(a)は、回路
基板16上に、銅箔により配線パターン18a、18b、18cを
形成し、配線パターン18b上にベアチップ14をダイボン
ディングした状態を示している。ベアチップ14と配線パ
ターン18aとは、ワイヤwによりワイヤボンディングさ
れている。なお、配線パターン18a、18bは、ダイボンデ
ィング及びワイヤボンディングのため、金めっきが施さ
れている。
第3図(b)は、ベアチップ14を、樹脂15で被覆し、
ベアチップ14及びワイヤwを保護した状態を示してい
る。さらに、第3図(c)は、配線パターン18c上に、
ディスペンサ(図示せず)によりクリームはんだ19を塗
布した状態を示している。
第3図(d)は、配線パターン18c、18c上にチップ部
品20をマウントし、リフローを行い、チップ部品20と配
線パターン18c、18cとをはんだ19′ではんだ付けした状
態、すなわち従来のベアチップの実装構造を示してい
る。
第4図は、第3図(d)と同じベアチップの実装構造
を得る他の工程を説明する図である。
第4図(a)は、回路基板16上に配線パターン18a、1
8b、18cを形成し、配線パターン18c上にクリームはんだ
19を印刷した状態を示している。配線パターン18a、18b
は、ダイボンディング及びワイヤボンディングのため金
めっきが施されているのは先と同様である。
第4図(b)は、配線パターン18c、18c上にチップ部
品20をマウントし、リフローにより、はんだ19′ではん
だ付けをした状態を示している。リフロー終了後、回路
基板16は、ダイボンディング及びワイヤボンディングに
備えて洗浄処理が施される。
第4図(c)は、配線パターン18b上に、ベアチップ1
4をダイボンディングし、このベアチップ14と、配線パ
ターン18aとをワイヤwでワイヤボンディングした状態
を示している。ベアチップ14とワイヤwを、樹脂15で被
覆すれば、第3図(d)と同じ構造となる。
(ハ)発明が解決しようとする課題 ハイブリッドIC等では、有機基材、例えばガラスエポ
キシ等の回路基板が使用されることが多い。ところが有
機基材の回路基板中よりはガスが発生する。上記従来の
ベアチップの実装構造では、回路基板16上に直接ベアチ
ップ14が搭載されているから、このガスによりベアチッ
プ14上のアルミニウム配線が腐食していき、ベアチップ
14が劣化する問題点があった。
また、ベアチップ14を構成するシリコンと回路基板16
との熱膨張率が異なるため、温度変化(ヒートショッ
ク)により、ベアチップ14に応力が生じその特性が変化
する問題点があった。回路基板16に外力が加えられ、回
路基板16がそり変形する場合においても、ベアチップ14
に応力が生じ同様の問題点が生じる。
一方、従来のベアチップの実装構造は、製造工程との
関連において、以下の問題点を有している。第3図に示
す工程では、先にベアチップ14が搭載されるため、クリ
ームはんだ19を印刷で塗布することができず、ディスペ
ンサによらなければならない。しかし、ディスペンサに
よる塗布ではむるが生じやく、極小部品の搭載が困難と
なり、高密度化が図れない問題点があった。これに対し
て、第4図に示す工程では、後からベアチップ14を搭載
するため、配線パターン18a、18b上に洗浄の際のフラッ
クスが残留し、ワイヤボンディング不良や、ベアチップ
14の劣化が生じる問題点があった。
この発明は、上記に鑑みなされたもので、ベアチップ
の劣化、特性変化、ワイヤボンディング不良を防止し、
高密度の実装を可能とするベアチップの実装構造の提供
を目的としている。
(ニ)課題を解決するための手段 上記課題を解決するため、この発明のベアチップの実
装構造は、セラミックシートと、このセラミックシート
上に形成される第1の配線パターンと、前記セラミック
シート上にダイボンディングされ、前記第1の配線パタ
ーンとワイヤボンディングされるベアチップと、このベ
アチップを封止する樹脂とを備えると共に、有機基材か
らなる回路基板には、凹部又は貫通孔が備えられ、この
回路基板上の凹部又は貫通孔の周囲には、第2の配線パ
ターンが配備され、前記セラミックシートは、この回路
基板上に載置され、前記ベアチップが前記凹部又は貫通
孔内に収まると共に、前記第1の配線パターンは、これ
に対応する第2の配線パターン上に位置し、これら第1
の配線パターンと対応する第2の配線パターンとがリフ
ローはんだ付けされるものである。
(ホ)作用 この発明のベアチップの実装構造では、ベアチップが
回路基板上ではなく、ガスを発生しないセラミックシー
ト上に搭載されるため、ベアチップがガスの影響を受け
ることが少なくなる。
また、セラミックシートの熱膨張率は小さいため、ヒ
ートショックが加わっても、ベアチップには、ほとんど
応力が生じない。回路基板に外力が加わり、それが生じ
る場合であっても、ベアチップが直接回路基板上にダイ
ボンディングされているわけではないので、ベアチップ
にはその影響が及ぶことは少ない。
一方ベアチップが搭載されたセラミックシートは、あ
たかもパッケージのように機能し、他の電子部品と同時
にマウントされ、リフローはんだ付けされる。このた
め、回路基板の配線パターン(第2の配線パターンを含
む)上へ、クリームはんだを印刷で塗布することがで
き、クリームはんだの塗布ムラを防止でき、実装の高密
度化を図ることができる。
また、回路基板洗浄のフラックスが第2の配線パター
ン上に残留していても、ベアチップはワイヤボンディン
グ済みでしかも樹脂で封止されているので、このフラッ
クスの影響を受けることがなくなる。
(ヘ)実施例 この発明の一実施例を第1図及び第2図に基づいて以
下に説明する。
第2図(a)〜(d)は、セラミックシートの加工工
程を説明する図である。第2図(a)は、大形のセラミ
ックシート10表面に、金膜により配線パターン3a、3bを
形成した状態を示している。配線パターン3a、3b、3cを
形成するには、金ペーストを印刷・焼成する厚膜技術、
あるいは真空蒸着、スパッタリング等の薄膜技術のいず
れを適用してもよい。セラミックシート10の裏面には、
溝状のブレイクライン2が形成されている。
第2図(b)は、配線パターン3b上にベアチップ4を
ダイボンディングし、ベアチップ4と配線パターン3a、
3bとをワイヤwでワイヤボンディングした状態を示して
いる。セラミックシート10は高温にも耐え、また、セラ
ミックシート10上には、その他の電子部品等が存在しな
いから、ワイヤボンディングの温度条件は自由に設定す
ることができる。
第2図(c)は、ベアチップ4とワイヤwが樹脂5で
封止される。この時、配線パターン3aはワイヤwが接合
されている部分だけが樹脂5で封止され、その他の部分
は露出したままで残される。
第2図(d)は、セラミックシート10をブレイクライ
ン2に沿って分割し、個々のセラミックシート1とした
状態を示している。
なお、第2図では先にダイボンディング、ワイヤボン
ディングを行った後、セラミックシート10を分割する工
程としているが、分割されたセラミックシートにベアチ
ップ4をダイボンディングし、ワイヤボンディングを行
う工程としてもよく、適宜設計変更可能である。また、
1つのセラミックシート上に、2以上のベアチップを搭
載することも可能である。
第1図(a)〜(d)は、上記セラミックシート1を
他の電子部品10と共に、回路基板6上に実装する工程を
説明する図である。第1図(a)、ガラスエポキシ等の
有機基材の回路基板6に、貫通孔7及び配線パターン8
a、8bを形成した状態を示している。配線パターン8a、8
bは例えば銅箔よりなり、配線パターン8aは前記セラミ
ックシート1上の配線パターン3aに接続するものであ
り、貫通孔7の周囲に配備される。なお、この配線パタ
ーン8aには、金めっきを施す必要はない。一方、配線パ
ターン8bは、チップ部品10を実装するためのものであ
る。
第1図(b)は、配線パターン8a、8b上にクリームは
んだ9を印刷により塗布した状態を示している。印刷に
よるため、クリームはんだ9の塗布むらがなく、高密度
化を図ることができる。
第1図(c)は、回路基板6上にセラミックシート
1、チップ部品10をマウントした状態を示している。セ
ラミックシート1は、天地を逆にして、ベアチップ4及
び樹脂5が貫通孔7内に収まると共に、配線パターン3a
が、対応する配線パターン8a上に位置するようにマウン
トされる。また、チップ部品10の電極10aも、配線パタ
ーン8b上に位置するようにマウントされる。
第1図(d)は、リフローを施し、配線パターン3aと
8a、配線パターン8bと電極10aをそれぞれはんだ9′で
はんだ付けした最終の状態を示している。
なお、この時点でベアチップ4の不良が発見された場
合には、セラミックシート1ごと新しいものに交換する
ことができるから、従来のように回路基板全体を破棄す
る必要はない。
また、この実施例では貫通孔7内に、ベアチップ4及
び樹脂5を収める構成としているが、回路基板6に座ぐ
り等により凹部を形成し、ベアチップ4及び樹脂5を収
める構成とすることもできる。
(ト)発明の効果 以上説明したように、この発明のベアチップの実装構
造は、セラミックシートと、このセラミックシート上に
形成される第1の配線パターンと、前記セラミックシー
ト上にダイボンディングされ、前記第1の配線パターン
とワイヤボンディングされるベアチップと、このベアチ
ップを封止する樹脂とを備えるとともに、有機基材から
なる回路基板には、凹部又は貫通孔が備えられ、この回
路基板上の凹部又は貫通孔の周囲には、第2の配線パタ
ーンが配備され、前記セラミックシートは、この回路基
板上に載置され、前記ベアチップが前記凹部又は貫通孔
内に収まると共に、前記第1の配線パターンは、これに
対応する第2の配線パターン上に位置し、これら第1の
配線パターンと対応する第2の配線パターンとがリフロ
ーはんだ付けされるものである。従って以下に列挙する
利点を有している。
i:回路基板を構成する有機基材から発生するガスによ
る、ベアチップの劣化が防止できる。
ii:ヒートショック、回路基板の反り等が加わっても、
ベアチップには応力がほとんど生じず、その特性変化を
防止できる。
iii:ベアチップのワイヤボンディングの温度条件を自由
に設定できる。
iv:ベアチップに不良があった場合に、手直しを行いや
すい。
v:クリームはんだが印刷により塗布できるため、塗布む
らが少なく、実装の高密度化を図ることができる。
vi:フラックス残留による、ワイヤボンディング不良及
びベアチップの劣化を防止することができる。
【図面の簡単な説明】
第1図(a)、第1図(b)、第1図(c)及び第1図
(d)は、この発明の一実施例に係るベアチップの実装
構造の工程を説明する図、第2図(a)、第2図
(b)、第2図(c)及び第2図(d)は、同ベアチッ
プの実装構造においてセラミックシート上へのベアチッ
プの搭載工程を説明する図、第3図(a)、第3図
(b)、第3図(c)及び第3図(d)は、従来のベア
チップの実装構造の工程を説明する図、第4図(a)、
第4図(b)及び第4図(c)は、従来のベアチップの
実装構造の他の工程を説明する図である。 1:セラミックシート、 3a・3b:配線パターン、 4:ベアチップ、5:樹脂、 6:回路基板、7:貫通孔、 8a・8b:配線パターン、9′:はんだ。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】セラミックシートと、このセラミックシー
    ト上に形成される第1の配線パターンと、前記セラミッ
    クシート上にダイボンディングされ、前記第1の配線パ
    ターンとワイヤボンディングされるベアチップと、この
    ベアチップを封止する樹脂とを備えると共に、有機基材
    からなる回路基板には、凹部又は貫通孔が備えられ、こ
    の回路基板上の凹部又は貫通孔の周囲には、第2の配線
    パターンが配備され、前記セラミックシートは、この回
    路基板上に載置され、前記ベアチップが前記凹部又は貫
    通孔内に収まると共に、前記第1の配線パターンは、こ
    れに対応する第2の配線パターン上に位置し、これら第
    1の配線パターンと対応する第2の配線パターンとがリ
    フローはんだ付けされるベアチップの実装構造。
JP2135820A 1990-05-25 1990-05-25 ベアチップの実装構造 Expired - Fee Related JP2523942B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2135820A JP2523942B2 (ja) 1990-05-25 1990-05-25 ベアチップの実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2135820A JP2523942B2 (ja) 1990-05-25 1990-05-25 ベアチップの実装構造

Publications (2)

Publication Number Publication Date
JPH0430439A JPH0430439A (ja) 1992-02-03
JP2523942B2 true JP2523942B2 (ja) 1996-08-14

Family

ID=15160568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2135820A Expired - Fee Related JP2523942B2 (ja) 1990-05-25 1990-05-25 ベアチップの実装構造

Country Status (1)

Country Link
JP (1) JP2523942B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5386343A (en) * 1993-11-12 1995-01-31 Ford Motor Company Double surface mount technology for electronic packaging
JP4030028B2 (ja) * 1996-12-26 2008-01-09 シチズン電子株式会社 Smd型回路装置及びその製造方法
EP0851439B1 (en) * 1996-12-26 2002-03-06 Citizen Electronics Co., Ltd. Modular surface mount circuit device and a manufacturing method thereof
JP3093800U (ja) * 2002-11-01 2003-05-16 アルプス電気株式会社 電子ユニット

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6263935U (ja) * 1985-10-09 1987-04-21

Also Published As

Publication number Publication date
JPH0430439A (ja) 1992-02-03

Similar Documents

Publication Publication Date Title
US5661089A (en) Method for making a semiconductor chip package with enhanced thermal conductivity
US4012832A (en) Method for non-destructive removal of semiconductor devices
JP2523942B2 (ja) ベアチップの実装構造
JPH05198697A (ja) シリコン基板金属ビア形成方法およびマルチチップモジュール製造方法
JP3158073B2 (ja) 電子素子のパッケージ方法および電子素子パッケージ
JP2534881B2 (ja) 気密封止回路装置
JP3531133B2 (ja) パワーモジュール用基板及びその製造法
JPH07297320A (ja) Bga型半導体装置
JPH0677631A (ja) チップ部品のアルミ基板への実装方法
JPH03185754A (ja) 半導体装置
JP2521624Y2 (ja) 半導体装置
US6486002B1 (en) Tape design to reduce warpage
JPH08264910A (ja) 放熱板付きプリント配線板の作製方法及びプリント配線板へのハイパワー部品の実装方法
JP2617052B2 (ja) セラミックパッケージの製造方法
JPS58125859A (ja) 半導体装置
JPH0738225A (ja) 半導体装置及びその製造方法
JPH0645763A (ja) 印刷配線板
JP2712939B2 (ja) チップキャリア
JPH06151618A (ja) 半導体素子収納用パッケージ
JPH08204060A (ja) 半導体装置
JPH08139217A (ja) 放熱部品付きセラミックパッケージ
JPH10270594A (ja) 配線基板
JPH0445250Y2 (ja)
JPH0424929A (ja) セラミックパッケージ
JPH0864711A (ja) 半導体用パッケージ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090531

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees