JPH04206658A - ハーメチックシール型電気回路装置 - Google Patents
ハーメチックシール型電気回路装置Info
- Publication number
- JPH04206658A JPH04206658A JP33060190A JP33060190A JPH04206658A JP H04206658 A JPH04206658 A JP H04206658A JP 33060190 A JP33060190 A JP 33060190A JP 33060190 A JP33060190 A JP 33060190A JP H04206658 A JPH04206658 A JP H04206658A
- Authority
- JP
- Japan
- Prior art keywords
- board
- electric circuit
- circuit device
- substrate
- hermetically sealed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 19
- 239000011888 foil Substances 0.000 claims abstract description 16
- 229920006259 thermoplastic polyimide Polymers 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 42
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 10
- 239000004020 conductor Substances 0.000 abstract description 8
- 239000011889 copper foil Substances 0.000 abstract description 8
- 239000003566 sealing material Substances 0.000 abstract description 2
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 238000007789 sealing Methods 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 16
- 239000000919 ceramic Substances 0.000 description 6
- 238000004806 packaging method and process Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 229910001374 Invar Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- -1 hollow Chemical compound 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0284—Details of three-dimensional rigid printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はＩＣチップ、ＬＳＩチップなどの半導体チップ
や抵抗、コンデンサ、コイルなどのチップ部品を実装し
たハーメチックシール型の電気回路装置に関するもので
あり、特に放熱性、耐熱性、高実装密度に優れ、しかも
構成が簡単で安価に製造することができるハーメチック
シール型電気回路装置に関するものである。
や抵抗、コンデンサ、コイルなどのチップ部品を実装し
たハーメチックシール型の電気回路装置に関するもので
あり、特に放熱性、耐熱性、高実装密度に優れ、しかも
構成が簡単で安価に製造することができるハーメチック
シール型電気回路装置に関するものである。
（従来の技術）
半導体ＩＣやＬＳＩチップなどの半導体チップを気密に
実装したハーメチックシール型の電子部品は既知であり
、種々の構成のものが提案されている。例えば、メタル
キャップやセラミックケースを用いたハーメチックシー
ルのパッケージがある。メタルキャップを用いるもので
は、半導体チップを実装した基板に所定の形状に予め加
工した金属キャップを気密封止している。また、セラミ
ックケースを用いるものでは所定の形状に成形したセラ
ミックキャップに半導体チップを実装した後、気密に封
止している。このように半導体チップを１個づつパッケ
ージにハーメチックシールした電子部品を、例えばプリ
ント配線基板に実装して電気回路装置を構成している。
実装したハーメチックシール型の電子部品は既知であり
、種々の構成のものが提案されている。例えば、メタル
キャップやセラミックケースを用いたハーメチックシー
ルのパッケージがある。メタルキャップを用いるもので
は、半導体チップを実装した基板に所定の形状に予め加
工した金属キャップを気密封止している。また、セラミ
ックケースを用いるものでは所定の形状に成形したセラ
ミックキャップに半導体チップを実装した後、気密に封
止している。このように半導体チップを１個づつパッケ
ージにハーメチックシールした電子部品を、例えばプリ
ント配線基板に実装して電気回路装置を構成している。
（発明が解決しようとする課題）
上述した従来のハーメチックシール型の電気回路装置に
おいては、個々の半導体チップをパッケージに封止して
いるため、電気回路装置を構成したときに実装密度が低
くなる欠点がある。また、メタルキャップやセラミック
ケースを用いているため高価となる欠点もある。
おいては、個々の半導体チップをパッケージに封止して
いるため、電気回路装置を構成したときに実装密度が低
くなる欠点がある。また、メタルキャップやセラミック
ケースを用いているため高価となる欠点もある。
このような欠点を解決するために、金属板の表面に絶縁
膜を介して被着された導電箔を有し、この導電箔をパタ
ーニングして半導体チップやチップ部品を装着した第１
の基板をキャップ状に絞り加工を施し、平板状に構成し
た第２の基板の表面に、これら第１および第２の基板の
間に外部から遮蔽された空間が画成されるように気密に
結合したハーメチックシール型電気回路装置が提案され
ている。このようなハーメチックシール型電気回路装置
においては、絶縁膜としてエボキン系の絶縁膜を用いて
いるが、第１の基板の絞り加工性を良好とすると第１の
基板と第２の基板とをボンディングする際の耐熱性に劣
り、このボンディングの際の耐熱性を改善しようとする
と絞り加工性が悪くなるという欠点がある。
膜を介して被着された導電箔を有し、この導電箔をパタ
ーニングして半導体チップやチップ部品を装着した第１
の基板をキャップ状に絞り加工を施し、平板状に構成し
た第２の基板の表面に、これら第１および第２の基板の
間に外部から遮蔽された空間が画成されるように気密に
結合したハーメチックシール型電気回路装置が提案され
ている。このようなハーメチックシール型電気回路装置
においては、絶縁膜としてエボキン系の絶縁膜を用いて
いるが、第１の基板の絞り加工性を良好とすると第１の
基板と第２の基板とをボンディングする際の耐熱性に劣
り、このボンディングの際の耐熱性を改善しようとする
と絞り加工性が悪くなるという欠点がある。
本発明の目的は上述した従来の欠点を除去し、耐熱性、
放熱性に優れているとともに高い実装密度が得られ、し
かも安価に構成することができるハーメチックシール型
電気回路装置を提供しようとするものである。
放熱性に優れているとともに高い実装密度が得られ、し
かも安価に構成することができるハーメチックシール型
電気回路装置を提供しようとするものである。
（課題を解決するための手段）
本発明によるハーメチックシール型電気回路装置は、金
属板の表面に絶縁性の熱可塑性ポリイミドを介して被着
された導電箔を有し、この導電箔をパターニングし、そ
の上に電子部品を装着し、絞り加工によりキャップ状に
構成された第１の基板と、金属板の表面に絶縁性の熱可
塑性ポリイミドを介して被着された導電箔を有する第２
の基板とを、これらの間に外部から遮蔽された空間が画
成され、前記第１および第２の基板の導電箔が互いに対
向するように気密に結合したことを特徴とするものであ
る。
属板の表面に絶縁性の熱可塑性ポリイミドを介して被着
された導電箔を有し、この導電箔をパターニングし、そ
の上に電子部品を装着し、絞り加工によりキャップ状に
構成された第１の基板と、金属板の表面に絶縁性の熱可
塑性ポリイミドを介して被着された導電箔を有する第２
の基板とを、これらの間に外部から遮蔽された空間が画
成され、前記第１および第２の基板の導電箔が互いに対
向するように気密に結合したことを特徴とするものであ
る。
実装密度をさらに向上した本発明によるハーメチックシ
ール型電気回路装置の好適な実施例においては、前記第
２の基板の導電箔をパターニングし、その上に電子部品
を装着する。
ール型電気回路装置の好適な実施例においては、前記第
２の基板の導電箔をパターニングし、その上に電子部品
を装着する。
このような本発明によるハーメチックシール型電気回路
装置においては、絶縁膜として耐熱性の良い熱可塑性ポ
リイミドを用いているため第１の基板の絞り加工性を良
好とすることができるとともに第１および第２の基板を
、例えばはんだを用いて接合する際に加熱されても、絶
縁膜が劣化することもない。さらに、放熱性も良いため
半導体チップの過熱も有効に防止することができる。さ
らに、従来のメタルキャップやセラミックケースを用い
たものに比べてきわめて安価に構成することができる。
装置においては、絶縁膜として耐熱性の良い熱可塑性ポ
リイミドを用いているため第１の基板の絞り加工性を良
好とすることができるとともに第１および第２の基板を
、例えばはんだを用いて接合する際に加熱されても、絶
縁膜が劣化することもない。さらに、放熱性も良いため
半導体チップの過熱も有効に防止することができる。さ
らに、従来のメタルキャップやセラミックケースを用い
たものに比べてきわめて安価に構成することができる。
（実施例）
第１図〜第６図は本発明によるハーメチックシール型電
気回路装置の一実施例を製造する際の順次の工程を示す
断面図である。第１図は第１の基板１１の構成を示すも
のであり、金属板１２の表面に熱可塑性ポリイミド膜１
３を被着し、さらにその上に銅箔１４を被着して構成す
る。金属板１２は、アルミ、ステンレス、銅、銅クラツ
ドインバー、鉄などを以て構成することができる。この
第１の基板１１の銅箔１４をエツチングして第２図に示
すように導体回路を構成する。
気回路装置の一実施例を製造する際の順次の工程を示す
断面図である。第１図は第１の基板１１の構成を示すも
のであり、金属板１２の表面に熱可塑性ポリイミド膜１
３を被着し、さらにその上に銅箔１４を被着して構成す
る。金属板１２は、アルミ、ステンレス、銅、銅クラツ
ドインバー、鉄などを以て構成することができる。この
第１の基板１１の銅箔１４をエツチングして第２図に示
すように導体回路を構成する。
次に、第３図に示すように第１の基板１１に絞り加工を
施してキャップ状に形成し、さらに第４図に示すように
銅箔１４に形成した所定のポンディングパッドに半導体
チップ１５やチップ部品１６を装着し、さらにボンディ
ングワイヤ１７によって銅箔をエツチングして形成した
所定の導体パターンに接続する。
施してキャップ状に形成し、さらに第４図に示すように
銅箔１４に形成した所定のポンディングパッドに半導体
チップ１５やチップ部品１６を装着し、さらにボンディ
ングワイヤ１７によって銅箔をエツチングして形成した
所定の導体パターンに接続する。
第５図に示すように、第１の基板１１と同様に金属板２
２の表面に熱可塑性ポリイミド膜２３を被着し、さらに
その上に銅箔２４を被着して構成した第２の基板２１を
準備し、その銅箔をエツチングして所定のボンディング
バノドおよび導体パターンを形成する。この第２の基板
２１の金属Ｆｉｉ２２は、第１の基板１１の金属板１２
と同様にアルミ、ステンレス、洞、銅クラットインバー
、鉄などを以て構成することができる。この第２基板２
１のボンディングパノトに半導体チップ２５やチップ部
品２６を接合するとともにボンディングワイヤ２７によ
って所定の導体パターンに接続する。さらに、キャップ
状に構成した第１の基板１１を平板状の第２の基板２１
の所定の位置に載せる。この際第１の基板１１に形成し
た所定の導体パターンと第２の基板２１に形成した所定
の導体パターンとが電気的に接続されるようにして第１
および第２の基板をはんだ２８によって接合する。さら
に第１および第２の基板１１および２１の接合箇所をエ
ポキシ樹脂、ビスマレイミド樹脂、シリコン樹脂、ポリ
イミド樹脂などのシール材２９によって気密に封止する
。このようにして第１および第２の基板１１および２Ｉ
によって囲まれた気密空間の内部に半導体チップ１５．
２５やチップ部品１６、２６が実装された構成を得るこ
とができる。
２の表面に熱可塑性ポリイミド膜２３を被着し、さらに
その上に銅箔２４を被着して構成した第２の基板２１を
準備し、その銅箔をエツチングして所定のボンディング
バノドおよび導体パターンを形成する。この第２の基板
２１の金属Ｆｉｉ２２は、第１の基板１１の金属板１２
と同様にアルミ、ステンレス、洞、銅クラットインバー
、鉄などを以て構成することができる。この第２基板２
１のボンディングパノトに半導体チップ２５やチップ部
品２６を接合するとともにボンディングワイヤ２７によ
って所定の導体パターンに接続する。さらに、キャップ
状に構成した第１の基板１１を平板状の第２の基板２１
の所定の位置に載せる。この際第１の基板１１に形成し
た所定の導体パターンと第２の基板２１に形成した所定
の導体パターンとが電気的に接続されるようにして第１
および第２の基板をはんだ２８によって接合する。さら
に第１および第２の基板１１および２１の接合箇所をエ
ポキシ樹脂、ビスマレイミド樹脂、シリコン樹脂、ポリ
イミド樹脂などのシール材２９によって気密に封止する
。このようにして第１および第２の基板１１および２Ｉ
によって囲まれた気密空間の内部に半導体チップ１５．
２５やチップ部品１６、２６が実装された構成を得るこ
とができる。
次に、第６図に示すように第２の基板２１の周縁を折り
曲げ加工して銅箔２４の導体パターンを下側に位置させ
て、ハーメチックシール型の電気回路装置を完成する。
曲げ加工して銅箔２４の導体パターンを下側に位置させ
て、ハーメチックシール型の電気回路装置を完成する。
第７図は上述したようにして構成した本発明のハーメチ
ックシール型電気回路装置３１をプリント配線基板３２
上に実装した状態を示す斜視図である。
ックシール型電気回路装置３１をプリント配線基板３２
上に実装した状態を示す斜視図である。
第６図に示したように第２の基板２１の周縁を折り返し
加工することによってその導電箔２４が下側に位置する
ようになり、この導電箔をパターニングして形成した導
体パターンがプリント配線基板３２に形成した所定の導
体パターンと接触して電気的接続が行われるようになる
。
加工することによってその導電箔２４が下側に位置する
ようになり、この導電箔をパターニングして形成した導
体パターンがプリント配線基板３２に形成した所定の導
体パターンと接触して電気的接続が行われるようになる
。
本発明は上述した実施例だけに限定されるものではな（
、幾多の変更や変形が可能である。例えば、上述した実
施例では、第１の基板を絞り加工した後に半導体チップ
やチップ部品を実装したが、これらの半導体チ・ンプや
チップ部品を実装した後に第１基板を絞り加工してキャ
ップ状に形成することもできる。また、キャップ状に形
成した第１の基板を平板状の第２の基板に接合するため
にはんだの代わりに導電性接着材を用いることもできる
。
、幾多の変更や変形が可能である。例えば、上述した実
施例では、第１の基板を絞り加工した後に半導体チップ
やチップ部品を実装したが、これらの半導体チ・ンプや
チップ部品を実装した後に第１基板を絞り加工してキャ
ップ状に形成することもできる。また、キャップ状に形
成した第１の基板を平板状の第２の基板に接合するため
にはんだの代わりに導電性接着材を用いることもできる
。
（発明の効果）
上述した本発明によるハーメチックシール型電気回路装
置によれば、従来のように高価なメタルキャップやセラ
ミックケースを用いる必要がないため安価に構成するこ
とができる。また、複数の半導体チップやチップ部品を
１つの気密空間に配置することができるので実装密度を
向上することができる。さらに、第１および第２の基板
を構成する絶縁膜を、耐熱性および放熱性に優れた熱可
塑性ポリイミドを以て構成したため、第１の基板を絞り
加工したり第２の基板にはんだを用いて接合する際にも
劣化するようなことはない。
置によれば、従来のように高価なメタルキャップやセラ
ミックケースを用いる必要がないため安価に構成するこ
とができる。また、複数の半導体チップやチップ部品を
１つの気密空間に配置することができるので実装密度を
向上することができる。さらに、第１および第２の基板
を構成する絶縁膜を、耐熱性および放熱性に優れた熱可
塑性ポリイミドを以て構成したため、第１の基板を絞り
加工したり第２の基板にはんだを用いて接合する際にも
劣化するようなことはない。
第１図〜第６図は本発明にょるハーメチックシール型電
気回路装置の一実施例の順次の製造工程における構成を
示す断面図、 第７図は本発明によるハーメチックシール型電気回路装
置をプリント配線基板に実装した状態を示す斜視図であ
る。 ＩＬ ２１・・・第１および第２の基板１２、２２・・
・金属板 １３、２３・・・熱可塑性ポリイミド １４、２４・・・銅箔 １５．２５・・・半導体
チップ１６、２６・・・チップ部品 １７、２７・・・ボンディングワイヤ ２８・・・はんだ ２９・・・シール材３工・
・・ハーメチックシール型電気回路装置３２・・・プリ
ント配線基板 第４図 第５図 第６図
気回路装置の一実施例の順次の製造工程における構成を
示す断面図、 第７図は本発明によるハーメチックシール型電気回路装
置をプリント配線基板に実装した状態を示す斜視図であ
る。 ＩＬ ２１・・・第１および第２の基板１２、２２・・
・金属板 １３、２３・・・熱可塑性ポリイミド １４、２４・・・銅箔 １５．２５・・・半導体
チップ１６、２６・・・チップ部品 １７、２７・・・ボンディングワイヤ ２８・・・はんだ ２９・・・シール材３工・
・・ハーメチックシール型電気回路装置３２・・・プリ
ント配線基板 第４図 第５図 第６図
Claims (1)
- 【特許請求の範囲】 １、金属板の表面に絶縁性の熱可塑性ポリイミドを介し
て被着された導電箔を有し、この導電箔をパターニング
し、その上に電子部品を装着し、絞り加工によりキャッ
プ状に構成された第１の基板と、金属板の表面に絶縁性
の熱可塑性ポリイミドを介して被着された導電箔を有す
る第２の基板とを、これらの間に外部から遮蔽された空
間が画成され、前記第１および第２の基板の導電箔が互
いに対向するように気密に結合したことを特徴とするハ
ーメチックシール型電気回路装置。 ２、前記第２の基板の導電箔をパターニングし、その上
に電子部品を装着したことを特徴とする請求項１記載の
ハーメチックシール型電気回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33060190A JP2925722B2 (ja) | 1990-11-30 | 1990-11-30 | ハーメチックシール型電気回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33060190A JP2925722B2 (ja) | 1990-11-30 | 1990-11-30 | ハーメチックシール型電気回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04206658A true JPH04206658A (ja) | 1992-07-28 |
| JP2925722B2 JP2925722B2 (ja) | 1999-07-28 |
Family
ID=18234482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33060190A Expired - Fee Related JP2925722B2 (ja) | 1990-11-30 | 1990-11-30 | ハーメチックシール型電気回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2925722B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08153828A (ja) * | 1994-09-27 | 1996-06-11 | Nec Corp | 半導体装置用パッケージ |
| US5600179A (en) * | 1994-09-27 | 1997-02-04 | Nec Corporation | Package for packaging a semiconductor device suitable for being connected to a connection object by soldering |
| US5739463A (en) * | 1994-04-11 | 1998-04-14 | Raychem Corporation | Sealed electronic packaging for environmental protection of active electronics |
| JP2007288054A (ja) * | 2006-04-19 | 2007-11-01 | Toyota Motor Corp | パワーモジュール |
| JP2008099271A (ja) * | 2000-11-28 | 2008-04-24 | Knowles Electronics Llc | 小型シリコンコンデンサマイクロフォンおよびその製造方法 |
| JP2011253976A (ja) * | 2010-06-03 | 2011-12-15 | Murata Mfg Co Ltd | 複合モジュール |
| WO2020178279A1 (en) * | 2019-03-05 | 2020-09-10 | Signify Holding B.V. | Flexible printed circuit board assembly |
-
1990
- 1990-11-30 JP JP33060190A patent/JP2925722B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5739463A (en) * | 1994-04-11 | 1998-04-14 | Raychem Corporation | Sealed electronic packaging for environmental protection of active electronics |
| JPH08153828A (ja) * | 1994-09-27 | 1996-06-11 | Nec Corp | 半導体装置用パッケージ |
| US5600179A (en) * | 1994-09-27 | 1997-02-04 | Nec Corporation | Package for packaging a semiconductor device suitable for being connected to a connection object by soldering |
| JP2008099271A (ja) * | 2000-11-28 | 2008-04-24 | Knowles Electronics Llc | 小型シリコンコンデンサマイクロフォンおよびその製造方法 |
| JP2007288054A (ja) * | 2006-04-19 | 2007-11-01 | Toyota Motor Corp | パワーモジュール |
| JP2011253976A (ja) * | 2010-06-03 | 2011-12-15 | Murata Mfg Co Ltd | 複合モジュール |
| WO2020178279A1 (en) * | 2019-03-05 | 2020-09-10 | Signify Holding B.V. | Flexible printed circuit board assembly |
| JP2022516582A (ja) * | 2019-03-05 | 2022-02-28 | シグニファイ ホールディング ビー ヴィ | フレキシブルプリント回路基板アセンブリ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2925722B2 (ja) | 1999-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950006439B1 (ko) | 반도체장치 및 그 제조방법 | |
| US4819041A (en) | Surface mounted integrated circuit chip package and method for making same | |
| GB2286084A (en) | Electronic package with thermally conductive support | |
| US20010030357A1 (en) | Semiconductor apparatus substrate, semiconductor apparatus, and method of manufacturing thereof and electronic apparatus | |
| JP2925722B2 (ja) | ハーメチックシール型電気回路装置 | |
| US4639830A (en) | Packaged electronic device | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JP2944768B2 (ja) | 集積回路部品とその製造方法 | |
| JP2541494B2 (ja) | 半導体装置 | |
| JPH0458189B2 (ja) | ||
| JPH06216492A (ja) | 電子装置 | |
| JP2879503B2 (ja) | 面実装型電子回路装置 | |
| JP2771567B2 (ja) | 混成集積回路 | |
| JPH03255655A (ja) | 半導体装置 | |
| JP2544272Y2 (ja) | 混成集積回路 | |
| JP2599290Y2 (ja) | ハイブリッドｉｃ | |
| WO2003021678A1 (en) | Package for electronic components and method for forming a package for electronic components | |
| US20020030272A1 (en) | Semiconductor apparatus substrate, semiconductor apparatus, and method of manufacturing thereof and electronic apparatus | |
| JPS61225827A (ja) | 半導体素子の実装構造 | |
| JP3405718B2 (ja) | 半導体装置 | |
| KR100609760B1 (ko) | 회로패턴이 인쇄된 다층세라믹 접합 반도체장치 및 그제조방법 | |
| JPS6225444A (ja) | 連続配線基板 | |
| JPH07176681A (ja) | 半導体回路パッケージ | |
| KR19990006189A (ko) | 패턴 필름 및 이를 이용한 적층형 패키지 | |
| JPS63137460A (ja) | 半導体チツプ搭載用プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |