JP2509428B2 - 超小型電子パッケ―ジ - Google Patents
超小型電子パッケ―ジInfo
- Publication number
- JP2509428B2 JP2509428B2 JP4501964A JP50196491A JP2509428B2 JP 2509428 B2 JP2509428 B2 JP 2509428B2 JP 4501964 A JP4501964 A JP 4501964A JP 50196491 A JP50196491 A JP 50196491A JP 2509428 B2 JP2509428 B2 JP 2509428B2
- Authority
- JP
- Japan
- Prior art keywords
- metallized
- microelectronic package
- package substrate
- power distribution
- substrate assembly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
- H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/901—Printed circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
- Y10T428/31678—Of metal
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structure Of Printed Boards (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】 技術分野 本発明は自動工程処理に適した超小型パッケージ基板
に関する。更に詳細には、本発明はパワートランジスタ
の超小型電子パッケージの自動工程処理に適した超小型
電子パッケージ基板に関する。
に関する。更に詳細には、本発明はパワートランジスタ
の超小型電子パッケージの自動工程処理に適した超小型
電子パッケージ基板に関する。
発明の背景 パワートランジスタ用の超小型出電子パッケージは、
ダイのついた銅のような金属放熱板が上面に設けられて
いるアルミナ磁器基板１個と、口出線が取り付けられ、
ダイがワイヤボンディングされているメタライズパッド
２個と、を備えている。銅のような金属放熱板は、磁器
基板の底面にも設けられている。完成した組立体は、回
路板を含む電子装置で利用される。この回路板には、一
般的には、パワートランジスタパッケージを収容するた
めの空洞があり、回路板の空洞の底にある放熱板と熱的
接触状態に下側放熱板が配設されている。
ダイのついた銅のような金属放熱板が上面に設けられて
いるアルミナ磁器基板１個と、口出線が取り付けられ、
ダイがワイヤボンディングされているメタライズパッド
２個と、を備えている。銅のような金属放熱板は、磁器
基板の底面にも設けられている。完成した組立体は、回
路板を含む電子装置で利用される。この回路板には、一
般的には、パワートランジスタパッケージを収容するた
めの空洞があり、回路板の空洞の底にある放熱板と熱的
接触状態に下側放熱板が配設されている。
金属放熱板は、作動中にパワートランジスタデバイス
から離して熱伝導するには役立つが、パワートランジス
タデバイスの材料の熱膨張係数と上面金属放熱板の不一
致および磁器と両金属放熱板の不一致により、作動時に
受ける熱巡回中にこれら構成要素間の結合が劣化するこ
とがある。基板材料としてベリリアを使用する従来技術
でも、これと同じ金属放熱板問題が生じる。
から離して熱伝導するには役立つが、パワートランジス
タデバイスの材料の熱膨張係数と上面金属放熱板の不一
致および磁器と両金属放熱板の不一致により、作動時に
受ける熱巡回中にこれら構成要素間の結合が劣化するこ
とがある。基板材料としてベリリアを使用する従来技術
でも、これと同じ金属放熱板問題が生じる。
更に言うと、従来技術のパッケージは、パッケージエ
レメントの配置が非対称であるために、組立の際に特定
位置にて配向しなくてはならない。これにより、自動機
器によってパッケージを容易に組み立てられる可能性が
減ぜられ、また、加工処理で基板を位置決めするには複
雑な装置が必要となる。
レメントの配置が非対称であるために、組立の際に特定
位置にて配向しなくてはならない。これにより、自動機
器によってパッケージを容易に組み立てられる可能性が
減ぜられ、また、加工処理で基板を位置決めするには複
雑な装置が必要となる。
従って、本発明の目的は、パッケージエレメント間の
熱膨張係数が不一致が重大でないような超小型電子パッ
ケージを提供することである。
熱膨張係数が不一致が重大でないような超小型電子パッ
ケージを提供することである。
本発明の別の目的は、自動工程処理によって容易に組
み立てられる超小型電子パッケージを提供することであ
る。
み立てられる超小型電子パッケージを提供することであ
る。
前述ならびに他の目的と利益は、以下の明細書および
請求項に記載されている通りのこの発明によって果たさ
れる。
請求項に記載されている通りのこの発明によって果たさ
れる。
発明の概要 本発明は、 上面および下面のある改良磁器基板と； 前記上面にある第一メタライズ配電面と、前記下面に
ある第二メタライズ配電面と； 前記第一メタライズ配電面と前記第二メタライズ配電
面間の電気的結合部と； 中点で基板縦中心面に交差する平面について、実質的
に対称に構成され、前記第一メタライズ配電面から電気
的に絶縁された、前記上面上の少なくとも２個のメタラ
イズパッドと； から成っている、超小型電子パッケージ基板組立体を提
供する。
ある第二メタライズ配電面と； 前記第一メタライズ配電面と前記第二メタライズ配電
面間の電気的結合部と； 中点で基板縦中心面に交差する平面について、実質的
に対称に構成され、前記第一メタライズ配電面から電気
的に絶縁された、前記上面上の少なくとも２個のメタラ
イズパッドと； から成っている、超小型電子パッケージ基板組立体を提
供する。
本発明は、また、 上面および下面のある改良磁器基板と； 前記上面にある第一メタライズ配電面と、前記下面に
ある第二メタライズ配電面と； 前記第一メタライズ配電面と前記第二メタライズ配電
面間の電気的結合部と； 第一配電面から電気的に絶縁された前記上面上の少な
くとも１個の第一メタライズパッドと、第二配電面から
電気的に絶縁された前記下面上の少なくとも１個の第二
メタライズパッド、前記配電面と前記メタライズパッド
は、前記上面と前記下面の間にあり、これらに平行な平
面について実質的に対称に配置される、と； から成っている、超小型電子パッケージ基板組立体を提
供する。
ある第二メタライズ配電面と； 前記第一メタライズ配電面と前記第二メタライズ配電
面間の電気的結合部と； 第一配電面から電気的に絶縁された前記上面上の少な
くとも１個の第一メタライズパッドと、第二配電面から
電気的に絶縁された前記下面上の少なくとも１個の第二
メタライズパッド、前記配電面と前記メタライズパッド
は、前記上面と前記下面の間にあり、これらに平行な平
面について実質的に対称に配置される、と； から成っている、超小型電子パッケージ基板組立体を提
供する。
本発明は、更にまた、 複数の貫通穴を備えた改良磁器シートを作成するする
こと； 前記穴に金属化ペーストを導入すること； 前記ペーストメタライズシートを焼結すること； 焼結されたペーストと電気的接触状態に前記改良磁器
シートの上面および下面の配電面をメタライズするこ
と； 少なくとも一個のパッドを、前記改良磁器シートの上面
および下面の配電面から絶縁状態にメタライズするこ
と； から成る、超小型電子パッケージ基板製作方法を提供
する。
こと； 前記穴に金属化ペーストを導入すること； 前記ペーストメタライズシートを焼結すること； 焼結されたペーストと電気的接触状態に前記改良磁器
シートの上面および下面の配電面をメタライズするこ
と； 少なくとも一個のパッドを、前記改良磁器シートの上面
および下面の配電面から絶縁状態にメタライズするこ
と； から成る、超小型電子パッケージ基板製作方法を提供
する。
図面の簡単な説明 図１は、配電面にラップアラウンド金属化層を備えた
超小型電子パッケージ基板組立体の立面図である。
超小型電子パッケージ基板組立体の立面図である。
図２は、図１の超小型電子パッケージ基板組立体の上
面の平面図である。
面の平面図である。
図３は、配電面にラップアラウンド金属化を施し、メ
タライズパッドを対称に配置した、超小型電子パッケー
ジ基板組立体の底面の平面図である。
タライズパッドを対称に配置した、超小型電子パッケー
ジ基板組立体の底面の平面図である。
図４は、配電ビアを備えた超小型電子パッケージ基板
組立体の立面図である。
組立体の立面図である。
図５は、図４の超小型電子パッケージ基板組立体の平
面図である。
面図である。
図６は、配電ビアを備えた超小型電子パッケージ基板
組立体の底面の平面図である。
組立体の底面の平面図である。
図７は、ビアを備えた基板シートの部分平面図であ
る。
る。
図８は、金属化層を備えた基板シートの部分平面図で
ある。
ある。
図９は、リードフレームの部分平面図である。
発明の詳細な説明 改良磁器基板を利用することにより、電子デバイスか
ら離して熱の所要熱伝導性を損なわずに超小型電子パッ
ケージに組み込まれ、ベリリア磁器基板と組み合わせら
れて用いられてきた放熱板をなくすことができた。ま
た、この改良磁器基板を利用することにより、電子デバ
イスと金属放熱板またはベリリア基板の間の熱膨張係数
の不一致、および、放熱板とアルミナ磁器基板の間の熱
膨張係数の不一致が克服される。
ら離して熱の所要熱伝導性を損なわずに超小型電子パッ
ケージに組み込まれ、ベリリア磁器基板と組み合わせら
れて用いられてきた放熱板をなくすことができた。ま
た、この改良磁器基板を利用することにより、電子デバ
イスと金属放熱板またはベリリア基板の間の熱膨張係数
の不一致、および、放熱板とアルミナ磁器基板の間の熱
膨張係数の不一致が克服される。
本明細書で使用される「改良磁器基板」という用語に
は、窒化アルミニウムおよび炭化ケイ素の両方またはい
ずれかを含有する基板、または、窒化アルミニウムおよ
び炭化ケイ素の両方またはいずれかを主成分とし、熱伝
導性および所要の熱膨張係数に悪影響を及ぼさない他の
成分も含有する基板、が含まれる。
は、窒化アルミニウムおよび炭化ケイ素の両方またはい
ずれかを含有する基板、または、窒化アルミニウムおよ
び炭化ケイ素の両方またはいずれかを主成分とし、熱伝
導性および所要の熱膨張係数に悪影響を及ぼさない他の
成分も含有する基板、が含まれる。
窒化アルミニウムは、熱膨張係数が約4.3×10-6／℃
で半導体チップと一致し、約140−220W/mKという極めて
高い熱導電性を備えている。
で半導体チップと一致し、約140−220W/mKという極めて
高い熱導電性を備えている。
本発明による超小型電子パッケージ作成方法、およ
び、パッケージの要素配列によれば、パッケージ基板組
立体を形成して、電子デバイスを備えた超小型パッケー
ジの製造を完了するための自動工程処理をパッケージに
施すことができる。
び、パッケージの要素配列によれば、パッケージ基板組
立体を形成して、電子デバイスを備えた超小型パッケー
ジの製造を完了するための自動工程処理をパッケージに
施すことができる。
図１と図２は、トランジスタ（図示せず）のような電
子デバイスを取り付けることができるメタライズ配電面
22を有する改良磁器基板21を備えた超小型電子パッケー
ジ基板組立体11である。配電面22は、基板21のスプライ
ン加工を施した穴から形成されているメタライズ面23と
電気的に結合されている。メタライズパッド24は、基板
21の上面に設けられており、配電面22とは電気的に絶縁
されている。パッド24には、口出線25を電気的結合状態
に取り付けることができる。。電子デバイス（図示せ
ず）は、外部環境にアクセスするための、口出線25に接
続したワイヤであってもよい。配電面を利用して接地し
たり、交流電流、直流電流、信号、適用電圧を流すこと
もできる。
子デバイスを取り付けることができるメタライズ配電面
22を有する改良磁器基板21を備えた超小型電子パッケー
ジ基板組立体11である。配電面22は、基板21のスプライ
ン加工を施した穴から形成されているメタライズ面23と
電気的に結合されている。メタライズパッド24は、基板
21の上面に設けられており、配電面22とは電気的に絶縁
されている。パッド24には、口出線25を電気的結合状態
に取り付けることができる。。電子デバイス（図示せ
ず）は、外部環境にアクセスするための、口出線25に接
続したワイヤであってもよい。配電面を利用して接地し
たり、交流電流、直流電流、信号、適用電圧を流すこと
もできる。
図２は、口出線25を取り付けた超小型電子パッケージ
基板組立体11の上面である。パッド24は、基板21の縦中
心面に交差する平面について、実質的に対称に構成され
ている。
基板組立体11の上面である。パッド24は、基板21の縦中
心面に交差する平面について、実質的に対称に構成され
ている。
図３は、底配電面26をメタライズした最新型磁器基板
21の底面である。底配電面26は、スプライン加工を施し
た穴の表面23と電気的に接触しており、このように上面
の配電面22とも電気接触している。口出線25は上面より
突出しているように見える。底配電面26は、超小型電子
パッケージ基板組立体を含む、電子デバイスを回路板に
組み込むための、回路板放熱板取付金属化層として利用
することもできる。
21の底面である。底配電面26は、スプライン加工を施し
た穴の表面23と電気的に接触しており、このように上面
の配電面22とも電気接触している。口出線25は上面より
突出しているように見える。底配電面26は、超小型電子
パッケージ基板組立体を含む、電子デバイスを回路板に
組み込むための、回路板放熱板取付金属化層として利用
することもできる。
図３には、メタライズされた底パッド28二個から電気
的に絶縁された底配電面26も図示されている。（図２と
図３に各々示されている）超小型電子パッケージ基板組
立体11の上面および底面は、このように口出線25（図３
で上面から突出して図示）を超小型電子パッケージ基板
組立体11の上面または底面のいずれかに、効果同等に取
り付けられるように、対称に構成されている。光学的認
識装置だけでなく取出し位置決め機も利用できるので、
組立体を配向するための複雑な装置を要せずに自動処理
およびそれ以上の工程処理の容易化を図ることができ
る。
的に絶縁された底配電面26も図示されている。（図２と
図３に各々示されている）超小型電子パッケージ基板組
立体11の上面および底面は、このように口出線25（図３
で上面から突出して図示）を超小型電子パッケージ基板
組立体11の上面または底面のいずれかに、効果同等に取
り付けられるように、対称に構成されている。光学的認
識装置だけでなく取出し位置決め機も利用できるので、
組立体を配向するための複雑な装置を要せずに自動処理
およびそれ以上の工程処理の容易化を図ることができ
る。
図４と図５は、超小型電子パッケージ基板組立体の他
の実施例である。改良磁器基板21上に、基板21のビア31
に電気的に結合されるメタライズ配電面22が設けられて
いる。金属を充填されたビア31は、図６の底配電面26と
連通し、これと電気的に結合される。配電面22と底配電
面26の間の電気的連通を提供するためにはビア一個で十
分であるが、組立体に複数のビアを組み込むことによっ
て、十分な冗長性を提供し、信頼性を増して、製造時の
ビア充填剤の欠陥を補償する。
の実施例である。改良磁器基板21上に、基板21のビア31
に電気的に結合されるメタライズ配電面22が設けられて
いる。金属を充填されたビア31は、図６の底配電面26と
連通し、これと電気的に結合される。配電面22と底配電
面26の間の電気的連通を提供するためにはビア一個で十
分であるが、組立体に複数のビアを組み込むことによっ
て、十分な冗長性を提供し、信頼性を増して、製造時の
ビア充填剤の欠陥を補償する。
図４、図５、図６では、パッド24は、配電面22と電気
的絶縁状態に、上述のように対称配置で、改良磁器基板
21の上面にメタライズされている。ビア31が図３の配電
面間の電気結合として面23の代わりとなり、底パッド28
が基板21の底面にメタライズされるとき、対称が保たれ
る。口出線25は、パッド24に取り付けることができる、
または、ダイ取付前の対称であるので、底パッド28にも
取り付けられる。
的絶縁状態に、上述のように対称配置で、改良磁器基板
21の上面にメタライズされている。ビア31が図３の配電
面間の電気結合として面23の代わりとなり、底パッド28
が基板21の底面にメタライズされるとき、対称が保たれ
る。口出線25は、パッド24に取り付けることができる、
または、ダイ取付前の対称であるので、底パッド28にも
取り付けられる。
本発明による超小型電子パッケージ基板組立体は、図
７の、改良磁器シート40上に複数の組立体を形成するこ
とによって所定体積で作ることができる。テープ鋳造ま
たは圧出し、打抜き、最後に焼結すること；または、穴
を打抜いてから焼結すること；または、焼結状態のシー
トを穴あけすること；によって、シート40にグリーン状
態または焼結状態のビアホール41を設けることができ
る。
７の、改良磁器シート40上に複数の組立体を形成するこ
とによって所定体積で作ることができる。テープ鋳造ま
たは圧出し、打抜き、最後に焼結すること；または、穴
を打抜いてから焼結すること；または、焼結状態のシー
トを穴あけすること；によって、シート40にグリーン状
態または焼結状態のビアホール41を設けることができ
る。
ビアホール41のメタライズは、厚膜または薄膜技術に
よって行われる。合衆国特許第4,942,076号に最適な薄
膜技術が開示されており、その内容は参照として本明細
書に含まれる。厚膜技術の場合は、広く利用されている
タングステンペーストをスクリーニングによってビアホ
ール41に導入し、スクリーン印刷によってタングステン
の雛型を使って回路（配電面とパッド）を形成すること
もできる。グリーンシートをメタライズする場合は、個
々の組立体を隔離するためにシートを溝をつけ、グリー
ンシートとタングステンを共に焼結してメタライズ焼結
シートを形成することもできる。
よって行われる。合衆国特許第4,942,076号に最適な薄
膜技術が開示されており、その内容は参照として本明細
書に含まれる。厚膜技術の場合は、広く利用されている
タングステンペーストをスクリーニングによってビアホ
ール41に導入し、スクリーン印刷によってタングステン
の雛型を使って回路（配電面とパッド）を形成すること
もできる。グリーンシートをメタライズする場合は、個
々の組立体を隔離するためにシートを溝をつけ、グリー
ンシートとタングステンを共に焼結してメタライズ焼結
シートを形成することもできる。
図８はビアと接触している配電面22（または底配電
面）を備えたシート50の上面（または対称な底面）であ
る。メタライズパッド24は配電面と組み合わせられてい
るが、電気的には絶縁されている。
面）を備えたシート50の上面（または対称な底面）であ
る。メタライズパッド24は配電面と組み合わせられてい
るが、電気的には絶縁されている。
メタライズシートを切断して個々の基板を作成するこ
ともできる。これらは、ニッケルに続く析出金によるバ
レルメッキのようなメタライズを更に施すことによっ
て、更に処理される。口出線はパッドにロウ付けされる
が、パラジウム／銀ロウまたは低温金合金によるロウ付
けであれば、好ましい。リフローまたは熱スクラッピン
グによってダイ付属装置の金表面を保ちながら、金を透
過するニッケルの拡散が防止される。他の実施例では、
金層をなくし、ダイを共晶ロウでニッケルに取り付ける
こともできる。
ともできる。これらは、ニッケルに続く析出金によるバ
レルメッキのようなメタライズを更に施すことによっ
て、更に処理される。口出線はパッドにロウ付けされる
が、パラジウム／銀ロウまたは低温金合金によるロウ付
けであれば、好ましい。リフローまたは熱スクラッピン
グによってダイ付属装置の金表面を保ちながら、金を透
過するニッケルの拡散が防止される。他の実施例では、
金層をなくし、ダイを共晶ロウでニッケルに取り付ける
こともできる。
上記の厚膜法は、ラップアラウンド金属化層を備えた
基板組立体の製作に利用できる。この例では、ビアホー
ルがスプライン加工穴に代えられ、基板組立体は側面に
メタライズされた穴があるように分離される。
基板組立体の製作に利用できる。この例では、ビアホー
ルがスプライン加工穴に代えられ、基板組立体は側面に
メタライズされた穴があるように分離される。
その他のメタライジングの一般的なアディティブ法ま
たはサブトラクティブ法を本発明に適用することもでき
る。例えば、ビアホールは、タングステンパースト中で
のスクリーニング、焼結、穴への銅の充填、その後の焼
結によってメタライズできる。シートは、銅をスパッタ
リングした後に薄膜チタニウム／タングステンを助スパ
ッタリングすることによって回路化される。レジストが
付着され、無電解超小型電子パッケージ基板組立体術ま
たは電解技術のラックメッキによってニッケルに次いで
金が積層される。次いで、レジストが除去され、パター
ンがエッチングされ、基板が分割され、パッドに口出線
がロウ付けされる。
たはサブトラクティブ法を本発明に適用することもでき
る。例えば、ビアホールは、タングステンパースト中で
のスクリーニング、焼結、穴への銅の充填、その後の焼
結によってメタライズできる。シートは、銅をスパッタ
リングした後に薄膜チタニウム／タングステンを助スパ
ッタリングすることによって回路化される。レジストが
付着され、無電解超小型電子パッケージ基板組立体術ま
たは電解技術のラックメッキによってニッケルに次いで
金が積層される。次いで、レジストが除去され、パター
ンがエッチングされ、基板が分割され、パッドに口出線
がロウ付けされる。
リードフレームは個々の基板組立体にロウ付けできる
が、本発明の利点は、個々の組立体に分割する前にリー
ドフレームキャリアの複数基板に処理を施せることであ
る。図９に示すように、位置合わせ穴43に合わせながら
リードフレーム42を個々の基板なロウ付けして、口出線
44をパッド（図示せず）に結合できる。取付後、口出線
44を切断によってフレーム42から分離し、口出線の付い
た個々の基板組立体を分割することもできるし、あるい
は、ダイ取付やワイヤ結合のような以降の処理のために
リードフレームキャリアに数多の組立体を載せた状態に
維持することもできる。
が、本発明の利点は、個々の組立体に分割する前にリー
ドフレームキャリアの複数基板に処理を施せることであ
る。図９に示すように、位置合わせ穴43に合わせながら
リードフレーム42を個々の基板なロウ付けして、口出線
44をパッド（図示せず）に結合できる。取付後、口出線
44を切断によってフレーム42から分離し、口出線の付い
た個々の基板組立体を分割することもできるし、あるい
は、ダイ取付やワイヤ結合のような以降の処理のために
リードフレームキャリアに数多の組立体を載せた状態に
維持することもできる。
本発明の基板組立体は、特に、シリコンンベースまた
はひ化ガリウムベースの、低電力から高電力までの電解
効果トランジスタのようなトランジスタの封入に適して
おり、高周波デバイスを使用することもできる。パッケ
ージの一本以上の口出線が内部接続されているような、
口出線が二本以下のインダクタやキャパシタのようなデ
バイスも封入できる。
はひ化ガリウムベースの、低電力から高電力までの電解
効果トランジスタのようなトランジスタの封入に適して
おり、高周波デバイスを使用することもできる。パッケ
ージの一本以上の口出線が内部接続されているような、
口出線が二本以下のインダクタやキャパシタのようなデ
バイスも封入できる。
ダイ取付基板組立体は、PC板のような回路板に取り付
けることができる。リードフレームは回路化板にロウ付
けされ、底配電面（および底絶縁パッド）は、基板組立
体をダイから離して熱伝導板と熱的接触状態に配置さ
れ、回路板放熱板に結合される。
けることができる。リードフレームは回路化板にロウ付
けされ、底配電面（および底絶縁パッド）は、基板組立
体をダイから離して熱伝導板と熱的接触状態に配置さ
れ、回路板放熱板に結合される。
従って、本発明の超小型電子パッケージ基板組立体
は、前述の目的を果たすものである。ベリリアのよう
な、半導体材料との熱膨張係数の一致に劣った金属放熱
板および磁器を利用する必要が無くなった。構成が単純
化されたことにより、大量の自動化生産が可能になり、
信頼性が向上され、コストが消滅される。対称構成にし
たことによって自動工程処理を利用でき、好適実施例で
は、上から下まで、パッケージ基板組立体を再方向決め
する必要もない。パッケージは、口出線側から、その反
対側に向かって、短くすることも、長くすることもでき
るので、容易な配向および正しいダイ配置のための自動
処理を施すことも可能となる。
は、前述の目的を果たすものである。ベリリアのよう
な、半導体材料との熱膨張係数の一致に劣った金属放熱
板および磁器を利用する必要が無くなった。構成が単純
化されたことにより、大量の自動化生産が可能になり、
信頼性が向上され、コストが消滅される。対称構成にし
たことによって自動工程処理を利用でき、好適実施例で
は、上から下まで、パッケージ基板組立体を再方向決め
する必要もない。パッケージは、口出線側から、その反
対側に向かって、短くすることも、長くすることもでき
るので、容易な配向および正しいダイ配置のための自動
処理を施すことも可能となる。
このように、本発明の目的は本発明によって果たされ
るが、本発明は上記特定実施例に限定されるものではな
く、以下のクレイムによって述べられる変更、修正、同
等の実施例を含むものである。
るが、本発明は上記特定実施例に限定されるものではな
く、以下のクレイムによって述べられる変更、修正、同
等の実施例を含むものである。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−148757（ＪＰ，Ａ) 特開 平１−253243（ＪＰ，Ａ) 特開 昭62−47177（ＪＰ，Ａ) 特公 平１−49652（ＪＰ，Ｂ２)
Claims (17)
- 【請求項１】上面および下面のある改良磁器基板と、 前記上面にある第一メタライズ配電面と、前記下面にあ
る第二メタライズ配電面と、 前記第一メタライズ配電面と前記第二メタライズ配電面
との間の電気的結合部と、 中点で基板縦中心面に交差する平面について、実質的に
対称に構成され、前記第一メタライズ配電面から電気的
に絶縁された、前記上面上の少なくとも２個のメタライ
ズパッドと、 から成っており、 前記改良磁器基板が、大部分即ち主成分として、窒化ア
ルミニウム、炭化ケイ素、及び窒化アルミニウムと炭化
ケイ素との混合物の内から選択される磁器から成ってい
る、超小型電子パッケージ基板組立体。 - 【請求項２】請求の範囲第１項に記載の超小型電子パッ
ケージ基板組立体において、前記メタライズパッドの少
なくとも一個に、口出線が取り付けられていることを特
徴とする、超小型電子パッケージ基板組立体。 - 【請求項３】請求の範囲第１項に記載の超小型電子パッ
ケージ基板組立体において、更に、中点で基板の縦中心
面を交差する平面に対して実質的に対称に配置され、前
記配電面から電気的に絶縁された、前記底面上の少なく
とも二個の底メタライズパッドを備えたことを特徴とす
る、超小型電子パッケージ基板組立体。 - 【請求項４】上面および下面のある改良磁器基板と、 前記上面にある第一メタライズ配電面と、前記下面にあ
る第二メタライズ配電面と、 前記第一メタライズ配電面と前記第二メタライズ配電面
間の電気的結合部と、 第一配電面から電気的に絶縁された前記上面上の少なく
とも１個の第一メタライズパッドと、第二配電面から電
気的に絶縁された前記下面上の少なくとも１個の第二メ
タライズパッドと、から成り、 前記配電面と前記メタライズパッドは、前記上面と前記
下面の間にあり、これらの平行な平面について実質的に
対称に構成されており、 前記改良磁器基板が、大部分即ち主成分として、窒化ア
ルミニウム、炭化ケイ素、及び窒化アルミニウムと炭化
ケイ素との混合物の内から選択される磁器から成ってい
る、超小型電子パッケージ基板組立体。 - 【請求項５】請求の範囲第１項または第４項に記載の超
小型電子パッケージ基板組立体において、前記電気結合
部が複数のメタライズされたビアから成っていることを
特徴とする、超小型電子パッケージ基板組立体。 - 【請求項６】請求の範囲第１項または第４項に記載の超
小型電子パッケージ基板組立体において、前記電気結合
部が少なくとも一個のスプライン加工穴周囲のメタライ
ズ表面から成っていることを特徴とする、超小型電子パ
ッケージ基板組立体。 - 【請求項７】請求の範囲第４項に記載の超小型電子パッ
ケージ基板組立体において、前記上面および前記下面に
少なくとも二個の前記メタライズパッドを備えているこ
とを特徴とする、超小型電子パッケージ基板組立体。 - 【請求項８】請求の範囲第４項に記載の超小型電子パッ
ケージ基板組立体において、前記メタライズパッドの少
なくとも一個に、口出線が取り付けられていることを特
徴とする、超小型電子パッケージ基板組立体。 - 【請求項９】請求の範囲第２項から第８項までのいずれ
か一項に記載の超小型電子パッケージ基板組立体におい
て、前記第一メタライズ配電面に取り付けられ、前記口
出線と電気的に結合された電子デバイスを備えているこ
とを特徴とする、超小型電子パッケージ基板組立体。 - 【請求項１０】請求の範囲第９項に記載の超小型電子パ
ッケージ基板組立体であって、前記上面上に少なくとも
二個のメタライズパッドが取り付けられており、前記デ
バイスが前記口出線と電気的に接続されているトランジ
スタであることを特徴とする、超小型電子パッケージ基
板組立体。 - 【請求項１１】複数の貫通穴を備えた改良磁器シートを
作成する工程、 前記穴に金属化ペーストを導入する工程、 前記ペーストメタライズシートを焼結する工程、 焼結されたペーストと電気的接触状態に前記改良磁器シ
ートの上面および下面の配電面をメタライズする工程、 少なくとも一個のパッドを、前記改良磁器シートの上面
及び下面の配電面から絶縁状態にメタライズする工程、 から成っており、 前記改良磁器シートが、大部分即ち主成分として、窒化
アルミニウム、炭化ケイ素、及び窒化アルミニウムと炭
化ケイ素との混合物の内から選択される磁器から成って
いる、超小型電子パッケージ基板組立体製作方法。 - 【請求項１２】請求の範囲第11項に記載の超小型電子パ
ッケージ基板組立体作成方法において、前記改良磁器シ
ートに複数の配電面とパッドの組み合わせを形成する工
程を含むことを特徴とする、製作方法。 - 【請求項１３】請求の範囲第12項に記載の超小型電子パ
ッケージ基板組立体製作方法において、前記改良磁器シ
ートに少なくとも一個の配電面とパッドの組合わせを備
えた基板を切断する工程を含むことを特徴とする、製作
方法。 - 【請求項１４】請求の範囲第13項に記載の超小型電子パ
ッケージ基板組立体製作方法において、少なくとも一個
のメタライズホールの一部が、前記基板に面する縁部を
形成するように、前記基板が切断されることを特徴とす
る、製作方法。 - 【請求項１５】請求の範囲第13項に記載の超小型電子パ
ッケージ基板組立体製作方法において、少なくとも一個
のメタライズホールが、基板を貫通してビアを形成する
ように、前記基板の切断されることを特徴とする、製作
方法。 - 【請求項１６】請求の範囲第13項に記載の超小型電子パ
ッケージ基板組立体製作方法において、前記切断基板の
位置表面上の各パッドに口出線を付ける工程を含むこと
を特徴とする、製作方法。 - 【請求項１７】請求の範囲第11項に記載の超小型電子パ
ッケージ基板組立体製作方法において、前記一表面上の
前記パッドに口出線を付ける工程を含むことを特徴とす
る、製作方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US61520690A | 1990-11-19 | 1990-11-19 | |
| US615,206 | 1990-11-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06504650A JPH06504650A (ja) | 1994-05-26 |
| JP2509428B2 true JP2509428B2 (ja) | 1996-06-19 |
Family
ID=24464440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4501964A Expired - Lifetime JP2509428B2 (ja) | 1990-11-19 | 1991-11-18 | 超小型電子パッケ―ジ |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US5324570A (ja) |
| EP (1) | EP0561914A1 (ja) |
| JP (1) | JP2509428B2 (ja) |
| KR (1) | KR100191485B1 (ja) |
| AU (1) | AU9068491A (ja) |
| CA (1) | CA2096008A1 (ja) |
| MX (1) | MX9102106A (ja) |
| TW (1) | TW201863B (ja) |
| WO (1) | WO1992008606A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7132743B2 (en) * | 2003-12-23 | 2006-11-07 | Intel Corporation | Integrated circuit package substrate having a thin film capacitor structure |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3838204A (en) * | 1966-03-30 | 1974-09-24 | Ibm | Multilayer circuits |
| US3561110A (en) * | 1967-08-31 | 1971-02-09 | Ibm | Method of making connections and conductive paths |
| US3852877A (en) * | 1969-08-06 | 1974-12-10 | Ibm | Multilayer circuits |
| US4131516A (en) * | 1977-07-21 | 1978-12-26 | International Business Machines Corporation | Method of making metal filled via holes in ceramic circuit boards |
| US4376287A (en) * | 1980-10-29 | 1983-03-08 | Rca Corporation | Microwave power circuit with an active device mounted on a heat dissipating substrate |
| JPS5756953A (en) * | 1981-08-10 | 1982-04-05 | Nec Corp | Transistor |
| US4446477A (en) * | 1981-08-21 | 1984-05-01 | Sperry Corporation | Multichip thin film module |
| JPS61158839A (ja) * | 1984-12-28 | 1986-07-18 | Okuno Seiyaku Kogyo Kk | ガラス組成物 |
| JP2686928B2 (ja) * | 1985-08-26 | 1997-12-08 | アンリツ株式会社 | シリコン・ゲルマニウム混晶薄膜導電体 |
| US4732780A (en) * | 1985-09-26 | 1988-03-22 | General Electric Company | Method of making hermetic feedthrough in ceramic substrate |
| US4684446A (en) * | 1985-09-26 | 1987-08-04 | General Electric Company | Secondary metallization by glass displacement in ceramic substrate |
| US4714905A (en) * | 1986-10-08 | 1987-12-22 | K & L Microwave | SMC filter and method of manufacture thereof |
| JPS63274196A (ja) * | 1987-05-06 | 1988-11-11 | Mitsubishi Electric Corp | 金属芯印刷配線板 |
| US4861641A (en) * | 1987-05-22 | 1989-08-29 | Ceramics Process Systems Corporation | Substrates with dense metal vias |
| US4925723A (en) * | 1988-09-29 | 1990-05-15 | Microwave Power, Inc. | Microwave integrated circuit substrate including metal filled via holes and method of manufacture |
| US4942076A (en) * | 1988-11-03 | 1990-07-17 | Micro Substrates, Inc. | Ceramic substrate with metal filled via holes for hybrid microcircuits and method of making the same |
| US4899118A (en) * | 1988-12-27 | 1990-02-06 | Hughes Aircraft Company | Low temperature cofired ceramic packages for microwave and millimeter wave gallium arsenide integrated circuits |
-
1991
- 1991-11-18 JP JP4501964A patent/JP2509428B2/ja not_active Expired - Lifetime
- 1991-11-18 KR KR1019930701483A patent/KR100191485B1/ko not_active IP Right Cessation
- 1991-11-18 EP EP92900848A patent/EP0561914A1/en not_active Withdrawn
- 1991-11-18 AU AU90684/91A patent/AU9068491A/en not_active Abandoned
- 1991-11-18 MX MX9102106A patent/MX9102106A/es unknown
- 1991-11-18 WO PCT/US1991/008614 patent/WO1992008606A1/en not_active Application Discontinuation
- 1991-11-18 CA CA002096008A patent/CA2096008A1/en not_active Abandoned
-
1992
- 1992-02-01 TW TW081100804A patent/TW201863B/zh active
- 1992-12-17 US US07/993,968 patent/US5324570A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CA2096008A1 (en) | 1992-05-20 |
| KR930703148A (ko) | 1993-11-29 |
| WO1992008606A1 (en) | 1992-05-29 |
| KR100191485B1 (ko) | 1999-06-15 |
| EP0561914A1 (en) | 1993-09-29 |
| JPH06504650A (ja) | 1994-05-26 |
| MX9102106A (es) | 1992-07-08 |
| AU9068491A (en) | 1992-06-11 |
| TW201863B (ja) | 1993-03-11 |
| US5324570A (en) | 1994-06-28 |
| EP0561914A4 (ja) | 1994-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7923367B2 (en) | Multilayer wiring substrate mounted with electronic component and method for manufacturing the same | |
| US4700473A (en) | Method of making an ultra high density pad array chip carrier | |
| US4700276A (en) | Ultra high density pad array chip carrier | |
| KR100395862B1 (ko) | 플립 칩형 반도체 장치 및 플립 칩형 반도체 장치 제조 방법 | |
| US5386339A (en) | Monolithic microelectronic circuit package including low-temperature-cofired-ceramic (LTCC) tape dielectric structure and in-situ heat sink | |
| JPH02501873A (ja) | 高密度電子パッケージ及びその製造方法 | |
| CN107123601B (zh) | 一种高散热器件封装结构和板级制造方法 | |
| US6613605B2 (en) | Interconnection method entailing protuberances formed by melting metal over contact areas | |
| CN114121829A (zh) | 具有热通孔和烧结结合的热耗散结构的基板 | |
| JP2002520865A (ja) | 基板の上面と下面との間に導電性横接続部を有する線材の製造法ならびに基板上にこの種の横接続部を有する線材 | |
| US5898128A (en) | Electronic component | |
| JP2509428B2 (ja) | 超小型電子パッケ―ジ | |
| JP2783882B2 (ja) | 混成集積回路およびその製造方法 | |
| JPH11150214A (ja) | 半導体集積回路装置及びその半導体ベアチップ実装方法 | |
| JPH06163765A (ja) | 窒化アルミヒートシンクおよびその製造方法 | |
| JP2517024B2 (ja) | セラミックパッケ―ジとその製造方法 | |
| JPH02132847A (ja) | セラミックス放熱フィン付半導体装置 | |
| JP3831173B2 (ja) | 半導体モジュール | |
| JP2000114441A (ja) | 多層金属板およびその製造方法 | |
| JPH0739234Y2 (ja) | 半導体装置 | |
| JP2022086084A (ja) | 電子回路装置の製造方法 | |
| JPH11297909A (ja) | 放熱用金属板およびそれを用いた電子部品用パッケージ | |
| JPH06196585A (ja) | 回路基板 | |
| JPH0514514Y2 (ja) | ||
| JPS6286833A (ja) | セラミック接合方法及びセラミックパッケージの製法及びセラミックパッケージ |