TW201863B - - Google Patents

Download PDF

Info

Publication number
TW201863B
TW201863B TW081100804A TW81100804A TW201863B TW 201863 B TW201863 B TW 201863B TW 081100804 A TW081100804 A TW 081100804A TW 81100804 A TW81100804 A TW 81100804A TW 201863 B TW201863 B TW 201863B
Authority
TW
Taiwan
Prior art keywords
plane
patent application
item
mating
substrate
Prior art date
Application number
TW081100804A
Other languages
English (en)
Original Assignee
Carborundum Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Carborundum Co filed Critical Carborundum Co
Application granted granted Critical
Publication of TW201863B publication Critical patent/TW201863B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Description

018G3 五、發明説明（i) 本發明偽有關於一種適於供自動處理用的微電子封 裝結構。本發明尤其有關於種適於供一些功率電晶體微電 子封裝之自動處理用的徹電子封裝結構。 供功率電晶體用的徹電子封裝包括一値鋁陶瓷基體， 基體上方表面放置有一諸如銅之金屬熱槽，熱槽上再附接 模，然後附接有導绵的兩傾金屬接塾再與該楔相接合。一 金屬熱槽，一樣諸如銅，被放置在該陶瓷基體之底表面。 所完成之組合被使用在含有一些電路板的電子裝置中，該 電路板通常具有一些供容纳該功率電晶體封裝的凹穴，而 該底部熱槽則與一位於該電路板之凹穴底部的熱槽呈端接 雖然該等金鼷熱槽對於將熱導離該功率電晶醴裝置在 操作時所産生的熱有所用處，然而在該功率裝置與該頂金 屬熱槽間之材質熱膨脹偽數的不相匹配，以及在該陶瓷與 兩金靥熱槽間的材質熱膨賬偽數的不相匹配都會造成這些 元件在操作的熱循環期間的接合失敗；金屬熱槽所遭遇的 相同問題亦發生在習知以波作為基體材質者上。 經濟部屮央標準而Α工消#合作社印Μ (請先R/.I1?背而之注意肀項,) 此外，習知技術的封裝由於封裝元件的不對稱性分佈 之故必須將該組合定向於一特定位置，這個縮小了以自動 化設備來容易地組合該封裝的可能性，而且需要複雜的設 備來將該基體定位以供處理。 因此，本發明的一値目的在於提供一種不會在該等# 裝元件間産生重大之熱膨脹偽數不相匹配的微電子封裝。 本發明的另一目的在於提供一種可以很容易為自動處 本紙張尺度逍用中a Β家楳毕(CNS) 1Μ規格(210父297公釐) 3 01863 經濟部屮央榣準局貝工消仲合作杜印製 五、發明説明（2) 理所組合的徹電子封裝。 在此所述本發明的這些與其它目的和優點皆可由下述 説明書與申請專利範圍所述之本發明達成。 本發明提供一種微電子封裝基體組合，其包含： 一具有一頂表面與一底表面的高级陶瓷基體； 一在該頂表面上的第一金屬化配接平面以及一在該底 表面上的第二金屬化配接平面； 一介於該第一與第二配接平面之間的電連接； 至少兩個位於該頂表面上但與該第一配接平面相電隔 離的金屬化接墊，其中該等金屬化接墊被安排成大致上對 稱於一横過該基體之縱長平面中點的平面。 本發明提供一種微電子基體組合，其包含： 一具有一頂表面與一底面的高级陶瓷基體； 一在該頂表面上的第一金颶化配接平面以及一在該底 表面上的第二金屬化配接平面；· 一介於該第一與第二配接平面之間的電連接； 至少一値位於該頂表面上但與該第一配接平面相電隔 離的金靥化接塾，以及至少一個位於該底表面但與該第二 配接平面相電隔離的金屬化接墊，其中該等配接平面與該 等金靥化接塾被安排成大致上對稱於一介於該頂與底表面 之間而且與其相平行的平面。 本發明還提供一種用以製造微電子封裝基體組合的方 法，其包含： 備置一具有許多穿過其間之孔的高级陶瓷Η材； (請先閲讀背而之注意^項#班筠4 _ r 本紙张尺度遑用中as家榣準(CNS)T4規格(210X297公*) 4 Λ Ο η 6 五、發明説明（3) 將金屬化湖狀物導入該等孔中； 燃燒該糊狀金屬化片材； 在該高级陶瓷片的頂表面與底表面金屬化一與該燒過 糊狀物相電接的配接平面；以及 金屬化至少一與該高级陶瓷Η之頂表面與底表面配接 平面相電隔離的接塾。 第1圖是一具有裹繞金靥化之配接平面的徹電子封裝 基體組合的正視圖。 第2圖為第1圖所示徹電子封裝基體組合頂表面的平 面_。 第3圖為一徹電子封裝基體組合之底表面的平面圖， 其中此基體組合具有衷繞金屬化的配接平面以及相對稱配 置的金屬化接m c. 第4圖為一具有一些配接通路（via)之撤電子封裝基 體組合的正視圖。 第5圖為第4圖所示微電子封裝基體組合的平面圖。 第6圖為一具有配接通路之徹電子封裝基體組合底表 面的平面圖。 第7圖為一具有vias之基體片的部份平面圖。 第8圖為一金屬化之基體片的部份平面圖。 第9圖為一導線框架的部份平面圖。 現今己能夠Μ由使用一種高级陶瓷基體而省略结合至 徹電子封裝的一些金屬熱槽，以及與波陶瓷基體一起使用 的金屬熱槽，而無損於將熱導離該電子裝置的需求。此夕卜 本紙张尺度遑用中国Β家標华(CHS) Τ4規格(210X297公;¢) 装< ·?.·- 線- 經濟部中央榀準局只工消f合作杜印製 01863 Λ (5 Π 6 經濟部中央榀準而β工消费合作社印製 五、發明説明（4 ) ，該高级陶瓷基體的使用也可克服該電子裝置·與金颶熱槽 或波基體之間或者是該熱槽與該鋁陶瓷基體之間的材質熱 膨脹偽數不相匹配。 在此所用之所謂“高级陶瓷基體”包括其中所含之陶 瓷實質上係氮化鋁及/或磺化矽，或是所含的陶瓷以氮化 鋁或磺化矽為主要成分再加上其它對於所需的熱傳導率與 熱膨脹係數沒有反向影遒的成分者。 氮化鋁具有一與半導體晶片相容的熱膨脹係數，大約 是4.3 X 10-s/°C,而且具有一非常高的熱傳導率，大約 140-220 W/βΚ。磺化矽亦有一非常相容的熱膨脹偽數，為 3.7x10-V°C，以及一大約27 0 W/mK的優秀熱傳導率,， 備置該根據本發明之徹電子封裝的方法，以及各封裝 元件的排列使得該封裝可以被自動化處理地形成該封裝基 體組合，並完成該含有電子裝置之電子封裝的製造。 第1與第2圔顯示徹電子封裝基體組合11,其包含一 具有金屬化配接平面22且該平面上装設有一諸如電晶髏（ 未顯示）之電子裝置的高级陶瓷基體2 1。配接平面與金屬 化面23相電接，而該金靥化面則由一在基體2 1中的栓槽孔 (castellatiQn hole)所形成。一些金屬化接墊24設置在 該基體2 1的頂表面，而且與配接平面22相電隔離。可在各 接墊24上電接一些導線25,之後該電子裝置（未顯示）可以 線接至該等導線25上，以出入外部環境。該配接平面可用 以提供接地，或是承載交流電淹、直流電流、信號，或是 施加電壓。 (請先閲讀背而之注意卒項典项寫4 裝< 線， 本紙ft尺度遑用中a曲家榣準(CHS) 1Μ規格(210X297公*) 6 01863 Λ 6 Η 6 經濟部屮央榀準局β工消费合作社印製 五、發明説明（5 ) 第2画顯示該徹電子封装基體組合11的頂表面，在1¾ 表面上附接有一些導線25。各接塾24被排列成大致上對稱 於一横過基體21之縱長平面的平面。 第3圖顯示該高级陶瓷基體21的底表面，在該表面上 金屬化有一底配接平面26。該底配接平面26與該栓槽孔之 面23相電接，因而與頂表面之配接平面相電接。可見各導 線25自該頂表面突出，底配接平面26可作為該電路板熱槽 附接金屬化，以將一含有微電子封装基髏組合的電子裝置 結合至一電路板上。 第3圖亦顯示該底部配接平面26,此平面與兩金騸化 底接塾28相電隔離。該撤電子封裝基體組合11的頂部與底 部表面（分別如第2與第3圖所示）因而呈對稱性地配置， 而使得各導線25(如第3圖所示之自頂表面突出者）可以等 效果地附接於徹電子封裝基體組合11的頂部或底部表面。 另外，可利用一些非光學辨識裝置的抬取與放置機械來加 強自動化的撐握以及進一步之處理，而不箱要複雜的裝置 來對該組合加以定向。 該微電子封裝基體組合的或擇實施例顯示於第4與第 5圖。在高级陶瓷基體21上金颶化有配接平面22,此平面 與基體21中的一些通路31相電接，這些金屬充填而成的通 路31與第6圖所示之底配接平面26相通並與其相電接，雖 然一個通路即足以提供配接平面2 2與底配接平面2 6之間的 電接，然而在該組合中結合有許多個通路刖可提供充分的 重複性以及增強的可靠性，以補償在製造期間充填該等通 (請先閲讀背而之注意事項洱项寫方-K) 本紙張尺度逍用中Β 8家楳毕(CNS)〒4規格(210X297公*) L018G3 A () η 6 經濟部屮央榀準而10:工消货合作杜印製 五、發明説明（6) 路所可能産生的任何缺陷。 參考第4、5與第6圖，各接塾24如上所述般與配接平 面2 2相電絶緣且相對稱配置地被金屬化至高级陶瓷基體21 的頂表面上。當各通路31取代各面23而成為第3圖之該等 配接平面間的電連接，而且各底接塾28被金屬化至基體21 的底表面時，對稱性仍要被維持。各導線25可以被附接於 接塾24上，或著因為在附著模具之前要逹成對稱性而被附 接於各底接墊28上。 根據本發明之各撤電子封装基體組合可以如第7圖所 示般藉由在一高级陶瓷片材40上形成許多値組合而被大量 製造。Η材40可以在一生的或被燒結的狀況下，由帶锈 或擠製、衝孔以及最後之燃燒；或是藉由壓出孔洞然後燃 燒；或是藉由對一己燒结之Η材辍孔而提供一些通路孔41 〇 各通路孔4 1可以利用厚或薄膜技術加以金騸化。一種 適當之薄膜技術敘述於美國專利第4 94 2076號中，其併於 此供參考。在厚膜技術中，一習知之鎢糊狀物可以锗由掠 過（screening)而被導入各通路孔41中，而且亦可應用一 由鶴製成的圖案來籍由掠印法（screen printing)形成一 些電路（各配接平面與接墊）。在一生的>={材上施以金屬化 的地方，可以對該Η材進行刻劃，以與各分開之組合隔離 ,而且該生的片材與铸可以一起被燃燒而形成一己金屬化 、燒結的Η材。 第8圖顯示一片材40的頂表面（或對稱的底表面），此 (請先閲讀背而之注意带項洱项寫4.0 裝_ ·'_ 線· 本紙张尺度边用中國國家標準(CNS)T很格(210X297公;tt) 8 018G3 Λ fi η 6 經濟部屮央標準局CX工消合作杜印製 五、發明説明（7) Η材含有一些與各通路相接觸的配接平面22(或底配接平 面）。各金屬化的接墊24與該等配接平面相结合，但與之 相電隔離。 該完成金屬化的Η材可以被分離，以形成一些分離的 基體，這些基體再為進一步的金屬化所進一步處理，諸如 以鎳筒鍍（barrel plating)之後再沉積金。各導線被燒焊 至該等接墊上，其中最好是以一把/銀焊料或低溫的金合 金來進行，這屆可以防止鎳擴散至金上面，以藉由重流法 (ref lowing)或熱洗法維持一供模子附接的金質表面。在 另一實施例中，該金質層可以被省略，而且該模子可以透 過一共晶焊料装設在該鎳材上。 上述厚膜法可用以製造一些具有一捲繞式金屬化的基 體組合，在此例子中，各脑通路孔為各膣栓槽孔所取代， 旦各値基體組合被分開，以將該金屬化的孔放在側表面上' 0 其它習知添加與減少的金屬化方法可以應用在本發明 上，例如，各通路孔可以藉由椋過一鍀糊中、點火、將該 孔充煩銅接箸點火等而被金屬化該Η材可以在噴鍍完銅 之後，一併噴镀薄膜鈦/鎮而被電路化。首先施加一阻擋 物，然後藉無電極或電解質架式電鍍法（rach plating)技 術施加鎳金屬以及金。之後，取掉該阻擋物，卽獲得一個 蝕刻而得的圖案，再將各基體分開，並將導線燒焊至該接 墊上。 各導線框架可以被燒焊至各分開的基體組合上，不過 本紙張尺度边用中a a家搽毕(CNS) T4規格(210X297公龙) 018 I, 經濟部中央櫺準局CX工消#合作杜印製 五、發明説明（8 ) 本發明的一項優點是可以在多數基體被分成各値組合之前 在一導線框架載體中處理該等多數値基體。如第9圖所示 ，導線框架4 1可以與各傾排正孔4 3相對齊地被燒焊至各個 各別基體上，以使各導線44連接至各接墊（未顯示）上。完 成附接之後，各導線44藉由切削而與該框架42分離，而且 各具有獨立導绵的基體組合也可被分離，或是維持成具有 •很多個組合在該導線框架載體上，以便進行後绩的處理， 諸如模具附接以及接線的接合。 本發明之各基體組合恃別適用於封装電晶體，諸如低 至高功率的場效電晶體，不管是矽基或鎵珅基，而且可以 與音頻裝置一起使用。各種具有小於三條導線的裝置，諸 如電感器或電容器等亦可以被封裝，諸如該封裝的其中一 條或多條導線互連在一起C 一値附接有模具的基體組合可以被裝設至一電路板中 ，諸如一 PC板。該導線框架被焊接至該己完成電路化的板 子，而且該底配接平面（與底部被绝緣的各接Μ )被接合至 該電路板的熱槽上，而使該基體組合與該板子相熱接镯， 以將熱導離該模具。 因此，本發明之撤電子封裝基體組合可以完成上述諸 目的，可以避免使用一些必須具有與半導體材質相匹配之 劣等熱膨脹偽數的金屬熱槽與陶瓷，諸如披。可以獲得一 脑簡化的設計，其可以獲得高容積、自動化的生産，進而 産生較高的可靠度與較少的成本。設計的對稱性可以使用 在自動化程序中，而在較佳實施例中刖不需要對該封裝基 丁 t 本度边用中祕华陳崎）1〇 L01863 Λ 6 __Π6___ 五、發明説明（9) 體組合由頂部至底部地重新定向，該封裝之導線侧至導線 側相對於其它方向可以作得較短些或較長些，以便可以自 動化操作，以方便定向以及校正模具的放置。 因此，本發明的各屆目的可以為本發明所逹成，然而 本發明並不受限於上述特定實施例，而是包括後述申請專 利範圍所界定的各種變化、修改以及等效實施。 (請先lv.l1ft背而之注意$項#项穷-f 裝- 訂_ 經濟部屮央榣準局ΚΪ工消奸合作社印製 本紙張尺度遑用中B «家榣毕(CNS)〒4規格(210X297公釐) 11

Claims (1)

  1. 經濟部屮央櫺準局貝工消贽合作社印製 L01S63 b7 C7 _ __ D7 1'^… … _ ：·' ' 1.一種徹體組合，包含： 1 . · j 一具有一頂表面與一底表面的高级陶瓷基體； 在該頂表面上的第一金屬化配接平面，以及在該底 表面上的第二金屬化配接平面； 一在該第一與第二配接平面之間的電連接； 至少兩値位於該頂表面上與該第一配接平面電绝续 的金屬化接墊；其中該等金屬化接Μ排列成大致上對稱 於一橫切該基體之縱長面中點的平面。 2.如申請專利範圍第1項所述之微電子封裝基體組合，其 中有一導線附接至該等金驅化接Μ之至少其中之一。 3.如申請專利範圍第1項所述之微電子封裝基體組合，其 還包含至少兩値位於該底表面上與該第二配接平面電绝 緣的底金屬化接塾，其中該等底金屬化接墊被排列成大 致上對稱於一橫切該基體之縱長平面中點的平面 4 . 一種徹電子封裝基體組合，包含： 一具有一頂表面與一底表面的高级陶瓷基體； 在該頂表面上的第一金屬化配接平面，以及在該底 表面上的第二金屬化配接平面； 一介於該第一與第二配接平面之間的電連接； 至少一痼位於該頂表面上與該第一配接平面電绝绨 的金覊化接墊，以及至少一個位於該底表面上與該第二 分配面電绝緣的金屬化接墊；其中該等配接平面與該等 金屬化接墊排列成大致上對稱於一位於該頂表面與該底 表面之間而且與之平行的平面。 本紙a尺度逋用中B困家標準(CNS)甲4規格(210x297公釐) ......................................{ ...........it..............................打...........Λ ..............線 • - (請先閱讀背面之注意事項再填寫本頁) 12 A7 B7 .01863 c? _________ D7 _ 六、申請專利範圍 5 .如申請專利範圍第1或第4項所述的撤電子封裝基體組合 ，其中該電連接包含許多値金屬化通路。 6 .如申請專利範圍第1或第4項所述的徹電子封裝基體組合 ，其中該電連接包含一至少是一栓槽孔之周緣的金驅化 表面。 7 .如申請專利範圍第4項所述之徹電子封裝基體組合，在 該頂表面與該底表面上至少具有兩値該等金屬化的接墊 8 .如申請專利範圍第4項所迷之徹電子封裝基體組合，其 中有一導線附接至在該頂表面與該底表面其中之一上的 至少一金匾化接Μ : 9，如申請專利範圍第2或第8項所述的撤電子封装基體組合 ，包括一値裝設在該第一金屬化配接平面並且與該導線 電接在一起的電子裝置。 1 〇 ·如申請專利範圍第9項所述的撤電子封裝基體組合，其 中有一些導線附接在位於頂表面上的至少兩金屬化接 塾，且該電子裝置是一與該等導線電接在一起的電晶 經濟部屮央櫺準局貝工消费合作社印製 體。 11. 一種用以製造撤電子封装基體組合的方法，包含： 備置一個具有一頂表面與一底表面的高级陶瓷Η 材，該片材並具有許多画穿過其間而延伸的孔； 將一金屬化的湖狀物導入該等孔中； 燃燒該糊狀金鼷化Η材； 在該高级陶瓷片材的頂表面與底表面上金屬化一 13 (請先/VI讀背面之注意事項再填寫本頁) -打· •線 本紙張尺度適用中國困家橾準（CNS)甲4規格(210X297公釐) ,01863 A7 B7 C7 D7 經濟部屮央檁準局貝工消费合作社印製 六、申ifr專利範園 與該燒過糊狀物相電接的配接平面；以及 在該高级陶瓷片材之頂表面與底表面上金屬化至 少一阔與該配接平面電绝緣的接墊。 12 .如申請專利範圍第11項所述之方法，包1括在該高级陶 瓷Η材上形成許多値配接平面/接墊組合。 13. 如申請專利範圍第12項所述之方法，包括將一具有至 少一値該配接平面/接墊組合的基體切離該高级陶瓷Η 材。 14. 如申請專利範圍第13項所述之方法，其中該基體被切 成恰好至少一金屬化孔的一部份形成該基體的一邊绪 面0 15. 如申請專利範圍第u項所述之方法，其中該基體披切 成恰好至少有一金屬化孔穿過該基體，而形成一通路 is.如申請專利範圍第13項所述之方法，包括將一導绵附 接至位於該己切過基體之其中一表面上的毎一接塾： Π .如申請專利範圍第11項所述之方法，包括將一導線附 接至位於該等表面其中之一上的接墊。 (請先閱砝背面之注意事項再填寫本頁) .装. 用中8 s家科(eNS)T4規格⑵Qx297公金) 14
TW081100804A 1990-11-19 1992-02-01 TW201863B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US61520690A 1990-11-19 1990-11-19

Publications (1)

Publication Number Publication Date
TW201863B true TW201863B (zh) 1993-03-11

Family

ID=24464440

Family Applications (1)

Application Number Title Priority Date Filing Date
TW081100804A TW201863B (zh) 1990-11-19 1992-02-01

Country Status (9)

Country Link
US (1) US5324570A (zh)
EP (1) EP0561914A1 (zh)
JP (1) JP2509428B2 (zh)
KR (1) KR100191485B1 (zh)
AU (1) AU9068491A (zh)
CA (1) CA2096008A1 (zh)
MX (1) MX9102106A (zh)
TW (1) TW201863B (zh)
WO (1) WO1992008606A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7132743B2 (en) * 2003-12-23 2006-11-07 Intel Corporation Integrated circuit package substrate having a thin film capacitor structure

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3838204A (en) * 1966-03-30 1974-09-24 Ibm Multilayer circuits
US3561110A (en) * 1967-08-31 1971-02-09 Ibm Method of making connections and conductive paths
US3852877A (en) * 1969-08-06 1974-12-10 Ibm Multilayer circuits
US4131516A (en) * 1977-07-21 1978-12-26 International Business Machines Corporation Method of making metal filled via holes in ceramic circuit boards
US4376287A (en) * 1980-10-29 1983-03-08 Rca Corporation Microwave power circuit with an active device mounted on a heat dissipating substrate
JPS5756953A (en) * 1981-08-10 1982-04-05 Nec Corp Transistor
US4446477A (en) * 1981-08-21 1984-05-01 Sperry Corporation Multichip thin film module
JPS61158839A (ja) * 1984-12-28 1986-07-18 Okuno Seiyaku Kogyo Kk ガラス組成物
JP2686928B2 (ja) * 1985-08-26 1997-12-08 アンリツ株式会社 シリコン・ゲルマニウム混晶薄膜導電体
US4732780A (en) * 1985-09-26 1988-03-22 General Electric Company Method of making hermetic feedthrough in ceramic substrate
US4684446A (en) * 1985-09-26 1987-08-04 General Electric Company Secondary metallization by glass displacement in ceramic substrate
US4714905A (en) * 1986-10-08 1987-12-22 K & L Microwave SMC filter and method of manufacture thereof
JPS63274196A (ja) * 1987-05-06 1988-11-11 Mitsubishi Electric Corp 金属芯印刷配線板
US4861641A (en) * 1987-05-22 1989-08-29 Ceramics Process Systems Corporation Substrates with dense metal vias
US4925723A (en) * 1988-09-29 1990-05-15 Microwave Power, Inc. Microwave integrated circuit substrate including metal filled via holes and method of manufacture
US4942076A (en) * 1988-11-03 1990-07-17 Micro Substrates, Inc. Ceramic substrate with metal filled via holes for hybrid microcircuits and method of making the same
US4899118A (en) * 1988-12-27 1990-02-06 Hughes Aircraft Company Low temperature cofired ceramic packages for microwave and millimeter wave gallium arsenide integrated circuits

Also Published As

Publication number Publication date
US5324570A (en) 1994-06-28
CA2096008A1 (en) 1992-05-20
KR100191485B1 (ko) 1999-06-15
EP0561914A1 (en) 1993-09-29
WO1992008606A1 (en) 1992-05-29
MX9102106A (es) 1992-07-08
JPH06504650A (ja) 1994-05-26
EP0561914A4 (zh) 1994-02-09
AU9068491A (en) 1992-06-11
JP2509428B2 (ja) 1996-06-19
KR930703148A (ko) 1993-11-29

Similar Documents

Publication Publication Date Title
US4827376A (en) Heat dissipating interconnect tape for use in tape automated bonding
JPS61502294A (ja) 高密度ｉｃモジュ−ルアセンブリ
TW200525671A (en) A multi-chip package, a semiconductor device used therein and manufacturing method thereof
KR20010071766A (ko) 반도체 소자용 캡슐
JPH02501873A (ja) 高密度電子パッケージ及びその製造方法
JP2000509904A (ja) マイクロ波ハイブリッド集積回路
JPH02244711A (ja) 半導体パッケージ
TW439162B (en) An integrated circuit package
TW406386B (en) Semiconductor device and semiconductor device module
JP2007109932A (ja) 半導体装置
RU2190284C2 (ru) Двусторонний электронный прибор
US5406120A (en) Hermetically sealed semiconductor ceramic package
US4736273A (en) Power semiconductor device for surface mounting
JP3816821B2 (ja) 高周波用パワーモジュール基板及びその製造方法
TW201863B (zh)
TW425642B (en) Ball grid array semiconductor package, integrated chip package, and connection member
TW484344B (en) Hybrid module
JP2795063B2 (ja) 混成集積回路装置
TW462095B (en) Semiconductor device and its manufacturing method
JPH113955A (ja) 半導体チップ搭載ボード
CN112652588B (zh) 一种芯片封装结构及芯片封装方法
JPS6220701B2 (zh)
TW414986B (en) Lead frame
TW457836B (en) High heat dissipation type integrated circuit substrate structure and fabrication process
JPS62193157A (ja) パワー素子パッケージ