KR100191485B1 - 마이크로일렉트로닉 패키지 - Google Patents
마이크로일렉트로닉 패키지 Download PDFInfo
- Publication number
- KR100191485B1 KR100191485B1 KR1019930701483A KR930701483A KR100191485B1 KR 100191485 B1 KR100191485 B1 KR 100191485B1 KR 1019930701483 A KR1019930701483 A KR 1019930701483A KR 930701483 A KR930701483 A KR 930701483A KR 100191485 B1 KR100191485 B1 KR 100191485B1
- Authority
- KR
- South Korea
- Prior art keywords
- metallization
- substrate
- distribution
- electronic device
- distribution surface
- Prior art date
Links
- 238000004377 microelectronic Methods 0.000 title claims description 34
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 238000009826 distribution Methods 0.000 claims abstract description 62
- 239000000919 ceramic Substances 0.000 claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 20
- 238000001465 metallisation Methods 0.000 claims description 32
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 9
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 9
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 9
- 238000010304 firing Methods 0.000 claims description 8
- FOIXSVOLVBLSDH-UHFFFAOYSA-N Silver ion Chemical compound [Ag+] FOIXSVOLVBLSDH-UHFFFAOYSA-N 0.000 claims 1
- 150000002739 metals Chemical class 0.000 claims 1
- 239000000203 mixture Substances 0.000 claims 1
- 239000011248 coating agent Substances 0.000 abstract 5
- 238000000576 coating method Methods 0.000 abstract 5
- 238000000034 method Methods 0.000 description 11
- LTPBRCUWZOMYOC-UHFFFAOYSA-N Beryllium oxide Chemical compound O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 238000012545 processing Methods 0.000 description 7
- 238000000429 assembly Methods 0.000 description 6
- 230000000712 assembly Effects 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000012216 screening Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 241000282320 Panthera leo Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000003353 gold alloy Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000005201 scrubbing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
- H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/901—Printed circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
- Y10T428/31678—Of metal
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structure Of Printed Boards (AREA)
- Die Bonding (AREA)
Abstract
상면 및 하면을 갖는 개량 세라믹 기판(21) ; 상기 상면 위에 제 1 금속피복 분포면 (22) 및 상기 하면위에 제 2 금속 피복 분포면(26) : 상기 제 1 및 제 2 분포면 사이의 전기 접속부(23) ; 상기 상면 위에 상기 제 1 분포면(22)과 전기적으로 절연된 적어도 한 개의 제 1 금속 피복 패드(24) 및 상기 하면 위에 상기 제 2 분포면 (26)과 전기적으로 절연한 적어도 한 개의 금속피복 패드(28)를 구비하고, 상기 분포면(22, 26)과 금속 피복 패드(24, 28)가 상기 상면 및 하면에 평행한 면에 대해 실질적이고 대칭적으로 배치되는 마이크로일렉트로닉 패키지 기판 집합체.
Description
[발명의 명칭]
마이크로일렉트로닉 패키지 기판 조립체 및 그 제조 방법
[기술분야]
본 발명은 자동 처리 공정에 적합한 마이크로일렉트로닉 패키지 기판에 관한다. 본 발명은 전력용 트랜지스터 마이크로일렉트로닉 패키지의 자동처리 공정에 적합한 마이크로일렉트로닉 패키지 기판에 관한다.
[배경기술]
전력용 트랜지스터용 마이크로일렉트로닉 패키지는 그 상면위에 다이가 부착되는 구리와 같은 메탈 히트 싱크(metal heat sink)가 배치되는 알루미나 세라믹 기판과, 리드가 부착되고 다이가 와이어 본딩된 두 개의 금속화 패드를 포함한다. 구리와 같은 메탈 히트 싱크는 세라믹 기판의 하면에 배치된다. 완성된 조립체는 회로 기판을 함유하는 전자 장치에 이용된다. 일반적으로 회로 기판은 전력용 트랜지스터 패키지를 수용하는 캐비티를 가지고 있으며, 하부 히트 싱크는 회로 기판의 캐비티의 하부에 위치한 히트 싱크와 열 접촉하도록 배치되었다.
작동중에 메탈 히트 싱크는 전력용 트랜지스터 장치로부터 열을 전도하는데 유용하지만, 전력용 장치의 물질과 상부 메탈 히트 싱크 사이의 열팽창계수의 부정합, 및 세라믹과 양 메탈 히트 싱크 사이의 열팽창 계수의 부정합으로 인해 작동중 수행되는 열 주기 동안 이들 소자들 간의 접합이 불능되는 결과를 초래할 수 있다. 메탈 히트 싱크에 제기되는 문제가 기판 물질로서 베릴리아(beryllia)를 이용하는 종래 기술에도 똑같이 제기된다.
또한, 종래 기술의 패키지는 패키지 소자의 불균형한 배전로 인해 조립을 위해 특정 위치로 정렬되어야 한다. 이것은 자동 설비에 의해 쉽게 조립되기 위한 패키지의 유용성을 감소시키며, 처리공정을 위하여 기판의 위치를 정하는 복잡한 기구를 필요로 한다.
그러므로 본 발명의 목적은 패키지 소자간의 중요한 열팰창 계수의 부정합이 없는 마이크로일렉트로닉 패키지를 제공하는 것이다.
본 발명의 또 다른 목적은 자동 처리 공정에 의해 용이하게 조립되는 마이크로일렉트로닉 패키지를 제공하는 것이다.
여기에 개시된 본 발명의 상기 및 다른 목적과 잇점은 이하 명세서 및 청구범위에 기술된 바와 같이 본 발명에 의해 실현 된다.
[발명의 요약]
본 발명은 상면 및 하면을 갖는 개량 세라믹 기판 : 상기 상면 위의 제1 금속화 배전면 및 상기 하면위의 제2 금속화 배전면 : 상기 제 1 및 제2 배전면 사이의 전기적 접속 : 상기 상면위에 상기 제 1 배전면과 전기적으로 절연되고, 그것의 중심점에 기판의 길이방향면에 가로지르는 면에 대해 실질적으로 대칭적으로 배치된 두 개 이상의 금속화 패드를 포함하는 마이크로일렉트로닉 기판 조립체를 제공한다.
본 발명은 상면 및 하면을 갖는 개량 세라믹 기판 : 상기 상면위의 제 1 금속화 배전면 및 상기 하면위의 제 2 금속화 배전면 : 상기 제 1 및 제 2 배전면 사이의 전기적 접속 : 상기 상면위에 상기 제 1 배전면과 전기적으로 절연된 한 개이상의 제 1 금속화 패드와 상기 하면위에 상기 제 2 배전면과 전기적으로 절연된 한 개 이상의 금속화 패드를 포함하고, 상기 배전면과 상기 금속화 패드가 상기 상면과 상기 하면 사이에 평행하게 놓인 면에 대해 실질적이고 대칭적으로 배치되는 마이크로일렉트로닉 기판 조립체를 또한 제공한다.
본 발명은 복수의 연장 홀을 갖는 개량 세라믹 시이트를 설치하는 단계 : 상기 홀에 금속화 페이스트를 주입하는 단계 : 상기 페이스 금속화 시이트를 소성하는 단계 : 소성된 페이스트와 전기적으로 접촉하고 있는 상기 개량 세라믹 시이트의 상면 및 하면 위의 배전면(distribution plane)을 금속화하는 단계 : 상기 개량 세라믹 시이트의 상면 및 하면 위의 상기 배전면과 전기적으로 절연된 한 개 이상의 패드를 금속화하는 단계로 이루어진 마이크로일렉트로닉 패키지 기판 조립체를 제작하는 방법을 또한 제공한다.
[도면의 간단한 설명]
제1도는 중첩 금속화 배전면을 갖는 마이크로일렉트로닉 패키지 기판 조립체의 정면도.
제2도는 제1도의 마이크로일렉트로닉 패키지 기판 조립체의 상면을 도시한 평면도.
제3도는 중첩 금속화 배전면과 대칭적으로 배치된 금속화 패드를 갖는 마이크로일렉트로닉 기판 조립체의 하면을 도시하는 평면도.
제4도는 배전 비어(vias)를 갖는 마이크로일렉트로닉 패키지 기판 조립체를 도시하는 정면도.
제5도는 제4도의 마이크로일렉트로닉 패키지 기판 조립체를 도시하는 평면도.
제6도는 배전 비어를 갖는 마이크로일렉트로닉 패키지 기판 조립체의 하면을 도시하는 평면도.
제7도는 비어를 갖는 기판 시이트의 부분 평면도.
제8도는 금속화된 기판 시이트의 부분 평면도.
제9도는 리드 프레임의 부분 평면도.
[발명의 상세한 설명]
개량 세라믹 기판을 이용함으로써, 전자 장치로부터 열 전도율의 손실 없이 마이크로일렉트로닉 패키지에 필요한 베릴리아(beryllia) 세라믹 기판과 결합하는데 사용되는 메탈 히트 싱크(metal heat sinks)를 제거할 수 있다.
또한, 개량 세라믹 기판을 사용함으로써 전자 장치의 물질과 메탈 히트 싱크 또는 베릴리아 기판 사이의 열팽창 계수의 부정합 및 히트 싱크와 알루미나 세라믹 기판 사이의 열 팽창 계수의 부정합을 극복할 수 있다.
여기서 사용된 용어 개량 세라믹 기판(advanced ceramic substrate)은 함유된 세라믹이 실질적으로 알루미늄 질화물 및/또는 실리콘 탄화물인 기판이거나, 함유된 세라믹이 열 전도율과 필요한 열팽창 계수에 역으로 영향을 주지 않는 다른 구성성분과 함께, 주요 구성성분으로서 알루미늄 질화물 혹은 실리콘 탄화물의 어느 하나를 포함하는 기판을 포함한다.
알루미늄 질화물은 대략 4.3×10-6/℃으로 반도체 칩과 공존할 수 있는 열팽창 계수와 약 140-220 W/mK의 매우 높은 열 전도율을 가지고 있다. 실리콘 탄화물도 3.7×10-6/℃로 공존할 수 있는 열팽창 계수와 약 270W/mK의 우수한 열 전도율을 또한 갖고 있다.
본 발명에 따른 마이크로일렉트로닉 패키지를 형성하는 방법과 패키지 소자의 배열은 패키지를 자동처리할 수 있도록 하므로써 패키지 기판 조립체를 형성하며 전자 장치를 포함하는 마이크로일렉트로닉 패키지의 제조를 완료한다.
제1도 및 제2도는 트랜지스터(도시되지 않음)와 같은 전자 장치가 장착될 수 있는 금속화 배전면(metallized distribution plane)(22)을 갖는 개량 세라믹 기판(21)으로 이루어진 마이크로일렉트로닉 패키지 기판 조립체를 도시한다. 배전면(22)은 기판(21)의 캐스털레이션 홀(castellationhole)로부터 형성되는 금속화면(23)과 전기적으로 접속되어 있다. 금속화 패드(24)는 기판(21)의 상면에 배치되어 있고, 배전면(24)과 전기적으로 절연되어 있다. 리드(25)는 패드(24)와 전기적으로 접속하여 부착될 수 있다. 전자 장치(도시되지 않음)는 외부 환경을 이용할 수 있도록 리드에 와이어 본딩될 수 있다. 배전면은 접지를 제공하거나, 교류, 직류, 신호를 전하거나 전압을 인가하는데 이용된다.
제2도는 그 위에 리드(25)가 부착된 마이크로일렉트로닉 패키지 기판 조립체(11)를 도시한다. 패드(24)는 기판(21)의 길이방향면에 가로지르는 면에 대해 실질적으로 대칭적으로 배치되어 있다.
제3도는 그 위의 하부 배전면(26)이 금속화 개량 세라믹 기판(21)의 하면을 도시한다. 하부 배전면(26)은 캐스털레이션 홀의 면 (23)과 전기적으로 접촉되어 있고, 상부의 배전면 (22)과 전기적으로 접촉되어 있다. 리드 (25)는 상면으로부터 돌출되어 있다. 하부 배전면(26)은 마이크로일렉트로닉 패키지 기판 조립체를 포함하는 전자 장치를 회로 기판에 결합을 위하여 금속화하는 피복하는 회로 기판 히트 싱크의 기능을 한다.
제3도는 두 개의 금속화 하부 패드(28)로부터 전기적으로 절연된 하부 배전면(26)을 또한 도시한다. 마이크로일렉트로닉 패키지 기판 조립체(11) (제2도 및 제 3도에 각각 도시된 바와 같은)의 상면 및 하면은 리드(25)(제3도에서 상면으로부터 돌출되게 도시된)가 마이크로일렉트로닉 패키지 기판 조립체(11)의 상면 또는 하면에 동등한 효과로 부착되도록 대칭적으로 배치되어 있다. 조립체를 정렬(orient)시키기 위한 복잡한 기구를 필요로 하지 않고 자동 조작 및 또한 처리를 용이하게 하기 위해 광학 인식 기구(optical recognition apparatus)보다는 오히려 픽(pick)과 플레이스(place) 머신이 이용될 수 있다.
마이크로일렉트로닉 패키지 기판 조립체의 다른 실시예가 제4도 및 제5도에 도시되어 있다. 개량 세라믹 기판(21) 위에는 기판 (21)의 비어(31)에 전기적으로 접속된 금속화 배전면(22)이 있다. 금속으로 충전된 비어(31)는 제6도에 도시된 하부 배전면(26)과 교류하며 전기적으로 접속되어 있다. 배전면(22)과 하부 배전면(26)과의 전기적 접속을 제공하는데 한 개의 비어로 충분하지만, 조립체에 복수의 비어를 설치하면 충분한 여분과 제조중에 비어를 충전하는데 있어 발생되는 결함을 보상하여 신뢰성을 증가시킨다.
제4도, 제5도 및 제6도를 참조하면, 패드(24)는 배전면 (22)과 전기적으로 절연되고 전술한 바와 같이 대칭적으로 배여로디도록 개량 세라믹 기판(21)의 상면위에 금속화된다. 제3도의 배전면들 사이의 전기적 접속으로서 비어(31)가 면 (23)으로 대체되었을 때 대칭이 유지되고, 하부 패드(28)는 기판(21)의 하면 위에 금속화된다. 리드(25)는 패드 (24), 또는 다이(die) 부착전에 실현되는 대칭으로 인해 하부 패드(28)에 부착된다.
본 발명에 따른 마이크로일렉트로닉 패키지 기판 조립체는 제7도에 도시된 개량 세라믹 시이트(40)위체 복수의 조립체를 다량으로 형성함으로써 이루어진다. 테이프 캐스팅 또는 압출 (extruding), 펀칭 그리고 궁극적으로 소성에 의해 : 홀을 프레싱하는 것과 궁극적으로 소성에 의해 : 또는, 소결된 시이트를 드릴링하는 것에 의해 그린 (green) 또는 소결된 상태로 비어 홀(41)이 시이트(40)에 설치된다.
비어 홀(41)은 후막 또는 박막 기법으로 금속화된다. 적합한 박막 기법이 미국 특허(4,942,076)에 공지되어 있고, 그것은 여기에 참고로 인용되어 있다. 후막 기법에 있어서, 종래의 텅스텐 페이스트가 스크리닝(screening)에 의해 비어 홀에 도입될 수 있었고, 텅스텐 패턴(pattern)이 또한 스크린 프린팅에 의해 회로(배전면과 패드)를 형성하기 위해 가해졌다. 금속화가 그린 시이트에 가해지는 곳에서, 시이트가 별개의 조립체들을 절연하기 위해 스코어(score)되고, 그린 시이트와 텅스텐은 공동 소성되어 금속화되고 소결된 시이트를 형성한다.
제8도는 비어와 접촉하는 배전면(22)(또는 하부 배전면)을 포함하는 시이트(40)의 상면(또는 대칭 하면)을 도시한다. 금속화 패드(24)는 배전면과 연결되어 있지만, 전기적으로는 배전면과 절연되어 있다.
금속화 시이트는 별개의 기판을 형성하기 위해 분리되며, 니켈을 갖는 베럴 플레이팅(barrel plating)과 금을 증착시키는 것과 같은, 추가의 금속화에 의해 추가로 처리된다. 리드는 팔라듐/은 땜납 또는 저온 금합금으로 바람직스럽게 패드 위에 브래이즈(braze)된다. 이것은 금을 통해 니켈의 확산을 방지하고, 환류(reflowing) 또는 열 정화(scrubbing)에 의해 다이 부착을 위해 금 표면을 유지시킨다. 또 다른 실시예에 있어서, 금층이 생략되고 다이가 공정 납땜(eutectic solder)으로 니켈 위에 장착될 수 있다.
상기 후막 기법은 중첩(wraparound) 금속화를 갖는 기판 조립체를 제작하는데 사용될 수 있다. 이 경우에 있어서, 비어 홀은 캐스털레이션 홀로 대체되고, 기판 조립체는 측면에 금속화 홀이 배치되도록 분리된다.
종래의 다른 금속화의 첨가 및 삭감 처리 공정은 본 발명에 응용될 수 있다. 예를 들면, 비어 홀은 텅스텐 페이스트, 소성, 구리로 홀을 충전한 후 소성하는 스크리닝에 의해 금속화된다. 시이트는 박막 티타늄/텅스텐을 스퍼터링하고 이어 구리를 스퍼터링함으로써 회로화된다. 레지스트가 가해지고, 니켈과 금이 무전해 도금 또는 전해질 도금 기법으로 랙(rack) 도금이 가해진다. 레지스트는 제거되고, 패턴에 애칭되며, 기판이 분리되고, 리드는 패드위에 브레이즈 된다.
리드 프레임은 분리된 기판 조립체위에 브레이즈 되지만, 본 발명의 잇점은 개개의 조립체로 분리되기 전에 한 리드 프레임 캐리어에서 다수의 기판을 처리할 수 있다는 점이다. 제9도에 도시한 바와같이, 리드 프레임(41)은 개개의 기판 위에 브래이즈되며, 정렬 홀(42)로 정렬되어 리드(44)를 패드(도시되지 않음)에 연결한다. 부착 후에, 리드(44)는 커팅에 의해 프레임(45)으로부터 분리되고, 개개의 리드 기판 조립체가 분리될 수 있고, 또는 다수의 조립체를 갖는 리드 프레임 캐리어는 다이 부착과 와이어 본딩과 같은 이후의 처리를 위해 유지될 수도 있다.
본 발명의 기판 조립체는 실리콘 기재 또는 갈륨 비소화물 기재 저전력용 내지 고전력용 전계 효과 트랜지스터와 같은 트랜지스터를 패키지하는데 특히 적합하며, 라이오 주파수 장치와의 사용도 가능하다. 인덕터 또는 캐패시터와 같은 세개 미만의 리드를 갖는 장치가 또한 패키지되고, 패키지의 하나 이상의 리드가 상호 접속되어 있다.
다이가 부착된 기판 조립체는 PC 기판과 같은 회로 기판 안에 장착될 수 있다. 리드 프레임은 회로 기판에 납땜 되고, 하부 배전면(및 하부 절연패드)은 회로 기판 히트 싱크에 접합되어, 기판 조립체가 다이로 부터의 열전도를 위해 보호드와 열 접촉하도록 배치된다.
그러므로 본 발명에 따른 마이크로일렉트로닉 패키지 기판 조립체는 앞서 개시한 목적을 실현한다. 반도체 물질과의 열팽창 계수의 정합이 나쁜 베릴리아 같은 메탈 히트 싱크와 세라믹을 사용하지 않는다. 높은 용적(volume), 자동 생산을 부여하며, 보다 높은 신뢰도와 비용이 덜 소요되는 단순 디자인이 제공된다. 디자인의 대칭은 상부로부터 하부까지 패키지 기판 조립체를 다시 정렬시킬 필요없이 자동 처리 공정이 수행된다. 패키지는 용이한 정렬 및 올바른 다이 배치를 위해 자동 조작을 추가로 허용하는 다른 방향에 대비하여 리드 측으로부터 리드측까지 보다 짧게 또는 보다 길게 할 수 있다.
그러므로, 본 발명의 목적은 본 발명에 의해 실현되며, 본 발명은 전술한 특정한 실시예에 국한 되지 않고, 수정, 변형 그리고 이하 청구항에 의해 명시되는 동등한 실시예를 포함한다.
Claims (8)
- 상면과 하면을 갖는 개량 세라믹 기판과, 상기 상면 위의 제1금속화 배전면 상기 하면 위의 제2금속화 배전면과, 상기 제1과 제2배전면 사이의 전기적 접속으로서, 상기 전기적 접속은(i) 다수의 금속화 비어와 (ii)하나 이상의 기판 에지 오목부의 주변의 금속화면중 하나이상을 구비하는 전기적 접속과, 상기 제1배전면으로부터 전기적으로 절연된 상기 상면 위의 2개 이상의 금속화 패드를 구비하며, 상기 금속화 패드는 그 중심점에서 기판의 길이방향으로 가로지르는 면에 대해 실질적으로 대칭적으로 배열되고, 상기 개량 세라믹 기판은 알루미늄 질화물, 실리콘 탄화물, 알루미늄 질화물과 실리콘 탄화물의 혼합물로 구성된 군으로부터 선택된 세라믹을 실질적으로 또는 주성분으로 구성하며, 리드가 하나 이상의 상기 금속화 패드에 부착될 수 있는 것을 특징으로 하는 마이크로일렉트로닉 패키지 기판 조립체.
- 제1항에 있어서, 상기 제 2 배전면으로부터 전기적으로 절연된 상기 하면 위에 2개 이상의 하부 금속화 패드를 더 구비하며, 상기 하부 금속화 패드는 그 중심점에서 기판의 길이 방향면에 가로지르는 면에 대하여 실질적으로 대칭적으로 배열된 것을 특징으로 하는 마이크로일렉트로닉 패키지 기판 조립체.
- 제1항 또는 제2항에 있어서, 제1금속화 배전면상에 장착되고 상기 리드와 전기적으로 접속하는 전자 장치를 포함하는 것을 특징으로 하는 마이크로일렉트로닉 패키지 기판 조립체.
- 제1항 또는 제2항에 있어서, 상기 제 1 금속화 배전면상에 장착되고 상기 리드와 전기적으로 접속하는 전자 장치를 포함하며, 리드가 상기 상면 위의 2개 이상의 금속화 패드에 접착되고, 상기 전자 장치는 상기 리드와 전기적으로 접속하는 트랜지스터인 것을 특징으로 하는 마이크로일렉트로닉 패키지 기판 조립체.
- 상면과 하면을 갖는 개량 세라믹 기판과, 상기 상면 위의 제1 금속화 배전면 및 상기 하면 위의 제2금속화 배전면과, 상기 제1과 제2배전면 사이의 전기적 접속으로서, 상기 전기적 접속은 (i) 다수의 금속화 비어와 (ii) 하나 이상의 기판 에지 오목부의 주변의 금속화면 중의 하나 이상을 구비하는 전기적 접속과, 상기 제 1 배전면으로부터 전기적으로 절연된 상기 상면 위의 1 개 이상의 제 1 금속화 패드 및 상기 제 2 배전면으로부터 전기적으로 절연된 상기 하면 위의 1개 이상의 금속화 패드를 구비하며, 상기 배전면과 상기 금속화 패드는 상기 상면과 상기 하면 사이에 평행하게 놓인 면에 대하여 실질적으로 대칭적으로 배열되고 , 상기 개량 세라믹 기판은 알루미늄 질화물, 실리콘 탄화물, 알루미늄 질화물과 실리콘 탄화물로 구성된 군으로부터 선택된 세라믹을 실질적으로 또는 주성분으로서 구비하고, 리드가 상기 상면과 상기 하면중의 하나 위의 상기 하나 이상의 금속화 패드에 부착될 수 있는 것을 특징으로 하는 마이크로일렉트로닉 패키지 기판 조립체.
- 제5항에 있어서, 상기 제 1 금속화 배전면상에 장착되고 상기 리드와 전기적으로 접속된 전자 장치를 포함하는 것을 특징으로 하는 마이크로일렉트로닉 패키지 기판 조립체.
- 제5항에 있어서, 상기 상면과 하면 위에 2개 이상의 상기 금속화 패드를 가지며, 상기 제 1 금속화 배전면상에 장착되고 상기 리드와 전기적으로 접속된 전자 장치를 포함하며, 리드가 상기 상면 위의 2개 이상의 금속화 패드에 부착되고, 상기 전자 장치는 상기 리드에 전기적으로 접속된 트랜지스터인 것을 특징으로 마이크로일렉트로닉 패키지 기판 조립체.
- 상면과 하면을 갖는 개량 세라믹 시이트를 설치하는 단계로서, 상기 시이트는 다수의 연장 홀을 갖는 단계와, 상기 홀로 금속화 페이스트를 주입하는 단계와, 상기 페이스트 금속화 시이트를 소성하는 단계와, 상기 소성된 페이스트와 전기적으로 접촉하는 상기 개량 세라믹 시이트의 상면과 하면 위의 배전면을 금속화하는 단계와, 상기 개량 세라믹 시이트의 상면과 하면 위의 상기 배전면으로부터 전기적으로 절연된 하나 이상의 패드를 금속화하는 단계를 구비하며, 상기 개량 세라믹 시이트는 알루미늄 질화물, 실리콘 탄화물, 알루미늄 질화물과 실리콘 탄화물로 구성된 군으로부터 선택된 세라믹을 실질적으로, 또는 주성분으로서 구비하고, 상기 개량 세라믹 시이트상의 다수의 배전면/패드 조합체를 형성하는 단계와, (i) 하나 이상의 금속화 홀의 부분이 상기 기판과 대면하는 에지를 형성하거나 (ii) 하나 이상의 금속화 홀이 기판을 관통하여 연장하므로써 비어를 형성하도록 상기 개량 세리믹 시이트로부터 하나 이상의 상기 배전면/패드 조합체를 갖는 기판을 분리하는 단계와, 상기 하나 이상의 면상의 상기 패드에 리드를 부착하는 단계를 포함하는 것을 특징으로 하는 마이크로일렉트로닉 패키지 기판 조립체의 제조방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US61520690A | 1990-11-19 | 1990-11-19 | |
| US7/615,206 | 1990-11-19 | ||
| PCT/US1991/008614 WO1992008606A1 (en) | 1990-11-19 | 1991-11-18 | Microelectronics package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930703148A KR930703148A (ko) | 1993-11-29 |
| KR100191485B1 true KR100191485B1 (ko) | 1999-06-15 |
Family
ID=24464440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930701483A KR100191485B1 (ko) | 1990-11-19 | 1991-11-18 | 마이크로일렉트로닉 패키지 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US5324570A (ko) |
| EP (1) | EP0561914A1 (ko) |
| JP (1) | JP2509428B2 (ko) |
| KR (1) | KR100191485B1 (ko) |
| AU (1) | AU9068491A (ko) |
| CA (1) | CA2096008A1 (ko) |
| MX (1) | MX9102106A (ko) |
| TW (1) | TW201863B (ko) |
| WO (1) | WO1992008606A1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7132743B2 (en) * | 2003-12-23 | 2006-11-07 | Intel Corporation | Integrated circuit package substrate having a thin film capacitor structure |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3838204A (en) * | 1966-03-30 | 1974-09-24 | Ibm | Multilayer circuits |
| US3561110A (en) * | 1967-08-31 | 1971-02-09 | Ibm | Method of making connections and conductive paths |
| US3852877A (en) * | 1969-08-06 | 1974-12-10 | Ibm | Multilayer circuits |
| US4131516A (en) * | 1977-07-21 | 1978-12-26 | International Business Machines Corporation | Method of making metal filled via holes in ceramic circuit boards |
| US4376287A (en) * | 1980-10-29 | 1983-03-08 | Rca Corporation | Microwave power circuit with an active device mounted on a heat dissipating substrate |
| JPS5756953A (en) * | 1981-08-10 | 1982-04-05 | Nec Corp | Transistor |
| US4446477A (en) * | 1981-08-21 | 1984-05-01 | Sperry Corporation | Multichip thin film module |
| JPS61158839A (ja) * | 1984-12-28 | 1986-07-18 | Okuno Seiyaku Kogyo Kk | ガラス組成物 |
| JP2686928B2 (ja) * | 1985-08-26 | 1997-12-08 | アンリツ株式会社 | シリコン・ゲルマニウム混晶薄膜導電体 |
| US4732780A (en) * | 1985-09-26 | 1988-03-22 | General Electric Company | Method of making hermetic feedthrough in ceramic substrate |
| US4684446A (en) * | 1985-09-26 | 1987-08-04 | General Electric Company | Secondary metallization by glass displacement in ceramic substrate |
| US4714905A (en) * | 1986-10-08 | 1987-12-22 | K & L Microwave | SMC filter and method of manufacture thereof |
| JPS63274196A (ja) * | 1987-05-06 | 1988-11-11 | Mitsubishi Electric Corp | 金属芯印刷配線板 |
| US4861641A (en) * | 1987-05-22 | 1989-08-29 | Ceramics Process Systems Corporation | Substrates with dense metal vias |
| US4925723A (en) * | 1988-09-29 | 1990-05-15 | Microwave Power, Inc. | Microwave integrated circuit substrate including metal filled via holes and method of manufacture |
| US4942076A (en) * | 1988-11-03 | 1990-07-17 | Micro Substrates, Inc. | Ceramic substrate with metal filled via holes for hybrid microcircuits and method of making the same |
| US4899118A (en) * | 1988-12-27 | 1990-02-06 | Hughes Aircraft Company | Low temperature cofired ceramic packages for microwave and millimeter wave gallium arsenide integrated circuits |
-
1991
- 1991-11-18 CA CA002096008A patent/CA2096008A1/en not_active Abandoned
- 1991-11-18 MX MX9102106A patent/MX9102106A/es unknown
- 1991-11-18 AU AU90684/91A patent/AU9068491A/en not_active Abandoned
- 1991-11-18 JP JP4501964A patent/JP2509428B2/ja not_active Expired - Lifetime
- 1991-11-18 KR KR1019930701483A patent/KR100191485B1/ko not_active IP Right Cessation
- 1991-11-18 WO PCT/US1991/008614 patent/WO1992008606A1/en not_active Application Discontinuation
- 1991-11-18 EP EP92900848A patent/EP0561914A1/en not_active Withdrawn
-
1992
- 1992-02-01 TW TW081100804A patent/TW201863B/zh active
- 1992-12-17 US US07/993,968 patent/US5324570A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5324570A (en) | 1994-06-28 |
| WO1992008606A1 (en) | 1992-05-29 |
| AU9068491A (en) | 1992-06-11 |
| TW201863B (ko) | 1993-03-11 |
| CA2096008A1 (en) | 1992-05-20 |
| KR930703148A (ko) | 1993-11-29 |
| EP0561914A4 (ko) | 1994-02-09 |
| MX9102106A (es) | 1992-07-08 |
| EP0561914A1 (en) | 1993-09-29 |
| JPH06504650A (ja) | 1994-05-26 |
| JP2509428B2 (ja) | 1996-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4700473A (en) | Method of making an ultra high density pad array chip carrier | |
| US4700276A (en) | Ultra high density pad array chip carrier | |
| CA1304170C (en) | Highly integrated circuit and method for the production thereof | |
| CA2001982C (en) | Ceramic substrate with metal filled via holes for hybrid microcircuits and method of making the same | |
| US5904499A (en) | Package for power semiconductor chips | |
| US4724472A (en) | Semiconductor device | |
| US3872583A (en) | LSI chip package and method | |
| US5386341A (en) | Flexible substrate folded in a U-shape with a rigidizer plate located in the notch of the U-shape | |
| US5273940A (en) | Multiple chip package with thinned semiconductor chips | |
| US4737236A (en) | Method of making microwave integrated circuits | |
| KR20040004761A (ko) | 웨이퍼 단계에서 집적 회로를 형성하는 방법 | |
| US6613605B2 (en) | Interconnection method entailing protuberances formed by melting metal over contact areas | |
| US5043796A (en) | Isolating multiple device mount with stress relief | |
| KR100697434B1 (ko) | 고주파 패키지 및 그 제조방법 | |
| US6351389B1 (en) | Device and method for packaging an electronic device | |
| GB2144907A (en) | Mounting integrated circuit devices | |
| US5164885A (en) | Electronic package having a non-oxide ceramic bonded to metal and method for making | |
| KR100191485B1 (ko) | 마이크로일렉트로닉 패키지 | |
| US11915986B2 (en) | Ceramic semiconductor device package with copper tungsten conductive layers | |
| JPH03195083A (ja) | 混成集積回路およびその製造方法 | |
| JP2517024B2 (ja) | セラミックパッケ―ジとその製造方法 | |
| JPH0677361A (ja) | マルチチップモジュール | |
| GB2276977A (en) | Reducing thermal stress in I.C. chip mountings | |
| KR100631509B1 (ko) | 반도체 소자의 모듈 패키지 및 그 제조방법 | |
| JPS6290958A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |