JPH11150214A - 半導体集積回路装置及びその半導体ベアチップ実装方法 - Google Patents
半導体集積回路装置及びその半導体ベアチップ実装方法Info
- Publication number
- JPH11150214A JPH11150214A JP31755997A JP31755997A JPH11150214A JP H11150214 A JPH11150214 A JP H11150214A JP 31755997 A JP31755997 A JP 31755997A JP 31755997 A JP31755997 A JP 31755997A JP H11150214 A JPH11150214 A JP H11150214A
- Authority
- JP
- Japan
- Prior art keywords
- case
- resin
- substrate
- semiconductor bare
- bare chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 フリップチップ実装を行った複数の半導体ベ
アチップの樹脂封止及び放熱材取付けを一括して行い、
フリップチップ実装において良好な放熱性が得られる半
導体集積回路装置を提供する。 【解決手段】 半導体べアチップ３の電極にバンプ４が
形成され、基板１上に形成されている配線パターン２に
接続されている。ケース５は良熱伝導性の材質で作ら
れ、電気絶縁性の樹脂８が注入されている。基板１の半
導体ベアチップ３が搭載されている面をケース５に落と
し込み、押し込み治具９で半導体ベアチップ３とケース
５との間が最短距離となるように基板１を押し込むと、
基板１とケース５との間が樹脂８で封止され、余分な樹
脂１３が孔６より流出する。
アチップの樹脂封止及び放熱材取付けを一括して行い、
フリップチップ実装において良好な放熱性が得られる半
導体集積回路装置を提供する。 【解決手段】 半導体べアチップ３の電極にバンプ４が
形成され、基板１上に形成されている配線パターン２に
接続されている。ケース５は良熱伝導性の材質で作ら
れ、電気絶縁性の樹脂８が注入されている。基板１の半
導体ベアチップ３が搭載されている面をケース５に落と
し込み、押し込み治具９で半導体ベアチップ３とケース
５との間が最短距離となるように基板１を押し込むと、
基板１とケース５との間が樹脂８で封止され、余分な樹
脂１３が孔６より流出する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路装置
及びその半導体ベアチップ実装方法に関し、特にフリッ
プチップ実装の半導体ベアチップの放熱構造に関する。
及びその半導体ベアチップ実装方法に関し、特にフリッ
プチップ実装の半導体ベアチップの放熱構造に関する。
【０００２】
【従来の技術】従来、この種の半導体集積回路装置にお
いては、図７に示すように、基板１０１に配線パターン
１０２が形成されている。半導体ベアチップ１０３は回
路面上の電極に形成したバンプ１０４を配線パターン１
０２に搭載することによって電気的に接続される（フリ
ップチップ実装）。
いては、図７に示すように、基板１０１に配線パターン
１０２が形成されている。半導体ベアチップ１０３は回
路面上の電極に形成したバンプ１０４を配線パターン１
０２に搭載することによって電気的に接続される（フリ
ップチップ実装）。
【０００３】また、半導体ベアチップ１０３は回路面の
保護のため、樹脂１０６によって封止される。その際、
半導体ベアチップ１０３の裏面に接着剤１０７を介して
放熱材１０５を搭載することによって放熱性が向上す
る。
保護のため、樹脂１０６によって封止される。その際、
半導体ベアチップ１０３の裏面に接着剤１０７を介して
放熱材１０５を搭載することによって放熱性が向上す
る。
【０００４】また、リードフレームに半導体ベアチップ
の裏面を搭載し、半導体ベアチップの回路面上の電極か
らワイヤをボンディングする接続方法（ワイヤボンディ
ング法）もある。この接続方法については、特開平５−
２６７５００号公報に開示されている。
の裏面を搭載し、半導体ベアチップの回路面上の電極か
らワイヤをボンディングする接続方法（ワイヤボンディ
ング法）もある。この接続方法については、特開平５−
２６７５００号公報に開示されている。
【０００５】すなわち、この接続方法では、図８に示す
ように、放熱材１１１上にセラミック等の絶縁物１１２
をコーティングし、リードフレーム１１３を放熱材１１
１に固定ピン１１４によって固定させている。
ように、放熱材１１１上にセラミック等の絶縁物１１２
をコーティングし、リードフレーム１１３を放熱材１１
１に固定ピン１１４によって固定させている。
【０００６】絶縁物１１２上のリードフレーム１１３に
設けられたアイランド（図示せず）に夫々半導体べアチ
ップ１１５の裏面を導電性接着剤またははんだ等（図示
せず）で固定し、ワイヤ１１６によって該リードフレー
ム１１３にボンディングし、エポキシ樹脂またはモール
ド樹脂１１７等によって樹脂封止している。半導体ベア
チップ１１５で発生した熱はリードフレーム１１３を介
して放熱材１１１へ導かれる。
設けられたアイランド（図示せず）に夫々半導体べアチ
ップ１１５の裏面を導電性接着剤またははんだ等（図示
せず）で固定し、ワイヤ１１６によって該リードフレー
ム１１３にボンディングし、エポキシ樹脂またはモール
ド樹脂１１７等によって樹脂封止している。半導体ベア
チップ１１５で発生した熱はリードフレーム１１３を介
して放熱材１１１へ導かれる。
【０００７】
【発明が解決しようとする課題】上述した従来の半導体
集積回路装置では、基板に半導体ベアチップが複数個搭
載され、その上に同一の放熱材を取付ける場合、基板の
ソリやバンプ高さ、半導体ベアチップの厚みの違いによ
って搭載された半導体ベアチップの間に段差が生じ、そ
の結果、放熱材と半導体ベアチップとの間にできる隙間
によって放熱材が傾くので、それらの理由等で放熱性が
損なわれてしまう。
集積回路装置では、基板に半導体ベアチップが複数個搭
載され、その上に同一の放熱材を取付ける場合、基板の
ソリやバンプ高さ、半導体ベアチップの厚みの違いによ
って搭載された半導体ベアチップの間に段差が生じ、そ
の結果、放熱材と半導体ベアチップとの間にできる隙間
によって放熱材が傾くので、それらの理由等で放熱性が
損なわれてしまう。
【０００８】また、複数の半導体ベアチップに放熱材が
搭載される場合、各々の半導体ベアチップに樹脂及び接
着剤を供給するため、生産工数が増え、生産に時間がか
かってしまう。さらに、上記公報に記載された接続方法
のようにワイヤボンディング法を使用した場合、ワイヤ
によって高周波信号特性が劣化してしまう。
搭載される場合、各々の半導体ベアチップに樹脂及び接
着剤を供給するため、生産工数が増え、生産に時間がか
かってしまう。さらに、上記公報に記載された接続方法
のようにワイヤボンディング法を使用した場合、ワイヤ
によって高周波信号特性が劣化してしまう。
【０００９】そこで、本発明の目的は上記の問題点を解
消し、フリップチップ実装を行った複数の半導体ベアチ
ップの樹脂封止及び放熱材取付けを一括して行うことが
でき、フリップチップ実装において良好な放熱性を得る
ことができる半導体集積回路装置及びその半導体ベアチ
ップ実装方法を提供することにある。
消し、フリップチップ実装を行った複数の半導体ベアチ
ップの樹脂封止及び放熱材取付けを一括して行うことが
でき、フリップチップ実装において良好な放熱性を得る
ことができる半導体集積回路装置及びその半導体ベアチ
ップ実装方法を提供することにある。
【００１０】
【課題を解決するための手段】本発明による半導体集積
回路装置は、基板に半導体ベアチップをフリップチップ
実装する半導体集積回路装置であって、前記基板を収容
しかつ良熱伝導性の材料で作られたケースと、前記ケー
ス内に予め供給される樹脂と、前記ケースに配設されか
つ前記基板の前記ケース内への収容時に余分な樹脂を外
部に流出させるための孔とを備え、前記基板の片面に実
装されている前記半導体ベアチップの回路裏面と前記ケ
ースとを前記樹脂で固着するようにしている。
回路装置は、基板に半導体ベアチップをフリップチップ
実装する半導体集積回路装置であって、前記基板を収容
しかつ良熱伝導性の材料で作られたケースと、前記ケー
ス内に予め供給される樹脂と、前記ケースに配設されか
つ前記基板の前記ケース内への収容時に余分な樹脂を外
部に流出させるための孔とを備え、前記基板の片面に実
装されている前記半導体ベアチップの回路裏面と前記ケ
ースとを前記樹脂で固着するようにしている。
【００１１】本発明による他の半導体集積回路装置は、
基板の両面に夫々半導体ベアチップをフリップチップ実
装する半導体集積回路装置であって、前記基板を収容し
かつ良熱伝導性の材料で作られたケースと、前記ケース
内に予め供給される第１の樹脂と、前記ケースに配設さ
れかつ前記基板の前記ケース内への収容時に前記第１の
樹脂のうちの余分な樹脂を外部に流出させるための第１
の孔と、前記ケース内に収容された前記基板の上に供給
される第２の樹脂と、前記第２の樹脂の上から押圧され
る放熱材と、前記放熱材及び前記ケースの少なくとも一
方に配設されかつ前記放熱材の押圧時に前記第２の樹脂
のうちの余分な樹脂を外部に流出させるための第２の孔
とを備え、前記基板の両面に実装されている前記半導体
ベアチップの回路裏面と前記ケース及び前記放熱材とを
前記第１及び第２の樹脂で固着するようにしている。
基板の両面に夫々半導体ベアチップをフリップチップ実
装する半導体集積回路装置であって、前記基板を収容し
かつ良熱伝導性の材料で作られたケースと、前記ケース
内に予め供給される第１の樹脂と、前記ケースに配設さ
れかつ前記基板の前記ケース内への収容時に前記第１の
樹脂のうちの余分な樹脂を外部に流出させるための第１
の孔と、前記ケース内に収容された前記基板の上に供給
される第２の樹脂と、前記第２の樹脂の上から押圧され
る放熱材と、前記放熱材及び前記ケースの少なくとも一
方に配設されかつ前記放熱材の押圧時に前記第２の樹脂
のうちの余分な樹脂を外部に流出させるための第２の孔
とを備え、前記基板の両面に実装されている前記半導体
ベアチップの回路裏面と前記ケース及び前記放熱材とを
前記第１及び第２の樹脂で固着するようにしている。
【００１２】本発明による半導体ベアチップ実装方法
は、基板に半導体ベアチップをフリップチップ実装する
半導体集積回路装置の半導体ベアチップ実装方法であっ
て、良熱伝導性の材料で作られたケース内に樹脂を予め
供給するステップと、前記ケース内に供給された前記樹
脂上に前記基板を押し込み治具にて押し込むステップ
と、前記基板の前記ケース内への押し込み時に余分な樹
脂を前記ケースに設けた孔から外部に流出させるステッ
プと、前記孔から外部に流出した樹脂を拭き取るステッ
プとを備え、前記基板の片面に実装されている前記半導
体ベアチップの回路裏面と前記ケースとを前記樹脂で固
着するようにしている。
は、基板に半導体ベアチップをフリップチップ実装する
半導体集積回路装置の半導体ベアチップ実装方法であっ
て、良熱伝導性の材料で作られたケース内に樹脂を予め
供給するステップと、前記ケース内に供給された前記樹
脂上に前記基板を押し込み治具にて押し込むステップ
と、前記基板の前記ケース内への押し込み時に余分な樹
脂を前記ケースに設けた孔から外部に流出させるステッ
プと、前記孔から外部に流出した樹脂を拭き取るステッ
プとを備え、前記基板の片面に実装されている前記半導
体ベアチップの回路裏面と前記ケースとを前記樹脂で固
着するようにしている。
【００１３】本発明による他の半導体ベアチップ実装方
法は、基板の両面に夫々半導体ベアチップをフリップチ
ップ実装する半導体集積回路装置の半導体ベアチップ実
装方法であって、良熱伝導性の材料で作られたケース内
に第１の樹脂を予め供給するステップと、前記ケース内
に供給された前記第１の樹脂上に前記基板を収納するス
テップと、前記ケース内に収容された前記基板の上に第
２の樹脂を供給するステップと、前記第２の樹脂の上か
ら放熱材を押圧してステップと、前記放熱材の前記第２
の樹脂上への押圧時に余分な樹脂を前記放熱材及び前記
ケースの少なくとも一方に設けた第２の孔から外部に流
出させるステップと、前記第１及び第２の孔から外部に
流出した樹脂を拭き取るステップとを有し、前記基板の
両面に実装されている前記半導体ベアチップの回路裏面
と前記ケース及び前記放熱材とを前記第１及び第２の樹
脂で固着するようにしている。
法は、基板の両面に夫々半導体ベアチップをフリップチ
ップ実装する半導体集積回路装置の半導体ベアチップ実
装方法であって、良熱伝導性の材料で作られたケース内
に第１の樹脂を予め供給するステップと、前記ケース内
に供給された前記第１の樹脂上に前記基板を収納するス
テップと、前記ケース内に収容された前記基板の上に第
２の樹脂を供給するステップと、前記第２の樹脂の上か
ら放熱材を押圧してステップと、前記放熱材の前記第２
の樹脂上への押圧時に余分な樹脂を前記放熱材及び前記
ケースの少なくとも一方に設けた第２の孔から外部に流
出させるステップと、前記第１及び第２の孔から外部に
流出した樹脂を拭き取るステップとを有し、前記基板の
両面に実装されている前記半導体ベアチップの回路裏面
と前記ケース及び前記放熱材とを前記第１及び第２の樹
脂で固着するようにしている。
【００１４】すなわち、本発明の半導体ベアチップ実装
方法は、フリップチップ実装された複数の半導体ベアチ
ップを一括して封止し、かつ半導体ベアチップの回路面
で生じた熱を外部へ放熱するための良熱伝導性の放熱材
で作られたケースを有する。
方法は、フリップチップ実装された複数の半導体ベアチ
ップを一括して封止し、かつ半導体ベアチップの回路面
で生じた熱を外部へ放熱するための良熱伝導性の放熱材
で作られたケースを有する。
【００１５】より具体的には、封止用の電気絶縁性樹脂
をケース内部に供給し、基板に搭載された半導体ベアチ
ップを、供給した樹脂により最短の距離で封止すること
によって、半導体ベアチップの回路面で発生した熱の外
部への放熱性を高めるケースを有する。
をケース内部に供給し、基板に搭載された半導体ベアチ
ップを、供給した樹脂により最短の距離で封止すること
によって、半導体ベアチップの回路面で発生した熱の外
部への放熱性を高めるケースを有する。
【００１６】本発明の半導体ベアチップ実装方法では、
ケースに樹脂を注入しておき、基板の半導体ベアチップ
を搭載した面をケース内に落とし込み、押し込み治具で
基板を押して余分な樹脂を、ケースに設けた孔より外部
へ流出させることによって、基板に搭載した時に一番背
の高くなった半導体べアチップがケースの底面で封止さ
れる。
ケースに樹脂を注入しておき、基板の半導体ベアチップ
を搭載した面をケース内に落とし込み、押し込み治具で
基板を押して余分な樹脂を、ケースに設けた孔より外部
へ流出させることによって、基板に搭載した時に一番背
の高くなった半導体べアチップがケースの底面で封止さ
れる。
【００１７】半導体べアチップの回路面で生じた熱は、
半導体べアチップの裏面より直接あるいは樹脂を介して
ケースヘ至って放熱される。このため、良好な放熱性を
得ることができる。
半導体べアチップの裏面より直接あるいは樹脂を介して
ケースヘ至って放熱される。このため、良好な放熱性を
得ることができる。
【００１８】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。図１は本発明の一実施例による
基板の封止工程を示す図である。図１（ａ）は本発明の
一実施例による基板の封止前の状態を示す図であり、図
１（ｂ）は本発明の一実施例による基板の封止状態を示
す図である。
面を参照して説明する。図１は本発明の一実施例による
基板の封止工程を示す図である。図１（ａ）は本発明の
一実施例による基板の封止前の状態を示す図であり、図
１（ｂ）は本発明の一実施例による基板の封止状態を示
す図である。
【００１９】図１において、基板１には配線パターン２
が形成されており、半導体ベアチップ３が配線パターン
２に半導体ベアチップ３の回路面上の電極に形成された
バンプ４を介して電気的に接続されている。
が形成されており、半導体ベアチップ３が配線パターン
２に半導体ベアチップ３の回路面上の電極に形成された
バンプ４を介して電気的に接続されている。
【００２０】半導体ベアチップ３以外の実装部品７を搭
載する場合には、搭載後の部品の高さが半導体ベアチッ
プ３の実装高さよりも高いものや可変抵抗器のように調
整の必要な部品は基板１の半導体ベアチップ３が搭載さ
れる面と反対側の面に実装するようにしている。半導体
ベアチップ３の実装高さよりも低く、かつ調整を必要と
しない実装部品７はどちらの面に実装してもよい。
載する場合には、搭載後の部品の高さが半導体ベアチッ
プ３の実装高さよりも高いものや可変抵抗器のように調
整の必要な部品は基板１の半導体ベアチップ３が搭載さ
れる面と反対側の面に実装するようにしている。半導体
ベアチップ３の実装高さよりも低く、かつ調整を必要と
しない実装部品７はどちらの面に実装してもよい。
【００２１】ケース５は良熱伝導性の材料で作られてお
り、その内部に電気絶縁性の樹脂８を注入しておく。基
板１上の半導体ベアチップ３を搭載した面はその樹脂８
に浸かるように入れられる。
り、その内部に電気絶縁性の樹脂８を注入しておく。基
板１上の半導体ベアチップ３を搭載した面はその樹脂８
に浸かるように入れられる。
【００２２】押し込み治具９は一番背の高い半導体ベア
チップ３ａをケース５の底面まで押し込むためのもので
あり、押し込み完了後に取り除かれる。ケース５に設け
られている孔６は基板１が押し込み治具９で押されるこ
とによって、余分な樹脂１３を外部に流出させる働きを
有しており、孔６より流出した余分な樹脂１３は拭き取
られる。
チップ３ａをケース５の底面まで押し込むためのもので
あり、押し込み完了後に取り除かれる。ケース５に設け
られている孔６は基板１が押し込み治具９で押されるこ
とによって、余分な樹脂１３を外部に流出させる働きを
有しており、孔６より流出した余分な樹脂１３は拭き取
られる。
【００２３】基板１にはガラスエポキシ、ポリイミド、
テフロン等の樹脂系材料、ガラスセラミック、アルミナ
等の一般的に電子回路用基板に使用されている材料全般
を適用することができる。
テフロン等の樹脂系材料、ガラスセラミック、アルミナ
等の一般的に電子回路用基板に使用されている材料全般
を適用することができる。
【００２４】配線パターン２は基板１の種類にあわせて
製造可能となる導電性材料であり、半導体ベアチップ３
上の電極に形成されるバンプ４と接続できるものであれ
ばよい。例えば、ガラスエポキシ基板であれば一般的に
使用されている銅、アルミナ基板であれば銀や銀−パラ
ジウム等の厚膜印刷が可能な材料、あるいはニッケルや
銅等の薄膜蒸着可能な材料であればよい。また、組立性
向上のため、金メッキ等の表面処理が行われたものも含
まれる。
製造可能となる導電性材料であり、半導体ベアチップ３
上の電極に形成されるバンプ４と接続できるものであれ
ばよい。例えば、ガラスエポキシ基板であれば一般的に
使用されている銅、アルミナ基板であれば銀や銀−パラ
ジウム等の厚膜印刷が可能な材料、あるいはニッケルや
銅等の薄膜蒸着可能な材料であればよい。また、組立性
向上のため、金メッキ等の表面処理が行われたものも含
まれる。
【００２５】バンプ４には金、アルミニウム、はんだ等
の一般的にフリップチップ実装に使用されている金属、
合金が該当する。ケース５にはアルミニウムや銅、銅−
タングステン等の良熱伝導性の金属やチッ化アルミニウ
ム等の良熱伝導性のセラミック型材料を用いることがで
きる。
の一般的にフリップチップ実装に使用されている金属、
合金が該当する。ケース５にはアルミニウムや銅、銅−
タングステン等の良熱伝導性の金属やチッ化アルミニウ
ム等の良熱伝導性のセラミック型材料を用いることがで
きる。
【００２６】図２は本発明の一実施例による基板１の封
止中の状態を示す断面図であり、図３は本発明の一実施
例における放熱経路を示す断面図である。これら図１〜
図３を参照して本発明の一実施例による基板１の封止に
ついて詳述する。
止中の状態を示す断面図であり、図３は本発明の一実施
例における放熱経路を示す断面図である。これら図１〜
図３を参照して本発明の一実施例による基板１の封止に
ついて詳述する。
【００２７】図２を参照すると、基板１は４０ｍｍ角、
厚さ１ｍｍで、かつ基板１のソリが３００μｍのガラス
エポキシ基板で、配線パターン２は表面に金メッキを施
した銅を使用している。半導体ベアチップ３ａ〜３ｃの
形状は各々５ｍｍ角、厚さ４００μｍで、半導体ベアチ
ップ３ａ〜３ｃの電極に形成されるバンプ４は高さ５０
μｍの金で、基板１上の該配線パターン２に基板１のソ
リの影響を受けながら接続されている。
厚さ１ｍｍで、かつ基板１のソリが３００μｍのガラス
エポキシ基板で、配線パターン２は表面に金メッキを施
した銅を使用している。半導体ベアチップ３ａ〜３ｃの
形状は各々５ｍｍ角、厚さ４００μｍで、半導体ベアチ
ップ３ａ〜３ｃの電極に形成されるバンプ４は高さ５０
μｍの金で、基板１上の該配線パターン２に基板１のソ
リの影響を受けながら接続されている。
【００２８】半導体ベアチップ３ｂ，３ｃは基板１のソ
リの影響によって半導体ベアチップ３ａよりも各々１０
０μｍ，２００μｍ低い搭載高さとなっている。基板１
の半導体ベアチップ３が搭載される面には高さ０．４ｍ
ｍの実装部品７であるチップ抵抗等が、半導体ベアチッ
プ３が搭載されていない面には高さ２ｍｍの実装部品７
である可変抵抗が搭載されている。
リの影響によって半導体ベアチップ３ａよりも各々１０
０μｍ，２００μｍ低い搭載高さとなっている。基板１
の半導体ベアチップ３が搭載される面には高さ０．４ｍ
ｍの実装部品７であるチップ抵抗等が、半導体ベアチッ
プ３が搭載されていない面には高さ２ｍｍの実装部品７
である可変抵抗が搭載されている。
【００２９】ケース５はアルミニウム製で底面より０．
８ｍｍ上に直径０．６ｍｍの孔６が形成されている。樹
脂８はエポキシ系で、予めケース５の孔６の位置まで注
入されており、ケース５に入れられた基板１の半導体ベ
アチップ３が搭載された面上の半導体ベアチップ３ａが
ケース５の底面に押し付けられた時、余分な樹脂１３が
孔６より外部へ流出する。
８ｍｍ上に直径０．６ｍｍの孔６が形成されている。樹
脂８はエポキシ系で、予めケース５の孔６の位置まで注
入されており、ケース５に入れられた基板１の半導体ベ
アチップ３が搭載された面上の半導体ベアチップ３ａが
ケース５の底面に押し付けられた時、余分な樹脂１３が
孔６より外部へ流出する。
【００３０】図３を参照すると、半導体ベアチップ３に
電源を供給することによって、半導体ベアチップ３の回
路面で熱が発生する。本実装工法においては、ケース５
に設けた孔６から余分な樹脂を外部へ流出することによ
って、半導体ベアチップ３とケース５との間の樹脂量及
び各々の半導体ベアチップ３の間の段差による放熱材の
傾きを抑えることができる。
電源を供給することによって、半導体ベアチップ３の回
路面で熱が発生する。本実装工法においては、ケース５
に設けた孔６から余分な樹脂を外部へ流出することによ
って、半導体ベアチップ３とケース５との間の樹脂量及
び各々の半導体ベアチップ３の間の段差による放熱材の
傾きを抑えることができる。
【００３１】熱は従来工法と同様の経路である半導体ベ
アチップ３から金バンプ４を介して基板１へ伝わるだけ
でなく（図中の１１）、放熱材の役割を果たすケース５
に直接または樹脂８を介して効率よく伝えられるため、
つまり半導体ベアチップ３からエポキシ系の樹脂８を介
してアルミニウム製のケース５に伝わることによって
（図中の１２）、半導体ベアチップ３からの放熱性を向
上させることができる。このため、半導体ベアチップ３
を安定的に動作させることができる。
アチップ３から金バンプ４を介して基板１へ伝わるだけ
でなく（図中の１１）、放熱材の役割を果たすケース５
に直接または樹脂８を介して効率よく伝えられるため、
つまり半導体ベアチップ３からエポキシ系の樹脂８を介
してアルミニウム製のケース５に伝わることによって
（図中の１２）、半導体ベアチップ３からの放熱性を向
上させることができる。このため、半導体ベアチップ３
を安定的に動作させることができる。
【００３２】続いて、本発明の一実施例の他の形態につ
いて図１を参照して説明する。半導体べアチップ３の寸
法は一定ではなく、どのような寸法にも対応することが
できる。半導体ベアチップ３の数も一定ではなく、何個
搭載されていてもよい。
いて図１を参照して説明する。半導体べアチップ３の寸
法は一定ではなく、どのような寸法にも対応することが
できる。半導体ベアチップ３の数も一定ではなく、何個
搭載されていてもよい。
【００３３】バンプ４にははんだ等、一般的にフリップ
チップ実装に使われている金属や合金を使用してもよ
い。基板１にはポリイミドやテフロン等の樹脂系材料、
ガラスセラミックやアルミナ等の一般的に電子回路用基
板に使用されている材料全般を使用してよい。ケース５
の材質は銅や銅−タングステン等の良熱伝導性の金属、
あるいはチッ化アルミニウム等の良熱伝導性のセラミッ
ク型材料を用いることができる。
チップ実装に使われている金属や合金を使用してもよ
い。基板１にはポリイミドやテフロン等の樹脂系材料、
ガラスセラミックやアルミナ等の一般的に電子回路用基
板に使用されている材料全般を使用してよい。ケース５
の材質は銅や銅−タングステン等の良熱伝導性の金属、
あるいはチッ化アルミニウム等の良熱伝導性のセラミッ
ク型材料を用いることができる。
【００３４】また、ケース５に設けられている孔６は複
数個あってもよく、寸法も一定ではない。孔６の設置位
置は基板１がケース５の底面に押し付けられた後の基板
１の半導体ベアチップ３の搭載面の位置より下にあれば
どこでもよく、例えばケース５の底面に設けてもよい。
数個あってもよく、寸法も一定ではない。孔６の設置位
置は基板１がケース５の底面に押し付けられた後の基板
１の半導体ベアチップ３の搭載面の位置より下にあれば
どこでもよく、例えばケース５の底面に設けてもよい。
【００３５】図４は本発明の他の実施例による基板１の
封止状態を示す断面図である。図において、本発明の他
の実施例ではケース５にさらに放熱材１０を取付けた以
外は図１に示す本発明の一実施例と同様の構成となって
おり、同一構成要素には同一符号を付してある。
封止状態を示す断面図である。図において、本発明の他
の実施例ではケース５にさらに放熱材１０を取付けた以
外は図１に示す本発明の一実施例と同様の構成となって
おり、同一構成要素には同一符号を付してある。
【００３６】ケース５に取付けられた放熱材１０はアル
ミニウム製であり、これによって、より放熱性を向上さ
せることができる。尚、本発明の他の実施例における各
構成要素の置き換えについては本発明の一実施例に対し
て行ったものと同様のことが可能である。また、放熱材
１０の材質は銅や銅−タングステン等の良熱伝導性の金
属、あるいはチッ化アルミニウム等の良熱伝導性のセラ
ミック型材料を用いてもよい。
ミニウム製であり、これによって、より放熱性を向上さ
せることができる。尚、本発明の他の実施例における各
構成要素の置き換えについては本発明の一実施例に対し
て行ったものと同様のことが可能である。また、放熱材
１０の材質は銅や銅−タングステン等の良熱伝導性の金
属、あるいはチッ化アルミニウム等の良熱伝導性のセラ
ミック型材料を用いてもよい。
【００３７】図５は本発明の別の実施例による基板１の
封止状態を示す断面図である。図において、本発明の別
の実施例ではケース５上の基板１の半導体ベアチップ３
が搭載される位置に対応する箇所に凸部１４を設けた以
外は図１に示す本発明の一実施例と同様の構成となって
おり、同一構成要素には同一符号を付してある。
封止状態を示す断面図である。図において、本発明の別
の実施例ではケース５上の基板１の半導体ベアチップ３
が搭載される位置に対応する箇所に凸部１４を設けた以
外は図１に示す本発明の一実施例と同様の構成となって
おり、同一構成要素には同一符号を付してある。
【００３８】凸部１４はケース５において基板１上の一
番背が高くなっている半導体ベアチップ３ａ以外の半導
体ベアチップ３ｂ、３ｃに対応する箇所に設けられてい
る。これによって、本発明の別の実施例でも放熱性を向
上させることができる。
番背が高くなっている半導体ベアチップ３ａ以外の半導
体ベアチップ３ｂ、３ｃに対応する箇所に設けられてい
る。これによって、本発明の別の実施例でも放熱性を向
上させることができる。
【００３９】尚、本発明の別の実施例における各構成要
素の置き換えについては本発明の一実施例に対して行っ
たものと同様のことが可能である。また、ケース５に設
けた凸部１４の代わりに、背の高い半導体ベアチップ３
ａ，３ｂに対応する箇所を凹部にすることも可能であ
る。
素の置き換えについては本発明の一実施例に対して行っ
たものと同様のことが可能である。また、ケース５に設
けた凸部１４の代わりに、背の高い半導体ベアチップ３
ａ，３ｂに対応する箇所を凹部にすることも可能であ
る。
【００４０】図６は本発明のさらに別の実施例による基
板１の封止状態を示す断面図である。図において、基板
１には両面とも半導体ベアチップ３が、すなわち基板１
の一方の面に半導体ベアチップ３ａ，３ｂ，３ｃが、も
う一方の面に半導体ベアチップ３ｄが搭載されている。
板１の封止状態を示す断面図である。図において、基板
１には両面とも半導体ベアチップ３が、すなわち基板１
の一方の面に半導体ベアチップ３ａ，３ｂ，３ｃが、も
う一方の面に半導体ベアチップ３ｄが搭載されている。
【００４１】ケース５には基板１を押し込んだ後の基板
１の位置の上下に孔６，１６が設けられている。基板１
の一方の面を他の実施の形態と同様にケース５の底面に
押し付けて封止した後、さらにもう一方の面に樹脂８を
注入する。基板１の上部よりアルミニウム製の放熱材１
５が基板１上の半導体ベアチップ３ｄに押し付けられる
ように取付けられる。このとき余分な樹脂１３は孔１６
より外部に流出し、拭き取られる。
１の位置の上下に孔６，１６が設けられている。基板１
の一方の面を他の実施の形態と同様にケース５の底面に
押し付けて封止した後、さらにもう一方の面に樹脂８を
注入する。基板１の上部よりアルミニウム製の放熱材１
５が基板１上の半導体ベアチップ３ｄに押し付けられる
ように取付けられる。このとき余分な樹脂１３は孔１６
より外部に流出し、拭き取られる。
【００４２】これによって、基板１の両面に半導体ベア
チップ３を搭載した場合にも対応することができ、効率
よい放熱性を得ることができる。
チップ３を搭載した場合にも対応することができ、効率
よい放熱性を得ることができる。
【００４３】尚、本発明のさらに別の実施例における各
構成要素の置き換えについては本発明の一実施例に対し
て行ったものと同様のことが可能である。また、放熱材
１５の材質は銅や銅−タングステン等の良熱伝導性の金
属、あるいはチッ化アルミニウム等の良熱伝導性のセラ
ミック型材料を用いてもよい。
構成要素の置き換えについては本発明の一実施例に対し
て行ったものと同様のことが可能である。また、放熱材
１５の材質は銅や銅−タングステン等の良熱伝導性の金
属、あるいはチッ化アルミニウム等の良熱伝導性のセラ
ミック型材料を用いてもよい。
【００４４】孔１６はケース５上の代わりに、放熱材１
５上に設けてもよい。また、基板１の両面を同時に封止
してもよい。すなわち、樹脂８が注入されているケース
５に基板１の一方の面を落とし込み、基板１を押し込む
前にもう一方の面上に樹脂８を注入し、放熱材１５で押
し込むことで両面を同時に封止してもよい。さらに、本
発明の別の実施例と同様に、基板１の半導体べアチップ
３が搭載されている箇所に対応するケース５及び放熱材
１５の位置に凸部や凹部を設け、より伝熱経路を短くす
ることも可能である。
５上に設けてもよい。また、基板１の両面を同時に封止
してもよい。すなわち、樹脂８が注入されているケース
５に基板１の一方の面を落とし込み、基板１を押し込む
前にもう一方の面上に樹脂８を注入し、放熱材１５で押
し込むことで両面を同時に封止してもよい。さらに、本
発明の別の実施例と同様に、基板１の半導体べアチップ
３が搭載されている箇所に対応するケース５及び放熱材
１５の位置に凸部や凹部を設け、より伝熱経路を短くす
ることも可能である。
【００４５】このように、封止用の電気絶縁性樹脂８を
内部に供給し、基板１に搭載された半導体ベアチップ３
ａ〜３ｃを、ケース５内の樹脂８により最短の距離で封
止することによって、半導体ベアチップ３ａ〜３ｃの回
路面で発生した熱の外部への放熱性を高めるケース５が
得られる。
内部に供給し、基板１に搭載された半導体ベアチップ３
ａ〜３ｃを、ケース５内の樹脂８により最短の距離で封
止することによって、半導体ベアチップ３ａ〜３ｃの回
路面で発生した熱の外部への放熱性を高めるケース５が
得られる。
【００４６】すなわち、ケース５に樹脂８を注入してお
き、基板１の半導体ベアチップ３ａ〜３ｃを搭載した面
をケース５内に落とし込み、押し込み治具９で基板１を
押して余分な樹脂１３をケース５に設けた孔６，１６よ
り外部へ流出させることによって、基板１に搭載した時
に一番背の高くなった半導体べアチップ３ａがケース５
の底面で封止される。
き、基板１の半導体ベアチップ３ａ〜３ｃを搭載した面
をケース５内に落とし込み、押し込み治具９で基板１を
押して余分な樹脂１３をケース５に設けた孔６，１６よ
り外部へ流出させることによって、基板１に搭載した時
に一番背の高くなった半導体べアチップ３ａがケース５
の底面で封止される。
【００４７】半導体べアチップ３ａ〜３ｃの回路面で生
じた熱は、半導体べアチップ３ａ〜３ｃの裏面より直接
あるいは樹脂８を介してケース５ヘ至って放熱される。
このため、良好な放熱性を得ることができる。
じた熱は、半導体べアチップ３ａ〜３ｃの裏面より直接
あるいは樹脂８を介してケース５ヘ至って放熱される。
このため、良好な放熱性を得ることができる。
【００４８】上記のように、ケース５に予め樹脂８を注
入しておき、基板１を落とし込んだ時に余分な樹脂１３
がケースに設けられた孔６，１６より外部へ流出するよ
うにすることによって、半導体ベアチップ３ａ〜３ｄの
封止と放熱材（ケース５及び放熱材１５）との取付けを
適量の樹脂で一括して行うことができるようになるの
で、生産性が向上する。
入しておき、基板１を落とし込んだ時に余分な樹脂１３
がケースに設けられた孔６，１６より外部へ流出するよ
うにすることによって、半導体ベアチップ３ａ〜３ｄの
封止と放熱材（ケース５及び放熱材１５）との取付けを
適量の樹脂で一括して行うことができるようになるの
で、生産性が向上する。
【００４９】また、放熱材をケース型にし、基板１の半
導体ベアチップ３ａ〜３ｃの搭載側をケース５に落とし
込み、押し付けることによって、半導体ベアチップ３ａ
〜３ｃと放熱材との隙間を最短にすることができるの
で、良好な放熱性を得ることができる。
導体ベアチップ３ａ〜３ｃの搭載側をケース５に落とし
込み、押し付けることによって、半導体ベアチップ３ａ
〜３ｃと放熱材との隙間を最短にすることができるの
で、良好な放熱性を得ることができる。
【００５０】
【発明の効果】以上説明したように本発明によれば、基
板に半導体ベアチップをフリップチップ実装する半導体
集積回路装置において、基板を収容しかつ良熱伝導性の
材料で作られたケース内に予め樹脂を供給しておき、基
板のケース内への収容時に余分な樹脂をケースに配設さ
れた孔から外部に流出させ、基板の片面に実装されてい
る半導体ベアチップの回路裏面とケースとを樹脂で固着
することによって、フリップチップ実装を行った複数の
半導体ベアチップの樹脂封止及び放熱材取付けを一括し
て行うことができ、フリップチップ実装において良好な
放熱性を得ることができるという効果がある。
板に半導体ベアチップをフリップチップ実装する半導体
集積回路装置において、基板を収容しかつ良熱伝導性の
材料で作られたケース内に予め樹脂を供給しておき、基
板のケース内への収容時に余分な樹脂をケースに配設さ
れた孔から外部に流出させ、基板の片面に実装されてい
る半導体ベアチップの回路裏面とケースとを樹脂で固着
することによって、フリップチップ実装を行った複数の
半導体ベアチップの樹脂封止及び放熱材取付けを一括し
て行うことができ、フリップチップ実装において良好な
放熱性を得ることができるという効果がある。
【図１】（ａ）は本発明の一実施例による基板の封止前
の状態を示す図、（ｂ）は本発明の一実施例による基板
の封止状態を示す図である。
の状態を示す図、（ｂ）は本発明の一実施例による基板
の封止状態を示す図である。
【図２】本発明の一実施例による基板の封止中の状態を
示す断面図である。
示す断面図である。
【図３】本発明の一実施例における放熱経路を示す断面
図である。
図である。
【図４】本発明の他の実施例による基板の封止状態を示
す断面図である。
す断面図である。
【図５】本発明の別の実施例による基板の封止状態を示
す断面図である。
す断面図である。
【図６】本発明のさらに別の実施例による基板の封止状
態を示す断面図である。
態を示す断面図である。
【図７】従来例による基板の封止状態を示す断面図であ
る。
る。
【図８】（ａ）は従来例における樹脂を透過した断面
図、（ｂ）は（ａ）のＸＸ線に沿う矢視方向の断面図、
（ｃ）は（ａ）のＹＹ線に沿う矢視方向の断面図であ
る。
図、（ｂ）は（ａ）のＸＸ線に沿う矢視方向の断面図、
（ｃ）は（ａ）のＹＹ線に沿う矢視方向の断面図であ
る。
１ 基板 ２ 配線パターン ３ａ〜３ｄ 半導体ベアチップ ４ バンプ ５ ケース ６，１６ 孔 ７ 実装部品 ８ 樹脂 ９ 押し込み治具 １０，１５ 放熱材 １１，１２ 放熱経路 １３ 余分な樹脂 １４ 凸部
Claims (10)
- 【請求項１】 基板に半導体ベアチップをフリップチッ
プ実装する半導体集積回路装置であって、前記基板を収
容しかつ良熱伝導性の材料で作られたケースと、前記ケ
ース内に予め供給される樹脂と、前記ケースに配設され
かつ前記基板の前記ケース内への収容時に余分な樹脂を
外部に流出させるための孔とを有し、前記基板の片面に
実装されている前記半導体ベアチップの回路裏面と前記
ケースとを前記樹脂で固着するようにしたことを特徴と
する半導体集積回路装置。 - 【請求項２】 前記ケースは、前記樹脂が供給される底
面に前記半導体ベアチップの搭載高さに応じて予め設け
られた凸部及び凹部のうちの少なくとも一方を含むこと
を特徴とする請求項１記載の半導体集積回路装置。 - 【請求項３】 前記半導体ベアチップの回路裏面に対向
するように前記ケースの外周に固着されかつ前記半導体
ベアチップで発生した熱を放熱する放熱材を含むことを
特徴とする請求項１または請求項２記載の半導体集積回
路装置。 - 【請求項４】 基板の両面に夫々半導体ベアチップをフ
リップチップ実装する半導体集積回路装置であって、前
記基板を収容しかつ良熱伝導性の材料で作られたケース
と、前記ケース内に予め供給される第１の樹脂と、前記
ケースに配設されかつ前記基板の前記ケース内への収容
時に前記第１の樹脂のうちの余分な樹脂を外部に流出さ
せるための第１の孔と、前記ケース内に収容された前記
基板の上に供給される第２の樹脂と、前記第２の樹脂の
上から押圧される放熱材と、前記放熱材及び前記ケース
の少なくとも一方に配設されかつ前記放熱材の押圧時に
前記第２の樹脂のうちの余分な樹脂を外部に流出させる
ための第２の孔とを有し、前記基板の両面に実装されて
いる前記半導体ベアチップの回路裏面と前記ケース及び
前記放熱材とを前記第１及び第２の樹脂で固着するよう
にしたことを特徴とする半導体集積回路装置。 - 【請求項５】 前記ケースは、前記樹脂が供給される底
面に前記半導体ベアチップの搭載高さに応じて予め設け
られた凸部及び凹部のうちの少なくとも一方を含むこと
を特徴とする請求項４記載の半導体集積回路装置。 - 【請求項６】 前記半導体ベアチップの回路裏面に対向
するように前記ケースの外周に固着されかつ前記半導体
ベアチップで発生した熱を放熱する放熱材を含むことを
特徴とする請求項４または請求項５記載の半導体集積回
路装置。 - 【請求項７】 基板に半導体ベアチップをフリップチッ
プ実装する半導体集積回路装置の半導体ベアチップ実装
方法であって、良熱伝導性の材料で作られたケース内に
樹脂を予め供給するステップと、前記ケース内に供給さ
れた前記樹脂上に前記基板を押し込み治具にて押し込む
ステップと、前記基板の前記ケース内への押し込み時に
余分な樹脂を前記ケースに設けた孔から外部に流出させ
るステップと、前記孔から外部に流出した樹脂を拭き取
るステップとを有し、前記基板の片面に実装されている
前記半導体ベアチップの回路裏面と前記ケースとを前記
樹脂で固着するようにしたことを特徴とする半導体ベア
チップ実装方法。 - 【請求項８】 前記半導体ベアチップで発生した熱を放
熱する放熱材を前記半導体ベアチップの回路裏面に対向
するように前記ケースの外周に固着するステップを含む
ことを特徴とする請求項７記載の半導体ベアチップ実装
方法。 - 【請求項９】 基板の両面に夫々半導体ベアチップをフ
リップチップ実装する半導体集積回路装置の半導体ベア
チップ実装方法であって、良熱伝導性の材料で作られた
ケース内に第１の樹脂を予め供給するステップと、前記
ケース内に供給された前記第１の樹脂上に前記基板を収
納するステップと、前記ケース内に収容された前記基板
の上に第２の樹脂を供給するステップと、前記第２の樹
脂の上から放熱材を押圧してステップと、前記放熱材の
前記第２の樹脂上への押圧時に余分な樹脂を前記放熱材
及び前記ケースの少なくとも一方に設けた第２の孔から
外部に流出させるステップと、前記第１及び第２の孔か
ら外部に流出した樹脂を拭き取るステップとを有し、前
記基板の両面に実装されている前記半導体ベアチップの
回路裏面と前記ケース及び前記放熱材とを前記第１及び
第２の樹脂で固着するようにしたことを特徴とする半導
体ベアチップ実装方法。 - 【請求項１０】 前記半導体ベアチップで発生した熱を
放熱する放熱材を前記半導体ベアチップの回路裏面に対
向するように前記ケースの外周に固着するステップとを
含むことを特徴とする請求項９記載の半導体ベアチップ
実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31755997A JP3058266B2 (ja) | 1997-11-19 | 1997-11-19 | 半導体集積回路装置及びその半導体ベアチップ実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31755997A JP3058266B2 (ja) | 1997-11-19 | 1997-11-19 | 半導体集積回路装置及びその半導体ベアチップ実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11150214A true JPH11150214A (ja) | 1999-06-02 |
| JP3058266B2 JP3058266B2 (ja) | 2000-07-04 |
Family
ID=18089618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31755997A Expired - Lifetime JP3058266B2 (ja) | 1997-11-19 | 1997-11-19 | 半導体集積回路装置及びその半導体ベアチップ実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3058266B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2370919A (en) * | 2001-01-05 | 2002-07-10 | Aftab Amir Dhanani | Inverse seated CPU computer motherboard |
| EP1198005A4 (en) * | 1999-03-26 | 2004-11-24 | Hitachi Ltd | SEMICONDUCTOR MODULE AND ITS MOUNTING METHOD |
| US6940162B2 (en) | 1999-03-26 | 2005-09-06 | Renesas Technology Corp. | Semiconductor module and mounting method for same |
| US6970326B2 (en) | 2001-07-02 | 2005-11-29 | Alps Electric Co., Ltd. | Magnetic head provided with resin-molded IC bare-chip between height-restriction plate and suspension and method for manufacturing magnetic head |
| JP2009124091A (ja) * | 2007-11-09 | 2009-06-04 | Hynix Semiconductor Inc | 半導体パッケージモジュール |
| JP2017157769A (ja) * | 2016-03-04 | 2017-09-07 | 日立オートモティブシステムズ株式会社 | 樹脂封止型車載制御装置 |
| JP2020188120A (ja) * | 2019-05-14 | 2020-11-19 | 三菱電機株式会社 | 電力変換装置及びその製造方法 |
-
1997
- 1997-11-19 JP JP31755997A patent/JP3058266B2/ja not_active Expired - Lifetime
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1198005A4 (en) * | 1999-03-26 | 2004-11-24 | Hitachi Ltd | SEMICONDUCTOR MODULE AND ITS MOUNTING METHOD |
| US6940162B2 (en) | 1999-03-26 | 2005-09-06 | Renesas Technology Corp. | Semiconductor module and mounting method for same |
| GB2370919A (en) * | 2001-01-05 | 2002-07-10 | Aftab Amir Dhanani | Inverse seated CPU computer motherboard |
| US6970326B2 (en) | 2001-07-02 | 2005-11-29 | Alps Electric Co., Ltd. | Magnetic head provided with resin-molded IC bare-chip between height-restriction plate and suspension and method for manufacturing magnetic head |
| JP2009124091A (ja) * | 2007-11-09 | 2009-06-04 | Hynix Semiconductor Inc | 半導体パッケージモジュール |
| US8395245B2 (en) | 2007-11-09 | 2013-03-12 | Hynix Semiconductor Inc. | Semiconductor package module |
| JP2017157769A (ja) * | 2016-03-04 | 2017-09-07 | 日立オートモティブシステムズ株式会社 | 樹脂封止型車載制御装置 |
| CN108476590A (zh) * | 2016-03-04 | 2018-08-31 | 日立汽车系统株式会社 | 树脂封固型车载控制装置 |
| US10699917B2 (en) | 2016-03-04 | 2020-06-30 | Hitachi Automotive Systems, Ltd. | Resin-sealed vehicle-mounted control device |
| CN108476590B (zh) * | 2016-03-04 | 2020-08-04 | 日立汽车系统株式会社 | 树脂封固型车载控制装置 |
| JP2020188120A (ja) * | 2019-05-14 | 2020-11-19 | 三菱電機株式会社 | 電力変換装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3058266B2 (ja) | 2000-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5578525A (en) | Semiconductor device and a fabrication process thereof | |
| US6548328B1 (en) | Circuit device and manufacturing method of circuit device | |
| EP1439587B1 (en) | Mounting of an LED assembly with self-alignment | |
| US7138706B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2914242B2 (ja) | マルチチップモジュール及びその製造方法 | |
| US7091606B2 (en) | Circuit device and manufacturing method of circuit device and semiconductor module | |
| JP2003068931A (ja) | 半導体パッケージ及びその製造方法 | |
| JP2003017518A (ja) | 混成集積回路装置の製造方法 | |
| JP2003197856A (ja) | 半導体装置 | |
| JP3728847B2 (ja) | マルチチップモジュールおよびその製造方法 | |
| JP2000294723A (ja) | 積層型半導体装置およびその製造方法 | |
| JP2000200870A (ja) | 半導体装置およびその製造方法 | |
| JP3058266B2 (ja) | 半導体集積回路装置及びその半導体ベアチップ実装方法 | |
| JP2006228897A (ja) | 半導体装置 | |
| JPH09312355A (ja) | 半導体装置とその製造方法 | |
| US5898128A (en) | Electronic component | |
| JP3912445B2 (ja) | 半導体装置 | |
| US7589402B2 (en) | Semiconductor module and manufacturing method thereof | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| JP3652102B2 (ja) | 電子回路モジュール | |
| JP3065288B2 (ja) | 半導体ベアチップの封止方法、半導体集積回路装置、および半導体集積回路装置の製造方法 | |
| JPH09148482A (ja) | 半導体装置 | |
| JP2907187B2 (ja) | ベアチップ実装方法および半導体集積回路装置 | |
| US20220392820A1 (en) | Integrated circuit optical package | |
| JP2000252320A (ja) | 半導体装置およびその製造方法 |