JP2009124091A - 半導体パッケージモジュール - Google Patents

半導体パッケージモジュール Download PDF

Info

Publication number
JP2009124091A
JP2009124091A JP2007330675A JP2007330675A JP2009124091A JP 2009124091 A JP2009124091 A JP 2009124091A JP 2007330675 A JP2007330675 A JP 2007330675A JP 2007330675 A JP2007330675 A JP 2007330675A JP 2009124091 A JP2009124091 A JP 2009124091A
Authority
JP
Japan
Prior art keywords
semiconductor package
substrate body
package module
module according
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007330675A
Other languages
English (en)
Inventor
Jong Hoon Kim
鍾 ▲薫▼ 金
Min Suk Suh
▲敏▼ 碩 徐
Seong Cheol Kim
▲聖▼ 哲 金
Seung Taek Yang
▲勝▼ 宅 梁
Seung Hyun Lee
昇 鉉 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2009124091A publication Critical patent/JP2009124091A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1088—Arrangements to limit the height of the assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】データ蓄積容量及びデータ処理速度を向上させながら、体積を減少させた半導体パッケージモジュールを提供する。
【解決手段】半導体パッケージモジュール５００は、収納部を有する基板本体１１０及び前記基板本体１１０に形成された導電パターン１２０を含む回路基板１００と、半導体チップを有する半導体パッケージ２００と、前記導電パターン１２０及び前記導電端子を電気的に連結する連結部材３００とを含む。回路基板１００の基板本体１１０に収納空間を有する収納部を形成し、収納部に半導体パッケージを収納した後、連結部材を利用して半導体パッケージ２００の接続端子及び基板本体１１０の導電パターン１２０を電気的に連結することにより、厚さを増加させることなく、１つの回路基板に複数の半導体パッケージ２００を積層する。
【選択図】図１

Description

本発明は、半導体パッケージモジュールに関するものである。
近来、膨大なデータを蓄積し短時間内に処理できる半導体素子を有する半導体パッケージが開発されている。
さらに、半導体パッケージは、主にプリント回路基板などに実装されて、半導体パッケージモジュールが製造され、半導体パッケージモジュールは、各種装置、例えば、コンピュータなどに組み込まれて、様々な機能を行う。
最近、半導体パッケージモジュールの体積を減少させながら、半導体パッケージモジュールに複数の半導体パッケージを実装する技術の開発が進められている。
本発明は、データ蓄積容量及びデータ処理速度をさらに向上させながら、体積を減少させた半導体パッケージモジュールを提供する。
半導体パッケージモジュールは、収納空間を形成するための収納部を有する基板本体及び前記基板本体に形成された導電パターンを含む回路基板、前記収納部に収納され、前記導電パターンと電気的に連結される導電端子及び前記導電端子と電気的に連結された半導体チップを有する半導体パッケージ、並びに、前記導電パターンと前記導電端子とを電気的に連結する連結部材とを含む。
半導体パッケージモジュールの前記収納部は、前記基板本体の表面に凹状に形成されたレセス(recess)である。
半導体パッケージモジュールの前記導電端子及び前記基板本体の表面は、同一平面上に配置される。
半導体パッケージモジュールの前記半導体パッケージは、前記半導体チップをモールディングするモールディング部材を含み、前記モールディング部材は、接着剤により前記収納部の底面に付着される。
半導体パッケージモジュールの前記収納部は、前記基板本体の第１の面上及び前記第１の面に対向する第２の面上にそれぞれ配置される。
半導体パッケージモジュールの前記連結部材は、絶縁部材、及び、前記収納部の底面と向かい合う絶縁部材の下面に形成されて、前記導電パターンと電気的に連結された第１の連結パターンを含む。
半導体パッケージモジュールの前記絶縁部材は、フレキシブル基板を含む。
半導体パッケージモジュールの前記絶縁部材は、前記下面に対向する上面上に配置されて、前記導電パターンと電気的に連結される第２の連結パターンをさらに含む。
半導体パッケージモジュールは、前記第２の連結パターンと電気的に連結された追加半導体パッケージをさらに含む。
半導体パッケージモジュールの前記絶縁部材は、前記第２の連結パターンと前記導電パターンとを電気的に連結するために、前記絶縁部材を貫通する導電性ビアを含む。
半導体パッケージモジュールの前記導電パターン及び前記第１の連結パターン、並びに前記導電パターン及び前記第２の連結パターンは、ソルダー及び異方性導電フィルム(ACF)のいずれかにより電気的に連結される。
半導体パッケージモジュールの前記収納部は、前記基板本体を貫通する貫通孔である。
半導体パッケージモジュールは、前記基板本体に結合されて、前記収納部を覆う外部放熱カバーを含む。
半導体パッケージモジュールの前記基板本体は、前記基板本体の内部に配置されて、前記半導体パッケージから発生した熱を外部に放熱するための放熱プレートを含む。
半導体パッケージモジュールの前記放熱プレートの一部は前記基板本体から突出し、前記基板本体から突出した前記放熱プレートには、複数の放熱フィン(fin)が配置される。
半導体パッケージモジュールの前記半導体パッケージと前記放熱プレートとの間には、熱伝導性接着剤が介在する。
半導体パッケージモジュールの前記基板本体は、プレート形状を有する第１の基板本体、及び前記第１の基板本体の両側に配置され、前記収納部を形成するために前記第１の基板本体を露出させる貫通部を有する第２の基板本体を含み、前記導電パターンは、前記各第２の基板本体の表面にそれぞれ配置される。
半導体パッケージモジュールの前記第１の基板本体は、第１の長さを有し、前記第２の基板本体は、前記第１の長さより短い第２の長さを有する。
半導体パッケージモジュールは、前記半導体パッケージ及び前記連結部材を密封する密封部材をさらに含む。
半導体パッケージモジュールの前記連結部材は、リードフレームを含む。
本発明は、回路基板の基板本体に収納空間を有する収納部を形成し、収納部に半導体パッケージを収納した後、連結部材を利用して半導体パッケージの接続端子及び基板本体の導電パターンを電気的に連結することにより、厚さを増加させることなく、１つの回路基板に複数の半導体パッケージを積層して、半導体パッケージモジュールのデータ蓄積容量及びデータ処理速度を大きく向上させることができるという効果を有する。
図１は、本発明の一実施形態による半導体パッケージモジュールを示した分解斜視図である。図２は、図１のＩ−Ｉ’線断面図である。
図１及び図２を参照すると、半導体パッケージモジュール５００は、回路基板１００、半導体パッケージ２００、及び連結部材３００を含む。なお、半導体パッケージモジュール５００は、放熱部材４００をさらに含んでもよい。
図３は、図１の回路基板を示した断面図である。
図１及び図３を参照すると、回路基板１００は、基板本体１１０及び導電パターン１２０を含む。本実施形態において、回路基板１００は、例えば、プリント回路基板である。
基板本体１１０は、例えば、直方体プレート形状を有する。または、基板本体１１０は、直方体プレート形状の代わりに、多様な形状を有することもできる。
基板本体１１０は、第１の面１０１と、第１の面１０１に対向する第２の面１０２とを有して、基板本体１１０の第１の面１０１及び／または第２の面１０２には、収納空間を形成するための収納部(receiving portion)１１２が配置される。
収納部１１２は、基板本体１１０の第１の面及び／または第２の面１０２に凹状に形成されたレセス(recess)である
本実施形態において、基板本体１１０の第１の面１０１に形成された収納部に符号１１２ａを付し、基板本体１１０の第２の面１０２に形成された収納部に符号１１２ｂを付す。
図１に示した導電パターン１２０の一側端部は、基板本体１１０の収納部１１２の周辺に沿って配置され、各導電パターン１２０の前記一側端部に対向する他側端部は、基板本体１１０の長辺に沿って配置された各入・出力端子１３０に電気的に連結される。
図４は、図２に示した連結部材の下面を示した平面図である。
図２及び図４を参照すると、連結部材３００は、各収納部１１２(１１２ａ，１１２ｂ)を覆う。収納部１１２を覆う連結部材３００は、絶縁部材３０５及び第１の連結パターン３１０を含む。
絶縁部材３０５は、肉薄のフレキシブル合成樹脂シート(sheet)でも、相対的に高い強度を有する合成樹脂プレートでもよい。
図２に示したように、絶縁部材３０５は、収納部１１２(１１２ａ，１１２ｂ)により形成された基板本体１１０の底面１０３と向かい合う下面３０１、及び下面３０１に対向する上面３０２を有する。
第１の連結パターン３１０は、絶縁部材３０５の下面３０１上に配置される。第１の連結パターン３１０は、第１の接続端子３０６、第１の導電パターン３０７、及び第１のボールランドパターン３０９を含む。
第１の接続端子３０６は、回路基板１００の基板本体１１０の第１の面１０１上に形成された各導電パターン１２０の端部に対応する。
第１のボールランドパターン３０９は、例えば、円板形状を有し、第１のボールランドパターン３０９は、絶縁部材３０５の下面３０１上にマトリクス状に配置される。
第１の導電パターン３０７は、第１の接続端子３０６と、第１の接続端子３０６に対応する第１のボールランドパターン３０９とを電気的に連結する。図４に示した符号３１５は、後述する第２の連結パターン３２０に電気的に連結される導電性ビアである。
図４に示した第１の接続端子３０６は、図１に示した導電パターン１２０の一側端部と電気的に接続され、第１の接続端子３０６及び導電パターン１２０の一側端部は、ソルダーにより相互に電気的に接続されてもよいし、異方性導電フィルム(Anisotropic conductive film, ACF)により電気的に接続されてもよい。
図５は、図２に示した連結部材の上面を示した平面図である。
図２及び図５を参照すると、連結部材３００の上面３０２上には、導電性ビア３１５及び第２の連結パターン３２０が配置される。
導電性ビア３１５は、絶縁部材３０５の上面３０２及び下面３０１を貫通する貫通孔内に配置される。導電性ビア３１５は、基板本体１１０の導電パターン１２０と電気的に連結される。
第２の連結パターン３２０は、第２の導電パターン３２２及び第２のボールランドパターン３２５を含む。
第２のボールランドパターン３２５は、例えば、円板形状を有し、第２のボールランドパターン３２５は、絶縁部材３０５の上面３０２上にマトリクス状に配置される。
第２の導電パターン３２２は、導電性ビア３１５と、第２のボールランドパターン３２５とを電気的に連結する。
図５に示した導電性ビア３１５は、図１に示した導電パターン１２０の一側端部と電気的に接続され、導電性ビア３１５及び導電パターン１２０の一側端部は、ソルダーにより相互に電気的に接続されても、異方性導電フィルム(ACF)により電気的に接続されてもよい。
さらに図２を参照すると、半導体パッケージ２００は、連結部材３００の下面３０１及び／または上面３０２に配置され得る。
本実施形態において、収納部１１２(１１２ａ，１１２ｂ)は、基板本体１１０の第１の面１０１及び第２の面１０２にそれぞれ形成され、これにより連結部材３００は、第１の面１０１に形成された収納部１１２ａ及び第２の面１０２に形成された収納部１１２ｂにそれぞれ配置される。
以下、基板本体１１０の第１の面１０１に形成された収納部１１２ａに配置された連結部材３００の下面３０２及び上面３０１にそれぞれ配置された半導体パッケージ２００は、第１の半導体パッケージ２１０及び第２の半導体パッケージ２２０として定義される。
また、基板本体１１０の第２の面１０２に形成された収納部１１２ｂに配置された連結部材３００の下面３０２及び上面３０１にそれぞれ配置された半導体パッケージ２００は、第３の半導体パッケージ２３０及び第４の半導体パッケージ２４０として定義される。
第１の半導体パッケージ２１０は、基板本体１１０の第１の面１０１に形成された収納部１１２ａに収納される。
第１の半導体パッケージ２１０は、第１の半導体チップ２１２と、第１の半導体チップ２１２と電気的に接続された第１の接続端子２１４とを含む。第１の接続端子２１４は、例えば、導電性バンプまたはソルダーボールである。
第１の半導体パッケージ２１０の第１の半導体チップ２１２は、モールディング部材をさらに含むことができ、第１の半導体チップ２１２は、収納部１１２ａにより形成された基板本体１１０の底面１０３上に配置される。第１の半導体チップ２１２は、接着部材により底面１０３上に接着される。
第１の接続端子２１４は、基板本体１１０の第１の面１０１上に配置された連結部材３００の下面３０１に形成された第１のボールランドパターン３０９と電気的に接続される。これを具現するために、第１の接続端子２１４の端部は、基板本体１１０の第１の面１０１と実質的に同一の平面上に配置される。
第２の半導体パッケージ２２０は、第２の半導体チップ２２２と、第２の半導体チップ２２２と電気的に接続された第２の接続端子２２４とを含む。第２の接続端子２２４は、例えば、導電性バンプまたはソルダーボールである。
第２の半導体パッケージ２２０の第１の半導体チップ２２２は、モールディング部材をさらに含むことができる。
第２の接続端子２２４は、基板本体１１０の第１の面１０１上に配置された連結部材３００の上面３０２に形成された第２のボールランドパターン３２５と電気的に接続される。
第３の半導体パッケージ２３０は、基板本体１１０の第２の面１０２に形成された収納部１１２ｂ内に収納される。
第３の半導体パッケージ２３０は、第３の半導体チップ２３２と、第３の半導体チップ２３２と電気的に接続された第３の接続端子２３４とを含む。第３の接続端子２３４は、例えば、導電性バンプまたはソルダーボールである。
第３の半導体パッケージ２３０の第３の半導体チップ２３２は、モールディング部材をさらに含むことができ、第３の半導体チップ２３２は、収納部１１２ｂにより形成された基板本体１１０の底面１０３上に配置される。第３の半導体チップ２３２は、接着部材により底面１０３上に接着される。
第３の接続端子２３４は、基板本体１１０の第２の面１０２上に配置された連結部材３００の下面３０１に形成された第１のボールランドパターン３０９と電気的に接続される。これを具現するために、第３の接続端子２３４は、基板本体１１０の第２の面１０２と実質的に同一の平面上に配置される。
第４の半導体パッケージ２４０は、第４の半導体チップ２４２と、第４の半導体チップ２４２と電気的に接続された第４の接続端子２４４とを含む。第４の接続端子２４４は、例えば、導電性バンプまたはソルダーボールである。
第４の半導体パッケージ２４０の第４の半導体チップ２４２は、モールディング部材をさらに含むことができる。
第４の接続端子２４４は、基板本体１１０の第２の面１０２上に配置された連結部材３００の上面３０２に形成された第２のボールランドパターン３２５と電気的に接続される。
一方、連結部材３００により接続された複数の半導体パッケージ２００が回路基板１００の基板本体１００の収納部１１２(１１２ａ，１１２ｂ)内に配置される場合、半導体パッケージ２００から発生した多量の熱が容易に放熱されず、これにより半導体パッケージの性能が低下する可能性がある。
本実施形態では、収納部１１２内に配置された半導体パッケージ２００から発生した熱を容易に外部に排出するために、半導体パッケージモジュール５００は、放熱部材４００を含むことができる。
放熱部材４００は、例えば、回路基板１００の基板本体１１０に形成された各半導体パッケージ２００を覆うキャップ(cap)形状を有することができる。キャップ形状を有する放熱部材４００は、半導体パッケージ２００から発生した熱を迅速に外部に放熱し、熱による半導体パッケージ２００の性能低下を防ぐことができる。
放熱部材４００に使用できる金属としては、アルミニウム、アルミニウム合金、銅、銅合金、及び銀などが挙げられる。
または、放熱部材４００は、半導体パッケージ２００から発生する多量の電磁波を吸収、反射、または熱エネルギーに変換させ、半導体パッケージモジュール５００から電磁波の発生を抑制するための電磁波吸収物質を含むことができる。
図６は、本発明の他の実施形態による半導体パッケージモジュールを示した断面図である。本実施形態による半導体パッケージモジュールは、放熱部材４５０を除くと、図２を参照して説明した半導体パッケージモジュールと実質的に同一の構成を有する。従って、同一の構成に対しては、その説明を省略し、同一の名称及び同一の符号を付す。
図６を参照すると、半導体パッケージモジュール５００は、回路基板１００、半導体パッケージ２００、連結部材３００、及び放熱部材４５０を含む。
直方体プレート形状を有する回路基板１００の内部には、コア(core)の役割をする放熱部材４５０が配置される。本実施形態において、放熱部材４５０は、回路基板１００に似た直方体プレート形状を有することができる。
放熱部材４５０として使用できる物質としては、熱伝達率の高い金属であるアルミニウム、アルミニウム合金、銅、及び銅合金などが挙げられる。
放熱部材４５０には、半導体パッケージ２００のうちの第１の半導体パッケージ２１０及び第３の半導体パッケージ２３０が密着される。この時、第１の半導体パッケージ２１０及び第３の半導体パッケージ２３０から発生した熱を、より迅速に放熱部材４５０に伝達するために、放熱部材４５０と第１の半導体パッケージ２１０との間、及び放熱部材４５０と第３の半導体パッケージ２３０との間には、熱伝導性接着剤４５９が配置される。熱伝導性接着剤４５９は、例えば、熱伝導率の高い金属パウダーを含むことができる。
一方、放熱面積をより増加させるために、放熱部材４５０の一部を、基板本体１１０から突出させてもよい。具体的には、放熱部材４５０は、入・出力端子１３０が形成された基板本体１１０の一側端部に対向する他側端部から突出する。
放熱性能をより向上させるために、基板本体１１０から突出した放熱部材４５０には、放熱フィン(heat dissipation fin)４５５が形成される。放熱フィン４５５は、放熱部材４５０に対し、垂直方向に複数個が配置される。放熱面積を増加させるために、放熱フィン４５５は、プレート形状を有する。さらに、放熱フィン４５５は、放熱フィン４５５の表面積をより増加させるために、複数個の溝または突起を有してもよい。
本実施形態において、放熱フィン４５５は、放熱部材４５０と一体に形成しても、放熱部材４５０とは別に形成してもよい。
図７は、本発明のさらに他の実施形態による半導体パッケージモジュールを示した断面図である。本実施形態による半導体パッケージモジュールは、回路基板１００を除くと、図２を参照して説明した半導体パッケージモジュールと実質的に同一の構成を有する。従って、同一の構成に対しては、その説明を省略し、同一の名称及び同一の符号を付す。
図７を参照すると、半導体パッケージモジュール５００は、回路基板１００、半導体パッケージ２００、連結部材３００、及び放熱部材４００を含む。
回路基板１００は、基板本体１１０及び導電パターン１２０を含む。本実施形態において、回路基板１００は、例えば、プリント回路基板である。
基板本体１１０は、例えば、直方体プレート形状を有する。または基板本体１１０は、直方体プレート形状の代わりに、他の形状を有してもよい。
基板本体１１０は、第１の面１０１と、第１の面１０１に対向する第２の面１０２とを有し、基板本体１１０の第１の面１０１及び／または第２の面１０２には、収納空間を形成するために、１つの収納部１１４が配置される。
収納部１１４は、基板本体１１０の第１の面及び第２の面１０２を貫通する貫通孔である。貫通孔である収納部１１４は、上方から見て、半導体パッケージ２００を収納するに適合した形状及び大きさを有する。
収納部１１４には、半導体パッケージ２００のうち、第１の半導体パッケージ２１０及び第３の半導体パッケージ２３０が収納され、第１の半導体パッケージ２１０及び第３の半導体パッケージ２３０は、接着部材により相互接着される。
一方、収納部１１４に収納された第１の半導体パッケージ２１０及び第３の半導体パッケージ２３０が収納部１１４内部で動くことを防止するために、接着部材により付着された第１の半導体パッケージ２１０及び第３の半導体パッケージ２３０は、収納部１１４により形成された基板本体１１０の内側面に形成された固定部材１６０により強固に固定される。固定部材１６０は、接着部材または弾性部材である。
図１に示した導電パターン１２０の一側端部は、収納部１１４の周辺に沿って配置され、各導電パターン１２０の前記一側端部に対向する他側端部は、基板本体１１０の長辺に沿って配置された各入・出力端子１３０に電気的に連結される。
図７に示した実施形態による半導体パッケージモジュール５００は、図２に比べ相対的に薄い厚さを有する回路基板１００に特に好適である。
図８は、本発明のさらに他の実施形態による半導体パッケージモジュールを示した断面図である。本実施形態による半導体パッケージモジュールは、モールディング部４８０を除くと、図２を参照して説明した半導体パッケージモジュールと実質的に同一の構成を有する。従って、同一の構成に対しては、その説明を省略し、同一の名称及び同一の符号を付す。
図８を参照すると、半導体パッケージモジュール５００は、回路基板１００、半導体パッケージ２００、連結部材３００、放熱部材４００、及びモールディング部４８０を含む。
モールディング部４８０は、例えば、放熱部材４００と連結部材３００との間の空間に配置される。本実施形態において、モールディング部４８０として使用できる物質としては、エポキシ樹脂が挙げられる。
放熱部材４００と連結部材３００との間の空間に配置されたモールディング部４８０は、外部から加えられた衝撃及び／または振動により、フレキシブルな連結部材３００及び連結部材３００に付着された半導体パッケージ２００が損傷することを防止する。
図９は、本発明のさらに他の実施形態による半導体パッケージモジュールを示した断面図である。本実施形態による半導体パッケージモジュールは、回路基板を除くと、図２を参照して説明した半導体パッケージモジュールと実質的に同一の構成を有する。従って、同一の構成に対しては、その説明を省略し、同一の名称及び同一の符号を付す。
図９を参照すると、半導体パッケージモジュール５００は、回路基板１９０、半導体パッケージ２００、連結部材３００、及び放熱部材４００を含む。
回路基板１９０は、第１の基板本体１９２、第２の基板本体１９４、及び第３の基板本体１９６を含む。本実施形態において、第１〜第３の基板本体１９２、１９４、１９６は、それぞれプリント回路基板である。
第１の基板本体１９２は、第２の基板本体１９４と第３の基板本体１９６との間に介在し、第１の基板本体１９２は、第２及び第３の基板本体１９４、１９６と電気的に連結される。
第２の基板本体１９４には、貫通孔が形成される。第２の基板本体１９４に形成された貫通孔及び第１の基板本体１９２により、第２の基板本体１９４には収納部１９３が形成される。
一方、第３の基板本体１９６にも貫通孔が形成される。第３の基板本体１９６に形成された貫通孔及び第１の基板本体１９２により、第３の基板本体１９６にも収納部１９５が形成される。
第２の基板本体１９４に形成された収納部１９３及び第３の基板本体１９６に形成された収納部１９５には、それぞれ連結部材３００が配置されて、連結部材３００には、半導体パッケージ２００が配置される。
本実施形態によると、第１の基板本体１９２の厚さが非常に薄く、第１の基板本体１９２に、半導体パッケージ２００を収納するに適した収納部を形成することが難しい場合、第１の基板本体１９２の両側にそれぞれ配置された第２及び第３の基板本体１９４、１９６を含む回路基板１９０を使用して、第２及び第３の基板本体１９４、１９６にそれぞれ形成された収納部１９３、１９５に半導体パッケージ２００を収納する。
上述の本発明による半導体パッケージモジュールにおいては、絶縁部材、第１及び第２の連結パターンを含む連結部材により回路基板と半導体パッケージを連結することを説明したが、連結部材は、回路基板と半導体パッケージを連結するリードを含むリードフレームであってもよい。
以上、本発明を特定の実施形態を挙げて説明したが、本発明は、これらの実施形態に限定されるものではなく、本発明の属する技術分野で通常の知識を有する者は、特許請求の範囲に記載の本発明の技術的思想を外れない範囲内で多様に変更、実施することができる。
本発明の一実施形態による半導体パッケージモジュールを示した分解斜視図である。 図１のＩ−Ｉ’線断面図である。 図１の回路基板を示した断面図である。 図２に示した連結部材の下面を示した平面図である。 図２に示した連結部材の上面を示した平面図である。 本発明の他の実施形態による半導体パッケージモジュールを示した断面図である。 本発明のさらに他の実施形態による半導体パッケージモジュールを示した断面図である。 本発明のさらに他の実施形態による半導体パッケージモジュールを示した断面図である。 本発明のさらに他の実施形態による半導体パッケージモジュールを示した断面図である。
符号の説明
１００，１９０ 回路基板
１１０，１９２，１９４，１９６ 基板本体
１１２，１１２ａ，１１２ｂ，１１４，１９３，１９５ 収納部
１２０ 導電パターン
１３０ 入・出力端子
１６０ 固定部材
２００，２１０，２２０，２３０，２４０ 半導体パッケージ
２１２，２２２，２３２，２４２，２４４ 半導体チップ
２１４，２２４，２３４，２４４ 接続端子
３００ 連結部材
３０５ 絶縁部材
３０６ 接続端子
３０７，３２２ 導電パターン
３０９，３２５ ボールランドパターン
３１０，３２０ 連結パターン
３１５ 導電性ビア
４００，４５０ 放熱部材
４５５ 放熱フィン
４８０ モールディング部
５００ 半導体パッケージモジュール

Claims (20)

  1. 収納部を有する基板本体及び前記基板本体に形成された導電パターンを含む回路基板、
    前記収納部に収納され、前記導電パターンと電気的に連結される導電端子及び前記導電端子と電気的に連結された半導体チップを有する半導体パッケージ、並びに、
    前記導電パターンと前記導電端子とを電気的に連結する連結部材
    を含むことを特徴とする、半導体パッケージモジュール。
  2. 前記収納部は、前記基板本体の表面に凹状に形成されたレセス(recess)であることを特徴とする、請求項１に記載の半導体パッケージモジュール。
  3. 前記導電端子及び前記基板本体の表面は、同一平面上に配置されることを特徴とする、請求項２に記載の半導体パッケージモジュール。
  4. 前記半導体パッケージは、前記半導体チップをモールディングするモールディング部材を含み、前記モールディング部材は、接着剤により前記収納部の底面に付着されることを特徴とする、請求項２に記載の半導体パッケージモジュール。
  5. 前記収納部は、前記基板本体の第１の面上及び前記第１の面に対向する第２の面上に、それぞれ配置されることを特徴とする、請求項２に記載の半導体パッケージモジュール。
  6. 前記連結部材は、絶縁部材、及び、前記収納部の底面と向かい合う絶縁部材の下面に形成されて、前記導電パターンと電気的に連結された第１の連結パターンを含むことを特徴とする、請求項１に記載の半導体パッケージモジュール。
  7. 前記絶縁部材は、フレキシブル基板を含むことを特徴とする、請求項６に記載の半導体パッケージモジュール。
  8. 前記絶縁部材は、前記下面に対向する上面上に配置されて、前記導電パターンと電気的に連結される第２の連結パターンをさらに含むことを特徴とする、請求項６に記載の半導体パッケージモジュール。
  9. 前記第２の連結パターンと電気的に連結された追加半導体パッケージをさらに含むことを特徴とする、請求項８に記載の半導体パッケージモジュール。
  10. 前記絶縁部材は、前記第２の連結パターンと前記導電パターンとを電気的に連結するために、前記絶縁部材を貫通する導電性ビアを含むことを特徴とする、請求項８に記載の半導体パッケージモジュール。
  11. 前記導電パターン及び前記第１の連結パターン、並びに前記導電パターン及び前記第２の連結パターンは、ソルダー及び異方性導電フィルム(ACF)のいずれかにより電気的に連結されることを特徴とする、請求項８に記載の半導体パッケージモジュール。
  12. 前記収納部は、前記基板本体を貫通する貫通孔であることを特徴とする、請求項１に記載の半導体パッケージモジュール。
  13. 前記基板本体に結合されて、前記収納部を覆う外部放熱カバーを含むことを特徴とする、請求項１に記載の半導体パッケージモジュール。
  14. 前記基板本体は、前記基板本体の内部に配置されて、前記半導体パッケージから発生した熱を外部に放熱するための放熱プレートを含むことを特徴とする、請求項１に記載の半導体パッケージモジュール。
  15. 前記放熱プレートの一部は前記基板本体から突出し、前記基板本体から突出した前記放熱プレートは、複数の放熱フィン(fin)を有することを特徴とする、請求項１４に記載の半導体パッケージモジュール。
  16. 前記半導体パッケージと前記放熱プレートとの間には、熱伝導性接着剤が介在することを特徴とする、請求項１５に記載の半導体パッケージモジュール。
  17. 前記基板本体は、プレート形状を有する第１の基板本体、及び前記第１の基板本体の両側に配置され、前記収納部を形成するために前記第１の基板本体を露出させる貫通部を有する第２の基板本体を含み、
    前記導電パターンは、前記各第２の基板本体の表面にそれぞれ配置されることを特徴とする、請求項１に記載の半導体パッケージモジュール。
  18. 前記第１の基板本体は、第１の長さを有し、前記第２の基板本体は、前記第１の長さより短い第２の長さを有することを特徴とする、請求項１７に記載の半導体パッケージモジュール。
  19. 前記半導体パッケージ及び前記連結部材を密封する密封部材をさらに含むことを特徴とする、請求項１に記載の半導体パッケージモジュール。
  20. 前記連結部材は、リードフレームであることを特徴とする、請求項１に記載の半導体パッケージモジュール。
JP2007330675A 2007-11-09 2007-12-21 半導体パッケージモジュール Pending JP2009124091A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070114268A KR100924547B1 (ko) 2007-11-09 2007-11-09 반도체 패키지 모듈

Publications (1)

Publication Number Publication Date
JP2009124091A true JP2009124091A (ja) 2009-06-04

Family

ID=40622934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007330675A Pending JP2009124091A (ja) 2007-11-09 2007-12-21 半導体パッケージモジュール

Country Status (5)

Country Link
US (1) US8395245B2 (ja)
JP (1) JP2009124091A (ja)
KR (1) KR100924547B1 (ja)
CN (1) CN101431068B (ja)
TW (1) TWI464850B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011176222A (ja) * 2010-02-25 2011-09-08 Mitsubishi Electric Corp 樹脂封止形電子制御装置、及びその製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056099A (ja) * 2008-08-26 2010-03-11 Hitachi Ltd 半導体装置
US8519537B2 (en) * 2010-02-26 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
US9385095B2 (en) 2010-02-26 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
TWI467735B (zh) * 2010-12-31 2015-01-01 矽品精密工業股份有限公司 多晶片堆疊封裝結構及其製法
US9653443B2 (en) 2014-02-14 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal performance structure for semiconductor packages and method of forming same
US10026671B2 (en) 2014-02-14 2018-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9935090B2 (en) 2014-02-14 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9768090B2 (en) 2014-02-14 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US10056267B2 (en) 2014-02-14 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
WO2015198870A1 (ja) * 2014-06-23 2015-12-30 株式会社村田製作所 部品内蔵基板および部品内蔵基板の製造方法
US9595505B2 (en) * 2014-11-25 2017-03-14 Nxp Usa, Inc. Thermally-enhanced three dimensional system-in-packages and methods for the fabrication thereof
US9564416B2 (en) 2015-02-13 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US9576942B1 (en) * 2015-12-18 2017-02-21 Intel Corporation Integrated circuit assembly that includes stacked dice
US10999957B2 (en) 2018-02-12 2021-05-04 Samsung Electro-Mechanics Co., Ltd. Communication module and mounting structure thereof
WO2020051877A1 (en) * 2018-09-14 2020-03-19 Telefonaktiebolaget Lm Ericsson (Publ) Pcb structure and method and apparatus for forming the pcb structure
US11652020B2 (en) * 2019-05-29 2023-05-16 Intel Corporation Thermal solutions for multi-package assemblies and methods for fabricating the same
JP7074798B2 (ja) * 2020-05-18 2022-05-24 矢崎総業株式会社 回路接続モジュール
US20220264741A1 (en) * 2021-02-18 2022-08-18 Gm Cruise Holdings Llc Heat dissipation features of autonomous vehicle sensor

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0537121A (ja) * 1991-01-30 1993-02-12 Mitsui High Tec Inc 半導体装置実装用基板およびこれを用いた半導体装置の実装方法
JPH0679990A (ja) * 1992-09-04 1994-03-22 Mitsubishi Electric Corp Ｉｃメモリカード
JPH08124967A (ja) * 1994-10-21 1996-05-17 Nec Corp 半導体装置
JPH11111914A (ja) * 1997-10-01 1999-04-23 Nec Corp ３次元メモリモジュール
JPH11150214A (ja) * 1997-11-19 1999-06-02 Nec Corp 半導体集積回路装置及びその半導体ベアチップ実装方法
JPH11168157A (ja) * 1997-10-01 1999-06-22 Toshiba Corp マルチチップ半導体装置
JP2002151648A (ja) * 2000-11-07 2002-05-24 Mitsubishi Electric Corp 半導体モジュール
JP2004023084A (ja) * 2002-06-20 2004-01-22 Dt Circuit Technology Co Ltd ３次元モジュール、３次元モジュールの製造方法
JP2004519843A (ja) * 2000-10-16 2004-07-02 レガシー エレクトロニクス， インコーポレイテッド キャリアベースの電子モジュール
JP2004247724A (ja) * 2003-02-11 2004-09-02 Hewlett-Packard Development Co Lp 電子基板から熱を放散させるシステムおよび方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5102829A (en) 1991-07-22 1992-04-07 At&T Bell Laboratories Plastic pin grid array package
US5291062A (en) * 1993-03-01 1994-03-01 Motorola, Inc. Area array semiconductor device having a lid with functional contacts
US5667884A (en) * 1993-04-12 1997-09-16 Bolger; Justin C. Area bonding conductive adhesive preforms
US5719745A (en) * 1995-07-12 1998-02-17 International Business Machines Corporation Extended surface cooling for chip stack applications
US5875097A (en) * 1997-06-09 1999-02-23 Power Trends, Inc. Heat sink for auxiliary circuit board
US6075710A (en) * 1998-02-11 2000-06-13 Express Packaging Systems, Inc. Low-cost surface-mount compatible land-grid array (LGA) chip scale package (CSP) for packaging solder-bumped flip chips
KR100304959B1 (ko) * 1998-10-21 2001-09-24 김영환 칩 적층형 반도체 패키지 및 그 제조방법
KR100356799B1 (ko) * 1999-12-29 2002-10-18 주식회사 하이닉스반도체 메모리 모듈
JP4329251B2 (ja) * 2000-10-03 2009-09-09 ソニー株式会社 積層型半導体装置の製造方法
KR100778912B1 (ko) * 2001-03-28 2007-11-22 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그의 제조방법
US20020158318A1 (en) * 2001-04-25 2002-10-31 Chen Hung Nan Multi-chip module
TW511450B (en) * 2001-08-16 2002-11-21 Orient Semiconductor Elect Ltd Heat dissipation plate with inlay pin and its assembly components
US7081373B2 (en) * 2001-12-14 2006-07-25 Staktek Group, L.P. CSP chip stack with flex circuit
TW200504895A (en) 2003-06-04 2005-02-01 Renesas Tech Corp Semiconductor device
TWI281755B (en) * 2005-08-24 2007-05-21 Advanced Semiconductor Eng Lead frame type package
JP2008060172A (ja) * 2006-08-29 2008-03-13 Toshiba Corp 半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0537121A (ja) * 1991-01-30 1993-02-12 Mitsui High Tec Inc 半導体装置実装用基板およびこれを用いた半導体装置の実装方法
JPH0679990A (ja) * 1992-09-04 1994-03-22 Mitsubishi Electric Corp Ｉｃメモリカード
JPH08124967A (ja) * 1994-10-21 1996-05-17 Nec Corp 半導体装置
JPH11111914A (ja) * 1997-10-01 1999-04-23 Nec Corp ３次元メモリモジュール
JPH11168157A (ja) * 1997-10-01 1999-06-22 Toshiba Corp マルチチップ半導体装置
JPH11150214A (ja) * 1997-11-19 1999-06-02 Nec Corp 半導体集積回路装置及びその半導体ベアチップ実装方法
JP2004519843A (ja) * 2000-10-16 2004-07-02 レガシー エレクトロニクス， インコーポレイテッド キャリアベースの電子モジュール
JP2002151648A (ja) * 2000-11-07 2002-05-24 Mitsubishi Electric Corp 半導体モジュール
JP2004023084A (ja) * 2002-06-20 2004-01-22 Dt Circuit Technology Co Ltd ３次元モジュール、３次元モジュールの製造方法
JP2004247724A (ja) * 2003-02-11 2004-09-02 Hewlett-Packard Development Co Lp 電子基板から熱を放散させるシステムおよび方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011176222A (ja) * 2010-02-25 2011-09-08 Mitsubishi Electric Corp 樹脂封止形電子制御装置、及びその製造方法

Also Published As

Publication number Publication date
US20090121326A1 (en) 2009-05-14
TWI464850B (zh) 2014-12-11
KR100924547B1 (ko) 2009-11-02
CN101431068A (zh) 2009-05-13
CN101431068B (zh) 2011-05-04
TW200921878A (en) 2009-05-16
US8395245B2 (en) 2013-03-12
KR20090048064A (ko) 2009-05-13

Similar Documents

Publication Publication Date Title
JP2009124091A (ja) 半導体パッケージモジュール
KR102147354B1 (ko) 반도체 패키지 및 그 제조 방법
JP2008166440A (ja) 半導体装置
US20130208426A1 (en) Semiconductor package having heat spreader and method of forming the same
JP6024297B2 (ja) 電子機器、電子機器の製造方法
JP5218657B2 (ja) 光モジュール
KR20220140688A (ko) 반도체 패키지
JP5413971B2 (ja) 電子部品実装装置及びその製造方法
JPH0955459A (ja) 半導体装置
JP2007305761A (ja) 半導体装置
JP2019106432A (ja) 電子制御装置
CN217239446U (zh) 散热器、电路板和电子设备
EP1178594B1 (en) Electronic apparatus provided with an electronic circuit substrate
JPH0680911B2 (ja) 電子部品を搭載したプリント配線板の放熱構造
KR101069288B1 (ko) 반도체 패키지
JP2007281201A (ja) 半導体装置
JP2008004688A (ja) 半導体パッケージ
JP2010245373A (ja) 半導体装置及びその製造方法
JP2004259977A (ja) 電子回路モジュール
JP2011171656A (ja) 半導体パッケージおよびその製造方法
JP6452482B2 (ja) 電子モジュール
KR101046378B1 (ko) 반도체 패키지
US7859102B2 (en) Multi-layer stacked wafer level semiconductor package module
CN214226906U (zh) 芯片散热结构、封装芯片和电子设备
CN216599754U (zh) 感光组件、摄像头模组及电子设备

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20120227

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130813