KR100924547B1 - 반도체 패키지 모듈 - Google Patents

반도체 패키지 모듈 Download PDF

Info

Publication number
KR100924547B1
KR100924547B1 KR1020070114268A KR20070114268A KR100924547B1 KR 100924547 B1 KR100924547 B1 KR 100924547B1 KR 1020070114268 A KR1020070114268 A KR 1020070114268A KR 20070114268 A KR20070114268 A KR 20070114268A KR 100924547 B1 KR100924547 B1 KR 100924547B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
substrate body
heat dissipation
package module
connection
Prior art date
Application number
KR1020070114268A
Other languages
English (en)
Other versions
KR20090048064A (ko
Inventor
김종훈
서민석
김성철
양승택
이승현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070114268A priority Critical patent/KR100924547B1/ko
Priority to TW096146638A priority patent/TWI464850B/zh
Priority to US11/953,967 priority patent/US8395245B2/en
Priority to JP2007330675A priority patent/JP2009124091A/ja
Priority to CN200810001494XA priority patent/CN101431068B/zh
Publication of KR20090048064A publication Critical patent/KR20090048064A/ko
Application granted granted Critical
Publication of KR100924547B1 publication Critical patent/KR100924547B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1088—Arrangements to limit the height of the assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체 패키지 모듈이 개시되어 있다. 반도체 패키지 모듈은 수납 공간을 형성하기 위한 수납부를 갖는 기판 몸체 및 상기 기판 몸체에 형성된 도전 패턴들을 포함하는 회로 기판, 상기 수납부에 수납되며, 상기 도전 패턴들과 전기적으로 연결되는 접속 단자들 및 상기 접속 단자들과 전기적으로 연결된 반도체 칩을 갖는 반도체 패키지 및 상기 도전 패턴들 및 상기 접속 단자들을 전기적으로 연결하는 연결 부재를 포함한다. 회로 기판의 기판 몸체에 수납 공간을 갖는 수납부를 형성하고, 수납부에 반도체 패키지를 수납한 후, 연결 부재를 이용하여 반도체 패키지의 접속 단자 및 기판 몸체의 도전 패턴을 전기적으로 연결함으로써 두께 증가 없이 하나의 회로 기판에 복수개의 반도체 패키지를 적층 하여 반도체 패키지 모듈의 데이터 저장 용량 및 데이터 처리 속도를 크게 향상시킬 수 있는 효과를 갖는다.

Description

반도체 패키지 모듈{SEMICONDUCTOR PACKAGE MODULE}
본 발명은 반도체 패키지 모듈에 관한 것이다.
최근 들어, 방대한 데이터를 저장 및 방대한 데이터를 단시간 내 처리할 수 있는 반도체 소자를 갖는 반도체 패키지가 개발되고 있다.
더 나아가, 반도체 패키지는 주로 인쇄회로 기판 등에 실장 되어 반도체 패키지 모듈이 제조되고, 반도체 패키지 모듈은 여러 가지 장치, 예를 들면, 컴퓨터 등에 결합 되어 여러 가지 기능을 수행한다.
최근 들어, 반도체 패키지 모듈의 부피를 감소시키면서 반도체 패키지 모듈에 복수개의 반도체 패키지를 실장하고자 하는 기술 개발이 진행되고 있다.
본 발명은 데이터 저장 용량 및 데이터 처리 속도는 향상시키고 부피는 감소시킨 반도체 패키지 모듈을 제공한다.
반도체 패키지 모듈은 수납 공간을 형성하기 위한 수납부를 갖는 기판 몸체 및 상기 기판 몸체에 형성된 도전 패턴들을 포함하는 회로 기판, 상기 수납부에 수납되며, 상기 도전 패턴들과 전기적으로 연결되는 접속 단자들 및 상기 접속 단자들과 전기적으로 연결된 반도체 칩을 갖는 반도체 패키지 및 상기 도전 패턴들 및 상기 접속 단자들을 전기적으로 연결하는 연결 부재를 포함한다.
반도체 패키지 모듈의 상기 수납부는 상기 기판 몸체의 표면으로부터 오목한 형상으로 형성된 리세스이다.
반도체 패키지 모듈의 상기 접속 단자 및 상기 기판 몸체의 표면은 동일 평면상에 배치된다.
반도체 패키지 모듈의 상기 반도체 패키지는 상기 반도체 칩을 몰딩하는 칩 몰딩 부재를 포함하며, 상기 칩 몰딩 부재는 접착제에 의하여 상기 수납부의 바닥면에 부착된다.
반도체 패키지 모듈의 상기 수납부는 상기 기판 몸체의 제1 면 및 상기 제1 면과 대향 하는 제2 면 상에 각각 배치된다.
반도체 패키지 모듈의 상기 연결 부재는 절연 부재 및 상기 수납부의 바닥면과 마주하는 절연 부재의 하면에 형성되며 상기 도전 패턴과 전기적으로 연결된 제1 연결 패턴을 포함한다.
반도체 패키지 모듈의 상기 절연 부재는 플렉시블 기판을 포함한다.
반도체 패키지 모듈의 상기 절연 부재는 상기 하면과 대향 하는 상면 상에 배치되며, 상기 도전 패턴과 전기적으로 연결되는 제2 연결 패턴을 더 포함한다.
반도체 패키지 모듈은 상기 제2 연결 패턴과 전기적으로 연결된 추가 반도체 패키지를 더 포함한다.
반도체 패키지 모듈의 상기 절연 부재는 상기 제2 연결 패턴 및 상기 도전 패턴을 전기적으로 연결하기 위해 상기 절연 부재를 관통하는 도전성 비아를 포함한다.
반도체 패키지 모듈의 상기 도전 패턴과 상기 제1 연결 패턴 및 상기 도전 패턴과 상기 제2 연결 패턴은 솔더 및 이방성 도전 필름(ACF) 중 어느 하나에 의하여 전기적으로 연결된다.
반도체 패키지 모듈의 상기 수납부는 상기 기판 몸체를 관통하는 관통홀이다.
반도체 패키지 모듈은 상기 기판 몸체에 결합 되며 상기 수납부를 덮는 방열 부재를 포함한다.
반도체 패키지 모듈의 상기 기판 몸체는 상기 기판 몸체의 내부에 배치되며 상기 반도체 패키지로부터 발생 된 열을 외부로 방열하기 위한 내부 방열 부재를 포함한다.
반도체 패키지 모듈의 상기 내부 방열 부재의 일부는 상기 기판 몸체로부터 돌출되며, 상기 기판 몸체로부터 돌출된 상기 내부 방열 부재는 복수개의 방열 핀(fin)이 배치된다.
반도체 패키지 모듈의 상기 반도체 패키지 및 상기 내부 방열 부재 사이에는 열전도성 접착제가 개재된다.
반도체 패키지 모듈의 상기 기판 몸체는 플레이트 형상을 갖는 제1 기판 몸 체 및 상기 제1 기판 몸체의 양쪽에 배치되며 상기 수납부를 형성하기 위해 상기 제1 기판 몸체를 노출하는 관통부를 갖는 제2 기판 몸체들을 포함하며, 상기 도전 패턴들은 상기 각 제2 기판 몸체들 표면에 각각 배치된다.
반도체 패키지 모듈의 상기 제1 기판 몸체는 제1 길이를 갖고, 상기 제2 기판 몸체는 상기 제1 길이보다 짧은 제2 길이를 갖는다.
반도체 패키지 모듈은 상기 반도체 패키지 및 상기 연결 부재를 몰딩하는 몰딩부를 더 포함한다.
반도체 패키지 모듈의 상기 연결 부재는 리드 프레임을 포함한다.
본 발명에 의하면, 회로 기판의 기판 몸체에 반도체 패키지를 수납하기 위한 수납 공간을 갖는 수납부를 형성하고, 연결 부재를 이용하여 반도체 패키지의 접속 단자 및 기판 몸체의 도전 패턴을 전기적으로 연결함으로써 부피 감소 및 하나의 회로 기판에 복수개의 반도체 패키지를 적층 하여 반도체 패키지 모듈의 데이터 저장 용량 및 데이터 처리 속도를 크게 향상시킬 수 있는 효과를 갖는다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 반도체 패키지 모듈에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
도 1은 본 발명의 일실시예에 의한 반도체 패키지 모듈을 도시한 분해 사시 도이다. 도 2는 도 1의 I-I' 선을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 반도체 패키지 모듈(500)은 회로 기판(100), 반도체 패키지(200) 및 연결 부재(300)를 포함한다. 이에 더하여, 반도체 패키지 모듈(500)은 방열 부재(400)를 더 포함할 수 있다.
도 3은 도 1의 회로 기판을 도시한 단면도이다.
도 1 및 도 3을 참조하면, 회로 기판(100)은 기판 몸체(110) 및 도전 패턴(120)을 포함한다. 본 실시예에서, 회로 기판(100)은, 예를 들어, 인쇄회로기판일 수 있다.
기판 몸체(110)는, 예를 들어, 직육면체 플레이트 형상을 갖는다. 이와 다르게, 기판 몸체(110)는 직육면체 플레이트 형상 대신 다양한 형상을 가질 수 있다.
기판 몸체(110)는 제1 면(101) 및 제1 면(101)과 대향 하는 제2 면(102)을 갖고, 기판 몸체(110)의 제1 면(101) 및/또는 제2 면(102)에는 수납 공간을 형성하기 위한 수납부(receiving portion;112)가 배치된다.
수납부(112)는 기판 몸체(110)의 제1 면 및/또는 제2 면(102)으로부터 오목한 형상으로 형성된 리세스(recess)이다.
본 실시예에서, 기판 몸체(110)의 제1 면(101)에 형성된 수납부에 참조부호 112a를 부여하기로 하고, 기판 몸체(110)의 제2 면(102)에 형성된 수납부에 참조부호 112b를 부여하기로 한다.
도 1에 도시된 도전 패턴(120)들의 일측 단부는 기판 몸체(110)의 수납부(112)의 주변을 따라 배치되며, 각 도전 패턴(120)들의 상기 일측 단부와 대향 하는 타측 단부는 기판 몸체(110)의 장변을 따라 배치된 각 입/출력 단자(130)에 전기적으로 연결된다.
도 4는 도 2에 도시된 연결 부재의 하면을 도시한 평면도이다.
도 2 및 도 4를 참조하면, 연결 부재(300)는 각 수납부(112a,112b;112)를 덮는다. 수납부(112)를 덮는 연결 부재(300)는 절연 부재(305) 및 제1 연결 패턴(310)을 포함한다.
절연 부재(305)는 얇은 두께를 갖는 플렉시블 합성 수지 시트(sheet)일 수 있다. 이와 다르게, 절연 부재(305)는 상대적으로 높은 강도를 갖는 합성 수지 플레이트일 수 있다.
도 2에 도시된 바와 같이 절연 부재(305)는 수납부(112a, 112b;112)에 의하여 형성된 기판 몸체(110)의 바닥면(103)과 마주하는 하면(301) 및 하면(301)과 대향 하는 상면(302)을 갖는다.
제1 연결 패턴(310)은 절연 부재(305)의 하면(301) 상에 배치된다. 제1 연결 패턴(310)은 제1 접속 단자(306), 제1 도전 패턴(307) 및 제1 볼 랜드 패턴(309)을 포함한다.
제1 접속 단자(306)는 회로 기판(100)의 기판 몸체(110)의 제1 면(101) 상에 형성된 각 도전 패턴(120)의 단부와 대응한다.
제1 볼 랜드 패턴(309)은, 예를 들어, 원판 형상을 갖고, 제1 볼 랜드 패턴(309)은 절연 부재(305)의 하면(301) 상에 매트릭스 형태로 배치된다.
제1 도전 패턴(307)은 제1 접속 단자(306) 및 제1 접속 단자(306)와 대응하 는 제1 볼 랜드 패턴(309)을 전기적으로 연결한다. 도 4에 도시된 참조부호 315는 후술될 제2 연결 패턴(320)에 전기적으로 연결되는 도전성 비아이다.
도 4에 도시된 제1 접속 단자(306)는 도 1에 도시된 도전 패턴(120)의 일측 단부와 전기적으로 접속되며, 제1 접속 단자(306) 및 도전 패턴(120)은 솔더에 의하여 상호 전기적으로 접속될 수 있다. 이와 다르게, 제1 접속 단자(306) 및 도전 패턴(120)의 일측 단부는 이방성 도전 필름(Anisotropic conductive film, ACF)에 의하여 전기적으로 접속될 수 있다.
도 5는 도 2에 도시된 연결 부재의 상면을 도시한 평면도이다.
도 2 및 도 5를 참조하면, 연결 부재(300)의 상면(302) 상에는 도전성 비아(315) 및 제2 연결 패턴(320)이 배치된다.
도전성 비아(315)는 절연 부재(305)의 상면(302) 및 하면(301)을 관통하는 관통홀 내에 배치된다. 도전성 비아(315)는 기판 몸체(110)의 도전 패턴(120)과 전기적으로 연결된다.
제2 연결 패턴(320)은 제2 도전 패턴(322) 및 제2 볼 랜드 패턴(325)을 포함한다.
제2 볼 랜드 패턴(325)은, 예를 들어, 원판 형상을 갖고, 제2 볼 랜드 패턴(325)은 절연 부재(305)의 상면(302) 상에 매트릭스 형태로 배치된다.
제2 도전 패턴(322)은 도전성 비아(315) 및 제2 볼 랜드 패턴(325)을 전기적으로 연결한다.
도 5에 도시된 도전성 비아(315)는 도 1에 도시된 도전 패턴(120)의 일측 단 부와 전기적으로 접속되며, 도전성 비아(315) 및 도전 패턴(120)은 솔더에 의하여 상호 전기적으로 접속될 수 있다. 이와 다르게, 도전성 비아(315) 및 도전 패턴(120)의 일측 단부는 이방성 도전 필름(ACF)에 의하여 전기적으로 접속될 수 있다.
도 2를 다시 참조하면, 반도체 패키지(200)는 연결 부재(300)의 하면(301) 및/또는 상면(302)에 배치될 수 있다.
본 실시예에서, 수납부(112a, 112b;112)는 기판 몸체(110)의 제1 면(101) 및 제2 면(102)에 각각 형성되고, 따라서 연결 부재(300)는 제1 면(101)에 형성된 수납부(112a) 및 제2 면(102)에 형성된 수납부(112b)에 각각 배치된다.
이하, 기판 몸체(110)의 제1 면(101)에 형성된 수납부(112a)에 배치된 연결 부재(300)의 하면(302) 및 상면(301)에 각각 배치된 반도체 패키지(200)는 제1 반도체 패키지(210) 및 제2 반도체 패키지(220)로서 정의된다.
또한, 기판 몸체(110)의 제2 면(102)에 형성된 수납부(112b)에 배치된 연결 부재(300)의 하면(302) 및 상면(301)에 각각 배치된 반도체 패키지(200)는 제3 반도체 패키지(230) 및 제4 반도체 패키지(240)로서 정의된다.
제1 반도체 패키지(210)는 기판 몸체(110)의 제1 면(101)에 형성된 수납부(112a)에 수납된다.
제1 반도체 패키지(210)는 제1 반도체 칩(212) 및 제1 반도체 칩(212)과 전기적으로 접속된 제1 접속 부재(214)를 포함한다. 제1 접속 부재(214)는, 예를 들어, 도전성 범프 또는 솔더볼 일 수 있다.
제1 반도체 패키지(210)의 제1 반도체 칩(212)은 칩 몰딩 부재를 더 포함할 수 있고, 제1 반도체 칩(212)은 수납부(112a)에 의하여 형성된 기판 몸체(110)의 바닥면(103) 상에 배치된다. 제1 반도체 칩(212)은 접착 부재에 의하여 바닥면(103) 상에 접착된다.
제1 접속 단자(214)는 기판 몸체(110)의 제1 면(101) 상에 배치된 연결 부재(300)의 하면(301)에 형성된 제1 볼 랜드 패턴(309)과 전기적으로 접속된다. 이를 구현하기 위하여, 제1 접속 부재(214)의 단부는 기판 몸체(110)의 제1 면(101)과 실질적으로 동일한 평면상에 배치된다.
제2 반도체 패키지(220)는 제2 반도체 칩(222) 및 제2 반도체 칩(222)과 전기적으로 접속된 제2 접속 단자(224)를 포함한다. 제2 접속 단자(224)는, 예를 들어, 도전성 범프 또는 솔더볼 일 수 있다.
제2 반도체 패키지(220)의 제1 반도체 칩(222)은 칩 몰딩 부재를 더 포함할 수 있다.
제2 접속 단자(224)는 기판 몸체(110)의 제1 면(101) 상에 배치된 연결 부재(300)의 상면(302)에 형성된 제2 볼 랜드 패턴(322)과 전기적으로 접속된다.
제3 반도체 패키지(230)는 기판 몸체(110)의 제2 면(102)에 형성된 수납부(112b) 내에 수납된다.
제3 반도체 패키지(230)는 제3 반도체 칩(232) 및 제3 반도체 칩(232)과 전기적으로 접속된 제3 접속 단자(234)를 포함한다. 제3 접속 단자(234)는, 예를 들어, 도전성 범프 또는 솔더볼 일 수 있다.
제3 반도체 패키지(230)의 제3 반도체 칩(232)은 칩 몰딩 부재를 더 포함할 수 있고, 제3 반도체 칩(232)은 수납부(112b)에 의하여 형성된 기판 몸체(110)의 바닥면(103) 상에 배치된다. 제3 반도체 칩(232)은 접착 부재에 의하여 바닥면(103) 상에 접착된다.
제3 접속 단자(234)는 기판 몸체(110)의 제2 면(102) 상에 배치된 연결 부재(300)의 하면(301)에 형성된 제1 볼 랜드 패턴(309)과 전기적으로 접속된다. 이를 구현하기 위하여, 제3 접속 단자(234)는 기판 몸체(110)의 제2 면(102)과 실질적으로 동일한 평면상에 배치된다.
제4 반도체 패키지(240)는 제4 반도체 칩(242) 및 제4 반도체 칩(242)과 전기적으로 접속된 제4 접속 단자(244)를 포함한다. 제4 접속 단자(244)는, 예를 들어, 도전성 범프 또는 솔더볼 일 수 있다.
제4 반도체 패키지(240)의 제4 반도체 칩(242)은 칩 몰딩 부재를 더 포함할 수 있다.
제4 접속 단자(244)는 기판 몸체(110)의 제2 면(102) 상에 배치된 연결 부재(300)의 상면(302)에 형성된 제2 볼 랜드 패턴(322)과 전기적으로 접속된다.
한편, 연결 부재(300)에 의하여 접속된 복수개의 반도체 패키지(200)들이 회로 기판(100)의 기판 몸체(110)의 수납부(112a,112b;112) 내에 배치될 경우, 반도체 패키지(200)들로부터 발생 된 다량의 열이 쉽게 방열 되지 못하고 이로 인해 반도체 패키지들의 성능이 저하될 수 있다.
본 실시예에서는 수납부(112) 내에 배치된 반도체 패키지(200)들로부터 발생 된 열을 쉽게 외부로 배출하기 위하여, 반도체 패키지 모듈(500)은 방열 부재(400)를 포함할 수 있다.
방열 부재(400)는, 예를 들어, 회로 기판(100)의 기판 몸체(110)에 형성된 각 반도체 패키지(200)를 덮는 캡(cap) 형상을 가질 수 있다. 캡 형상을 갖는 방열 부재(400)는 반도체 패키지(200)들로부터 발생 된 열을 신속하게 외부로 방열하여, 열에 의한 반도체 패키지(200)들의 성능 저하를 방지할 수 있다.
방열 부재(400)로 사용될 수 있는 금속의 예로서는 알루미늄, 알루미늄 합금, 구리, 구리 합금 및 은(silver) 등을 들 수 있다.
이와 다르게, 방열 부재(400)는 반도체 패키지(200)들로부터 발생 되는 다량의 전자파를 흡수, 반사 또는 열에너지로 변환시켜, 반도체 패키지 모듈(500)로부터 전자파의 발생을 억제하기 위한 전자파 흡수 물질을 포함할 수 있다.
도 6은 본 발명의 다른 실시예에 의한 반도체 패키지 모듈을 도시한 단면도이다. 본 발명에 의한 반도체 패키지 모듈은 내부 방열 부재(450)를 제외하면, 앞서 도 2를 참조하여 설명한 반도체 패키지 모듈과 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성에 대한 중복된 설명은 생략하기로 하며, 동일한 구성에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 6을 참조하면, 반도체 패키지 모듈(500)은 회로 기판(100), 반도체 패키지(200), 연결 부재(300) 및 내부 방열 부재(450)를 포함한다.
직육면체 플레이트 형상을 갖는 회로 기판(100)의 내부에는 코어(core) 역할을 하는 내부 방열 부재(450)가 배치된다. 본 실시예에서, 내부 방열 부재(450)는 회로 기판(100)과 닮은 직육면체 플레이트 형상을 가질 수 있다.
내부 방열 부재(450)로서 사용될 수 있는 물질의 예로서는 열 전달률이 큰 금속인 알루미늄, 알루미늄 합금, 구리 및 구리 합금 등을 들 수 있다.
내부 방열 부재(450)에는 반도체 패키지(200)의 제1 반도체 패키지(210) 및 제3 반도체 패키지(230)가 밀착된다. 이때, 제1 반도체 패키지(210) 및 제3 반도체 패키지(230)에서 발생 된 열을 보다 신속하게 내부 방열 부재(450)로 전달하기 위하여 내부 방열 부재(450)와 제1 반도체 패키지(210) 및 내부 방열 부재(450) 및 제3 반도체 패키지(230) 사이에는 열 전도성 접착제(459)가 배치된다. 열 전도성 접착제(459)는, 예를 들어, 열 전도율이 큰 금속 파우더를 포함할 수 있다.
한편, 방열 면적을 보다 향상시키기 위해 내부 방열 부재(450)의 일부는 기판 몸체(110)로부터 돌출될 수 있다. 구체적으로, 내부 방열 부재(450)는 입/출력 단자(130)가 형성된 기판 몸체(110)의 일측 단부와 대향 하는 타측 단부로부터 돌출될 수 있다.
한편, 방열 성능을 보다 향상시키기 위하여, 기판 몸체(110)로부터 돌출된 내부 방열 부재(450)에는 방열 핀(heat dissipation fin;455)이 형성될 수 있다. 방열 핀(455)은 내부 방열 부재(450)에 대하여 수직 한 방향으로 복수개가 배치될 수 있다. 방열 면적을 증가시키기 위해 방열 핀(455)은 플레이트 형상을 가질 수 있다. 이에 더하여, 방열 핀(455)은 방열 핀(455)의 표면적을 보다 증가시키기 위해 복수개의 홈 또는 돌기를 가질 수 있다.
본 실시예에서, 방열 핀(455)은 내부 방열 부재(450)와 일체로 형성될 수 있다. 이와 다르게, 방열 핀(455)은 내부 방열 부재(450)에 대하여 분리될 수 있다.
도 7은 본 발명의 또 다른 실시예에 의한 반도체 패키지 모듈을 도시한 단면도이다. 본 발명에 의한 반도체 패키지 모듈은 회로기판(110)을 제외하면, 앞서 도 2를 참조하여 설명한 반도체 패키지 모듈과 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성에 대한 중복된 설명은 생략하기로 하며, 동일한 구성에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 7을 참조하면, 반도체 패키지 모듈(500)은 회로 기판(100), 반도체 패키지(200), 연결 부재(300) 및 방열 부재(400)를 포함한다.
회로 기판(100)은 기판 몸체(110) 및 도전 패턴(120)을 포함한다. 본 실시예에서, 회로 기판(100)은, 예를 들어, 인쇄회로기판일 수 있다.
기판 몸체(110)는, 예를 들어, 직육면체 플레이트 형상을 갖는다. 기판 몸체(110)는 직육면체 플레이트 형상 대신 다른 형상을 가질 수 있다.
기판 몸체(110)는 제1 면(101) 및 제1 면(101)과 대향 하는 제2 면(102)을 갖고, 기판 몸체(110)의 제1 면(101) 및/또는 제2 면(102)에는 수납 공간을 형성하기 위해 하나의 수납부(114)가 배치된다.
수납부(114)는 기판 몸체(110)의 제1 면 및 제2 면(102)을 관통하는 관통홀이다. 관통홀인 수납부(114)는, 평면상에서 보았을 때, 반도체 패키지(200)를 수납하기에 적합한 형상 및 사이즈를 갖는다.
수납부(114)에는 반도체 패키지(200)들 중 제1 반도체 패키지(210) 및 제3 반도체 패키지(230)가 수납되고, 제1 반도체 패키지(210) 및 제3 반도체 패키 지(230)는 접착 부재에 의하여 상호 접착된다.
한편, 수납부(114)에 수납된 제1 반도체 패키지(210) 및 제3 반도체 패키지(230)가 수납부(114) 내부에서 움직이는 것을 방지하기 위해 접착 부재에 의하여 부착된 제1 반도체 패키지(210) 및 제3 반도체 패키지(230)는 수납부(114)에 의하여 형성된 기판 몸체(110)의 내측면에 형성된 고정 부재(160)에 의하여 견고하게 고정된다. 고정 부재(160)는 접착 부재 또는 탄성 부재일 수 있다.
도 1에 도시된 도전 패턴(120)들의 일측 단부는 수납부(114)의 주변을 따라 배치되며, 각 도전 패턴(120)들의 상기 일측 단부와 대향 하는 타측 단부는 기판 몸체(110)의 장변을 따라 배치된 각 입/출력 단자(130)에 전기적으로 연결된다.
도 7에 도시된 실시예에 의한 반도체 패키지 모듈(500)은 도 2에 비하여 상대적으로 얇은 두께를 갖는 회로 기판(100)에 특히 적합하다.
도 8은 본 발명의 또 다른 실시예에 의한 반도체 패키지 모듈을 도시한 단면도이다. 본 발명에 의한 반도체 패키지 모듈은 몰딩부(480)를 제외하면, 앞서 도 2를 참조하여 설명한 반도체 패키지 모듈과 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성에 대한 중복된 설명은 생략하기로 하며, 동일한 구성에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 8을 참조하면, 반도체 패키지 모듈(500)은 회로 기판(100), 반도체 패키지(200), 연결 부재(300), 방열 부재(400) 및 몰딩부(480)를 포함한다.
몰딩부(480)는, 예를 들어, 방열 부재(400) 및 연결 부재(300) 사이의 공간에 배치된다. 본 실시예에서, 몰딩부(480)로 사용될 수 있는 물질의 예로서는 에폭 시 수지를 들 수 있다.
방열 부재(400) 및 연결 부재(300) 사이의 공간에 배치된 몰딩부(480)는 외부에서 인가된 충격 및/또는 진동에 의하여 플렉시블 한 연결 부재(300) 및 연결 부재(300)에 부착된 반도체 패키지(200)가 손상되는 것을 방지한다.
도 9는 본 발명의 또 다른 실시예에 의한 반도체 패키지 모듈을 도시한 단면도이다. 본 발명에 의한 반도체 패키지 모듈은 회로 기판를 제외하면, 앞서 도 2를 참조하여 설명한 반도체 패키지 모듈과 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성에 대한 중복된 설명은 생략하기로 하며, 동일한 구성에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 9를 참조하면, 반도체 패키지 모듈(500)은 회로 기판(190), 반도체 패키지(200), 연결 부재(300) 및 방열 부재(400)를 포함한다.
회로 기판(190)은 제1 기판 몸체(192), 제2 기판 몸체(194) 및 제3 기판 몸체(196)를 포함한다. 본 실시예에서, 제1 내지 제3 기판 몸체(192,194,196)들은 각각 인쇄회로기판일 수 있다.
제1 기판 몸체(192)는 제2 기판 몸체(194) 및 제3 기판 몸체(196) 사이에 개재되며, 제1 기판 몸체(192)는 제2 및 제3 기판 몸체(194,196)들과 전기적으로 연결된다.
제2 기판 몸체(194)에는 관통홀이 형성된다. 제2 기판 몸체(194)에 형성된 관통홀 및 제1 기판 몸체(192)에 의하여 제2 기판 몸체(194)에는 수납부(193)가 형성된다.
한편, 제3 기판 몸체(196)에도 관통홀이 형성된다. 제3 기판 몸체(196)에 형성된 관통홀 및 제1 기판 몸체(192)에 의하여 제3 기판 몸체(196)에도 수납부(195)가 형성된다.
제2 기판 몸체(194)에 형성된 수납부(193) 및 제3 기판 몸체(196)에 형성된 수납부(195)에는 각각 연결 부재(300)들이 배치되고, 연결 부재(300)들에는 반도체 패키지(200)들이 배치된다.
본 실시예에 의하면, 제1 기판 몸체(192)의 두께가 매우 얇아 제1 기판 몸체(192)에 반도체 패키지(200)를 수납하기에 적합한 수납부를 형성하기 어려울 경우, 제1 기판 몸체(192)의 양쪽에 각각 배치된 제2 및 제3 기판 몸체(194,196)들을 포함하는 회로 기판(190)을 사용하여 제2 및 제3 기판 몸체(194,196)들에 각각 형성된 수납부(193,195)에 반도체 패키지(200)들을 수납한다.
비록 앞서 설명한 본 발명에 의한 반도체 패키지 모듈은 절연 부재, 제1 및 제2 연결 패턴들을 포함하는 연결 부재에 의하여 회로 기판 및 반도체 패키지를 연결하는 것이 설명되었지만, 이와 다르게, 연결 부재는 회로 기판 및 반도체 패키지를 연결하는 리드들을 포함하는 리드 프레임일 수 있다.
이상에서 상세하게 설명한 바에 의하면, 회로 기판의 기판 몸체에 수납 공간을 갖는 수납부를 형성하고, 수납부에 반도체 패키지를 수납한 후, 연결 부재를 이용하여 반도체 패키지의 접속 단자 및 기판 몸체의 도전 패턴을 전기적으로 연결함으로써 두께 증가 없이 하나의 회로 기판에 복수개의 반도체 패키지를 적층하여 반도체 패키지 모듈의 데이터 저장 용량 및 데이터 처리 속도를 크게 향상시킬 수 있 는 효과를 갖는다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일실시예에 의한 반도체 패키지 모듈을 도시한 분해 사시도이다.
도 2는 도 1의 I-I' 선을 따라 절단한 단면도이다.
도 3은 도 1의 회로 기판을 도시한 단면도이다.
도 4는 도 2에 도시된 연결 부재의 하면을 도시한 평면도이다.
도 5는 도 2에 도시된 연결 부재의 상면을 도시한 평면도이다.
도 6은 본 발명의 다른 실시예에 의한 반도체 패키지 모듈을 도시한 단면도이다.
도 7은 본 발명의 또 다른 실시예에 의한 반도체 패키지 모듈을 도시한 단면도이다.
도 8은 본 발명의 또 다른 실시예에 의한 반도체 패키지 모듈을 도시한 단면도이다.
도 9는 본 발명의 또 다른 실시예에 의한 반도체 패키지 모듈을 도시한 단면도이다.

Claims (21)

  1. 수납부를 갖는 기판 몸체 및 상기 기판 몸체에 형성된 도전 패턴들을 포함하는 회로 기판;
    상기 수납부에 수납되며, 상기 도전 패턴들과 전기적으로 연결되는 접속 단자들 및 상기 접속 단자들과 전기적으로 연결된 반도체 칩을 갖는 반도체 패키지;
    상기 도전 패턴들 및 상기 접속 단자들을 전기적으로 연결하는 연결 부재; 및
    상기 수납부에 의하여 형성된 상기 회로 기판의 내측면 및 상기 내측면과 마주하는 상기 반도체 칩의 측면을 연결하여 고정하는 고정 부재를 포함하는 반도체 패키지 모듈.
  2. 제1항에 있어서,
    상기 수납부는 상기 기판 몸체의 표면으로부터 오목한 형상으로 형성된 리세스인 것을 특징으로 하는 반도체 패키지 모듈.
  3. 제2항에 있어서,
    상기 접속 단자 및 상기 기판 몸체의 표면은 동일 평면상에 배치된 것을 특징으로 하는 반도체 패키지 모듈.
  4. 제2항에 있어서,
    상기 반도체 패키지는 상기 반도체 칩을 몰딩하는 칩 몰딩 부재를 포함하며, 상기 칩 몰딩 부재는 접착제에 의하여 상기 수납부의 바닥면에 부착된 것을 특징으로 하는 반도체 패키지 모듈.
  5. 제2항에 있어서,
    상기 수납부는 상기 기판 몸체의 제1 면 및 상기 제1 면과 대향 하는 제2 면 상에 각각 배치된 것을 특징으로 하는 반도체 패키지 모듈.
  6. 제1항에 있어서,
    상기 연결 부재는 절연 부재 및 상기 수납부의 바닥면과 마주하는 절연 부재의 하면에 형성되며 상기 도전 패턴과 전기적으로 연결된 제1 연결 패턴을 포함하는 것을 특징으로 하는 반도체 패키지 모듈.
  7. 제6항에 있어서,
    상기 절연 부재는 플렉시블 기판을 포함하는 것을 특징으로 하는 반도체 패키지 모듈.
  8. 제6항에 있어서,
    상기 절연 부재는 상기 하면과 대향 하는 상면 상에 배치되며, 상기 도전 패턴과 전기적으로 연결되는 제2 연결 패턴을 더 포함하는 것을 특징으로 하는 반도체 패키지 모듈.
  9. 제8항에 있어서, 상기 제2 연결 패턴과 전기적으로 연결된 추가 반도체 패키지를 더 포함하는 것을 특징으로 하는 반도체 패키지 모듈.
  10. 제8항에 있어서,
    상기 절연 부재는 상기 제2 연결 패턴 및 상기 도전 패턴을 전기적으로 연결하기 위해 상기 절연 부재를 관통하는 도전성 비아를 포함하는 것을 특징으로 하는 반도체 패키지 모듈.
  11. 제8항에 있어서,
    상기 도전 패턴과 상기 제1 연결 패턴, 상기 도전 패턴 및 상기 제2 연결 패턴은 솔더 및 이방성 도전 필름(ACF) 중 어느 하나에 의하여 전기적으로 연결되는 것을 특징으로 하는 반도체 패키지 모듈.
  12. 제1항에 있어서,
    상기 수납부는 상기 기판 몸체를 관통하는 관통홀인 것을 특징으로 하는 반도체 패키지 모듈.
  13. 제1항에 있어서,
    상기 기판 몸체에 결합 되며 상기 수납부를 덮는 방열 부재를 포함하는 것을 특징으로 하는 반도체 패키지 모듈.
  14. 제1항에 있어서,
    상기 기판 몸체는 상기 기판 몸체의 내부에 배치되며 상기 반도체 패키지로부터 발생 된 열을 외부로 방열하기 위한 내부 방열 부재를 포함하는 것을 특징으로 하는 반도체 패키지 모듈.
  15. 제14항에 있어서,
    상기 내부 방열 부재의 일부는 상기 기판 몸체로부터 돌출되며, 상기 기판 몸체로부터 돌출된 상기 내부 방열 부재에는 복수개의 방열 핀(fin)을 포함하는 것을 특징으로 하는 반도체 패키지 모듈.
  16. 제15항에 있어서,
    상기 반도체 패키지 및 상기 내부 방열 부재 사이에는 열전도성 접착제가 개제된 것을 특징으로 하는 반도체 패키지 모듈.
  17. 제1항에 있어서,
    상기 기판 몸체는 플레이트 형상을 갖는 제1 기판 몸체 및 상기 제1 기판 몸체의 양쪽에 배치되며 상기 수납부를 형성하기 위해 상기 제1 기판 몸체를 노출하는 관통부를 갖는 제2 기판 몸체들을 포함하며,
    상기 도전 패턴들은 상기 각 제2 기판 몸체들 표면에 각각 배치된 것을 특징으로 하는 반도체 패키지 모듈.
  18. 제17항에 있어서,
    상기 제1 기판 몸체는 제1 길이를 갖고, 상기 제2 기판 몸체는 상기 제1 길이보다 짧은 제2 길이를 갖는 것을 특징으로 하는 반도체 패키지 모듈.
  19. 제13항에 있어서,
    상기 방열 부재 내에 채워져 상기 반도체 패키지 및 상기 연결 부재를 몰딩하는 몰딩부를 더 포함하는 것을 특징으로 하는 반도체 패키지 모듈.
  20. 제1항에 있어서,
    상기 연결 부재는 리드 프레임인 것을 특징으로 하는 반도체 패키지 모듈.
  21. 제1항에 있어서,
    상기 고정 부재는 탄성 부재를 포함하는 것을 특징으로 하는 반도체 패키지 모듈.
KR1020070114268A 2007-11-09 2007-11-09 반도체 패키지 모듈 KR100924547B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070114268A KR100924547B1 (ko) 2007-11-09 2007-11-09 반도체 패키지 모듈
TW096146638A TWI464850B (zh) 2007-11-09 2007-12-07 半導體封裝模組
US11/953,967 US8395245B2 (en) 2007-11-09 2007-12-11 Semiconductor package module
JP2007330675A JP2009124091A (ja) 2007-11-09 2007-12-21 半導体パッケージモジュール
CN200810001494XA CN101431068B (zh) 2007-11-09 2008-01-29 半导体封装模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070114268A KR100924547B1 (ko) 2007-11-09 2007-11-09 반도체 패키지 모듈

Publications (2)

Publication Number Publication Date
KR20090048064A KR20090048064A (ko) 2009-05-13
KR100924547B1 true KR100924547B1 (ko) 2009-11-02

Family

ID=40622934

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070114268A KR100924547B1 (ko) 2007-11-09 2007-11-09 반도체 패키지 모듈

Country Status (5)

Country Link
US (1) US8395245B2 (ko)
JP (1) JP2009124091A (ko)
KR (1) KR100924547B1 (ko)
CN (1) CN101431068B (ko)
TW (1) TWI464850B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056099A (ja) * 2008-08-26 2010-03-11 Hitachi Ltd 半導体装置
JP4948613B2 (ja) * 2010-02-25 2012-06-06 三菱電機株式会社 樹脂封止形電子制御装置、及びその製造方法
US8519537B2 (en) 2010-02-26 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
US9385095B2 (en) 2010-02-26 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
TWI467735B (zh) * 2010-12-31 2015-01-01 矽品精密工業股份有限公司 多晶片堆疊封裝結構及其製法
US10026671B2 (en) 2014-02-14 2018-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9653443B2 (en) 2014-02-14 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal performance structure for semiconductor packages and method of forming same
US10056267B2 (en) 2014-02-14 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9935090B2 (en) 2014-02-14 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9768090B2 (en) 2014-02-14 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
WO2015198870A1 (ja) * 2014-06-23 2015-12-30 株式会社村田製作所 部品内蔵基板および部品内蔵基板の製造方法
US9595505B2 (en) * 2014-11-25 2017-03-14 Nxp Usa, Inc. Thermally-enhanced three dimensional system-in-packages and methods for the fabrication thereof
US9564416B2 (en) 2015-02-13 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US9576942B1 (en) * 2015-12-18 2017-02-21 Intel Corporation Integrated circuit assembly that includes stacked dice
US10999957B2 (en) * 2018-02-12 2021-05-04 Samsung Electro-Mechanics Co., Ltd. Communication module and mounting structure thereof
CN112655281A (zh) * 2018-09-14 2021-04-13 瑞典爱立信有限公司 Pcb结构和形成pcb结构的方法和装置
US11652020B2 (en) * 2019-05-29 2023-05-16 Intel Corporation Thermal solutions for multi-package assemblies and methods for fabricating the same
JP7074798B2 (ja) * 2020-05-18 2022-05-24 矢崎総業株式会社 回路接続モジュール
US20220264741A1 (en) * 2021-02-18 2022-08-18 Gm Cruise Holdings Llc Heat dissipation features of autonomous vehicle sensor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110901A (ja) * 2000-10-03 2002-04-12 Sony Corp 積層型半導体装置及びその製造方法
JP2002151648A (ja) * 2000-11-07 2002-05-24 Mitsubishi Electric Corp 半導体モジュール
KR20020076441A (ko) * 2001-03-28 2002-10-11 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그의 제조방법
JP2003068956A (ja) * 2001-08-16 2003-03-07 Orient Semiconductor Electronics Ltd 放熱板及びその封入件

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0537121A (ja) 1991-01-30 1993-02-12 Mitsui High Tec Inc 半導体装置実装用基板およびこれを用いた半導体装置の実装方法
US5102829A (en) 1991-07-22 1992-04-07 At&T Bell Laboratories Plastic pin grid array package
JPH0679990A (ja) 1992-09-04 1994-03-22 Mitsubishi Electric Corp Ｉｃメモリカード
US5291062A (en) * 1993-03-01 1994-03-01 Motorola, Inc. Area array semiconductor device having a lid with functional contacts
WO1994024704A1 (en) * 1993-04-12 1994-10-27 Bolger Justin C Area bonding conductive adhesive preforms
JP2591499B2 (ja) 1994-10-21 1997-03-19 日本電気株式会社 半導体装置
US5719745A (en) * 1995-07-12 1998-02-17 International Business Machines Corporation Extended surface cooling for chip stack applications
JP3673094B2 (ja) 1997-10-01 2005-07-20 株式会社東芝 マルチチップ半導体装置
US5875097A (en) * 1997-06-09 1999-02-23 Power Trends, Inc. Heat sink for auxiliary circuit board
JP2870528B1 (ja) 1997-10-01 1999-03-17 日本電気株式会社 ３次元メモリモジュール
JP3058266B2 (ja) 1997-11-19 2000-07-04 日本電気株式会社 半導体集積回路装置及びその半導体ベアチップ実装方法
US6075710A (en) * 1998-02-11 2000-06-13 Express Packaging Systems, Inc. Low-cost surface-mount compatible land-grid array (LGA) chip scale package (CSP) for packaging solder-bumped flip chips
KR100304959B1 (ko) * 1998-10-21 2001-09-24 김영환 칩 적층형 반도체 패키지 및 그 제조방법
KR100356799B1 (ko) * 1999-12-29 2002-10-18 주식회사 하이닉스반도체 메모리 모듈
US6713854B1 (en) 2000-10-16 2004-03-30 Legacy Electronics, Inc Electronic circuit module with a carrier having a mounting pad array
US20020158318A1 (en) * 2001-04-25 2002-10-31 Chen Hung Nan Multi-chip module
US7081373B2 (en) * 2001-12-14 2006-07-25 Staktek Group, L.P. CSP chip stack with flex circuit
JP4318895B2 (ja) 2002-06-20 2009-08-26 大日本印刷株式会社 ３次元モジュール、３次元モジュールの製造方法
US6967843B2 (en) 2003-02-11 2005-11-22 Hewlett-Packard Development Company, L.P. System and method for dissipating heat from an electronic board
TW200504895A (en) 2003-06-04 2005-02-01 Renesas Tech Corp Semiconductor device
TWI281755B (en) * 2005-08-24 2007-05-21 Advanced Semiconductor Eng Lead frame type package
JP2008060172A (ja) * 2006-08-29 2008-03-13 Toshiba Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110901A (ja) * 2000-10-03 2002-04-12 Sony Corp 積層型半導体装置及びその製造方法
JP2002151648A (ja) * 2000-11-07 2002-05-24 Mitsubishi Electric Corp 半導体モジュール
KR20020076441A (ko) * 2001-03-28 2002-10-11 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그의 제조방법
JP2003068956A (ja) * 2001-08-16 2003-03-07 Orient Semiconductor Electronics Ltd 放熱板及びその封入件

Also Published As

Publication number Publication date
TW200921878A (en) 2009-05-16
CN101431068A (zh) 2009-05-13
US8395245B2 (en) 2013-03-12
JP2009124091A (ja) 2009-06-04
CN101431068B (zh) 2011-05-04
US20090121326A1 (en) 2009-05-14
KR20090048064A (ko) 2009-05-13
TWI464850B (zh) 2014-12-11

Similar Documents

Publication Publication Date Title
KR100924547B1 (ko) 반도체 패키지 모듈
US6188578B1 (en) Integrated circuit package with multiple heat dissipation paths
EP3051584B1 (en) Heat spreader with down set leg attachment feature
JP2008166440A (ja) 半導体装置
JP4846019B2 (ja) プリント基板ユニットおよび半導体パッケージ
JP5413971B2 (ja) 電子部品実装装置及びその製造方法
CN106057747B (zh) 包括散热器的半导体封装件及其制造方法
JP2006073651A (ja) 半導体装置
JP5067038B2 (ja) 半導体装置
KR20090074487A (ko) 반도체 패키지 모듈용 방열 장치 및 이를 갖는 반도체패키지 모듈
CN217239446U (zh) 散热器、电路板和电子设备
JPWO2011065544A1 (ja) 半導体装置、３次元実装型半導体装置、半導体モジュール、電子機器、及びその製造方法
US6125039A (en) Hybrid module
JPH0680911B2 (ja) 電子部品を搭載したプリント配線板の放熱構造
JP2008016653A (ja) 半導体パッケージ、その製造方法、プリント基板及び電子機器
KR101069288B1 (ko) 반도체 패키지
JP3944898B2 (ja) 半導体装置
JP2000058741A (ja) ハイブリッドモジュール
EP0822595B1 (en) Hybrid module
US20220077113A1 (en) 3d stacked die package with molded integrated heat spreader
JP2004259977A (ja) 電子回路モジュール
KR101046378B1 (ko) 반도체 패키지
US7859102B2 (en) Multi-layer stacked wafer level semiconductor package module
JP3965867B2 (ja) 半導体パッケージ
JP7223639B2 (ja) 電子制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee