JPH0537121A - 半導体装置実装用基板およびこれを用いた半導体装置の実装方法 - Google Patents
半導体装置実装用基板およびこれを用いた半導体装置の実装方法Info
- Publication number
- JPH0537121A JPH0537121A JP3009430A JP943091A JPH0537121A JP H0537121 A JPH0537121 A JP H0537121A JP 3009430 A JP3009430 A JP 3009430A JP 943091 A JP943091 A JP 943091A JP H0537121 A JPH0537121 A JP H0537121A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- mounting
- wiring pattern
- resin package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目的】アウターリードをストレートのまま、短く切断
した半導体装置を容易に信頼性よく実装する基板とその
実装構造を提供する。 【構成】実装すべきパッケージ４に相当する領域に凹部
１１を形成し、かつパッケージのリード３に対応して表
面に配線パターン１２を形成する。半導体装置のリード
はストレートに伸長した状態で該各配線パターン上に接
続する。またパッケージに相当する領域に貫通穴を有し
表面に配線パターンを有する第１の基板と、表面および
裏面に配線パターンを有する第２の基板と、パッケージ
に相当する領域に貫通穴を有し表面に配線パターンを有
する第３の基板とを順次積層し、第１の基板、第２の基
板および第３の基板の配線パターンがスルーホールを介
して互いに接続され、多層配線構造を構成する。
した半導体装置を容易に信頼性よく実装する基板とその
実装構造を提供する。 【構成】実装すべきパッケージ４に相当する領域に凹部
１１を形成し、かつパッケージのリード３に対応して表
面に配線パターン１２を形成する。半導体装置のリード
はストレートに伸長した状態で該各配線パターン上に接
続する。またパッケージに相当する領域に貫通穴を有し
表面に配線パターンを有する第１の基板と、表面および
裏面に配線パターンを有する第２の基板と、パッケージ
に相当する領域に貫通穴を有し表面に配線パターンを有
する第３の基板とを順次積層し、第１の基板、第２の基
板および第３の基板の配線パターンがスルーホールを介
して互いに接続され、多層配線構造を構成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置実装用基板
およびこれを用いた半導体装置の実装方法に係り、特に
パッケージからリードが曲げられることなく真っ直ぐに
伸長する構造の半導体装置の実装に関する。
およびこれを用いた半導体装置の実装方法に係り、特に
パッケージからリードが曲げられることなく真っ直ぐに
伸長する構造の半導体装置の実装に関する。
【０００２】
【従来の技術】ＩＣ，ＬＳＩなどの半導体装置用リ−ド
フレ−ムは、フォトエッチング法またはプレス加工のい
ずれかの方法によって、金属条材の不要部分を除去する
ことによって形状加工したのち、所定部分にめっきを行
うめっき工程、テープを貼着しインナーリード相互間を
固定するテーピング工程等を経て形成される。なお、こ
こではリードのうちパッケージラインよりも内側をイン
ナーリード、外側をアウターリードと指称することにす
る。
フレ−ムは、フォトエッチング法またはプレス加工のい
ずれかの方法によって、金属条材の不要部分を除去する
ことによって形状加工したのち、所定部分にめっきを行
うめっき工程、テープを貼着しインナーリード相互間を
固定するテーピング工程等を経て形成される。なお、こ
こではリードのうちパッケージラインよりも内側をイン
ナーリード、外側をアウターリードと指称することにす
る。
【０００３】ところで、近年、アウターリードの先端を
実装基板表面に形成された配線パターン上に接続する面
実装技術が盛んになってきているが、面実装技術の場
合、アウターリードをＵ字型に曲げてアウターリードの
表面（半導体素子搭載面側）を配線パターン上に形成す
る方法と、アウターリードをＪ字型またはＬ字型に曲げ
てアウターリードの裏面（半導体素子搭載面の裏側）を
配線パターン上に形成する方法とが、実用化されてお
り、これらはいずれもアウターリードを曲げる必要があ
る。
実装基板表面に形成された配線パターン上に接続する面
実装技術が盛んになってきているが、面実装技術の場
合、アウターリードをＵ字型に曲げてアウターリードの
表面（半導体素子搭載面側）を配線パターン上に形成す
る方法と、アウターリードをＪ字型またはＬ字型に曲げ
てアウターリードの裏面（半導体素子搭載面の裏側）を
配線パターン上に形成する方法とが、実用化されてお
り、これらはいずれもアウターリードを曲げる必要があ
る。
【０００４】例えばアウターリード１３をＬ字型に曲げ
た半導体装置は図７(a) および(b)に示す通りである。
このようにアウターリードを曲げ加工する場合、曲げ加
工時にかかる応力によってアウターリードの表面の半田
めっきあるいはパラジウムめっきが剥離し易くなったり
また、歪が生じたりさらには、この応力がインナーリー
ドにもおよびリード間の短絡の原因となったりすること
もあった。またアウターリードの歪による位置ずれは実
装基板の配線パターンとの接続不良の原因となる。
た半導体装置は図７(a) および(b)に示す通りである。
このようにアウターリードを曲げ加工する場合、曲げ加
工時にかかる応力によってアウターリードの表面の半田
めっきあるいはパラジウムめっきが剥離し易くなったり
また、歪が生じたりさらには、この応力がインナーリー
ドにもおよびリード間の短絡の原因となったりすること
もあった。またアウターリードの歪による位置ずれは実
装基板の配線パターンとの接続不良の原因となる。
【０００５】さらにこのときのアウターリードにかかる
応力によって樹脂パッケージからの抜けが生じたりする
こともあった。
応力によって樹脂パッケージからの抜けが生じたりする
こともあった。
【０００６】このようにアウターリードの曲げ加工に起
因する歪が半導体装置の信頼性低下の大きな原因となっ
ていた。
因する歪が半導体装置の信頼性低下の大きな原因となっ
ていた。
【０００７】また、面実装の場合のみならず、アウター
リードの曲げ加工における問題は同様に信頼性低下の原
因となることが多かった。
リードの曲げ加工における問題は同様に信頼性低下の原
因となることが多かった。
【０００８】
【発明の解決しようとする課題】このように従来の半導
体装置は、アウターリードの曲げ加工に際してかかる応
力によって、アウターリードの変形や樹脂パッケージか
らの抜けが生じるなど、信頼性低下の原因となる種々の
問題があり、特にアウターリードの歪による位置ずれは
実装基板の配線パターンとの接続不良を引き起こすため
極めて深刻な問題となっている。
体装置は、アウターリードの曲げ加工に際してかかる応
力によって、アウターリードの変形や樹脂パッケージか
らの抜けが生じるなど、信頼性低下の原因となる種々の
問題があり、特にアウターリードの歪による位置ずれは
実装基板の配線パターンとの接続不良を引き起こすため
極めて深刻な問題となっている。
【０００９】本発明は、前記実情に鑑みてなされたもの
で実装基板への実装に際しても配線パターンと良好に接
続し、信頼性の高い半導体装置を提供することを目的と
する。
で実装基板への実装に際しても配線パターンと良好に接
続し、信頼性の高い半導体装置を提供することを目的と
する。
【００１０】特に本発明は、アウターリードの曲げ加工
を行わないでストレートにして短く切断した半導体装置
を容易に信頼性よく実装することのできる実装用基板お
よびこれを用いた実装方法を提供することを目的とす
る。
を行わないでストレートにして短く切断した半導体装置
を容易に信頼性よく実装することのできる実装用基板お
よびこれを用いた実装方法を提供することを目的とす
る。
【００１１】
【課題を解決するための手段】そこで本発明の第１の半
導体装置実装用基板では、実装すべき半導体装置の樹脂
パッケージに相当する領域に凹部を形成すると共に、か
つ該樹脂パッケージから露呈する複数のリードに対応し
て表面に配線パターンを形成している。
導体装置実装用基板では、実装すべき半導体装置の樹脂
パッケージに相当する領域に凹部を形成すると共に、か
つ該樹脂パッケージから露呈する複数のリードに対応し
て表面に配線パターンを形成している。
【００１２】この凹部は貫通穴としてもよいし、表面お
よび裏面の両面に形成しても良い。
よび裏面の両面に形成しても良い。
【００１３】また本発明の第２の半導体装置実装用基板
では、実装すべき半導体装置の樹脂パッケージに相当す
る領域に貫通穴を有するとともに該樹脂パッケージから
露呈する複数のリードに対応して表面に配線パターンを
有する第１の基板と、表面および裏面に配線パターンを
有する第２の基板と、実装すべき半導体装置の樹脂パッ
ケージに相当する領域に貫通穴を有するとともに該樹脂
パッケージから露呈する複数のリードに対応して表面に
配線パターンを有する第３の基板とを順次積層してな
り、前記第１の基板、第２の基板および第３の基板の配
線パターンがスルーホールを介して互いに接続され、多
層配線構造を構成している。
では、実装すべき半導体装置の樹脂パッケージに相当す
る領域に貫通穴を有するとともに該樹脂パッケージから
露呈する複数のリードに対応して表面に配線パターンを
有する第１の基板と、表面および裏面に配線パターンを
有する第２の基板と、実装すべき半導体装置の樹脂パッ
ケージに相当する領域に貫通穴を有するとともに該樹脂
パッケージから露呈する複数のリードに対応して表面に
配線パターンを有する第３の基板とを順次積層してな
り、前記第１の基板、第２の基板および第３の基板の配
線パターンがスルーホールを介して互いに接続され、多
層配線構造を構成している。
【００１４】これらは特に、リードの外方側の端部近傍
を残してリードフレームおよび半導体素子を覆うように
樹脂パッケージを形成し、この樹脂パッケージからリー
ドが曲げられることなく真っ直ぐに同一平面上を外側に
伸長するようにした半導体装置の実装に有利である。
を残してリードフレームおよび半導体素子を覆うように
樹脂パッケージを形成し、この樹脂パッケージからリー
ドが曲げられることなく真っ直ぐに同一平面上を外側に
伸長するようにした半導体装置の実装に有利である。
【００１５】さらに本発明の第３では、実装すべき半導
体装置の樹脂パッケージに相当する領域に凹部を有し、
かつ該樹脂パッケージから露呈する複数のリードに対応
して配設された配線パターンを有する実装用基板表面
に、該凹部に樹脂パッケージが収納されるように半導体
装置を設置するとともに、該半導体装置のリードが樹脂
パッケージからストレートに伸長した状態で該各配線パ
ターン上に接続固定するようにしている。
体装置の樹脂パッケージに相当する領域に凹部を有し、
かつ該樹脂パッケージから露呈する複数のリードに対応
して配設された配線パターンを有する実装用基板表面
に、該凹部に樹脂パッケージが収納されるように半導体
装置を設置するとともに、該半導体装置のリードが樹脂
パッケージからストレートに伸長した状態で該各配線パ
ターン上に接続固定するようにしている。
【００１６】
【作用】上記各構成に因れば、凹部に樹脂パッケージが
収納され、表面に形成された配線パターンに各リードが
接続されるため、リードを曲げる必要がなく信頼性の高
い実装が可能となる。
収納され、表面に形成された配線パターンに各リードが
接続されるため、リードを曲げる必要がなく信頼性の高
い実装が可能となる。
【００１７】また、凹部に樹脂パッケージが収納される
ため、実装基板表面からの樹脂パッケージの突出量を低
減することができ、装置全体の薄型化をはかることがで
きる。
ため、実装基板表面からの樹脂パッケージの突出量を低
減することができ、装置全体の薄型化をはかることがで
きる。
【００１８】本発明の第２の構成によれば上記作用に加
えて、基板の両面にパッケージを収納できるため、薄型
化および実装密度の向上をはかることができる。
えて、基板の両面にパッケージを収納できるため、薄型
化および実装密度の向上をはかることができる。
【００１９】また本発明の第３の構成によれば、貫通穴
を形成した基板の積層構造であるため、製造が容易であ
る上多層配線構造を構成でき、さらなる配線パターン占
有面積の増大をはかることができ、結果的に密度の向上
をはかることが可能となり、信頼性の高いものとなる。
このように本発明の構成は、特に樹脂パッケージから
リードが曲げられることなく真っ直ぐに同一平面上を外
側に伸長するようにした半導体装置の実装に際しては、
実装基板上に穴を設けたり特別の加工を行うことなく容
易に実装することができ、信頼性の高いものとなる。
を形成した基板の積層構造であるため、製造が容易であ
る上多層配線構造を構成でき、さらなる配線パターン占
有面積の増大をはかることができ、結果的に密度の向上
をはかることが可能となり、信頼性の高いものとなる。
このように本発明の構成は、特に樹脂パッケージから
リードが曲げられることなく真っ直ぐに同一平面上を外
側に伸長するようにした半導体装置の実装に際しては、
実装基板上に穴を設けたり特別の加工を行うことなく容
易に実装することができ、信頼性の高いものとなる。
【００２０】このような半導体装置の場合、アウターリ
ードに、曲げ加工をおこなう必要がないため、歪が生じ
るのを防ぐことができ、この応力によるリード間の短絡
等の不良を防止することができる上、アウターリードに
歪が生じるのを防ぐことができるため位置ずれによる実
装基板の配線パターンとの接続不良を防止することもで
きる。
ードに、曲げ加工をおこなう必要がないため、歪が生じ
るのを防ぐことができ、この応力によるリード間の短絡
等の不良を防止することができる上、アウターリードに
歪が生じるのを防ぐことができるため位置ずれによる実
装基板の配線パターンとの接続不良を防止することもで
きる。
【００２１】さらには、アウターリードの半田めっきあ
るいはＰｄめっき後の成形工程がないため、製品の安定
化をはかることができる。
るいはＰｄめっき後の成形工程がないため、製品の安定
化をはかることができる。
【００２２】また曲げ加工時にアウターリードにかかる
応力によって樹脂パッケージからの抜けが生じるのを防
止することができる。
応力によって樹脂パッケージからの抜けが生じるのを防
止することができる。
【００２３】さらにはアウターリードに曲げ加工を行わ
ないため、アウターリードを大幅に短くすることがで
き、半導体装置の実装基板上での占有面積を低減するこ
とができる。
ないため、アウターリードを大幅に短くすることがで
き、半導体装置の実装基板上での占有面積を低減するこ
とができる。
【００２４】従ってこのように本発明の実装基板の採用
により、半導体装置のアウターリードをストレートにす
ることができ、半導体装置自体の信頼性が大幅に向上す
る上、実装も極めて容易に信頼性よく行うことができ
る。
により、半導体装置のアウターリードをストレートにす
ることができ、半導体装置自体の信頼性が大幅に向上す
る上、実装も極めて容易に信頼性よく行うことができ
る。
【００２５】本発明の第４によれば、実装用基板表面に
形成された凹部に樹脂パッケージが収納されるように半
導体装置を設置するとともに、該半導体装置のリードが
樹脂パッケージからストレートに伸長した状態で該各配
線パターン上に接続固定するようにしているため、半導
体装置自体の信頼性が大幅に向上する上、実装も極めて
容易に信頼性よく行うことができる。
形成された凹部に樹脂パッケージが収納されるように半
導体装置を設置するとともに、該半導体装置のリードが
樹脂パッケージからストレートに伸長した状態で該各配
線パターン上に接続固定するようにしているため、半導
体装置自体の信頼性が大幅に向上する上、実装も極めて
容易に信頼性よく行うことができる。
【００２６】
【実施例】以下、本発明の実施例について図面を参照し
つつ詳細に説明する。
つつ詳細に説明する。
【００２７】図１(a) および図１(b) は本発明の第１の
実施例の実装基板およびその実装構造を示す概念図であ
る。
実施例の実装基板およびその実装構造を示す概念図であ
る。
【００２８】この実装基板は、図１(a) に示すように、
プリント基板１０表面に実装すべき半導体装置のパッケ
ージ４の外形に合わせて形成された凹部１１と、この凹
部１１の周りに樹脂パッケージ４から露呈する複数のア
ウターリード３に対応して形成された配線パターン１２
とを具備してなるものである。
プリント基板１０表面に実装すべき半導体装置のパッケ
ージ４の外形に合わせて形成された凹部１１と、この凹
部１１の周りに樹脂パッケージ４から露呈する複数のア
ウターリード３に対応して形成された配線パターン１２
とを具備してなるものである。
【００２９】次にこの実装基板上に実装される半導体装
置について説明する。
置について説明する。
【００３０】この半導体装置は図２(a) に斜視図、図２
(b) に断面図を示すように、樹脂パッケージ４からアウ
ターリード３が曲げられることなく真っ直ぐに同一平面
上を外側に伸長していることを特徴とするものである。
(b) に断面図を示すように、樹脂パッケージ４からアウ
ターリード３が曲げられることなく真っ直ぐに同一平面
上を外側に伸長していることを特徴とするものである。
【００３１】この半導体装置は次に示すようにして形成
される。
される。
【００３２】図３(a) 乃至図３(d) は本発明実施例の半
導体装置の製造工程を示す図である。
導体装置の製造工程を示す図である。
【００３３】まず、図３(a) に示すようにアロイ４２と
指称されている帯状材料を、順送り金型を用いてインナ
ーリード１やアウターリード３を形成する。２はダムバ
ー、７はサイドバーである。
指称されている帯状材料を、順送り金型を用いてインナ
ーリード１やアウターリード３を形成する。２はダムバ
ー、７はサイドバーである。
【００３４】このようにして、リードフレームの形状加
工を行った後、貴金属めっき工程やテーピング工程、焼
鈍工程などを行い、リードフレームの形成が完了する。
工を行った後、貴金属めっき工程やテーピング工程、焼
鈍工程などを行い、リードフレームの形成が完了する。
【００３５】ついで図３(b) に示すようにこのリードフ
レームのインナーリード先端の肉薄部を、半導体チップ
のボンディングパッド上に当接するように位置決めした
後、肉薄部側からボンディングヘッド（図示せず）によ
って加圧しつつ加熱して、リードフレームの先端肉薄部
と半導体チップ５の各ボンディングパッドとをバンプに
よって直接接合せしめる。
レームのインナーリード先端の肉薄部を、半導体チップ
のボンディングパッド上に当接するように位置決めした
後、肉薄部側からボンディングヘッド（図示せず）によ
って加圧しつつ加熱して、リードフレームの先端肉薄部
と半導体チップ５の各ボンディングパッドとをバンプに
よって直接接合せしめる。
【００３６】そしてこの後、図３図(c) に示すように、
金型内に設置して、封止樹脂を充填し、モ−ルドを行
う。
金型内に設置して、封止樹脂を充填し、モ−ルドを行
う。
【００３７】そして最後に、図３(d) に示すように、ア
ウターリード２を真っ直ぐに維持した状態でタイバー２
およびサイドバー７を切除し、第１図に示したような半
導体装置が完成する。 この半導体装置は図１(b) に示
したように配線パターン１２の形成された実装用のプリ
ント基板１０上に、パッケージ４が凹部１１に半分程度
埋まるようにし、所望のアウターリード３と配線パター
ン１２とが接続されるように、導電性接着剤Ｓで固定さ
れる。
ウターリード２を真っ直ぐに維持した状態でタイバー２
およびサイドバー７を切除し、第１図に示したような半
導体装置が完成する。 この半導体装置は図１(b) に示
したように配線パターン１２の形成された実装用のプリ
ント基板１０上に、パッケージ４が凹部１１に半分程度
埋まるようにし、所望のアウターリード３と配線パター
ン１２とが接続されるように、導電性接着剤Ｓで固定さ
れる。
【００３８】このようにして得られた半導体装置は従来
の面実装型の半導体装置に比べて大幅に小さくなってお
り、容易に信頼性よく実装することができる上、実装基
板上での実装密度を上げることができる。また装置全体
としての厚さを薄くすることができる。
の面実装型の半導体装置に比べて大幅に小さくなってお
り、容易に信頼性よく実装することができる上、実装基
板上での実装密度を上げることができる。また装置全体
としての厚さを薄くすることができる。
【００３９】さらにまたアウターリードの曲げ加工工程
が不要であるため、位置精度を良好に維持することがで
き、寸法精度が高くかつアウターリード間での短絡不良
のない信頼性の高い半導体装置を得ることができる。
が不要であるため、位置精度を良好に維持することがで
き、寸法精度が高くかつアウターリード間での短絡不良
のない信頼性の高い半導体装置を得ることができる。
【００４０】また、アウターリードの貴金属めっき後に
曲げ加工を行う必要がないことから、めっき層の剥離な
どもなく製品性の安定化をはかることができる。
曲げ加工を行う必要がないことから、めっき層の剥離な
どもなく製品性の安定化をはかることができる。
【００４１】次に本発明の第２の実施例について説明す
る。
る。
【００４２】この実装基板２０は、図４に示すように、
前記第１の実施例で用いられた凹部１１に代えて貫通穴
２１を形成するとともに、配線パターン２２がさらにス
ルーホール２３を介して基板裏面に形成された配線パタ
ーンに接続するようにしたもので、他部については第１
の実施例と全く同様に形成されている。
前記第１の実施例で用いられた凹部１１に代えて貫通穴
２１を形成するとともに、配線パターン２２がさらにス
ルーホール２３を介して基板裏面に形成された配線パタ
ーンに接続するようにしたもので、他部については第１
の実施例と全く同様に形成されている。
【００４３】この場合、実施例１の効果に加え、配線占
有面積の実質的増大をはかることができ、信頼性の向上
をはかることができる。
有面積の実質的増大をはかることができ、信頼性の向上
をはかることができる。
【００４４】次に本発明の第３の実施例について説明す
る。
る。
【００４５】この実装基板３０は、図５に示すように前
記第１の実施例で用いられた凹部１１をさらに基板の裏
面側と表面側と両方に、凹部３１を配設し、基板の両面
に半導体装置を実装するようにしたものである。
記第１の実施例で用いられた凹部１１をさらに基板の裏
面側と表面側と両方に、凹部３１を配設し、基板の両面
に半導体装置を実装するようにしたものである。
【００４６】ここでも、この凹部３１の周りに、配線パ
ターン３２が配設され、さらにスルーホール３３を介し
て基板表面および裏面の配線パターンが相互に接続する
ようにしたもので、他部については第１の実施例と全く
同様に形成されている。
ターン３２が配設され、さらにスルーホール３３を介し
て基板表面および裏面の配線パターンが相互に接続する
ようにしたもので、他部については第１の実施例と全く
同様に形成されている。
【００４７】この場合、実施例１の効果に加え、さらに
実装密度を増大することができるうえ、配線占有面積の
実質的増大をはかることができ、信頼性の向上をはかる
ことができる。
実装密度を増大することができるうえ、配線占有面積の
実質的増大をはかることができ、信頼性の向上をはかる
ことができる。
【００４８】次に本発明の第３の実施例について説明す
る。
る。
【００４９】この実装基板４０は、図６に示すように、
貫通穴４１を有する第１の基板４０ａと第２の基板４０
ｂと貫通穴４１を有する第３の基板４０ｃとの積層構造
で構成されており、各基板の表面および裏面に形成され
た配線パターンによって多層配線構造を形成するととも
に、第１の基板および第３の基板の貫通穴４１によって
形成された凹部に半導体装置のパッケージを収納するよ
うに構成してなるものである。
貫通穴４１を有する第１の基板４０ａと第２の基板４０
ｂと貫通穴４１を有する第３の基板４０ｃとの積層構造
で構成されており、各基板の表面および裏面に形成され
た配線パターンによって多層配線構造を形成するととも
に、第１の基板および第３の基板の貫通穴４１によって
形成された凹部に半導体装置のパッケージを収納するよ
うに構成してなるものである。
【００５０】第１の基板４０ａは、前記第２の実施例で
用いられたのと同様貫通穴４１を形成するとともに、配
線パターン４２がさらにスルーホール４３を介して基板
裏面に形成された配線パターンに接続するように構成さ
れている。
用いられたのと同様貫通穴４１を形成するとともに、配
線パターン４２がさらにスルーホール４３を介して基板
裏面に形成された配線パターンに接続するように構成さ
れている。
【００５１】第２の基板４０ｂは、基板表面および裏面
に配線パターン４２を形成したものである。 さらに第
３の基板４０ｃは第１の基板４０ａと同様に形成されて
いる。
に配線パターン４２を形成したものである。 さらに第
３の基板４０ｃは第１の基板４０ａと同様に形成されて
いる。
【００５２】そしてこれら３枚の基板を絶縁性樹脂Ｉを
介して積層固着している。なお、基板間の電気的接続は
必要に応じて絶縁性樹脂に形成されたスルーホールで行
う。
介して積層固着している。なお、基板間の電気的接続は
必要に応じて絶縁性樹脂に形成されたスルーホールで行
う。
【００５３】他部については第１の実施例と全く同様に
形成されている。
形成されている。
【００５４】この場合、実施例３の効果に加え、配線占
有面積の実質的増大をはかることができ、さらなる信頼
性の向上をはかることができる。
有面積の実質的増大をはかることができ、さらなる信頼
性の向上をはかることができる。
【００５５】なお、前記実施例ではアウターリードがス
トレートであるような半導体装置についてのみ説明した
が、これに限定されることなく、Ｕ字型，Ｌ字型あるい
はＪ字型などの一般の面実装用半導体装置はもとより、
通常の半導体装置の実装にも適用可能である。
トレートであるような半導体装置についてのみ説明した
が、これに限定されることなく、Ｕ字型，Ｌ字型あるい
はＪ字型などの一般の面実装用半導体装置はもとより、
通常の半導体装置の実装にも適用可能である。
【００５６】また、前記実施例ではダイレクトボンディ
ングを用いたものについて説明したが、ワイヤボンディ
ングを用いたものにも適用可能であることはいうまでも
ない。
ングを用いたものについて説明したが、ワイヤボンディ
ングを用いたものにも適用可能であることはいうまでも
ない。
【００５７】
【発明の効果】以上説明してきたように、本発明によれ
ば、実装基板表面に、実装すべき半導体装置の樹脂パッ
ケージに相当する領域に凹部を有し、かつ該樹脂パッケ
ージから露呈する複数のリードに対応するように配線パ
ターンを形成しているため、リードがパッケージから真
っ直ぐに伸長しており、曲げ加工がなされていない半導
体装置についても容易に信頼性の高い実装を行うことが
可能となる。
ば、実装基板表面に、実装すべき半導体装置の樹脂パッ
ケージに相当する領域に凹部を有し、かつ該樹脂パッケ
ージから露呈する複数のリードに対応するように配線パ
ターンを形成しているため、リードがパッケージから真
っ直ぐに伸長しており、曲げ加工がなされていない半導
体装置についても容易に信頼性の高い実装を行うことが
可能となる。
【図１】本発明の第１の実施例の半導体装置実装用基板
およびその実装構造を示す図
およびその実装構造を示す図
【図２】本発明の第１の実装構造を用いて接続される半
導体装置を示す図
導体装置を示す図
【図３】同半導体装置の製造工程図
【図４】本発明の第２の実施例の実装構造を示す図
【図５】本発明の第３の実施例の実装構造を示す図
【図６】本発明の第４の実施例の実装構造を示す図
【図７】従来例の半導体装置を示す図
１ インナーリード ２ ダムバー ３ アウターリード ４ パッケージ ５ 半導体チップ ６ コネクタ ７ サイドバー １０ プリント基板 Ｓ 導電性接着剤 １１ 凹部 １２ 配線パターン ２０ 実装基板 ２１ 貫通穴 ２２ 配線パターン ２３ スルーホール ３０ 実装基板 ３１ 貫通穴 ３２ 配線パターン ３３ スルーホール ４０ 実装基板 ４０ａ第１の基板 ４０ｂ第２の基板 ４０ｃ第３の基板 ４１ 貫通穴 ４２ 配線パターン
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 25/18 Ｈ０５Ｋ 1/18 Ｓ 9154−4Ｅ Ｑ 9154−4Ｅ
Claims (5)
- 【請求項１】実装すべき半導体装置の樹脂パッケージに
相当する領域に凹部を有し、かつ該樹脂パッケージから
露呈する複数のリードに対応して表面に配線パターンを
具備してなることを特徴とする半導体装置実装用基板。 - 【請求項２】前記凹部は貫通穴であることを特徴とする
請求項(1) 記載の半導体装置実装用基板。 - 【請求項３】前記凹部は前記半導体装置実装用基板の表
面および裏面に形成されていることを特徴とする請求項
(1) 記載の半導体装置実装用基板。 - 【請求項４】実装すべき半導体装置の樹脂パッケージに
相当する領域に貫通穴を有するとともに該樹脂パッケー
ジから露呈する複数のリードに対応して表面に配線パタ
ーンを有する第１の基板と、 表面および裏面に配線パターンを有する第２の基板と、 実装すべき半導体装置の樹脂パッケージに相当する領域
に貫通穴を有するとともに該樹脂パッケージから露呈す
る複数のリードに対応して表面に配線パターンを有する
第３の基板とを順次積層してなり、 前記第１の基板、第２の基板および第３の基板の配線パ
ターンがスルーホールを介して互いに接続され、多層配
線構造を有してなることを特徴とする半導体装置実装用
基板。 - 【請求項５】実装すべき半導体装置の樹脂パッケージに
相当する領域に凹部を有し、かつ該樹脂パッケージから
露呈する複数のリードをに対応して配設された配線パタ
ーンを有する実装用基板表面に、 前記凹部に樹脂パッケージが収納されるように半導体装
置を設置するとともに、前記半導体装置のリードが樹脂
パッケージからストレートに伸長した状態で前記各配線
パターン上に接続固定するようにしたことを特徴とする
半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3009430A JPH0537121A (ja) | 1991-01-30 | 1991-01-30 | 半導体装置実装用基板およびこれを用いた半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3009430A JPH0537121A (ja) | 1991-01-30 | 1991-01-30 | 半導体装置実装用基板およびこれを用いた半導体装置の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0537121A true JPH0537121A (ja) | 1993-02-12 |
Family
ID=11720120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3009430A Pending JPH0537121A (ja) | 1991-01-30 | 1991-01-30 | 半導体装置実装用基板およびこれを用いた半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0537121A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995003683A1 (en) * | 1993-07-19 | 1995-02-02 | Oakleigh Systems, Inc. | Space-saving memory module |
| JP2006254600A (ja) * | 2005-03-10 | 2006-09-21 | Asmo Co Ltd | 回路部品 |
| JP2009124091A (ja) * | 2007-11-09 | 2009-06-04 | Hynix Semiconductor Inc | 半導体パッケージモジュール |
| JP2020136354A (ja) * | 2019-02-14 | 2020-08-31 | 株式会社東芝 | スイッチング装置および電子機器 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61131495A (ja) * | 1984-11-30 | 1986-06-19 | 株式会社日立製作所 | プリント基板 |
| JPS61248497A (ja) * | 1985-04-25 | 1986-11-05 | オ−ケ−プリント配線株式会社 | モジユ−ルプリント配線基板装置 |
| JPS6296279A (ja) * | 1986-10-01 | 1987-05-02 | 株式会社日立製作所 | エレベ−タ−の制御回路 |
| JPH0193196A (ja) * | 1987-10-02 | 1989-04-12 | Nec Corp | プリント回路基板 |
| JPH029475B2 (ja) * | 1982-12-15 | 1990-03-02 | Fujitsu Ltd |
-
1991
- 1991-01-30 JP JP3009430A patent/JPH0537121A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH029475B2 (ja) * | 1982-12-15 | 1990-03-02 | Fujitsu Ltd | |
| JPS61131495A (ja) * | 1984-11-30 | 1986-06-19 | 株式会社日立製作所 | プリント基板 |
| JPS61248497A (ja) * | 1985-04-25 | 1986-11-05 | オ−ケ−プリント配線株式会社 | モジユ−ルプリント配線基板装置 |
| JPS6296279A (ja) * | 1986-10-01 | 1987-05-02 | 株式会社日立製作所 | エレベ−タ−の制御回路 |
| JPH0193196A (ja) * | 1987-10-02 | 1989-04-12 | Nec Corp | プリント回路基板 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995003683A1 (en) * | 1993-07-19 | 1995-02-02 | Oakleigh Systems, Inc. | Space-saving memory module |
| US5412538A (en) * | 1993-07-19 | 1995-05-02 | Cordata, Inc. | Space-saving memory module |
| JP2006254600A (ja) * | 2005-03-10 | 2006-09-21 | Asmo Co Ltd | 回路部品 |
| JP2009124091A (ja) * | 2007-11-09 | 2009-06-04 | Hynix Semiconductor Inc | 半導体パッケージモジュール |
| US8395245B2 (en) | 2007-11-09 | 2013-03-12 | Hynix Semiconductor Inc. | Semiconductor package module |
| JP2020136354A (ja) * | 2019-02-14 | 2020-08-31 | 株式会社東芝 | スイッチング装置および電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20040030297A (ko) | 리드 프레임, 그 리드 프레임의 제조 방법, 및 반도체 장치 | |
| US20050153482A1 (en) | Leadframe and method of manufacturing the same | |
| KR20040030283A (ko) | 리드 프레임 및 그 제조 방법 | |
| EP0843357B1 (en) | Method of manufacturing a grid array semiconductor package | |
| US6348416B1 (en) | Carrier substrate for producing semiconductor device | |
| JPH0537121A (ja) | 半導体装置実装用基板およびこれを用いた半導体装置の実装方法 | |
| JP2001077228A (ja) | 半導体パッケージ用プリント配線板およびその製造方法 | |
| JPH04299851A (ja) | 半導体装置用リードフレーム | |
| JP2001358257A (ja) | 半導体装置用基板の製造方法 | |
| JPH09116045A (ja) | リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法 | |
| JPH1070211A (ja) | テープキャリア及びその製造方法 | |
| JP3271500B2 (ja) | 半導体装置 | |
| JP2700253B2 (ja) | 電子部品装置 | |
| JP2784248B2 (ja) | 半導体装置の製造方法 | |
| JP2623980B2 (ja) | 半導体搭載用リード付き基板の製造法 | |
| JPH10154766A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
| JP2644194B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05315518A (ja) | 半導体装置およびその製造方法 | |
| JP4021115B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
| JPH118260A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH04297058A (ja) | 半導体装置用コネクタ | |
| JP2923012B2 (ja) | プリント配線板 | |
| JP2953939B2 (ja) | 半導体装置用テープキャリア型パッケージ | |
| JP3230318B2 (ja) | 半導体装置用リードフレーム | |
| JP3005841B2 (ja) | 半導体装置用リ−ドフレ−ム及びその製造方法 |