JP2914242B2 - マルチチップモジュール及びその製造方法 - Google Patents
マルチチップモジュール及びその製造方法Info
- Publication number
- JP2914242B2 JP2914242B2 JP7238015A JP23801595A JP2914242B2 JP 2914242 B2 JP2914242 B2 JP 2914242B2 JP 7238015 A JP7238015 A JP 7238015A JP 23801595 A JP23801595 A JP 23801595A JP 2914242 B2 JP2914242 B2 JP 2914242B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- semiconductor chip
- chip
- type
- mcm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 claims description 128
- 239000004065 semiconductor Substances 0.000 claims description 60
- 229910052751 metal Inorganic materials 0.000 claims description 44
- 239000002184 metal Substances 0.000 claims description 44
- 229910000679 solder Inorganic materials 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 23
- 230000002950 deficient Effects 0.000 claims description 13
- 230000017525 heat dissipation Effects 0.000 claims description 13
- 150000002739 metals Chemical class 0.000 claims description 9
- 230000000149 penetrating effect Effects 0.000 claims description 9
- 229920005989 resin Polymers 0.000 claims description 5
- 239000011347 resin Substances 0.000 claims description 5
- 238000012216 screening Methods 0.000 claims description 3
- 239000007787 solid Substances 0.000 claims 1
- 239000000919 ceramic Substances 0.000 description 39
- 239000000463 material Substances 0.000 description 8
- 238000005476 soldering Methods 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 238000005219 brazing Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 230000015654 memory Effects 0.000 description 5
- 230000005855 radiation Effects 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- WVAKRQOMAINQPU-UHFFFAOYSA-N 2-[4-[2-[5-(2,2-dimethylbutyl)-1h-imidazol-2-yl]ethyl]phenyl]pyridine Chemical compound N1C(CC(C)(C)CC)=CN=C1CCC1=CC=C(C=2N=CC=CC=2)C=C1 WVAKRQOMAINQPU-UHFFFAOYSA-N 0.000 description 2
- 102100037152 BAG family molecular chaperone regulator 1 Human genes 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- 101000740062 Homo sapiens BAG family molecular chaperone regulator 1 Proteins 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【0001】
【発明の属する技術分野】本発明は半導体チップを組み
込み他の電気部品とともに構成されるマルチチップモジ
ュールおよびその製造方法に関する。
込み他の電気部品とともに構成されるマルチチップモジ
ュールおよびその製造方法に関する。
【0002】
【従来の技術】近年、電子機器の小型軽量化に伴い、半
導体パッケージへの表面実装化、低価格化、多ピン化及
び高速・高放熱化の要求が様々な分野において高まって
来ている。このなかで、多ピン化対応のパッケージとし
て、QFP(Quad Flat Package)よ
り実装が容易なBGA(Ball Grid Arra
y)への要求が高まり、電気特性及び熱特性もQFPよ
り優れているとされ、期待されている。
導体パッケージへの表面実装化、低価格化、多ピン化及
び高速・高放熱化の要求が様々な分野において高まって
来ている。このなかで、多ピン化対応のパッケージとし
て、QFP(Quad Flat Package)よ
り実装が容易なBGA(Ball Grid Arra
y)への要求が高まり、電気特性及び熱特性もQFPよ
り優れているとされ、期待されている。
【0003】従来のBGAを実装したマルチチップモジ
ュール(以下、MCM、と記載する)は、図4及び図5
に示すように、両面のプリント基板11上に様々なメモ
リやマイコン等のモールドパッケージ部品8やチップコ
ンデンサ等のチップ部品9の電気部品とフェイスアップ
型BGAやフェイスダウン型BGAが搭載され、赤外線
リフロー装置等によって半田付けされている。
ュール(以下、MCM、と記載する)は、図4及び図5
に示すように、両面のプリント基板11上に様々なメモ
リやマイコン等のモールドパッケージ部品8やチップコ
ンデンサ等のチップ部品9の電気部品とフェイスアップ
型BGAやフェイスダウン型BGAが搭載され、赤外線
リフロー装置等によって半田付けされている。
【0004】図4はフェイスアップ型セラミックBGA
(以下、F/U型C・BGA、と称す)を搭載した図で
あり、図5はフェイスダウン型プラスチックBGA(以
下、F/D型P・BGA、と称す)を搭載した図であ
る。
(以下、F/U型C・BGA、と称す)を搭載した図で
あり、図5はフェイスダウン型プラスチックBGA(以
下、F/D型P・BGA、と称す)を搭載した図であ
る。
【0005】まず、図4は半導体チップ5を配線パター
ン(図示省略)を有する第1の絶縁性基板のF/U型C
・BGA1に搭載し、F/U型C・BGA1の配線パタ
ーンと半導体チップ5とをワイヤー等の金属細線6によ
って接続する。この配線パターンは底面のパッド(図示
省略)に接続されている。そして金系ろう等のろう材に
よりキャップ4で封止した後、半田ボール10を底面の
パッドに接続形成して第1の絶縁性基板組立体を構成す
る。
ン(図示省略)を有する第1の絶縁性基板のF/U型C
・BGA1に搭載し、F/U型C・BGA1の配線パタ
ーンと半導体チップ5とをワイヤー等の金属細線6によ
って接続する。この配線パターンは底面のパッド(図示
省略)に接続されている。そして金系ろう等のろう材に
よりキャップ4で封止した後、半田ボール10を底面の
パッドに接続形成して第1の絶縁性基板組立体を構成す
る。
【0006】その後、第2絶縁性基板のプリント基板1
1の配線パターンの各部分上にメモリやマイコン等のモ
ールドパッケージ部品8やチップコンデンサ等のチップ
部品9の電気部品と前述したF/U型C・BGA1によ
る第1の絶縁性基板組立体とを搭載し、これらを赤外線
リフロー装置等によってプリント基板11上に半田付け
する。
1の配線パターンの各部分上にメモリやマイコン等のモ
ールドパッケージ部品8やチップコンデンサ等のチップ
部品9の電気部品と前述したF/U型C・BGA1によ
る第1の絶縁性基板組立体とを搭載し、これらを赤外線
リフロー装置等によってプリント基板11上に半田付け
する。
【0007】しかしながらこのように図4に示すMCM
では、半導体チップ5が発熱量の多いチップの場合は、
F/U型C・BGA1の材料に熱伝導率が良好な窒化ア
ルミニウムの基板が用いられるが高価な基板であるため
に、一般的にはアルミナが用いられる。アルミナを用い
た場合は、サーマルビア(図示省略)を介した半田ボー
ル10で熱を放熱するため、放熱性に限界があり、F/
U型C・BGAに高放熱型半導体チップを搭載すること
は現状では困難である。
では、半導体チップ5が発熱量の多いチップの場合は、
F/U型C・BGA1の材料に熱伝導率が良好な窒化ア
ルミニウムの基板が用いられるが高価な基板であるため
に、一般的にはアルミナが用いられる。アルミナを用い
た場合は、サーマルビア(図示省略)を介した半田ボー
ル10で熱を放熱するため、放熱性に限界があり、F/
U型C・BGAに高放熱型半導体チップを搭載すること
は現状では困難である。
【0008】また、図示しないが、フェイスアップ型プ
ラスチックBGA(以下、F/U型P・BGA、と称
す)のプリント基板搭載方法についてもF/U型C・B
GAと同様のサーマルビアを介した放熱方法が一般的で
あり、セラミックの場合と比べてさらに放熱性が劣る。
ラスチックBGA(以下、F/U型P・BGA、と称
す)のプリント基板搭載方法についてもF/U型C・B
GAと同様のサーマルビアを介した放熱方法が一般的で
あり、セラミックの場合と比べてさらに放熱性が劣る。
【0009】これに対して、図5に示すMCMは、配線
パターン(図示省略)を有する第1の絶縁性基板のF/
D型P・BGA3に内蔵された銅等から成る金属板14
上に半導体チップ5を搭載し、配線パターンと半導体チ
ップ5とをワイヤー等の金属細線6で接続する。この配
線パターンは表面外周部分のパッド(図示省略)と接続
されている。そして、F/D型P・BGA3をエポキシ
等の樹脂12で封止した後、パッドに半田ボール10と
なる半田を接続形成する。この半田ボール10は、図に
示すように、半導体チッル5が搭載された面と同じ側の
基板面上に半導体チップ5の外側に配列して形成され
る。このようにしてF/D型P・BGAによる第1の絶
縁性基板組立体を構成する。
パターン(図示省略)を有する第1の絶縁性基板のF/
D型P・BGA3に内蔵された銅等から成る金属板14
上に半導体チップ5を搭載し、配線パターンと半導体チ
ップ5とをワイヤー等の金属細線6で接続する。この配
線パターンは表面外周部分のパッド(図示省略)と接続
されている。そして、F/D型P・BGA3をエポキシ
等の樹脂12で封止した後、パッドに半田ボール10と
なる半田を接続形成する。この半田ボール10は、図に
示すように、半導体チッル5が搭載された面と同じ側の
基板面上に半導体チップ5の外側に配列して形成され
る。このようにしてF/D型P・BGAによる第1の絶
縁性基板組立体を構成する。
【0010】その後、図4と同様に、第2絶縁性基板の
プリント基板11の配線パターンの各部分上に電気部品
8,9とF/D型P・BGA3による第1の絶縁性基板
組立体とを搭載し、これらを赤外線リフロー装置等によ
って半田付けする。
プリント基板11の配線パターンの各部分上に電気部品
8,9とF/D型P・BGA3による第1の絶縁性基板
組立体とを搭載し、これらを赤外線リフロー装置等によ
って半田付けする。
【0011】この図5によるMCMでは、図4と比べて
放熱性が優れ、発熱量の多い半導体チップに一般的に採
用されている。しかしながら、第1と第2の絶縁性基板
間の接続電極である半田ボール10は半導体チップ5の
外側に位置しているからその配置に制限が多く、多ピン
になればなるほど第1の絶縁性基板のパッケージサイズ
が大きくなり、小型化しにくい欠点を有する。
放熱性が優れ、発熱量の多い半導体チップに一般的に採
用されている。しかしながら、第1と第2の絶縁性基板
間の接続電極である半田ボール10は半導体チップ5の
外側に位置しているからその配置に制限が多く、多ピン
になればなるほど第1の絶縁性基板のパッケージサイズ
が大きくなり、小型化しにくい欠点を有する。
【0012】尚、図4、図5ともに、面実装型のチップ
部品および各種パッケージを半田付けにより実装して得
られるMCMであり、ごく一般で簡素化された製造工程
で容易に採用される。又、図4、図5において、プリン
ト基板の配線パターンのうち、電気部品8,9が接続さ
れる配線部分11Wのみを図示し、F/U型C・BGA
1およびF/D型P・BGA3と半田ボール10で接続
される配線部分は図示を省略してある。
部品および各種パッケージを半田付けにより実装して得
られるMCMであり、ごく一般で簡素化された製造工程
で容易に採用される。又、図4、図5において、プリン
ト基板の配線パターンのうち、電気部品8,9が接続さ
れる配線部分11Wのみを図示し、F/U型C・BGA
1およびF/D型P・BGA3と半田ボール10で接続
される配線部分は図示を省略してある。
【0013】一方BGAを使用しない高放熱型のMCM
として、図6に示すような構造のMCMがあり、図7で
示すようなフローで製造される。
として、図6に示すような構造のMCMがあり、図7で
示すようなフローで製造される。
【0014】発熱量の多い中央演算処理ユニット(CP
U)や浮動小数点処理ユニット(FPU)等の論理回路
素子から成る半導体チップ5を、配線パターンを有する
セラミック基板7にろう付けされた銅・タングステン等
から成る金属板14上に搭載(図7の「半導体チップの
セラミック基板へのマウント」工程)し、セラミック基
板7の配線パターンの部分(図示省略)と半導体チップ
5とをワイヤー等の金属細線6によって接続(図7の
「半導体チップとセラミック基板とのワイヤーボンディ
ング」工程)する。セラミック基板の配線パターンは外
部リード17に接続されている。尚、複数の外部リード
17のなかにストッパー18を有する外部リード17A
が設けられている。その後、セラミック基板7を、金系
ろう等のろう材によりキャップ4で封止(図7の「セラ
ミック基板の封止」工程)し、その後、セラミック基板
7に搭載された半導体チップ5の選別を実施(図7の
「半導体チップの選別」工程)し、良品と判断されたこ
のパッケージ上に半田ペースト(図示省略)を印刷し
て、比較的発生熱が小さく品質保証されたメモリ等のモ
ールドパッケージ部品8や、チップ抵抗およびチップコ
ンデンサ等のチップ部品9をセラミック基板7上に搭載
(図7の「モールドパッケージ部品」および「チップ部
品」の供給工程ならびに「モールドパッケージ部品とチ
ップ部品のセラミック基板への搭載」工程)して、赤外
線リフロー装置等によって半田付け(図7の「赤外線リ
フローによる半田付け」工程)をする。その後、MCM
としての選別(図7の「MCM選別」工程)を行ない、
良品と判別されたMCMに半導体チップ5の搭載面と反
対の面にヒートシンク16を高熱伝導性の接着剤15に
より接着(図7の「ヒートシンク取付け」工程)する。
U)や浮動小数点処理ユニット(FPU)等の論理回路
素子から成る半導体チップ5を、配線パターンを有する
セラミック基板7にろう付けされた銅・タングステン等
から成る金属板14上に搭載(図7の「半導体チップの
セラミック基板へのマウント」工程)し、セラミック基
板7の配線パターンの部分(図示省略)と半導体チップ
5とをワイヤー等の金属細線6によって接続(図7の
「半導体チップとセラミック基板とのワイヤーボンディ
ング」工程)する。セラミック基板の配線パターンは外
部リード17に接続されている。尚、複数の外部リード
17のなかにストッパー18を有する外部リード17A
が設けられている。その後、セラミック基板7を、金系
ろう等のろう材によりキャップ4で封止(図7の「セラ
ミック基板の封止」工程)し、その後、セラミック基板
7に搭載された半導体チップ5の選別を実施(図7の
「半導体チップの選別」工程)し、良品と判断されたこ
のパッケージ上に半田ペースト(図示省略)を印刷し
て、比較的発生熱が小さく品質保証されたメモリ等のモ
ールドパッケージ部品8や、チップ抵抗およびチップコ
ンデンサ等のチップ部品9をセラミック基板7上に搭載
(図7の「モールドパッケージ部品」および「チップ部
品」の供給工程ならびに「モールドパッケージ部品とチ
ップ部品のセラミック基板への搭載」工程)して、赤外
線リフロー装置等によって半田付け(図7の「赤外線リ
フローによる半田付け」工程)をする。その後、MCM
としての選別(図7の「MCM選別」工程)を行ない、
良品と判別されたMCMに半導体チップ5の搭載面と反
対の面にヒートシンク16を高熱伝導性の接着剤15に
より接着(図7の「ヒートシンク取付け」工程)する。
【0015】このような形態のMCMは、例えばワーク
ステーション等の演算処理装置に用いられ、最も高速動
作が要求される部分であり、発熱量の多い半導体チップ
を使ったMCMの構造に適している。
ステーション等の演算処理装置に用いられ、最も高速動
作が要求される部分であり、発熱量の多い半導体チップ
を使ったMCMの構造に適している。
【0016】
【発明が解決しようとする課題】上述したように図4の
MCMは発熱量の多い半導体チップを搭載することが困
難となる。又、図5のMCMは小型化しにくいという問
題点を有する。
MCMは発熱量の多い半導体チップを搭載することが困
難となる。又、図5のMCMは小型化しにくいという問
題点を有する。
【0017】一方、図6に示す高放熱型MCMの構造
は、一般的な半田による表面実装技術を用いているた
め、モールドパッケージ部品やチップ部品の不良の交換
が容易である反面、セラミック基板7に搭載した半導体
チップ5が不良となった場合は、セラミック基板7を再
利用する方法では多大の工数がかかりやすいため、図7
のフローチャートの「半導体チップの選別」工程もしく
は「MCM選別」工程でマウント不良やワイヤーボンデ
ィング不良も含めて半導体チップが不良であると判別さ
れた場合、高価なMCM用のセラミック基板7を廃棄し
てしまう場合が多い。また、この構造のセラミック基板
は基板サイズが大きいため、例えば半導体チップ5のマ
ウント時の高熱に対してセラミック基板7にクラックが
生じやすい。さらに、図6のMCMの製造方法は、図7
の製造工程フローに示すように、製造TAT(Turn
Around Time)が長いという問題点があっ
た。
は、一般的な半田による表面実装技術を用いているた
め、モールドパッケージ部品やチップ部品の不良の交換
が容易である反面、セラミック基板7に搭載した半導体
チップ5が不良となった場合は、セラミック基板7を再
利用する方法では多大の工数がかかりやすいため、図7
のフローチャートの「半導体チップの選別」工程もしく
は「MCM選別」工程でマウント不良やワイヤーボンデ
ィング不良も含めて半導体チップが不良であると判別さ
れた場合、高価なMCM用のセラミック基板7を廃棄し
てしまう場合が多い。また、この構造のセラミック基板
は基板サイズが大きいため、例えば半導体チップ5のマ
ウント時の高熱に対してセラミック基板7にクラックが
生じやすい。さらに、図6のMCMの製造方法は、図7
の製造工程フローに示すように、製造TAT(Turn
Around Time)が長いという問題点があっ
た。
【0018】したがって本発明の目的は、発熱量の多い
半導体チップの搭載を可能にし、小型化を容易にし、セ
ラミック基板の廃棄をすることなく不良半導体チップの
交換を可能にし、セラミック基板の基板サイズを小にす
ることにより基板クラックを防止することが出来、かつ
TATを短くすることが可能のMCM及びその製造方法
を提供することである。
半導体チップの搭載を可能にし、小型化を容易にし、セ
ラミック基板の廃棄をすることなく不良半導体チップの
交換を可能にし、セラミック基板の基板サイズを小にす
ることにより基板クラックを防止することが出来、かつ
TATを短くすることが可能のMCM及びその製造方法
を提供することである。
【0019】
【課題を解決するための手段】本発明の特徴は、第1の
面および該第1の面と反対側の第2の面を有する第1の
絶縁性基板と、前記第1の絶縁性基板の前記第1の面に
搭載された半導体チップと、前記第1の絶縁性基板の前
記第2の面に配列して形成された複数の接続金属と、前
記複数の接続金属が接続する第2の絶縁性基板と、前記
第2の絶縁性基板の貫通部分を通して前記第1の絶縁性
基板の前記第2の面の一部領域に固着された金属板と、
前記第2の絶縁性基板の面上に搭載された電気部品とを
有し、前記第1の絶縁性基板には凹部が形成され、前記
凹部の底面が前記半導体チップが搭載される前記第1の
面であるMCMにある。ここで前記接続金属は半田から
なる半田ボールであることが好ましい。あるいは、前記
半導体チップは樹脂により封止されていることができ
る。あるいは本発明の特徴は、第1の面および該第1の
面と反対側の第2の面を有する第1の絶縁性基板と、前
記第1の絶縁性基板の前記第1の面に搭載された半導体
チップと、前記第1の絶縁性基板の前記第2の面に配列
して形成された複数の接続金属と、前記複数の接続金属
が接続する第2の絶縁性基板と、前記第2の絶縁性基板
の貫通部分を通して前記第1の絶縁性基板の前記第2の
面の一部領域に固着された金属板と、前記第2の絶縁性
基板の面上に搭載された電気部品とを有し、前記半導体
チップはキャップにより封止されているMCMにある。
この場合も、前記接続金属は半田からなる半田ボールで
あることが好ましい。
面および該第1の面と反対側の第2の面を有する第1の
絶縁性基板と、前記第1の絶縁性基板の前記第1の面に
搭載された半導体チップと、前記第1の絶縁性基板の前
記第2の面に配列して形成された複数の接続金属と、前
記複数の接続金属が接続する第2の絶縁性基板と、前記
第2の絶縁性基板の貫通部分を通して前記第1の絶縁性
基板の前記第2の面の一部領域に固着された金属板と、
前記第2の絶縁性基板の面上に搭載された電気部品とを
有し、前記第1の絶縁性基板には凹部が形成され、前記
凹部の底面が前記半導体チップが搭載される前記第1の
面であるMCMにある。ここで前記接続金属は半田から
なる半田ボールであることが好ましい。あるいは、前記
半導体チップは樹脂により封止されていることができ
る。あるいは本発明の特徴は、第1の面および該第1の
面と反対側の第2の面を有する第1の絶縁性基板と、前
記第1の絶縁性基板の前記第1の面に搭載された半導体
チップと、前記第1の絶縁性基板の前記第2の面に配列
して形成された複数の接続金属と、前記複数の接続金属
が接続する第2の絶縁性基板と、前記第2の絶縁性基板
の貫通部分を通して前記第1の絶縁性基板の前記第2の
面の一部領域に固着された金属板と、前記第2の絶縁性
基板の面上に搭載された電気部品とを有し、前記半導体
チップはキャップにより封止されているMCMにある。
この場合も、前記接続金属は半田からなる半田ボールで
あることが好ましい。
【0020】本発明の他の特徴は、複数の接続金属が配
列形成されてある第1の絶縁性基板に半導体チップを搭
載し、前記接続金属に接続して前記第1の絶縁性基板に
形成されてある配線層と前記半導体チップとを電気的に
接続する一連のプロセスにより第1の絶縁性基板組立体
を構成する工程と、第2の絶縁性基板の貫通部分の周囲
に位置する配線パターンの部分に前記接続金属を接続す
ることにより前記第1の絶縁性基板組立体を前記第2の
絶縁性基板に固定し、かつ前記第2の絶縁性基板の前記
配線パターンの他の部分に面実装型の電気部品を接続搭
載する工程と、前記第2の絶縁性基板の前記貫通部分を
通して前記1の絶縁性基板の一部領域に放熱性金属板を
取付ける工程とを有し、前記第2の絶縁性基板に前記第
1の絶縁性基板組立体および前記電気部品の接続を行っ
た後、選別試験を行って前記第1の絶縁性基板組立体お
よび前記電気部品のうち不良のものを交換し、しかる
後、前記放熱性金属板の取付けを行なうMCMの製造方
法にある。
列形成されてある第1の絶縁性基板に半導体チップを搭
載し、前記接続金属に接続して前記第1の絶縁性基板に
形成されてある配線層と前記半導体チップとを電気的に
接続する一連のプロセスにより第1の絶縁性基板組立体
を構成する工程と、第2の絶縁性基板の貫通部分の周囲
に位置する配線パターンの部分に前記接続金属を接続す
ることにより前記第1の絶縁性基板組立体を前記第2の
絶縁性基板に固定し、かつ前記第2の絶縁性基板の前記
配線パターンの他の部分に面実装型の電気部品を接続搭
載する工程と、前記第2の絶縁性基板の前記貫通部分を
通して前記1の絶縁性基板の一部領域に放熱性金属板を
取付ける工程とを有し、前記第2の絶縁性基板に前記第
1の絶縁性基板組立体および前記電気部品の接続を行っ
た後、選別試験を行って前記第1の絶縁性基板組立体お
よび前記電気部品のうち不良のものを交換し、しかる
後、前記放熱性金属板の取付けを行なうMCMの製造方
法にある。
【0021】
【発明の実施の形態】以下、図面を参照して本発明を説
明する。
明する。
【0022】図1は本発明の第1の実施の形態のMCM
を示す図であり、(A)は平面図、(B)は(A)のB
−B部の断面図である。また図1のMCMは図2で示す
ようなフローで製造される。
を示す図であり、(A)は平面図、(B)は(A)のB
−B部の断面図である。また図1のMCMは図2で示す
ようなフローで製造される。
【0023】まず、セラミックからなる第1の絶縁性基
板のF/U型C・BGA1には凹部が形成され、この凹
部の底面(図では下方向を向く面)を第1の面としてそ
こに半導体チップ5を搭載する。この半導体チップは2
以上搭載する場合もあるが、ここでは1個の半導体チッ
プのみを例示する。またこのF/U型C・BGA1には
配線層のパターン(図示省略)が形成されており、配線
層のパターンの複数のの部分は第1の面と反対方向の第
2の面(図では上方向を向く面)の複数のパッド(図示
省略)にそれぞれ接続されている。第1の面に半導体チ
ップ5を搭載し、F/U型C・BGA1の配線層のパタ
ーンと半導体チップ5の各電極(図示省略)とをワイヤ
ー等の金属細線6で接続し、金系ろう等のろう材により
キャップ4で封止した後、共晶半田の半田ボール10と
なる半田をパッド上に接続形成してF/U型C・BGA
による第1の絶縁性基板組立体を構成する。この第1の
絶縁性基板組立体の構成において他の電気部品8,9は
搭載されないから第1の絶縁性基板組立体のセラミック
基板は図6のように大きくする必要がなく、したがって
半導体チップ5のマウント搭載の際にクラックが発生す
ることはない。
板のF/U型C・BGA1には凹部が形成され、この凹
部の底面(図では下方向を向く面)を第1の面としてそ
こに半導体チップ5を搭載する。この半導体チップは2
以上搭載する場合もあるが、ここでは1個の半導体チッ
プのみを例示する。またこのF/U型C・BGA1には
配線層のパターン(図示省略)が形成されており、配線
層のパターンの複数のの部分は第1の面と反対方向の第
2の面(図では上方向を向く面)の複数のパッド(図示
省略)にそれぞれ接続されている。第1の面に半導体チ
ップ5を搭載し、F/U型C・BGA1の配線層のパタ
ーンと半導体チップ5の各電極(図示省略)とをワイヤ
ー等の金属細線6で接続し、金系ろう等のろう材により
キャップ4で封止した後、共晶半田の半田ボール10と
なる半田をパッド上に接続形成してF/U型C・BGA
による第1の絶縁性基板組立体を構成する。この第1の
絶縁性基板組立体の構成において他の電気部品8,9は
搭載されないから第1の絶縁性基板組立体のセラミック
基板は図6のように大きくする必要がなく、したがって
半導体チップ5のマウント搭載の際にクラックが発生す
ることはない。
【0024】また、半導体チップ5の搭載する側と反対
側の面に半田ボール10となる半田を形成するから、ヒ
ートシンクを取り付ける中央領域を除いて半導体チップ
5の外周に相当する箇所より内側にも半田ボールを形成
するパッドを位置させることが出来、したがって図5よ
り小型化にすることが出来る。
側の面に半田ボール10となる半田を形成するから、ヒ
ートシンクを取り付ける中央領域を除いて半導体チップ
5の外周に相当する箇所より内側にも半田ボールを形成
するパッドを位置させることが出来、したがって図5よ
り小型化にすることが出来る。
【0025】次にこの単体部品として扱うことができる
第1の絶縁性基板組立体の電気的選別試験を行ない良品
を選別する。この際にマウント不良やワイヤーボンディ
ング不良も含めて半導体チップが不良であると判別され
た組立体は廃棄するが、図6のように他の電気部品8,
9も搭載する高価なMCM用のセラミック基板7の廃棄
ではないからコスト損失を最小限に押えることが出来
る。
第1の絶縁性基板組立体の電気的選別試験を行ない良品
を選別する。この際にマウント不良やワイヤーボンディ
ング不良も含めて半導体チップが不良であると判別され
た組立体は廃棄するが、図6のように他の電気部品8,
9も搭載する高価なMCM用のセラミック基板7の廃棄
ではないからコスト損失を最小限に押えることが出来
る。
【0026】そして配線パターンおよび貫通部分を有す
る第2の絶縁性基板であるセラミック基板7上に半田ペ
ースト(図示省略)を印刷及び塗布した後、選別完了後
のF/U型C・BGAによる第1の絶縁性基板組立体な
らびにメモリ等のモールドパッケージ部品8およびチッ
プコンデンサ等のチップ部品9の電気部品を搭載する
(図2の「F/U型C・BGAによる第1の絶縁性基板
組立体」、「モールドパッケージ部品」および「チップ
部品」の供給工程ならびに「第1の絶縁性基板組立体と
モールドパッケージ部品とチップ部品のセラミック基板
への搭載」工程)。
る第2の絶縁性基板であるセラミック基板7上に半田ペ
ースト(図示省略)を印刷及び塗布した後、選別完了後
のF/U型C・BGAによる第1の絶縁性基板組立体な
らびにメモリ等のモールドパッケージ部品8およびチッ
プコンデンサ等のチップ部品9の電気部品を搭載する
(図2の「F/U型C・BGAによる第1の絶縁性基板
組立体」、「モールドパッケージ部品」および「チップ
部品」の供給工程ならびに「第1の絶縁性基板組立体と
モールドパッケージ部品とチップ部品のセラミック基板
への搭載」工程)。
【0027】次に、セラミック基板7を赤外線リフロー
装置等によって加熱して半田を溶融することにより、こ
れら組立体、部品とそれらが搭載された配線パターンの
部分とをそれぞれ半田接続する(図2の「赤外線リフロ
ーによる半田付け」工程)。すなわちプリント基板7の
配線パターンは、組立体の半田ボール10ならびに各搭
載部品の電極パッドと外部リード17に相互接続する。
尚、図1において、プリント基板の配線パターンのう
ち、電気部品8,9が接続される配線部分7Wのみを図
示し、F/U型C・BGA1のパッドと半田ボール10
により接続される配線部分は図示を省略してある。また
図1の構造は、F/U型C・BGA1を外部リード17
側に搭載する構造であり、この場合、外部リード17が
適切なリード長を得られるようにするため、第2の絶縁
性基板であるセラミック基板7にキャビティ部を形成
し、このキャビティ部内にF/U型C・BGAによる第
1の絶縁性基板組立体を搭載(図では下から搭載)して
いる。また複数の外部リード17は他の基板に実装した
際に所定の高さを維持するストッパー18を具備した外
部リード17Aを含んでいる。
装置等によって加熱して半田を溶融することにより、こ
れら組立体、部品とそれらが搭載された配線パターンの
部分とをそれぞれ半田接続する(図2の「赤外線リフロ
ーによる半田付け」工程)。すなわちプリント基板7の
配線パターンは、組立体の半田ボール10ならびに各搭
載部品の電極パッドと外部リード17に相互接続する。
尚、図1において、プリント基板の配線パターンのう
ち、電気部品8,9が接続される配線部分7Wのみを図
示し、F/U型C・BGA1のパッドと半田ボール10
により接続される配線部分は図示を省略してある。また
図1の構造は、F/U型C・BGA1を外部リード17
側に搭載する構造であり、この場合、外部リード17が
適切なリード長を得られるようにするため、第2の絶縁
性基板であるセラミック基板7にキャビティ部を形成
し、このキャビティ部内にF/U型C・BGAによる第
1の絶縁性基板組立体を搭載(図では下から搭載)して
いる。また複数の外部リード17は他の基板に実装した
際に所定の高さを維持するストッパー18を具備した外
部リード17Aを含んでいる。
【0028】その後、MCMとしての選別(図2の「M
CM選別」工程)を行ない、不良のMCMについては不
良の原因である第1の絶縁性組立体もしくは各部品の交
換を行ない(図2の「部品交換」工程)、これにより良
品のMCMにする。
CM選別」工程)を行ない、不良のMCMについては不
良の原因である第1の絶縁性組立体もしくは各部品の交
換を行ない(図2の「部品交換」工程)、これにより良
品のMCMにする。
【0029】そして良品と判別されたMCMについて、
銅等から成る金属板14をセラミック基板7の貫通部分
に配置し、セラミック基板7に搭載されたF/U型C・
BGA1(第1の絶縁性基板組立体)の半導体チップが
搭載された面の反対側の面の半田ボール10が存在しな
い中央領域と金属板14とをシリコーン樹脂等の接着剤
15で固定し、かつ、金属板14とセラミック基板7も
接着剤15で固定する。さらに、半導体チップ5から発
生する熱の効果的な放熱のために、金属板14上にヒー
トシンク16を接着剤15で接着する(図2の「ヒート
シンク取付け」工程)。
銅等から成る金属板14をセラミック基板7の貫通部分
に配置し、セラミック基板7に搭載されたF/U型C・
BGA1(第1の絶縁性基板組立体)の半導体チップが
搭載された面の反対側の面の半田ボール10が存在しな
い中央領域と金属板14とをシリコーン樹脂等の接着剤
15で固定し、かつ、金属板14とセラミック基板7も
接着剤15で固定する。さらに、半導体チップ5から発
生する熱の効果的な放熱のために、金属板14上にヒー
トシンク16を接着剤15で接着する(図2の「ヒート
シンク取付け」工程)。
【0030】上述のように、MCMに搭載する各種パッ
ケージ及び部品が半田による表面実装技術を使った構成
のため、本実施の形態のMCMは、MCMの選別におい
て組み込んだ半導体チップ5に起因する不良の場合、単
体部品として扱うことができるF/U型C・BGA1に
よる第1の絶縁性基板組立体を交換することで従来より
比較的容易に半導体チップ5を交換することができ、高
価なMCM用のセラミック基板7を廃棄せずに済む。
ケージ及び部品が半田による表面実装技術を使った構成
のため、本実施の形態のMCMは、MCMの選別におい
て組み込んだ半導体チップ5に起因する不良の場合、単
体部品として扱うことができるF/U型C・BGA1に
よる第1の絶縁性基板組立体を交換することで従来より
比較的容易に半導体チップ5を交換することができ、高
価なMCM用のセラミック基板7を廃棄せずに済む。
【0031】また、セラミック基板7よりも小型のF/
U型C・BGAを採用するため、例えば半導体チップ5
のマウント時の高熱に対して応力がかかりにくく、クラ
ックも発生しにくくなる。
U型C・BGAを採用するため、例えば半導体チップ5
のマウント時の高熱に対して応力がかかりにくく、クラ
ックも発生しにくくなる。
【0032】さらに、図2の製造工程フローに示すよう
に、基本的には各種パッケージ及びチップ部品はそれぞ
れの在庫から良品が供給されて、マザーボードであるセ
ラミック基板7に半田付けする工程に簡略化されるた
め、図7の従来の製造工程フローよりも製造TATが短
縮される。
に、基本的には各種パッケージ及びチップ部品はそれぞ
れの在庫から良品が供給されて、マザーボードであるセ
ラミック基板7に半田付けする工程に簡略化されるた
め、図7の従来の製造工程フローよりも製造TATが短
縮される。
【0033】以上、第1の実施の形態に基づき具体的に
説明したが、この実施の形態に限定されるものではな
く、その要旨を逸脱しない範囲で種々の変更が可能であ
ることはいうまでもない。たとえば、第1の絶縁性基板
であるF/U型C・BGA1とセラミック基板7と金属
板14との接着方法やF/U型C・BGA1とセラミッ
ク基板7とを接続する半田ボール10の材料等につい
て、上述した以外の各種方法、材料を適用することも可
能である。
説明したが、この実施の形態に限定されるものではな
く、その要旨を逸脱しない範囲で種々の変更が可能であ
ることはいうまでもない。たとえば、第1の絶縁性基板
であるF/U型C・BGA1とセラミック基板7と金属
板14との接着方法やF/U型C・BGA1とセラミッ
ク基板7とを接続する半田ボール10の材料等につい
て、上述した以外の各種方法、材料を適用することも可
能である。
【0034】次に、本発明の第2の実施の形態について
図面を参照して説明する。図3の(A)および(B)は
それぞれ本発明の第2の実施の形態のMCMを示す断面
図である。尚、図3において図1と同一もしくは類似の
箇所は同じ符号で示してあるから重複する説明はなるべ
く省略する。
図面を参照して説明する。図3の(A)および(B)は
それぞれ本発明の第2の実施の形態のMCMを示す断面
図である。尚、図3において図1と同一もしくは類似の
箇所は同じ符号で示してあるから重複する説明はなるべ
く省略する。
【0035】第2の実施の形態の図3のMCMにおいて
第1の実施の形態の図1のMCMと相違する点は、図1
ではPGA(Pin Grid Array)であるセ
ラミック基板7の外部リード17側のキャビティ部にF
/U型C・BGA1を搭載して金属板14をセラミック
基板7およびF/U型C・BGA1の半田ボール形成面
の一部領域に接続して放熱性を向上させていたが、図3
ではガラスエポキシのプリント基板のキャビティを形成
しない平坦面上にF/U型C・BAG1またはF/U型
P・BGA2を搭載した場合である。
第1の実施の形態の図1のMCMと相違する点は、図1
ではPGA(Pin Grid Array)であるセ
ラミック基板7の外部リード17側のキャビティ部にF
/U型C・BGA1を搭載して金属板14をセラミック
基板7およびF/U型C・BGA1の半田ボール形成面
の一部領域に接続して放熱性を向上させていたが、図3
ではガラスエポキシのプリント基板のキャビティを形成
しない平坦面上にF/U型C・BAG1またはF/U型
P・BGA2を搭載した場合である。
【0036】図3の(A),(B)とも、両面のプリン
ト基板11上に様々なメモリやマイコン等のモールドパ
ッケージ部品8やチップコンデンサ等のチップ部品とF
/U型C・BGA1またはF/U型P・BGA2による
第1の絶縁性基板組立体を搭載して、赤外線リフロー装
置等によって半田付けされている。
ト基板11上に様々なメモリやマイコン等のモールドパ
ッケージ部品8やチップコンデンサ等のチップ部品とF
/U型C・BGA1またはF/U型P・BGA2による
第1の絶縁性基板組立体を搭載して、赤外線リフロー装
置等によって半田付けされている。
【0037】そして銅等から成る金属板14をプリント
基板11の貫通部分に配置し、プリント基板11に搭載
されたF/U型C・BAG1やF/U型P・BGA2の
半導体チップが搭載された面の反対面で半田ボール10
が存在しない中央部分にこの金属板14をエポキシ樹脂
等の接着剤15で固定したプリント板へのフェイスアッ
プ型BGAの実装例である。尚、半導体チップ5から発
生する熱の効率的な放熱のため、図1と同様に、ヒート
シンク(図示省略)を金属板14上に設置しても良い。
基板11の貫通部分に配置し、プリント基板11に搭載
されたF/U型C・BAG1やF/U型P・BGA2の
半導体チップが搭載された面の反対面で半田ボール10
が存在しない中央部分にこの金属板14をエポキシ樹脂
等の接着剤15で固定したプリント板へのフェイスアッ
プ型BGAの実装例である。尚、半導体チップ5から発
生する熱の効率的な放熱のため、図1と同様に、ヒート
シンク(図示省略)を金属板14上に設置しても良い。
【0038】これにより従来のフェイスアップ型BGA
では、高放熱型の半導体チップの搭載が困難であった
が、本実施の形態によって熱伝導性がセラミックより劣
るプリント基板にフェイスアップ型BGAを搭載した場
合でも、従来の場合より放熱性を向上させれことができ
るから、フェイスアップ型BGAパッケージを使った高
放熱型半導体チップの組立が可能となって、フェイスア
ップ型BGAの用途が広がり安価で短TATのMCMを
実現することができる。
では、高放熱型の半導体チップの搭載が困難であった
が、本実施の形態によって熱伝導性がセラミックより劣
るプリント基板にフェイスアップ型BGAを搭載した場
合でも、従来の場合より放熱性を向上させれことができ
るから、フェイスアップ型BGAパッケージを使った高
放熱型半導体チップの組立が可能となって、フェイスア
ップ型BGAの用途が広がり安価で短TATのMCMを
実現することができる。
【0039】
【発明の効果】以上説明したように本発明のMCMは、
少なくとも1個の半導体チップを第1の絶縁性基板であ
るフェイスアップ型BGAに搭載し、このフェイスアッ
プ型BGAの半田ボール搭載側の一部領域に金属板を固
着し、この金属板を第2の絶縁性基板を貫通して固着す
ることにより、第1の絶縁性基板であるフェイスアップ
型BGAの放熱性を向上させることができる。
少なくとも1個の半導体チップを第1の絶縁性基板であ
るフェイスアップ型BGAに搭載し、このフェイスアッ
プ型BGAの半田ボール搭載側の一部領域に金属板を固
着し、この金属板を第2の絶縁性基板を貫通して固着す
ることにより、第1の絶縁性基板であるフェイスアップ
型BGAの放熱性を向上させることができる。
【0040】さらに、従来のセラミック基板を使った高
放熱型MCMに対して、本発明はMCMに搭載される全
ての部品が半田による表面実装技術を使った構成を採用
しているため、各種部品を従来よりも比較的容易に交換
することができる。又、MCMに搭載する各種パッケー
ジ及び部品を単体部品として扱うことにより、製造工程
フローが簡略化されて、従来のセラミック基板を用いた
高放熱型MCMより製造TATを短くすることができ
る。
放熱型MCMに対して、本発明はMCMに搭載される全
ての部品が半田による表面実装技術を使った構成を採用
しているため、各種部品を従来よりも比較的容易に交換
することができる。又、MCMに搭載する各種パッケー
ジ及び部品を単体部品として扱うことにより、製造工程
フローが簡略化されて、従来のセラミック基板を用いた
高放熱型MCMより製造TATを短くすることができ
る。
【0041】又、放熱性の劣るプリント基板にフェイス
アップBGAを搭載した場合でも、本発明は従来の場合
より放熱性の向上が図られ、セラミック基板より安価で
短TATなプリント基板タイプのMCMを実現すること
が可能である。
アップBGAを搭載した場合でも、本発明は従来の場合
より放熱性の向上が図られ、セラミック基板より安価で
短TATなプリント基板タイプのMCMを実現すること
が可能である。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態のMCMを示す図で
あり、(A)は平面図、(B)は(A)のB−B部の断
面図である。
あり、(A)は平面図、(B)は(A)のB−B部の断
面図である。
【図2】本発明の第1の実施の形態のMCMの製造工程
フローを示す図である。
フローを示す図である。
【図3】本発明の第2の実施の形態のMCMをそれぞれ
示す断面図である。
示す断面図である。
【図4】F/U型C・BGAをプリント基板に実装した
従来技術のMCMを示す断面図である。
従来技術のMCMを示す断面図である。
【図5】F/D型P・BGAをプリント基板に実装した
従来技術のMCMを示す断面図である。
従来技術のMCMを示す断面図である。
【図6】他の従来技術のMCMを示す断面図である。
【図7】図6の従来技術のMCMの製造工程フローを示
す図である。
す図である。
1 F/U型C・BGA 2 F/U型P・BGA 3 F/D型P・BGA 4 キャップ 5 半導体チップ 6 金属細線 7 セラミック基板 8 モールドパッケージ部品 9 チップ部品 10 半田ボール 11 プリント基板 12 樹脂 13 モールドレジン 14 金属板 15 接着剤 16 ヒートシンク 17 外部リード 18 ストッパー
Claims (6)
- 【請求項1】 第1の面および該第1の面と反対側の第
2の面を有する第1の絶縁性基板と、前記第1の絶縁性
基板の前記第1の面に搭載された半導体チップと、前記
第1の絶縁性基板の前記第2の面に配列して形成された
複数の接続金属と、前記複数の接続金属が接続する第2
の絶縁性基板と、前記第2の絶縁性基板の貫通部分を通
して前記第1の絶縁性基板の前記第2の面の一部領域に
固着された金属板と、前記第2の絶縁性基板の面上に搭
載された電気部品とを有し、前記第1の絶縁性基板には
凹部が形成され、前記凹部の底面が前記半導体チップが
搭載される前記第1の面であることを特徴とするマルチ
チップモジュール。 - 【請求項2】 前記半導体チップは樹脂により封止され
ていることを特徴とする請求項1記載のマルチチップモ
ジュール。 - 【請求項3】 前記接続金属は半田からなる半田ボール
であることを特徴とする請求項1記載のマルチチップモ
ジュール。 - 【請求項4】 第1の面および該第1の面と反対側の第
2の面を有する第1の絶縁性基板と、前記第1の絶縁性
基板の前記第1の面に搭載された半導体チップと、前記
第1の絶縁性基板の前記第2の面に配列して形成された
複数の接続金属と、前記複数の接続金属が接続する第2
の絶縁性基板と、前記第2の絶縁性基板の貫通部分を通
して前記第1の絶縁性基板の前記第2の面の一部領域に
固着された金属板と、前記第2の絶縁性基板の面上に搭
載された電気部品とを有し、前記半導体チップはキャッ
プにより封止されていることを特徴とするマルチチップ
モジュール。 - 【請求項5】 前記接続金属は半田からなる半田ボール
であることを特徴とする請求項4記載のマルチチップモ
ジュール。 - 【請求項6】 複数の接続金属が配列形成されてある第
1の絶縁性基板に半導体チップを搭載し、前記接続金属
に接続して前記第1の絶縁性基板に形成されてある配線
層と前記半導体チップとを電気的に接続する一連のプロ
セスにより第1の絶縁性基板組立体を構成する工程と、
第2の絶縁性基板の貫通部分の周囲に位置する配線パタ
ーンの部分に前記接続金属を接続することにより前記第
1の絶縁性基板組立体を前記第2の絶縁性基板に固定
し、かつ前記第2の絶縁性基板の前記配線パターンの他
の部分に面実装型の電気部品を接続搭載する工程と、前
記第2の絶縁性基板の前記貫通部分を通して前記1の絶
縁性基板の一部領域に放熱性金属板を取付ける工程とを
有し、前記第2の絶縁性基板に前記第1の絶縁性基板組
立体および前記電気部品の接続を行った後、選別試験を
行って前記第1の絶縁性基板組立体および前記電気部品
のうち不良のものを交換し、しかる後、前記放熱性金属
板の取付けを行なうことを特徴とするマルチチップモジ
ュールの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7238015A JP2914242B2 (ja) | 1995-09-18 | 1995-09-18 | マルチチップモジュール及びその製造方法 |
US08/714,675 US5751063A (en) | 1995-09-18 | 1996-09-16 | Multi-chip module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7238015A JP2914242B2 (ja) | 1995-09-18 | 1995-09-18 | マルチチップモジュール及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0982884A JPH0982884A (ja) | 1997-03-28 |
JP2914242B2 true JP2914242B2 (ja) | 1999-06-28 |
Family
ID=17023894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7238015A Expired - Lifetime JP2914242B2 (ja) | 1995-09-18 | 1995-09-18 | マルチチップモジュール及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5751063A (ja) |
JP (1) | JP2914242B2 (ja) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AUPN592095A0 (en) * | 1995-10-11 | 1995-11-02 | Invetech Operations Pty Ltd | Modular power supply |
GB2363008B (en) * | 1997-11-20 | 2002-02-06 | Sevcon Ltd | Controller for battery-operated vehicle |
JPH11233712A (ja) * | 1998-02-12 | 1999-08-27 | Hitachi Ltd | 半導体装置及びその製法とそれを使った電気機器 |
US6060777A (en) | 1998-07-21 | 2000-05-09 | Intel Corporation | Underside heat slug for ball grid array packages |
US6219243B1 (en) * | 1999-12-14 | 2001-04-17 | Intel Corporation | Heat spreader structures for enhanced heat removal from both sides of chip-on-flex packaged units |
US6313994B1 (en) * | 2000-07-25 | 2001-11-06 | Sun Microsystems, Inc. | Extended surface area heat sink |
TW569403B (en) * | 2001-04-12 | 2004-01-01 | Siliconware Precision Industries Co Ltd | Multi-chip module and its manufacturing method |
US6885106B1 (en) | 2001-01-11 | 2005-04-26 | Tessera, Inc. | Stacked microelectronic assemblies and methods of making same |
US6762487B2 (en) | 2001-04-19 | 2004-07-13 | Simpletech, Inc. | Stack arrangements of chips and interconnecting members |
US20030067082A1 (en) * | 2001-05-25 | 2003-04-10 | Mark Moshayedi | Apparatus and methods for stacking integrated circuit devices with interconnected stacking structure |
US20030040166A1 (en) * | 2001-05-25 | 2003-02-27 | Mark Moshayedi | Apparatus and method for stacking integrated circuits |
US20030048624A1 (en) * | 2001-08-22 | 2003-03-13 | Tessera, Inc. | Low-height multi-component assemblies |
AU2002337834A1 (en) * | 2001-10-09 | 2003-04-22 | Tessera, Inc. | Stacked packages |
US7335995B2 (en) * | 2001-10-09 | 2008-02-26 | Tessera, Inc. | Microelectronic assembly having array including passive elements and interconnects |
US6977440B2 (en) * | 2001-10-09 | 2005-12-20 | Tessera, Inc. | Stacked packages |
US7087988B2 (en) * | 2002-07-30 | 2006-08-08 | Kabushiki Kaisha Toshiba | Semiconductor packaging apparatus |
US6765288B2 (en) * | 2002-08-05 | 2004-07-20 | Tessera, Inc. | Microelectronic adaptors, assemblies and methods |
AU2003265417A1 (en) * | 2002-08-16 | 2004-03-03 | Tessera, Inc. | Microelectronic packages with self-aligning features |
US7294928B2 (en) * | 2002-09-06 | 2007-11-13 | Tessera, Inc. | Components, methods and assemblies for stacked packages |
US7071547B2 (en) * | 2002-09-11 | 2006-07-04 | Tessera, Inc. | Assemblies having stacked semiconductor chips and methods of making same |
JP4159861B2 (ja) * | 2002-11-26 | 2008-10-01 | 新日本無線株式会社 | プリント回路基板の放熱構造の製造方法 |
WO2004112450A1 (ja) * | 2003-06-12 | 2004-12-23 | Fujitsu Limited | 基板実装方法及び実装構造 |
US7019394B2 (en) * | 2003-09-30 | 2006-03-28 | Intel Corporation | Circuit package and method of plating the same |
US7061121B2 (en) | 2003-11-12 | 2006-06-13 | Tessera, Inc. | Stacked microelectronic assemblies with central contacts |
US20050207115A1 (en) * | 2004-03-18 | 2005-09-22 | Hewlett-Packard Development Company, L.P. | Heat dissipating arrangement |
SE529673C2 (sv) * | 2004-09-20 | 2007-10-16 | Danaher Motion Stockholm Ab | Kretsarrangemang för kylning av ytmonterade halvledare |
TWI256707B (en) * | 2004-10-21 | 2006-06-11 | Advanced Semiconductor Eng | Cavity-down multiple chip package |
US7355276B1 (en) * | 2005-03-11 | 2008-04-08 | Maxtor Corporation | Thermally-enhanced circuit assembly |
JP2006339291A (ja) * | 2005-05-31 | 2006-12-14 | Fujifilm Holdings Corp | 中空パッケージとこれを用いた半導体装置及び固体撮像装置 |
US7545029B2 (en) * | 2006-08-18 | 2009-06-09 | Tessera, Inc. | Stack microelectronic assemblies |
US8779579B2 (en) * | 2007-03-29 | 2014-07-15 | Continental Automotive Systems, Inc. | Thermal dissipation in chip |
US8373266B2 (en) * | 2007-03-29 | 2013-02-12 | Continental Automotive Systems, Inc. | Heat sink mounted on a vehicle-transmission case |
TWI589042B (zh) * | 2010-01-20 | 2017-06-21 | 半導體能源研究所股份有限公司 | 發光裝置,撓性發光裝置,電子裝置,照明設備,以及發光裝置和撓性發光裝置的製造方法 |
DE102011088256A1 (de) * | 2011-12-12 | 2013-06-13 | Zf Friedrichshafen Ag | Multilayer-Leiterplatte sowie Anordnung mit einer solchen |
US10121766B2 (en) * | 2016-06-30 | 2018-11-06 | Micron Technology, Inc. | Package-on-package semiconductor device assemblies including one or more windows and related methods and packages |
US11587844B2 (en) * | 2016-07-02 | 2023-02-21 | Intel Corporation | Electronic device package on package (POP) |
EP3531806B1 (de) * | 2018-02-26 | 2020-03-25 | ZKW Group GmbH | Elektronische leiterplattenbaugruppe für hochleistungsbauteile |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5237204A (en) * | 1984-05-25 | 1993-08-17 | Compagnie D'informatique Militaire Spatiale Et Aeronautique | Electric potential distribution device and an electronic component case incorporating such a device |
US5222014A (en) * | 1992-03-02 | 1993-06-22 | Motorola, Inc. | Three-dimensional multi-chip pad array carrier |
JP2901835B2 (ja) * | 1993-04-05 | 1999-06-07 | 株式会社東芝 | 半導体装置 |
US5444296A (en) * | 1993-11-22 | 1995-08-22 | Sun Microsystems, Inc. | Ball grid array packages for high speed applications |
JP3056960B2 (ja) * | 1993-12-27 | 2000-06-26 | 株式会社東芝 | 半導体装置及びbgaパッケージ |
JP2573809B2 (ja) * | 1994-09-29 | 1997-01-22 | 九州日本電気株式会社 | 電子部品内蔵のマルチチップモジュール |
-
1995
- 1995-09-18 JP JP7238015A patent/JP2914242B2/ja not_active Expired - Lifetime
-
1996
- 1996-09-16 US US08/714,675 patent/US5751063A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5751063A (en) | 1998-05-12 |
JPH0982884A (ja) | 1997-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2914242B2 (ja) | マルチチップモジュール及びその製造方法 | |
US6208025B1 (en) | Microelectronic component with rigid interposer | |
US5610442A (en) | Semiconductor device package fabrication method and apparatus | |
US6573609B2 (en) | Microelectronic component with rigid interposer | |
JP3437369B2 (ja) | チップキャリアおよびこれを用いた半導体装置 | |
JPH11297889A (ja) | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 | |
JP2000223651A (ja) | 対向マルチチップ用パッケージ | |
JP2009124176A (ja) | 半導体デバイス用非モールドパッケージ | |
US7605020B2 (en) | Semiconductor chip package | |
CN112670278B (zh) | 一种芯片封装结构及芯片封装方法 | |
JP2573809B2 (ja) | 電子部品内蔵のマルチチップモジュール | |
US5742477A (en) | Multi-chip module | |
US6828676B2 (en) | Semiconductor device manufacturing method, semiconductor device, and semiconductor device unit | |
JP4494249B2 (ja) | 半導体装置 | |
JP2001168233A (ja) | 多重回線グリッド・アレイ・パッケージ | |
JP2000323610A (ja) | フィルムキャリア型半導体装置 | |
JP3058266B2 (ja) | 半導体集積回路装置及びその半導体ベアチップ実装方法 | |
US6963129B1 (en) | Multi-chip package having a contiguous heat spreader assembly | |
JPH08172144A (ja) | 半導体装置及びその製造方法 | |
JPH08255851A (ja) | 半導体用パッケージ | |
JP3210503B2 (ja) | マルチチップモジュールおよびその製造方法 | |
JPH08204060A (ja) | 半導体装置 | |
JPH0945715A (ja) | 内部リードと基板のボンディングパッドとを直接電気的に連結したマルチチップパッケージ | |
JP2001102492A (ja) | 配線基板およびその実装構造 | |
JPH09260554A (ja) | 半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990316 |