JPS61256766A - 化合物半導体用電極 - Google Patents
化合物半導体用電極Info
- Publication number
- JPS61256766A JPS61256766A JP9775085A JP9775085A JPS61256766A JP S61256766 A JPS61256766 A JP S61256766A JP 9775085 A JP9775085 A JP 9775085A JP 9775085 A JP9775085 A JP 9775085A JP S61256766 A JPS61256766 A JP S61256766A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- diffusion
- layers
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、化合物半導体の電極に係り、特に、ｍ−ｖ族
化合物半導体（ＧａＡｓ、Ｇａｐ、Ｉｎｐなど）に対す
る高耐熱性電極に関する。
化合物半導体（ＧａＡｓ、Ｇａｐ、Ｉｎｐなど）に対す
る高耐熱性電極に関する。
化合物半導体（ＧａＡｓ、 Ｉｎｐなど）の電極では、
ＡｕやＡｇを最上層に用いた電極が多い。しかし、素子
製作工程中の熱処理により、半導体基板の連成元素（特
にＧａやＩｎなど）やオーミック接触形成材料（Ｇｅ、
Ｎｉなど）が電極金属層中に外方拡散し、電極のボンダ
ビリティ（ワイヤボンディングやダイボンディングの容
易性）が著しく損われる。
ＡｕやＡｇを最上層に用いた電極が多い。しかし、素子
製作工程中の熱処理により、半導体基板の連成元素（特
にＧａやＩｎなど）やオーミック接触形成材料（Ｇｅ、
Ｎｉなど）が電極金属層中に外方拡散し、電極のボンダ
ビリティ（ワイヤボンディングやダイボンディングの容
易性）が著しく損われる。
このため、山下他”Ｐ−ＧａＰ／Ａｕ ： Ｚｎの接触
におけるＧａとＺｎ のアウトデイフユ＝ジョンに対す
るバリアメタル”ジエー・アプライドフィジックス第５
２巻、 １９８５第７３０４〜７３０８頁（Ｍ。
におけるＧａとＺｎ のアウトデイフユ＝ジョンに対す
るバリアメタル”ジエー・アプライドフィジックス第５
２巻、 １９８５第７３０４〜７３０８頁（Ｍ。
Ｙａｍａｓｈｉｔａ ａｔ ａｌ、 ”Ｂａｒｒｉｅｒ
ｍｅｔａｌ ａｇａｉｎｓｔ Ｇａａｎｄ Ｚｎ ｏ
ｕｔ−ｄｉｆｆｕｓｉｏｎ ｉｎ Ｐ−Ｇａ Ｐ／Ａｕ
：Ｚ ｎ ｃｏｎｔａｃｔ ｓｙｓｔｅｍ”Ｊ 、
Ａｐｐｌ、 Ｐｈｙｓ、 Ｖｏｌ、５２゜１９８５、
Ｐ７３０４〜９３０８）に報告されているように、電極
層中に、ＧａやＩｎ、Ｇａなどの外方拡散を防止するた
めの拡散バリヤ層を設けることが多い。
ｍｅｔａｌ ａｇａｉｎｓｔ Ｇａａｎｄ Ｚｎ ｏ
ｕｔ−ｄｉｆｆｕｓｉｏｎ ｉｎ Ｐ−Ｇａ Ｐ／Ａｕ
：Ｚ ｎ ｃｏｎｔａｃｔ ｓｙｓｔｅｍ”Ｊ 、
Ａｐｐｌ、 Ｐｈｙｓ、 Ｖｏｌ、５２゜１９８５、
Ｐ７３０４〜９３０８）に報告されているように、電極
層中に、ＧａやＩｎ、Ｇａなどの外方拡散を防止するた
めの拡散バリヤ層を設けることが多い。
その構造の一例を第１図（断面図）に示す６化合物半導
体基板（例えばＧａＡｓ） ｌ上に、オーミック接触を
得るための電極層２．拡散バリヤ層（例えばタングステ
ン）３．ボンディング用のＡ １１層４が設けられてい
る。
体基板（例えばＧａＡｓ） ｌ上に、オーミック接触を
得るための電極層２．拡散バリヤ層（例えばタングステ
ン）３．ボンディング用のＡ １１層４が設けられてい
る。
前述した従来の電極では、高融点金属（Ｗ。
Ｈｆ、Ｔａ、Ｍｏ、Ｐｔなと）で構成された拡散バリヤ
層の厚さを増す程、耐熱性の優れた電極を得ることがで
きる。しかし、バリヤ層の膜厚が厚くなると膜中応力や
加熱時の熱応力などによりバリヤ層にクラックが発生し
、バリヤ性が著しく損われるという欠点があった。この
現象は、オーミック接触層上に拡散バリヤ層を設ける場
合に特に顕著に現われる。
層の厚さを増す程、耐熱性の優れた電極を得ることがで
きる。しかし、バリヤ層の膜厚が厚くなると膜中応力や
加熱時の熱応力などによりバリヤ層にクラックが発生し
、バリヤ性が著しく損われるという欠点があった。この
現象は、オーミック接触層上に拡散バリヤ層を設ける場
合に特に顕著に現われる。
本発明の目的は、上記の欠点を解消するためのものであ
り１合金処理過程や素子製作工程中での熱処理時にもク
ラックの発生のない、すぐれたバリヤ効果をもつ電極構
造を提供することにある。
り１合金処理過程や素子製作工程中での熱処理時にもク
ラックの発生のない、すぐれたバリヤ効果をもつ電極構
造を提供することにある。
以下、本発明の概念を第２図を用いて説明する。
例えば、ＧａＡｓ基板２１上にオーミック接触層２２を
形成し、ついで、合金処理過程や素子製作工程中での熱
処理にもクラックの発生のない厚さをもつ拡散バリヤ層
２３を形成する。さらにこの上に、２００〜２０００人
程度の厚さをもつソフトメタル層２４（例えば、Ａｕ、
Ａｇ、ＡＱなど）を形成する。さらにまた、この上に、
上述と同様のバリヤ層２５，２７．ソフトメタル層２６
．２８を順次設ける。最上層のソフトメタル層２８はボ
ンディング用メタル層である。
形成し、ついで、合金処理過程や素子製作工程中での熱
処理にもクラックの発生のない厚さをもつ拡散バリヤ層
２３を形成する。さらにこの上に、２００〜２０００人
程度の厚さをもつソフトメタル層２４（例えば、Ａｕ、
Ａｇ、ＡＱなど）を形成する。さらにまた、この上に、
上述と同様のバリヤ層２５，２７．ソフトメタル層２６
．２８を順次設ける。最上層のソフトメタル層２８はボ
ンディング用メタル層である。
本発明によれば、数層に分割されたバリヤの各層の厚さ
は、合金処理や素子工程中での熱処理時にもクラックの
発生のない膜厚に制御されているので、クラック発生に
バリヤ効果の滅失がない。
は、合金処理や素子工程中での熱処理時にもクラックの
発生のない膜厚に制御されているので、クラック発生に
バリヤ効果の滅失がない。
また、数層に分割された拡散バリヤ層各層の厚さの合計
値を、所望の耐熱性を得るために必要な拡散バリヤ層の
所望の厚さとすることにより、優れた耐熱性をもつ電極
を得ることができる。
値を、所望の耐熱性を得るために必要な拡散バリヤ層の
所望の厚さとすることにより、優れた耐熱性をもつ電極
を得ることができる。
また、各バリヤ層間に設けるソフトメタル層の材質を、
ＧａやＩｎなどと合金化しやすい材質（例えばＡｕなと
）とすることにより、半導体基板からの外方拡散金属（
ＧａやＩｎなど）がソフトメタル層でトラップされる分
割が増え、最上層のボンディング用メタル層への外方拡
散が減少し、総合的なバリヤ性能がさらに向上する。
ＧａやＩｎなどと合金化しやすい材質（例えばＡｕなと
）とすることにより、半導体基板からの外方拡散金属（
ＧａやＩｎなど）がソフトメタル層でトラップされる分
割が増え、最上層のボンディング用メタル層への外方拡
散が減少し、総合的なバリヤ性能がさらに向上する。
以下に、本発明の実施例を示す。
実施例１
第３図は、本発明の第１の実施例を示す断面図であり、
ｐ型ＧａＡｓ半導体層に対するオーミック電極に本発明
を適用した例を示す。
ｐ型ＧａＡｓ半導体層に対するオーミック電極に本発明
を適用した例を示す。
まず、ｐ型Ｇ ａ Ａ’ｓ基板３１を約３００℃に加熱
しながら、基板上にＭ ｏ ３２を約１０００人真空蓋
着し、ついでＡ ｕ ３３を５００人真空蒸着する。さ
らに、Ｍ２Ｂ５を１ｏｏｏ人、Ａｕ３５を５００人、さ
らに、Ｍ２Ｂ５を１０００人、ＡＵ３７を３０００人真
空蒸着してｐ型オーミック電極を形成した。
しながら、基板上にＭ ｏ ３２を約１０００人真空蓋
着し、ついでＡ ｕ ３３を５００人真空蒸着する。さ
らに、Ｍ２Ｂ５を１ｏｏｏ人、Ａｕ３５を５００人、さ
らに、Ｍ２Ｂ５を１０００人、ＡＵ３７を３０００人真
空蒸着してｐ型オーミック電極を形成した。
この際、Ｍｏ層３２はオーミック接触を得るための電極
層であると同時に、ＧａＡｓ基板からのＧａやＡｓの外
方拡散を防止するバリヤ層となっている。他のＭｏ層３
４．３６は拡散バリヤとして作用する。
層であると同時に、ＧａＡｓ基板からのＧａやＡｓの外
方拡散を防止するバリヤ層となっている。他のＭｏ層３
４．３６は拡散バリヤとして作用する。
本実施例では、合計３０００人のＭｏ層が設けられてお
り、４００℃、１時間の熱処理後もＭｏ層のクラックの
発生はなく、優れたボンダビリティが得られた。
り、４００℃、１時間の熱処理後もＭｏ層のクラックの
発生はなく、優れたボンダビリティが得られた。
実施例２
第４図は、本発明の第２の実施例を示す断面図であり、
ｎ型ＧａＡｓ半導体層に対するオーミック電極に本発明
を適用した例を示す。
ｎ型ＧａＡｓ半導体層に対するオーミック電極に本発明
を適用した例を示す。
まず、ｎ型ＧａＡｓ基板４１上にＡｕＧｅ （Ｇ ｅ
： ６−１２ｗｔ％）層４２を約１０００人、Ｎｉ層４
３を約２００人、Ａｕ層４４を約１０００人真空蓋着し
てオーミック電極層を形成する０次に、Ｍｏバリヤ層４
５．４７，４９ （各層厚さ約１０００人）とＡｕ層４
６．４８ （各層厚さ５００人）を第４図に示す層順で
真空蒸着し、ついで、最上層のＡｕ層５０（膜厚約３０
００人、ボンディング用メタル層）を真空蒸着した。最
後に、３８０〜４２０℃の温度で試料を数分間加熱して
合金化処理を行い、低接触抵抗をもつｎ型オーミック電
極を形成した。
： ６−１２ｗｔ％）層４２を約１０００人、Ｎｉ層４
３を約２００人、Ａｕ層４４を約１０００人真空蓋着し
てオーミック電極層を形成する０次に、Ｍｏバリヤ層４
５．４７，４９ （各層厚さ約１０００人）とＡｕ層４
６．４８ （各層厚さ５００人）を第４図に示す層順で
真空蒸着し、ついで、最上層のＡｕ層５０（膜厚約３０
００人、ボンディング用メタル層）を真空蒸着した。最
後に、３８０〜４２０℃の温度で試料を数分間加熱して
合金化処理を行い、低接触抵抗をもつｎ型オーミック電
極を形成した。
従来、オーミック接触を得るための合金化処理が必要な
ｎ型ＧａＡｓ用電極では、オーミック層上に設けたバリ
ヤ層が１５００人程度と厚くなるとクラックが発生しや
すかった０本実施例では、合計３０００人のＭｏバリヤ
層が形成されているが、４２０℃、５分間の合金化熱処
理後もＭｏバリヤ層のクラックの発生はなく、その後の
追加熱処理（３８０℃１時間）後も優れたボンダビリテ
ィが得られた。
ｎ型ＧａＡｓ用電極では、オーミック層上に設けたバリ
ヤ層が１５００人程度と厚くなるとクラックが発生しや
すかった０本実施例では、合計３０００人のＭｏバリヤ
層が形成されているが、４２０℃、５分間の合金化熱処
理後もＭｏバリヤ層のクラックの発生はなく、その後の
追加熱処理（３８０℃１時間）後も優れたボンダビリテ
ィが得られた。
本発明によれば、熱処理時にクラックの発生しない厚さ
のバリヤ層を、ソフトメタル層を介して数層積層させる
ことにより、４００℃程度の高温熱処理時にもバリヤ層
のクラックの発生を防止することができる。また、バリ
ヤ層間に設けたソフトメタル層を、外方拡散金属と反応
しやすい材質（例えばＡｕなど）とすることにより、ソ
フトメタル層のトラップ効果により、一段と優れたバリ
ヤ性能が得られ、４００℃、１時間程度を熱処理後も優
れたボンダビリティをもつ電極を得ることができた。
のバリヤ層を、ソフトメタル層を介して数層積層させる
ことにより、４００℃程度の高温熱処理時にもバリヤ層
のクラックの発生を防止することができる。また、バリ
ヤ層間に設けたソフトメタル層を、外方拡散金属と反応
しやすい材質（例えばＡｕなど）とすることにより、ソ
フトメタル層のトラップ効果により、一段と優れたバリ
ヤ性能が得られ、４００℃、１時間程度を熱処理後も優
れたボンダビリティをもつ電極を得ることができた。
なお、実施例ではバリヤ層の材質にＭＯを用いているが
、適宜、他の材質（Ｔａ、Ｐｔなと）を用いることがで
きる。また、数層に分割して設けたバリヤ層の各々、ま
たはその一部を異なる材質で構成することもできる。
、適宜、他の材質（Ｔａ、Ｐｔなと）を用いることがで
きる。また、数層に分割して設けたバリヤ層の各々、ま
たはその一部を異なる材質で構成することもできる。
第１図は従来の電極構造を示す縦断面図、第２図は本発
明による電極構造の概要を度す縦断面図、第３図は本発
明の実施例１を示す縦断面図、第４図は本発明の実施例
２を示す縦断面図である。 ２１・・・化合物半導体基板、２２・・・オーミック接
触層、２３，２５．２７・・・拡散バリヤ層、２４゜２
６・・・ソフトメタル層、２８・・・ボンディングメタ
ル層。
明による電極構造の概要を度す縦断面図、第３図は本発
明の実施例１を示す縦断面図、第４図は本発明の実施例
２を示す縦断面図である。 ２１・・・化合物半導体基板、２２・・・オーミック接
触層、２３，２５．２７・・・拡散バリヤ層、２４゜２
６・・・ソフトメタル層、２８・・・ボンディングメタ
ル層。
Claims (1)
- 【特許請求の範囲】 １、化合物半導体用電極において、半導体基板材料やオ
ーミック接触形成材料と電極材料との相互拡散を防止す
るために設けた、高融点材料からなる拡散バリヤ層を、
電極製作工程やその後の熱処理時にもクラックが発生す
ることない膜厚に制御した数層のバリヤ層に分割し、分
割された各バリヤ層をソフトメタル層（Ａｕ、Ａｇ、Ａ
ｌなど）を介して積層して形成して高耐熱性にしたこと
を特徴とする化合物半導体用電極。 ２、上記分割された拡散バリヤ層が、Ｗ、Ｈｆ、Ｔａ、
Ｍｏ、Ｐｔ、Ｐｄ、ＴｉＮ、Ｔｉ高融点金属のシリサイ
ドのいずれか一つ、または、それらの組合せで構成され
たことを特徴とする特許請求の範囲第１項記載の化合物
半導体用電極。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9775085A JPS61256766A (ja) | 1985-05-10 | 1985-05-10 | 化合物半導体用電極 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9775085A JPS61256766A (ja) | 1985-05-10 | 1985-05-10 | 化合物半導体用電極 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61256766A true JPS61256766A (ja) | 1986-11-14 |
Family
ID=14200557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9775085A Pending JPS61256766A (ja) | 1985-05-10 | 1985-05-10 | 化合物半導体用電極 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61256766A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63204620A (ja) * | 1987-02-11 | 1988-08-24 | バウマー エレクトリク アクチエンゲゼルシャフト | ハイブリッド厚膜回路におけるボンデイングワイヤとコンタクト領域との間の接続形成方法 |
| US4990997A (en) * | 1988-04-20 | 1991-02-05 | Fujitsu Limited | Crystal grain diffusion barrier structure for a semiconductor device |
| US5124270A (en) * | 1987-09-18 | 1992-06-23 | Kabushiki Kaisha Toshiba | Bipolar transistor having external base region |
| JPH0766391A (ja) * | 1993-08-31 | 1995-03-10 | Nec Corp | オーミック電極 |
| JP2020043183A (ja) * | 2018-09-10 | 2020-03-19 | 株式会社三社電機製作所 | 半導体デバイス |
-
1985
- 1985-05-10 JP JP9775085A patent/JPS61256766A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63204620A (ja) * | 1987-02-11 | 1988-08-24 | バウマー エレクトリク アクチエンゲゼルシャフト | ハイブリッド厚膜回路におけるボンデイングワイヤとコンタクト領域との間の接続形成方法 |
| US5124270A (en) * | 1987-09-18 | 1992-06-23 | Kabushiki Kaisha Toshiba | Bipolar transistor having external base region |
| US4990997A (en) * | 1988-04-20 | 1991-02-05 | Fujitsu Limited | Crystal grain diffusion barrier structure for a semiconductor device |
| JPH0766391A (ja) * | 1993-08-31 | 1995-03-10 | Nec Corp | オーミック電極 |
| JP2020043183A (ja) * | 2018-09-10 | 2020-03-19 | 株式会社三社電機製作所 | 半導体デバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3144328B2 (ja) | 熱電変換素子およびその製造方法 | |
| JP2003243323A (ja) | 半導体素子およびその製造方法 | |
| DE19734434C1 (de) | Halbleiterkörper mit Rückseitenmetallisierung und Verfahren zu deren Herstellung | |
| JPS60196937A (ja) | 半導体素子およびその製造法 | |
| JPS5932055B2 (ja) | 接点を有する半導体装置の製造方法 | |
| US5179041A (en) | Method for manufacturing an electrode structure for III-V compound semiconductor element | |
| WO2007034791A1 (ja) | 半田層及びこれを用いた放熱基板並びにその製造方法 | |
| JPS61256766A (ja) | 化合物半導体用電極 | |
| US3987217A (en) | Metallization system for semiconductor devices, devices utilizing such metallization system and method for making devices and metallization system | |
| US11195721B2 (en) | Ohmic contacts and methods for manufacturing the same | |
| US4077045A (en) | Metallization system for semiconductive devices, devices utilizing such metallization system and method for making devices and metallization system | |
| KR0146356B1 (ko) | 브레이징재 | |
| JPH0518251B2 (ja) | ||
| JPS6016463A (ja) | オ−ム性電極 | |
| JP4055399B2 (ja) | チップ型半導体素子及びその製造方法 | |
| JP2599432B2 (ja) | オーミック電極の形成方法 | |
| JPS61187364A (ja) | オ−ム性電極 | |
| JPS63234562A (ja) | 半導体装置の電極 | |
| JPS60113954A (ja) | 半導体基板とヒ−トシンクとの固着方法 | |
| JPH07115185A (ja) | 半導体の電極 | |
| JP2884376B2 (ja) | 金属酸化物抵抗体の形成方法 | |
| JPS5866357A (ja) | 半導体用電極 | |
| JPS5811096B2 (ja) | ハンドウタイソシノ パツケ−ジヘノセツチヤクホウホウ | |
| JPS63202031A (ja) | 半導体装置 | |
| JPH0472733A (ja) | 半導体装置の製造方法 |