JP3142592B2 - 合金電極形成方法 - Google Patents
合金電極形成方法Info
- Publication number
- JP3142592B2 JP3142592B2 JP03034231A JP3423191A JP3142592B2 JP 3142592 B2 JP3142592 B2 JP 3142592B2 JP 03034231 A JP03034231 A JP 03034231A JP 3423191 A JP3423191 A JP 3423191A JP 3142592 B2 JP3142592 B2 JP 3142592B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- forming
- nickel
- base material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の電極形
成方法に関するものである。
成方法に関するものである。
【０００２】
【従来の技術】従来から半導体装置の電極構成材料とし
てアルミニウム（Ａｌ）又はこれを主成分とする材料例
えばＡｌ−Ｓｉ，Ｗ−Ａｌ，Ａｌ−Ｃｕ等が用いられて
いる。Ａｌのシート抵抗がポリシリコン、高融点金属等
に比べ低いこと、Ａｌがワイヤーボンディングに適して
いること、絶縁膜等に対する密着性に優れること、Ｇａ
Ａｓ基板に対しショットキー接合の形成が容易なこと、
シリコンに対しオーミックコンタクト形成が容易なこと
等の理由からである。
てアルミニウム（Ａｌ）又はこれを主成分とする材料例
えばＡｌ−Ｓｉ，Ｗ−Ａｌ，Ａｌ−Ｃｕ等が用いられて
いる。Ａｌのシート抵抗がポリシリコン、高融点金属等
に比べ低いこと、Ａｌがワイヤーボンディングに適して
いること、絶縁膜等に対する密着性に優れること、Ｇａ
Ａｓ基板に対しショットキー接合の形成が容易なこと、
シリコンに対しオーミックコンタクト形成が容易なこと
等の理由からである。
【０００３】しかし、Ａｌは非常に酸化され易く表面に
Ａｌ2Ｏ3層が発生してしまう。これは希酸により除去出
来るが充分に除去することはむずかしい。また、Ａｌま
たはＡｌを主成分とする材料で構成した電極に外部配線
を接続した場合、配線形成後のシンターは４００℃前後
の温度で行わないと両者の充分な電気的コンタクトが得
られない。このような温度のシンターでは例えばＧａＡ
ｓとＡｌとのショツトキ特性が劣化する場合がある。
Ａｌ2Ｏ3層が発生してしまう。これは希酸により除去出
来るが充分に除去することはむずかしい。また、Ａｌま
たはＡｌを主成分とする材料で構成した電極に外部配線
を接続した場合、配線形成後のシンターは４００℃前後
の温度で行わないと両者の充分な電気的コンタクトが得
られない。このような温度のシンターでは例えばＧａＡ
ｓとＡｌとのショツトキ特性が劣化する場合がある。
【０００４】そこで、この出願に係る出願人は、特開平
２−１５００６４号公報に、アルミニウム系電極の最上
部にニッケル（Ｎｉ）層を具える電極構造を開示してい
た。具体的には、ＧａＡｓ電界効果トランジスタのゲー
ト電極およびこれに連なるゲート電極引き出し部それぞ
れをＴｉ（チタン）膜、Ａｌ膜及びニッケル膜から成る
積層体で構成した例が開示されている。図４（Ａ）〜
（Ｃ）、図５（Ａ）〜（Ｃ）及び図６はこの電極構造の
形成方法を説明するため断面図を以って示した工程図で
ある。これらの図を参照して上記公報に開示の電極形成
方法について簡単に説明する。
２−１５００６４号公報に、アルミニウム系電極の最上
部にニッケル（Ｎｉ）層を具える電極構造を開示してい
た。具体的には、ＧａＡｓ電界効果トランジスタのゲー
ト電極およびこれに連なるゲート電極引き出し部それぞ
れをＴｉ（チタン）膜、Ａｌ膜及びニッケル膜から成る
積層体で構成した例が開示されている。図４（Ａ）〜
（Ｃ）、図５（Ａ）〜（Ｃ）及び図６はこの電極構造の
形成方法を説明するため断面図を以って示した工程図で
ある。これらの図を参照して上記公報に開示の電極形成
方法について簡単に説明する。
【０００５】まず、フォトリソグラフィ技術及びイオン
注入技術により、半絶縁性ＧａＡｓ基板１１の素子形成
予定領域にｎ型層１３が形成され、さらに、ソース・ド
レイン領域形成予定領域にｎ+型層１５が形成される
（図４（Ａ））。
注入技術により、半絶縁性ＧａＡｓ基板１１の素子形成
予定領域にｎ型層１３が形成され、さらに、ソース・ド
レイン領域形成予定領域にｎ+型層１５が形成される
（図４（Ａ））。
【０００６】次に、ＧａＡｓ基板１１上に、ｎ+型層１
５を露出する開口部１７ａを有するレジストパターン１
７が公知のフォトリソグラフィ技術により形成される
（図４（Ｂ））。
５を露出する開口部１７ａを有するレジストパターン１
７が公知のフォトリソグラフィ技術により形成される
（図４（Ｂ））。
【０００７】次に、レジストパターン１７形成済みのＧ
ａＡｓ基板１１上に例えば真空蒸着法によりオーミック
電極形成用薄膜１９が形成される（図４（Ｃ））。
ａＡｓ基板１１上に例えば真空蒸着法によりオーミック
電極形成用薄膜１９が形成される（図４（Ｃ））。
【０００８】次に、レジストパターン１７が好適な有機
溶剤により除去されオーミック電極形成用薄膜のレジス
トパターン１７上の部分が共に除去（リフトオフ）され
る。これにより、ｎ+型層１５上にオーミック（ソース
・ドレイン）電極１９ａが形成される（図５（Ａ））。
溶剤により除去されオーミック電極形成用薄膜のレジス
トパターン１７上の部分が共に除去（リフトオフ）され
る。これにより、ｎ+型層１５上にオーミック（ソース
・ドレイン）電極１９ａが形成される（図５（Ａ））。
【０００９】次に、ＧａＡｓ基板１１上に、ゲート電極
形成予定領域（ゲート電極引き出し部形成予定領域も含
む）を露出する開口部２１ａを有するレジストパターン
２１が公知のフォトリソグラフィ技術により形成される
（図５（Ｂ））。
形成予定領域（ゲート電極引き出し部形成予定領域も含
む）を露出する開口部２１ａを有するレジストパターン
２１が公知のフォトリソグラフィ技術により形成される
（図５（Ｂ））。
【００１０】次に、レジストパターン２１形成済みのＧ
ａＡｓ基板１１上に、真空蒸着法により、Ｔｉ膜２３が
例えば２０ｎｍの厚さに、Ａｌ膜２５が例えば４００ｎ
ｍの厚さに、Ｎｉ膜２７が例えば２ｎｍの厚さに順に形
成される（図５（Ｃ））。
ａＡｓ基板１１上に、真空蒸着法により、Ｔｉ膜２３が
例えば２０ｎｍの厚さに、Ａｌ膜２５が例えば４００ｎ
ｍの厚さに、Ｎｉ膜２７が例えば２ｎｍの厚さに順に形
成される（図５（Ｃ））。
【００１１】次にこれら膜２３，３５，２７の不要部分
がリフトオフ法により除去されてゲート電極２９及びゲ
ート電極引き出し部２９ａが形成される（図６）。
がリフトオフ法により除去されてゲート電極２９及びゲ
ート電極引き出し部２９ａが形成される（図６）。
【００１２】この電極構造によればニッケル膜２７がＡ
ｌ膜２５の酸化防止膜として機能するのでＡｌ2Ｏ3層の
発生が防止出来た。
ｌ膜２５の酸化防止膜として機能するのでＡｌ2Ｏ3層の
発生が防止出来た。
【００１３】
【発明が解決しようとする課題】しかしながら、従来の
電極構造では、ニッケル膜２７自体も酸化するため、図
７に示すように電極表面に粒状の異物（Ｎｉ酸化物）３
１が発生してしまう。この粒状の異物が発生するとニッ
ケル膜２７の電気抵抗が増加する。また粒状の異物発生
の際のニッケルの反応及びこの反応による凝集によりＡ
ｌ表面が露出されこのＡｌ表面がただちに酸化されこれ
によっても電気抵抗が増加する。したがって、このよう
な状態のゲート電極引き出し部２９ａ上に外部配線（図
７中３３を付し破線で示す。）を形成すると、電極及び
外部配線間に大きなコンタクト抵抗が生じてしまうた
め、例えばＧａＡｓＦＥＴの相互コンダクタンス等のＤ
Ｃ特性が劣化するという問題点があった。また、電極構
造まで形成したウエハは、ニッケル膜の酸化を防止する
意味から、そのままの状態で長時間放置することが出来
ないことになるので製造工程上でも不利である。
電極構造では、ニッケル膜２７自体も酸化するため、図
７に示すように電極表面に粒状の異物（Ｎｉ酸化物）３
１が発生してしまう。この粒状の異物が発生するとニッ
ケル膜２７の電気抵抗が増加する。また粒状の異物発生
の際のニッケルの反応及びこの反応による凝集によりＡ
ｌ表面が露出されこのＡｌ表面がただちに酸化されこれ
によっても電気抵抗が増加する。したがって、このよう
な状態のゲート電極引き出し部２９ａ上に外部配線（図
７中３３を付し破線で示す。）を形成すると、電極及び
外部配線間に大きなコンタクト抵抗が生じてしまうた
め、例えばＧａＡｓＦＥＴの相互コンダクタンス等のＤ
Ｃ特性が劣化するという問題点があった。また、電極構
造まで形成したウエハは、ニッケル膜の酸化を防止する
意味から、そのままの状態で長時間放置することが出来
ないことになるので製造工程上でも不利である。
【００１４】この発明はこのような点に鑑みなされたも
のであり、従ってこの発明の目的は、半導体下地上に、
アルミニウムまたはアルミニウムを主成分とする材料か
ら成る電極母材と該電極母材上に形成されたニッケル膜
とで構成される電極を従来より信頼性良く形成出来る方
法を提供することにある。
のであり、従ってこの発明の目的は、半導体下地上に、
アルミニウムまたはアルミニウムを主成分とする材料か
ら成る電極母材と該電極母材上に形成されたニッケル膜
とで構成される電極を従来より信頼性良く形成出来る方
法を提供することにある。
【００１５】
【課題を解決するための手段】この目的の達成を図るた
め、この発明によれば、半導体下地上に、アルミニウム
又はアルミニウムを主成分とする材料から成る電極母材
と該電極母材上に形成されたニッケル膜とで構成される
合金電極を形成する方法において、前記合金電極を形成
するための熱処理を、前記ニッケル膜を堆積した後に非
酸化性雰囲気中で行い、その後、得られた前記合金電極
に対し外部配線やパッシベーション膜を形成することを
特徴とする。
め、この発明によれば、半導体下地上に、アルミニウム
又はアルミニウムを主成分とする材料から成る電極母材
と該電極母材上に形成されたニッケル膜とで構成される
合金電極を形成する方法において、前記合金電極を形成
するための熱処理を、前記ニッケル膜を堆積した後に非
酸化性雰囲気中で行い、その後、得られた前記合金電極
に対し外部配線やパッシベーション膜を形成することを
特徴とする。
【００１６】ここで、半導体下地とは、例えばシリコン
基板、ＧａＡｓ基板等の半導体基板、これら基板に活性
層等が作り込まれたもの、これら基板に半導体素子が作
り込まれたもの等、電極形成対象となる広く下地をい
う。
基板、ＧａＡｓ基板等の半導体基板、これら基板に活性
層等が作り込まれたもの、これら基板に半導体素子が作
り込まれたもの等、電極形成対象となる広く下地をい
う。
【００１７】また、アルミニウムを主成分とする電極母
材とは、Ａｌ膜以外の１種以上の膜とＡｌ膜との積層体
例えば図４を用いて説明したようなＴｉ膜とＡｌ膜との
積層体の場合、Ａｌと他の物質との合金膜、混合物膜例
えばＷ−ＡｌやＡｌ−Ｓｉの場合等を含む。
材とは、Ａｌ膜以外の１種以上の膜とＡｌ膜との積層体
例えば図４を用いて説明したようなＴｉ膜とＡｌ膜との
積層体の場合、Ａｌと他の物質との合金膜、混合物膜例
えばＷ−ＡｌやＡｌ−Ｓｉの場合等を含む。
【００１８】また、非酸化性雰囲気とは、例えば窒素ガ
ス雰囲気、水素ガス雰囲気、及び又はフォーミングガス
（不活性ガスを主成分としたガス）雰囲気等であること
が出来る。
ス雰囲気、水素ガス雰囲気、及び又はフォーミングガス
（不活性ガスを主成分としたガス）雰囲気等であること
が出来る。
【００１９】
【００２０】
【作用】この発明の構成によれば、合金電極を形成する
ための熱処理を、電極母材上にニッケル膜を堆積した後
に非酸化性雰囲気で行うことにより、ニッケル膜のニッ
ケルと電極母材のＡｌとのイオン結合或いは静電結合が
促進されると思われ電極母材の表層部にＮｉxＡｌy層が
構成される。このＮｉxＡｌy層は、電極母材表面の酸化
を防止する。また、ニッケル膜のニッケルは、Ａｌと共
にＮｉxＡｌy層を構成するためその分未結合手が低減さ
れることとなり、熱処理を行わない場合よりも電極表面
は酸化されにくくなる。
ための熱処理を、電極母材上にニッケル膜を堆積した後
に非酸化性雰囲気で行うことにより、ニッケル膜のニッ
ケルと電極母材のＡｌとのイオン結合或いは静電結合が
促進されると思われ電極母材の表層部にＮｉxＡｌy層が
構成される。このＮｉxＡｌy層は、電極母材表面の酸化
を防止する。また、ニッケル膜のニッケルは、Ａｌと共
にＮｉxＡｌy層を構成するためその分未結合手が低減さ
れることとなり、熱処理を行わない場合よりも電極表面
は酸化されにくくなる。
【００２１】
【００２２】
【００２３】
【実施例】以下、ＧａＡｓ電界効果トランジスタ（Ｇａ
ＡｓＦＥＴ）のゲート電極形成にこの発明を適用した例
により実施例の説明を行う。図１（Ａ）及び（Ｂ）はそ
の説明に供する図であり特にこの方法の特徴部分を示し
た要部工程図である。いずれもＧａＡｓＦＥＴの概略的
な断面図を用いて示してある。
ＡｓＦＥＴ）のゲート電極形成にこの発明を適用した例
により実施例の説明を行う。図１（Ａ）及び（Ｂ）はそ
の説明に供する図であり特にこの方法の特徴部分を示し
た要部工程図である。いずれもＧａＡｓＦＥＴの概略的
な断面図を用いて示してある。
【００２４】先ず、図４、図５を用い説明した従来方法
と同様な方法により、ＧａＡｓ基板１１にｎ型層１３、
ソース・ドレイン領域１５、オーミック電極１９ａ、ゲ
ート電極２９及びゲート引き出し部２９ａを形成する。
これにより、図１（Ａ）に示すように、ｎ型層１３等を
有するＧａＡｓ基板１１（半導体下地）上に、Ｔｉ膜２
３及びアルミニウム膜２５の積層物から成る電極母材４
１と該電極母材４１上に形成されたニッケル膜２７とで
構成されるゲート電極２９及びゲート電極引き出し部２
９ａが形成出来る。なお、Ｔi 膜２３の膜厚は２０ｎ
ｍ、Ａｌ膜２５の膜厚は４００ｎｍ、Ｎｉ膜２７の膜厚
は２ｎｍである。
と同様な方法により、ＧａＡｓ基板１１にｎ型層１３、
ソース・ドレイン領域１５、オーミック電極１９ａ、ゲ
ート電極２９及びゲート引き出し部２９ａを形成する。
これにより、図１（Ａ）に示すように、ｎ型層１３等を
有するＧａＡｓ基板１１（半導体下地）上に、Ｔｉ膜２
３及びアルミニウム膜２５の積層物から成る電極母材４
１と該電極母材４１上に形成されたニッケル膜２７とで
構成されるゲート電極２９及びゲート電極引き出し部２
９ａが形成出来る。なお、Ｔi 膜２３の膜厚は２０ｎ
ｍ、Ａｌ膜２５の膜厚は４００ｎｍ、Ｎｉ膜２７の膜厚
は２ｎｍである。
【００２５】次に、これら電極２９，２９ａを非酸化性
雰囲気中で熱処理するために、この実施例では、電極２
９，２９ａ形成済みのＧａＡｓ基板１１を３００℃の温
度の窒素雰囲気の炉の中に１２０秒間置いた。この熱処
理においてゲート電極４９及びゲート引き出し部４９ａ
のＡｌ膜２５のＡｌとＮｉ膜２７のＮｉとの結合が促進
されゲート電極電極パターン４３表面にはＮｉXＡｌY層
４３が形成される（図１（Ａ））。
雰囲気中で熱処理するために、この実施例では、電極２
９，２９ａ形成済みのＧａＡｓ基板１１を３００℃の温
度の窒素雰囲気の炉の中に１２０秒間置いた。この熱処
理においてゲート電極４９及びゲート引き出し部４９ａ
のＡｌ膜２５のＡｌとＮｉ膜２７のＮｉとの結合が促進
されゲート電極電極パターン４３表面にはＮｉXＡｌY層
４３が形成される（図１（Ａ））。
【００２６】このＮｉXＡｌY層４３がどういう組成・状
態ものであるかの分析は未だ実施していない。ニッケル
とＡｌの結合層ではないかと考えられる。ニッケルとＡ
ｌとを合金化させるための温度は、一般に、最低でも６
２０℃は必要とされているが、この実施例の場合Ｎｉ膜
２７の膜厚が薄い（Ｎｉの量が少い。）ためＮｉがＡｌ
膜界面のＡｌと結合しＡｌ膜２５表層部にＮｉXＡｌY層
４３が容易に形成されると思われる。また、Ｎｉの量が
少いこと及び熱処理温度が低温であることの相乗効果に
よりＮｉXＡｌY層４３はＡｌ膜２５の表層部に形成され
ると考えられる。
態ものであるかの分析は未だ実施していない。ニッケル
とＡｌの結合層ではないかと考えられる。ニッケルとＡ
ｌとを合金化させるための温度は、一般に、最低でも６
２０℃は必要とされているが、この実施例の場合Ｎｉ膜
２７の膜厚が薄い（Ｎｉの量が少い。）ためＮｉがＡｌ
膜界面のＡｌと結合しＡｌ膜２５表層部にＮｉXＡｌY層
４３が容易に形成されると思われる。また、Ｎｉの量が
少いこと及び熱処理温度が低温であることの相乗効果に
よりＮｉXＡｌY層４３はＡｌ膜２５の表層部に形成され
ると考えられる。
【００２７】加熱処理終了後のゲート電極１２９及びゲ
ート引き出し部１２９ａの表面の様子を走査型電子顕微
鏡及び金属顕微鏡を用いて観察したところ粒状の異物は
認められなかった。また表面の平坦性もＡｌのみで構成
した電極のものと同程度であることが分った。
ート引き出し部１２９ａの表面の様子を走査型電子顕微
鏡及び金属顕微鏡を用いて観察したところ粒状の異物は
認められなかった。また表面の平坦性もＡｌのみで構成
した電極のものと同程度であることが分った。
【００２８】次に、熱処理済みのゲート引き出し部１２
９ａに従来同様にＴｉ及びＡｕ（金）から成る外部配線
３３を形成する（図１（Ｂ））。その後、パッシベーシ
ョン膜等（図示せず）の形成を行いＧａＡｓＦＥＴを完
成させた。
９ａに従来同様にＴｉ及びＡｕ（金）から成る外部配線
３３を形成する（図１（Ｂ））。その後、パッシベーシ
ョン膜等（図示せず）の形成を行いＧａＡｓＦＥＴを完
成させた。
【００２９】このように形成したＧａＡｓＦＥＴの、ゲ
ート電極及び外部配線間のコンタクト抵抗を測定したと
ころ、Ａｌ上にＮｉを形成したのみの従来のものより改
善されていることが分った。
ート電極及び外部配線間のコンタクト抵抗を測定したと
ころ、Ａｌ上にＮｉを形成したのみの従来のものより改
善されていることが分った。
【００３０】また、このＧａＡｓ−ＦＥＴに対し通電状
態にて２００℃の温度で加速エージング試験を実施し
た。試験サンプル数ｎは１０である。途中経過ではある
が試験開始から１０００時間経過するまでの間での順方
向電流（ゲートをＯＮしたときのソース及びドレイン間
を流れる電流：Ｉｄｓｓ）特性を図２（Ａ）及び（Ｂ）
に示し、逆方向漏れ電流（ゲートをＯＦＦしたときのソ
ース及びドレイン間を流れる電流：Ｉｇｄ０）特性を図
４（Ａ）及び（Ｂ）にそれぞれ示した。ただし、いずれ
の図も各測定点における最大値（図中○印）及び最小値
（図中△印）をプロットした特性図である。また、いず
れの図においても横軸は時間を示す。また、各図におけ
る縦軸は、図２（Ａ）ではＩｄｓｓを示し、図２（Ｂ）
ではＩｄｓｓの試験開始時の値Ｉ0に対する変化率を示
し、図４（Ａ）ではＩｇｄ０を示し、図４（Ｂ）ではＩ
ｄｇ０の試験開始時の値に対する変化量を示す。
態にて２００℃の温度で加速エージング試験を実施し
た。試験サンプル数ｎは１０である。途中経過ではある
が試験開始から１０００時間経過するまでの間での順方
向電流（ゲートをＯＮしたときのソース及びドレイン間
を流れる電流：Ｉｄｓｓ）特性を図２（Ａ）及び（Ｂ）
に示し、逆方向漏れ電流（ゲートをＯＦＦしたときのソ
ース及びドレイン間を流れる電流：Ｉｇｄ０）特性を図
４（Ａ）及び（Ｂ）にそれぞれ示した。ただし、いずれ
の図も各測定点における最大値（図中○印）及び最小値
（図中△印）をプロットした特性図である。また、いず
れの図においても横軸は時間を示す。また、各図におけ
る縦軸は、図２（Ａ）ではＩｄｓｓを示し、図２（Ｂ）
ではＩｄｓｓの試験開始時の値Ｉ0に対する変化率を示
し、図４（Ａ）ではＩｇｄ０を示し、図４（Ｂ）ではＩ
ｄｇ０の試験開始時の値に対する変化量を示す。
【００３１】図２及び図４から明らかなように、順方向
電流特性及び逆方向もれ電流特性共に良好なことから、
この発明の合金電極形成方法はゲート引き出し部１２９
ａ及び外部配線３３間のコンタクト特性の変動が実質的
にない配線を形成出来る方法であることが理解できる。
電流特性及び逆方向もれ電流特性共に良好なことから、
この発明の合金電極形成方法はゲート引き出し部１２９
ａ及び外部配線３３間のコンタクト特性の変動が実質的
にない配線を形成出来る方法であることが理解できる。
【００３２】また、上述の手順と同様な手順により非酸
化性雰囲気中での熱処理まで行った（外部配線形成は行
わない）試料を別途に形成する。この試料を大気雰囲気
（クリーンルーム雰囲気）に数日間放置した後ゲート電
極１２９，ゲート電極引き出し部１２９ａ表面を観察し
た。この試料においても電極表面には粒状の異物は認め
られなかった。一方、比較例として、Ａｌ膜上にＮｉ膜
を形成後非酸化性雰囲気中での熱処理を行わずにそのま
ま大気雰囲気に実施例と同時に放置した試料では粒状の
異物が発生していた。このことから、この発明の合金電
極形成方法は、電極形成後の電極表面の酸化が起こりに
くい電極形成が可能な方法であることが分かる。
化性雰囲気中での熱処理まで行った（外部配線形成は行
わない）試料を別途に形成する。この試料を大気雰囲気
（クリーンルーム雰囲気）に数日間放置した後ゲート電
極１２９，ゲート電極引き出し部１２９ａ表面を観察し
た。この試料においても電極表面には粒状の異物は認め
られなかった。一方、比較例として、Ａｌ膜上にＮｉ膜
を形成後非酸化性雰囲気中での熱処理を行わずにそのま
ま大気雰囲気に実施例と同時に放置した試料では粒状の
異物が発生していた。このことから、この発明の合金電
極形成方法は、電極形成後の電極表面の酸化が起こりに
くい電極形成が可能な方法であることが分かる。
【００３３】上述においてはこの発明の合金電極形成方
法の実施例について説明したが、この発明は上述の実施
例のみに限られるものではなく以下に説明するような変
更を加えることが出来る。
法の実施例について説明したが、この発明は上述の実施
例のみに限られるものではなく以下に説明するような変
更を加えることが出来る。
【００３４】例えば、上述の実施例では、非酸化性雰囲
気として窒素雰囲気を用いていたがこれに限られない。
例えば水素雰囲気、フォーミングガス雰囲気であっても
実施例と同様な効果が得られる。
気として窒素雰囲気を用いていたがこれに限られない。
例えば水素雰囲気、フォーミングガス雰囲気であっても
実施例と同様な効果が得られる。
【００３５】また、上述の実施例では熱処理温度を３０
０℃としていたが、この温度はこれに限られない。但
し、発明者の詳細な実験によれば３００℃より低い温度
であるとＮｉXＡｌY層の形成に長時間を要し、あまり低
い温度であるとＮｉXＡｌY層の形成が困難である。ま
た、この温度があまり高いとＮｉXＡｌY層の形成はなさ
れるがショットキー特性の劣化を招く等他の点で問題と
なる。これらの点から、熱処理温度は３００〜４００℃
の範囲の温度が良く、より好ましくは３００〜３５０℃
の範囲の温度が良い。
０℃としていたが、この温度はこれに限られない。但
し、発明者の詳細な実験によれば３００℃より低い温度
であるとＮｉXＡｌY層の形成に長時間を要し、あまり低
い温度であるとＮｉXＡｌY層の形成が困難である。ま
た、この温度があまり高いとＮｉXＡｌY層の形成はなさ
れるがショットキー特性の劣化を招く等他の点で問題と
なる。これらの点から、熱処理温度は３００〜４００℃
の範囲の温度が良く、より好ましくは３００〜３５０℃
の範囲の温度が良い。
【００３６】また、上述の実施例ではニッケル膜の膜厚
を２ｎｍとしていたが、これに限られない。しかし、Ａ
ｌ又はＡｌを主成分とする材料から成る電極母材に対し
ニッケルは必要最小限の量であることが好ましい。ニッ
ケルの量が多すぎるとＡｌと未結合なニッケルが電極表
面に残存してしまい粒状の異物発生の原因となってしま
うからである。従って、一般的な電極母材の膜厚（４０
０ｎｍ程度）に対しニッケル膜の膜厚を２〜１０ｎｍ程
度好ましくは２〜５ｎｍ程度とするのが好適である。
を２ｎｍとしていたが、これに限られない。しかし、Ａ
ｌ又はＡｌを主成分とする材料から成る電極母材に対し
ニッケルは必要最小限の量であることが好ましい。ニッ
ケルの量が多すぎるとＡｌと未結合なニッケルが電極表
面に残存してしまい粒状の異物発生の原因となってしま
うからである。従って、一般的な電極母材の膜厚（４０
０ｎｍ程度）に対しニッケル膜の膜厚を２〜１０ｎｍ程
度好ましくは２〜５ｎｍ程度とするのが好適である。
【００３７】なお、熱処理の時間は熱処理温度、電極形
状等に応じ適正な値に変更できることは明らかである。
状等に応じ適正な値に変更できることは明らかである。
【００３８】また、上述の実施例は、この発明の方法を
ＧａＡｓ−ＦＥＴのゲート電極形成に適用した例であっ
た。しかし、この発明の方法はＡｌ又はＡｌを主成分と
する材料から成る電極母材とＮｉ膜とで構成される電極
を形成する場合に広く適用出来ることは明らかである。
ＧａＡｓ−ＦＥＴのゲート電極形成に適用した例であっ
た。しかし、この発明の方法はＡｌ又はＡｌを主成分と
する材料から成る電極母材とＮｉ膜とで構成される電極
を形成する場合に広く適用出来ることは明らかである。
【００３９】
【発明の効果】上述した説明からも明らかなように、こ
の発明の合金電極形成方法によれば、半導体下地上に、
アルミニウム又はアルミニウムを主成分とする材料から
成る電極母材と電極母材上に形成されたニッケル膜とで
構成される合金電極を形成する方法において、合金電極
を形成するための熱処理を、ニッケル膜を堆積した後に
非酸化性雰囲気中で行うことにより、電極母材表層部に
ＮｉxＡｌy層が形成される。このＮｉxＡｌy層は、電極
母材表面の酸化を防止する。また、ニッケル膜のニッケ
ルは、Ａｌと共にＮｉxＡｌy層を構成するためその分未
結合手が低減されることとなり、熱処理を行わない場合
より電極表面が酸化されにくくなる。このため、当該合
金電極と当該合金電極の形成後に形成される外部配線と
のコンタクト抵抗は安定する。また、当該電極は酸化さ
れにくくなるため、電極形成を終えた状態で試料を放置
できる時間も長くなるので、工程自由度も増す。
の発明の合金電極形成方法によれば、半導体下地上に、
アルミニウム又はアルミニウムを主成分とする材料から
成る電極母材と電極母材上に形成されたニッケル膜とで
構成される合金電極を形成する方法において、合金電極
を形成するための熱処理を、ニッケル膜を堆積した後に
非酸化性雰囲気中で行うことにより、電極母材表層部に
ＮｉxＡｌy層が形成される。このＮｉxＡｌy層は、電極
母材表面の酸化を防止する。また、ニッケル膜のニッケ
ルは、Ａｌと共にＮｉxＡｌy層を構成するためその分未
結合手が低減されることとなり、熱処理を行わない場合
より電極表面が酸化されにくくなる。このため、当該合
金電極と当該合金電極の形成後に形成される外部配線と
のコンタクト抵抗は安定する。また、当該電極は酸化さ
れにくくなるため、電極形成を終えた状態で試料を放置
できる時間も長くなるので、工程自由度も増す。
【図１】（Ａ）及び（Ｂ）は、この発明の電極形成方法
の要部工程図である。
の要部工程図である。
【図２】（Ａ）及び（Ｂ）は、実施例で形成したＦＥＴ
の順方向電流特性を示す図である。
の順方向電流特性を示す図である。
【図３】（Ａ）及び（Ｂ）は、実施例で形成したＦＥＴ
の逆方向もれ電流特性を示す図である。
の逆方向もれ電流特性を示す図である。
【図４】（Ａ）〜（Ｃ）は、従来及びこの発明の説明に
供する工程図である。
供する工程図である。
【図５】（Ａ）〜（Ｃ）は、従来及びこの発明の説明に
供する図４に続く工程図である。
供する図４に続く工程図である。
【図６】従来及びこの発明の説明に供する図５に続く工
程図である。
程図である。
【図７】従来技術の問題点の説明図である。
１１：半絶縁性ＧａＡｓ基板 １３：ｎ型層 １５：ｎ+型層 １７：レジスト
パターン １７ａ：開口部 １９：オーミック電極形成用薄膜 １９ａ：オーミ
ック電極 ２１：レジストパターン ２１ａ：開口部 ２３：Ｔｉ膜 ２５：Ａｌ膜 ２７：ニッケル膜 ２９：ゲート電
極 ２９ａ：ゲート電極引き出し部 ３３：外部配線 ４１：電極母材 ４３：ＮｉXＡ
ｌY層 １２９：熱処理済みゲート電極 １２９ａ：熱処理済みゲート電極引き出し部
パターン １７ａ：開口部 １９：オーミック電極形成用薄膜 １９ａ：オーミ
ック電極 ２１：レジストパターン ２１ａ：開口部 ２３：Ｔｉ膜 ２５：Ａｌ膜 ２７：ニッケル膜 ２９：ゲート電
極 ２９ａ：ゲート電極引き出し部 ３３：外部配線 ４１：電極母材 ４３：ＮｉXＡ
ｌY層 １２９：熱処理済みゲート電極 １２９ａ：熱処理済みゲート電極引き出し部
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/51 H01L 29/872 H01L 21/3205 H01L 21/321 H01L 21/3213 H01L 21/768
Claims (1)
- 【請求項１】 半導体下地上に、アルミニウム又はアル
ミニウムを主成分とする材料から成る電極母材と該電極
母材上に形成されたニッケル膜とで構成される合金電極
を形成する方法において、 前記合金電極を形成するための熱処理を、前記ニッケル
膜を堆積した後に非酸化性雰囲気中で行い、その後、得
られた前記合金電極に対し外部配線やパッシベーション
膜を形成することを特徴とする合金電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03034231A JP3142592B2 (ja) | 1991-02-28 | 1991-02-28 | 合金電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03034231A JP3142592B2 (ja) | 1991-02-28 | 1991-02-28 | 合金電極形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0645276A JPH0645276A (ja) | 1994-02-18 |
| JP3142592B2 true JP3142592B2 (ja) | 2001-03-07 |
Family
ID=12408375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03034231A Expired - Fee Related JP3142592B2 (ja) | 1991-02-28 | 1991-02-28 | 合金電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3142592B2 (ja) |
-
1991
- 1991-02-28 JP JP03034231A patent/JP3142592B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0645276A (ja) | 1994-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004221513A (ja) | 半導体装置およびその製造方法 | |
| US6852612B2 (en) | Semiconductor device and method for fabricating the same | |
| JP2893723B2 (ja) | オーミック電極の製造方法 | |
| JP4048284B2 (ja) | オーミック電極形成用積層体およびオーミック電極 | |
| JP3142592B2 (ja) | 合金電極形成方法 | |
| JPH1041254A (ja) | オーミック電極およびその形成方法 | |
| JPH0361346B2 (ja) | ||
| JPH0296374A (ja) | 半導体装置およびその製造方法 | |
| JPH11274468A (ja) | オーミック電極およびその形成方法ならびにオーミック電極形成用積層体 | |
| JP2013214625A (ja) | 窒化物半導体へのオーミック接触領域の形成方法 | |
| JPH05335267A (ja) | オーミック電極及びその形成方法 | |
| US11222956B2 (en) | Distributed current low-resistance diamond ohmic contacts | |
| JP3180501B2 (ja) | オーミック電極の形成方法 | |
| JPS6352473A (ja) | 化合物半導体装置 | |
| JPS6016463A (ja) | オ−ム性電極 | |
| JP3394887B2 (ja) | 半導体装置 | |
| JPH10125655A (ja) | Ｉｉｉ−ｖ族化合物半導体素子の製造方法 | |
| JP3220624B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JPS58222565A (ja) | 半導体装置 | |
| JPH01166556A (ja) | ｎ型ＧａＡｓオーム性電極およびその形成方法 | |
| JPH0246773A (ja) | 化合物半導体装置およびその電極形成方法 | |
| JPS62144356A (ja) | シヨツトキ−障壁電極の形成方法 | |
| JPH06168958A (ja) | 半導体装置の製造方法 | |
| JPH0462937A (ja) | 化合物半導体素子の電極製造方法 | |
| JPS6360526A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001212 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |