JP2004221513A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004221513A JP2004221513A JP2003083667A JP2003083667A JP2004221513A JP 2004221513 A JP2004221513 A JP 2004221513A JP 2003083667 A JP2003083667 A JP 2003083667A JP 2003083667 A JP2003083667 A JP 2003083667A JP 2004221513 A JP2004221513 A JP 2004221513A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- semiconductor substrate
- silicon carbide
- metal
- ohmic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】炭化シリコン半導体基板1のキャリア濃度の比較的低い一方表面11と、キャリア濃度の比較的高い他方表面12とに、珪化物の生成自由エネルギーおよび炭化物の生成自由エネルギーが負の値をとる金属材料(たとえば、モリブデン、チタン、クロム、マンガン、ジルコニウム、タンタル、タングステン)からなる金属層2,3を共通に形成する。これらの金属層2,3の形成後に、低温の熱処理(300℃〜500℃)を行う。これにより、炭化シリコン半導体基板1の一方表面11にショットキ接合が形成され、他方表面12にオーミック接合が形成される。
【選択図】 図1
Description
【発明の属する技術分野】
この発明は、炭化シリコン半導体基板を用いたショットキバリアダイオード等の半導体装置およびその製造方法に関する。
【0002】
【従来の技術】
炭化シリコン(SiC)半導体基板を用いたショットキバリアダイオード(Schottky Barrier Diode)の構造は、図9の(e)に示すとおりである。SiC半導体基板100は、一方表面がシリコン面110であり、他方表面がカーボン面120である。シリコン面110側には、SiCエピタキシャル層101が形成されている。
【0003】
シリコン面110には、たとえばチタン(Ti)金属層30が形成されており、シリコン面110とTi金属層30との界面には、ショットキ接合が形成されている。また、外部電極との接続のための、たとえばアルミニウム(Al)などの金属ワイヤとの良好な接続性を確保するために、Ti金属層30の表面には、たとえばAl表面電極50が形成されている。
一方、カーボン面120には、たとえばニッケル(Ni)金属層20が形成されており、カーボン面120とNi金属層20との界面にはオーミック接合が形成されている。また、このショットキバリアダイオードを、たとえば銅(Cu)配線を有する外部基板上に良好に接続するために、Ni金属層20の表面には、たとえば銀(Ag)裏面電極40が形成されている。
【0004】
このショットキバリアダイオードの製造にあたっては、まず、図9(a)および図10のステップT1,T2に示すように、シリコン面110にエピタキシャル層101を有するSiC半導体基板100のカーボン面120にNi金属層20が成膜される(ステップT1)。そして、カーボン面120とNi金属層20との界面に良好なオーミック接合を形成するために、1000℃で20分間、Ni金属層20の熱処理が行われる(ステップT2)。
【0005】
次に、図9(b)および図10のステップT3に示すように、SiC半導体基板100のシリコン面110にTi金属層30が成膜される(ステップT3)。その後、図9(c)および図10のステップT4,T5に示すように、Ti金属層30表面にレジスト60が塗布されてパターニングが行われた後(ステップT4)、Ti金属層30がエッチング処理される(ステップT5)。
そして、レジスト60が除去された後、SiC半導体基板100と良好なショットキ接合を形成するために、図9(d)および図10のステップT6に示すように、400℃で20分間、Ti金属層30の熱処理が行われる(ステップT6)。この後、Al表面電極50およびAg裏面電極40が、それぞれTi金属層30およびNi金属層の表面に形成されて(ステップT7)、図9(e)に示すショットキバリアダイオードが形成される。
【0006】
【特許文献1】
特開2000−164528号公報
【非特許文献1】
宗宮重行・猪股吉三編,「新素材シリーズ 炭化珪素セラミックス」,ローム株式会社半導体デバイス研究開発部,株式会社内田老鶴圃発行,1988年9月15日,p.177−182
【0007】
【発明が解決しようとする課題】
上述のように、Ni金属層20およびTi金属層30は製造工程中で各々個別に成膜されて(ステップT1,T3)、それぞれ個別に熱処理される(ステップT2,T6)。そのため、少なくとも2回の熱処理が必要であるので、製造工程の短縮化が困難であるという問題がある。
また、オーミック電極としてNi金属層20が使用されているので、図10のステップT2に示すように、1000℃程度の高温で熱処理を行わなければ、Ni金属層20とSiC半導体基板1のカーボン面120との界面に良好なオーミック接合を形成することができない。そのため、製造工程中の熱処理によって半導体装置の動作特性に悪影響が及ぶおそれがあり、製造歩留まりが悪いという問題もある。
【0008】
そこで、この発明の1つの目的は、製造工程の短縮化を図ることができる半導体装置およびその製造方法を提供することである。
また、この発明の他の目的は、製造工程中の熱処理によって動作特性に悪影響が及ぶおそれのない半導体装置およびその製造方法を提供することである。
【0009】
【課題を解決するための手段および発明の効果】
上記の目的を達成するための請求項1記載の発明は、炭化シリコン半導体基板(1)と、この炭化シリコン半導体基板の一方表面(12。カーボン面、シリコン面のいずれでもよいが、たとえばカーボン面)にオーミック接合され、珪化物の生成自由エネルギーおよび炭化物の生成自由エネルギーがいずれも負の値をとる金属材料からなるオーミック金属層(2)とを含むことを特徴とする半導体装置である。
【0010】
なお、括弧内の数字は後述の実施形態における対応構成要素等を表す。以下、この項において同じ。
この構成によれば、珪化物の生成自由エネルギーおよび炭化物の生成自由エネルギーがいずれも負の値をとる金属材料を用いて、炭化シリコン半導体基板にオーミック接触するオーミック金属層が形成される。上記のような金属材料は、比較的低温(たとえば、300℃〜500℃。当該半導体装置の動作時における炭化シリコン半導体基板の温度以上の温度が好ましい。)の熱処理で、炭化シリコン半導体基板との界面に良好なオーミック接合を形成する。したがって、熱処理による動作特性への悪影響を排除することができる。
【0011】
請求項2記載の発明は、上記オーミック金属層は、当該オーミック金属層を上記炭化シリコン半導体基板の表面にオーミック接合させるための熱処理時の温度における珪化物の生成自由エネルギーおよび炭化物の生成自由エネルギーがいずれも負の値をとる金属材料からなっていることを特徴とする請求項1記載の半導体装置である。
この構成によれば、オーミック金属層の構成材料である金属材料は、熱処理時の温度における珪化物の生成自由エネルギーおよび炭化物の生成自由エネルギーがいずれも負の値をとるので、良好なオーミック接合を形成できる。
【0012】
上記のような金属材料としては、請求項3に記載のように、モリブデン、チタン、クロム、マンガン、ジルコニウム、タンタルおよびタングステンを含む群から選択される少なくとも1つの金属材料(単体であってもよいし、上記の群のなかの2つ以上の金属材料の合金であってもよい。)を挙げることができる。
請求項4記載の発明は、上記炭化シリコン半導体基板の上記一方表面側の半導体層(1)におけるキャリア濃度が、1017〜1021/cm3(好ましくは1019〜1021/cm3)の範囲内であることを特徴とする請求項1ないし3のいずれかに記載の半導体装置である。
【0013】
この構成によれば、オーミック金属層が接触する半導体層のキャリア濃度が十分に高いため、炭化シリコン半導体基板の表面にオーミック金属層が低抵抗で接合される。これにより、良好なオーミック接合を形成できる。
請求項5記載の発明は、上記オーミック金属層の表面に、さらに、当該オーミック金属層とは異なる金属材料からなる他の金属層(4)を成膜した多層金属構造(2,4)を備えていることを特徴とする請求項1ないし4のいずれかに記載の半導体装置である。
【0014】
上記の他の金属層として、アルミニウムや金等の金属ワイヤ(ボンディングワイヤ)などと良好な密着性を有する金属材料を用いれば、素子の外部接続を良好に行うことができる。
たとえば、上記半導体装置を外部接続用の電極(外部電極)を設けたパッケージに装着する場合に、外部電極とオーミック金属層との間を金属ワイヤやリードフレームを用いて良好に接続できる。たとえば外部電極との間に接続される金属ワイヤが、アルミニウムワイヤである場合は、上記オーミック金属層にアルミニウム(Al)、アルミニウムおよびシリコンの合金(Al/Si)、またはアルミニウム、シリコンおよび銅の合金(Al−Si−Cu)の金属層を形成しておくことが好ましい。また、外部電極と上記オーミック金属層とを直接接続する場合、すなわち、たとえば、リードフレームにオーミック金属層側をダイボンディングする場合には、上記オーミック金属層の表面にたとえば銀(Au)や金(Ag)の金属層を形成しておくことが好ましい。これにより、たとえば外部基板上に形成された銅(Cu)配線からなる外部基板に対してオーミック金属層を良好な密着性で接続することかできる。
【0015】
また、オーミック金属層の表面に2層以上の金属層が設けられてもよい。たとえば、上記オーミック金属層がチタン金属層からなる場合には、このチタン金属層上にモリブデン金属層を積層し、さらにこのモリブデン金属層上にアルミニウム金属層またはAl−Si合金金属層などを積層した多層金属構造としてもよい。すなわち、アルミニウムやAl−Si合金はチタン金属層に対する密着性があまり良好ではないが、これらの間にモリブデン金属層を介在させることにより、各金属層間の界面で良好な密着状態が得られ、信頼性の高い半導体装置を作製することができる。
【0016】
請求項6記載の発明は、上記炭化シリコン半導体基板の上記一方表面側(たとえば、カーボン面側)の第1半導体層(1)におけるキャリア濃度が、当該炭化シリコン半導体基板の他方表面(11)側(たとえばシリコン面側)の第2半導体層(10)におけるキャリア濃度よりも高く、
上記他方表面にショットキ接合され、上記オーミック金属層と同じ材料からなるショットキ金属層(3)をさらに含むことを特徴とする請求項1ないし5のいずれかに記載の半導体装置である。
【0017】
この構成により、SiC半導体のショットキバリアダイオードが得られる。炭化シリコン半導体基板の両面に同じ金属材料の金属層が形成されるので、いずれか一方の金属層の形成後に他方の金属層を形成しても、いずれかの金属層が汚染されるといったことがない。
また、オーミック金属層およびショットキ金属層を構成する金属材料は、いずれも、珪化物の生成自由エネルギーおよび炭化物の生成自由エネルギーが負の値をとる金属材料であるから、比較的低温の熱処理により、オーミック接合を形成することができる。そこで、オーミック金属層およびショットキ金属層を形成した後に、比較的低温の熱処理を行うと、キャリア濃度の比較的高い第1半導体層に接触するオーミック金属層は上記第1半導体層に良好にオーミック接合され、キャリア濃度が比較的低い第2半導体層に接触するショットキ金属層は、この第2半導体層との間に良好なショットキ接合を形成することになる。このようにして、比較的低温の1回の熱処理により、良好な特性のショットキバリアダイオードを作製することができる。
【0018】
本願発明者の実験によれば、上記の構成のショットキバリアダイオードは、良好な耐圧を有することが判明している。また、SiC半導体基板の両面に同一金属材料の金属層が形成されるので、基板両面の熱処理を一回にまとめることができるから、製造工程の短縮化を図ることができる。
請求項7記載の発明は、上記第1半導体層のキャリア濃度が、1017〜1021/cm3(好ましくは1019〜1021/cm3)の範囲内であり、上記第2半導体層のキャリア濃度が、1014〜1016/cm3(好ましくは1015〜1016/cm3)の範囲内であることを特徴とする請求項6記載の半導体装置である。
【0019】
この構成によれば、第1半導体層に良好にオーミック接合するオーミック金属層を形成でき、第2半導体層に良好にショットキ接合するショットキ金属層を形成することができる。
請求項8記載の発明は、炭化シリコン半導体基板(1)の一方表面(12。カーボン面、シリコン面のいずれでもよいが、たとえばカーボン面)に、金属層(2)を成膜する成膜工程と、この成膜工程の後、上記金属層に300℃〜500℃の温度範囲の熱処理を施し、上記金属層と上記炭化シリコン半導体基板の一方表面との間にオーミック接合を形成する熱処理工程とを含み、上記成膜工程は、上記熱処理工程での上記炭化シリコン半導体基板の温度における珪化物の生成自由エネルギーおよび炭化物の生成自由エネルギーがいずれも負の値をとる金属材料によって、上記炭化シリコン半導体基板に接触する金属層を成膜する工程を含むことを特徴とする半導体装置の製造方法である。
【0020】
この発明によれば、比較的低温(300℃〜500℃。当該半導体装置の動作時における炭化シリコン半導体基板の温度以上の温度が好ましい。)の温度範囲の熱処理によって、炭化シリコン半導体基板の表面にオーミック接合する金属層(オーミック金属層)を形成することができる。これにより、良好な特性の炭化シリコン半導体デバイスを作製することができる。
請求項9記載の発明は、上記成膜工程は、モリブデン、チタン、クロム、マンガン、ジルコニウム、タンタルおよびタングステンを含む群から選択される少なくとも1つの金属材料によって、上記炭化シリコン半導体基板に接触する金属層を成膜する工程を含むことを特徴とする請求項8記載の半導体装置の製造方法である。
【0021】
これらの金属材料は、珪化物の生成自由エネルギーおよび炭化物の生成自由エネルギーがいずれも負の値をとるので、低温の熱処理で炭化シリコン半導体基板に良好にオーミック接合する金属層を形成できる。
請求項10記載の発明は、一方表面側の第1半導体層(1)におけるキャリア濃度が、他方表面側の第2半導体層(10)におけるキャリア濃度よりも高い炭化シリコン半導体基板(1)を用いた半導体装置の製造方法であって、上記炭化シリコン半導体基板の上記第1半導体層に接触する第1金属層(2)を成膜する第1成膜工程と、上記炭化シリコン半導体基板の上記第2半導体層に接触し、上記第1金属層と同じ金属材料からなる第2金属層(3)を成膜する第2成膜工程と、上記第一成膜工程および上記第二成膜工程の後、上記第1金属層および第2金属層を同時に所定温度で熱処理することによって、上記第1金属層と上記第1半導体層との間にオーミック接合を形成するとともに、上記第2金属層と上記第2半導体層との間にショットキ接合を形成する熱処理工程とを含み、上記1および第2成膜工程は、上記熱処理工程での上記炭化シリコン半導体基板の温度における珪化物の生成自由エネルギーおよび炭化物の生成自由エネルギーがいずれも負の値をとる金属材料によって、上記炭化シリコン半導体基板に接触する第1および第2金属層をそれぞれ成膜する工程を含むことを特徴とする半導体装置の製造方法である。
【0022】
なお、第2金属層のパターニングが必要な場合には、第2金属層を先に成膜し、その後に、第1金属層を成膜するとよい。
この方法により、炭化シリコン半導体基板を用いたショットキバリアダイオードを作製することができる。この場合に、1回の熱処理によって、キャリア濃度が比較的高い第1半導体層においては第1金属層をオーミック接合させることができ、キャリア濃度が比較的低い第2半導体層の表面においては第2金属層をショットキ接合させることができる。このようにして、オーミック金属層およびショットキ金属層を形成するための熱処理を同時に行えるから、製造工程の短縮化を図ることができる。
【0023】
請求項11記載の発明は、上記熱処理工程は、300℃〜500℃の温度範囲内で熱処理する工程であることを特徴とする請求項10記載の半導体装置の製造方法である。
この方法では、300℃〜500℃の低温の温度範囲で熱処理が行われるので、熱処理によりデバイス特性を悪化させることがない。
また、300℃以下の温度で熱処理を行うと、良好なオーミック接合を形成することができないおそれがあり、また、熱処理に要する時間が長くなるから、製造工程の時間が長くなってしまい、製造効率の低下を招く。一方、500℃以上の温度で熱処理を行うと、ショットキ接合とすべき界面がオーミック接合になってしまうおそれがある。そのため、300℃〜500℃の温度範囲内で熱処理を行えば、製造工程の時間が長くなるおそれもなく、さらに、良好なオーミック接合およびショットキ接合を形成することができる。
【0024】
請求項12記載の発明は、上記第1および第2成膜工程は、モリブデン、チタン、クロム、マンガン、ジルコニウム、タンタルおよびタングステンを含む群から選択される少なくとも1つの金属材料によって、上記炭化シリコン半導体基板に接触する第1および第2金属層をそれぞれ成膜する工程を含むことを特徴とする請求項10または11記載の半導体装置の製造方法である。
上記のような金属は、珪化物の生成自由エネルギーおよび炭化物の生成自由エネルギーがいずれも負の値をとるから、上述のような低温の熱処理で、第1金属層を第1半導体層に良好にオーミック接合させることができ、第2金属層を第2半導体層に良好にショットキ接合させることができる。
【0025】
なお、炭化シリコン半導体基板と、これに接触する上記のような金属層との界面のショットキ接合がオーミック接合になる温度の上限は約500℃であるので、350℃〜450℃の温度範囲内で上記熱処理工程が行われることが好ましい。これにより、製造工程中の熱処理温度によって、半導体装置の動作特性に影響が及ぶ虞れがなく、製造歩留りを向上することができる。
なお、上記第1成膜工程の後に、上記第1金属層上にこの第1金属層の構成金属材料とは異なる金属材料からなる別の金属層を成膜する成膜工程を行い、上記第2成膜工程の後に、上記第2金属層上にこの第2金属層の構成材料とは異なる金属材料からなる別の金属層を成膜する成膜工程を行うとともに、上記熱処理工程は、上記第1金属層および上記第2金属層上にそれぞれ上記別の金属層を成膜した後に行うことが好ましい。
【0026】
これにより、上記第1金属層側の多層金属構造および上記第2金属層側の多層金属構造に対する熱処理を一括して行うことができる。この熱処理によって、第1金属層と炭化シリコン半導体基板との界面にはオーミック接合が形成され、第2金属層と炭化シリコン半導体基板の表面との界面にはショットキ接合が形成される。それとともに、第1金属層とその表面上の他の金属層との界面および第2金属層とその表面上の他の金属層との界面の密着性も高めることができる。
【0027】
【発明の実施の形態】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、この発明の一実施形態に係る半導体装置の構造を図解的に示す断面図である。この半導体装置は、たとえば、ショットキバリアダイオード(Schottky Barrier Diode)であって、半導体基板として、たとえば、面方位が{0001}でオフアングルが8°のN型SiC半導体基板(たとえば4H−SiCエピウエハ)1が使用されており、このSiC半導体基板1には、ボロンのインプランテーションおよび比較的低温のアニール(約1000℃)によるエッジターミネーション15が形成されている。
【0028】
SiC半導体基板1は、一方表面がシリコン面11であり、他方表面がカーボン面12である。
シリコン面11側には、厚さが10μm程度でキャリア濃度が4.0×1015/cm3〜8.0×1015/cm3のN型SiC半導体エピタキシャル層10が形成されている。これにより、シリコン面11側は、SiC半導体基板1内のキャリア濃度が相対的にカーボン面12側よりも低くなっており、カーボン面12側はSiC半導体基板1内のキャリア濃度が相対的にシリコン面11側よりも高くなっている。具体的には、シリコン面11側のキャリア濃度は、1015〜1016/cm3の範囲内になり、カーボン面12側のキャリア濃度は、1018〜1019/cm3の範囲内になる。
【0029】
シリコン面11側には、表面モリブデン金属層3が形成されている。この表面モリブデン金属層3は、シリコン面11の所定領域(エッジターミネーション15で囲まれた領域)を被覆しており、表面モリブデン金属層3と表面モリブデン金属層3が接触しているシリコン面11との界面には、ショットキ接合が形成されている。
また、モリブデン金属層3の表面には、表面電極として、モリブデン金属以外の金属で形成された表面金属層5が形成されている。表面金属層5は、表面モリブデン金属層3と良好な密着性を有する金属で形成されている。
【0030】
たとえば、外部電極から延びるアルミニウム(Al)ワイヤと表面モリブデン金属層3側とがワイヤボンディングされる場合、表面金属層5は、たとえばアルミニウム(Al)やアルミニウムおよびシリコンの合金(Al−Si)若しくはアルミニウム、シリコンおよび銅の合金(Al−Si−Cu)等(アルミニウムに対して良好な密着性を示す金属)で形成されるのが好ましい。これにより、表面モリブデン金属層3およびAlワイヤは、表面金属層5を介して良好に電気接続されることになる。
【0031】
一方、カーボン面12側には、裏面モリブデン金属層2が形成されている。裏面モリブデン金属層2は、カーボン面12全体を被覆しており、裏面モリブデン金属層2と裏面モリブデン金属層2が接触しているカーボン面12との界面には、オーミック接合が形成されている。
また、裏面モリブデン金属層2の表面には、裏面電極として、モリブデン金属以外の金属で形成された裏面金属層4が形成されている。裏面金属層4は、裏面モリブデン金属層2と良好な密着性を有する金属で形成されている。
【0032】
たとえば、配線基板に形成された銅(Cu)配線と裏面モリブデン金属層2側とが接続される場合、この裏面金属層4は、たとえば金(Au)や銀(Ag)等(銅との密着性が良い金属)で形成されるのが好ましい。これにより、裏面モリブデン金属層2およびCu配線は、裏面金属層4を介して良好に電気接続されることになる。
図2は、上記の構成のショットキバリアダイオードの製造工程を工程順に示す図解的な断面図であり、図3は、その製造工程を示すフローチャートである。
【0033】
図2(a)および図3のステップS1に示すように、まず、シリコン面11側に形成されたエピタキシャル層10を有するSiC半導体基板1(エッジターミネーション15の形成後のもの)のシリコン面11上にRCA等の酸洗浄後、希フッ酸洗浄して、表面モリブデン金属層3が成膜される(ステップS1)。この表面モリブデン金属層3は、モリブデンターゲットにアルゴンイオンを衝突させることによるスパッタ法により成膜される。アルゴンガス導入前のスパッタチャンバ内の真空度は、たとえば10−3〜10−4Paとされる。
【0034】
表面モリブデン金属層3の成膜処理が終了すると、図2(b)および図3のステップS2に示すように、表面モリブデン金属層3の表面にモリブデン以外の金属からなる金属層がスパッタ法によって成膜されて(ステップS2)、表面金属層5が形成される。この表面金属層5の成膜(ステップS2)は、表面モリブデン金属層3の成膜(ステップS1)が行われた処理チャンバと同じ処理チャンバで、チャンバ内を大気状態にせず高真空状態のままターゲットを交換して実行される、いわゆる連続スパッタ処理で行われる。このとき、連続スパッタせずに一度大気状態にするとI−V特性が悪くなるおそれがある(順方向立ち上がり電圧VFが高くなる等)。
【0035】
次に、図2(c)および図3のステップS3に示すように、表面モリブデン金属層3および表面金属層5のパターニングを行うために、レジスト6の塗布や露光処理などによるフォトリソグラフィ処理が実行される(ステップS3)。フォトリソグラフィ処理の終了後、図2(d)および図3のステップS4に示すように、表面モリブデン金属層3および表面金属層5が、レジスト6をマスクとして一括してエッチングすることにより、エッジターミネーション15によって囲まれた領域にパターニングされた後(ステップS4)、レジスト6が除去される。
【0036】
この後、希フッ酸洗浄後、図2(e)および図3のステップS5に示すように、裏面モリブデン金属層2が、スパッタ法によってSiC半導体基板1のカーボン面12に成膜される(ステップS5)。このとき、裏面モリブデン金属層2とカーボン面12との界面が良好なオーミック接合となるように、スパッタ時の順方向電圧をかける前に、逆方向電圧をかける逆スパッタを行うことが好ましい。これにより、SiC半導体基板1のカーボン面12表面にアルゴンイオンが照射されて、カーボン面12上の不所望な酸化膜が取り除かれる。
【0037】
裏面モリブデン金属層2の成膜処理が終了すると、図2(f)および図3のステップS6に示すように、裏面モリブデン金属層2の表面にモリブデン以外の金属からなる金属層がスパッタ法によって成膜されて(ステップS6)、裏面金属層4が形成される。この裏面金属層4の成膜は、裏面モリブデン金属層2の成膜(ステップS5)が行われた処理チャンバと同じ処理チャンバで、チャンバ内を大気状態にせず高真空状態のままターゲットを交換して実行される、いわゆる連続スパッタ処理で行われる。このとき、連続スパッタせずに、一度大気状態にすると、I−V特性が悪くなるおそれがある(順方向立ち上がり電圧VFが高くなる等)。
【0038】
このようにして、表面モリブデン金属層3および表面金属層5がSiC半導体基板1のシリコン面11側に積層されて形成され、裏面モリブデン金属層2および裏面金属層4がSiC半導体基板1のカーボン面12側に積層されて形成されてから、たとえば、400℃、20分間の熱処理が実行される(ステップS7)。この1回の熱処理により、シリコン面11とシリコン面11に形成された表面モリブデン金属層3との界面には良好なショットキ接合が形成されるとともに、表面モリブデン金属層3と表面金属層5との界面の密着力が高められる。それと同時に、カーボン面12とカーボン面12に形成された裏面モリブデン金属層2との界面には良好なオーミック接合が形成されるとともに、裏面モリブデン金属層2と裏面金属層4との界面の密着力が高められる。
【0039】
すなわち、シリコン面にショットキ接合する金属とカーボン面にオーミック接合する金属とをモリブデンに統一したことによって、2つのモリブデン金属層2,3および2つの金属層4,5に関する熱処理を一括して行うことができる。これにより、ショットキバリアダイオードの製造工程を著しく短縮できる。
熱処理温度は300℃〜500℃の温度範囲内(たとえば、350℃〜450℃)とされる。これにより、従来、Ni金属層を使用していた場合に必要であった1000℃の熱処理よりもはるかに低温の処理で足りるので、製造工程中の熱処理温度によって、ショットキバリアダイオードの動作特性に悪影響が及ぶおそれがなく、製造歩留まりを改善することができる。
【0040】
ここで、たとえば300℃以下の温度で熱処理を行えば、カーボン面12とカーボン面12に接触して形成された裏面モリブデン金属層2との界面では良好なオーミック接合を形成することができず、さらに、製造工程の時間が長くなってしまい、製造効率の低下を招く。また、500℃以上の温度で熱処理を行えば、シリコン面11とシリコン面11に接触して形成された表面モリブデン金属層3との界面のショットキ接合がオーミック接合になってしまう。そのため、300℃〜500℃の温度範囲内で熱処理を行えば、製造工程の時間が長くなるおそれもなく、カーボン面12とカーボン面12に接触して形成された裏面モリブデン金属層2との界面には良好なオーミック接合を形成することができる。同時に、シリコン面11とシリコン面11に接触して形成された表面モリブデン金属層3との界面には、良好なショットキ接合を形成することができる。
【0041】
シリコン面11とシリコン面11に接触して形成された表面モリブデン金属層3との界面のショットキ接合がオーミック接合になる温度の上限は500℃であるので、350℃〜450℃の温度範囲内で熱処理工程が行われることがより好ましい。
このようにして製造されたショットキバリアダイオードは、逆方向降伏電圧が600V〜1000Vとなり、さらに、順方向立ち上がり電圧が1.3V/1Aとなって、良好な動作特性を示す。これにより、SiC半導体基板1の両面にモリブデン金属層2,3を共通に使用して製造工程の短縮を図っても、充分に実用にたえるショットキバリアダイオードを製造することができる。
【0042】
同様の特性のショットキバリアダイオードは、モリブデン(Mo)の代わりに、チタン(Ti)、クロム(Cr)、マンガン(Mn)、ジルコニウム(Zr)、タンタル(Ta)もしくはタングステン(W)、またはこれらから選択される2つ以上の金属の合金を、オーミック接合およびショットキ接合の形成のための金属層2,3の材料として共通に用いても得ることができる。モリブデンの場合も同様であるが、これらの金属は、SiCと次のような化学反応式に従う反応を示す。
【0043】
SiC+M → MxSiy+MmCn
ただし、Mは金属を表わす。x,y,m,nは自然数である。
すなわち、上記のような金属は、SiCの中のSiおよびCの両方と反応し、その結果、SiCとの界面にオーミック接合を形成し易い。
これに対して、鉄(Fe)、ニッケル(Ni)、銅(Cu)および鉛(Pb)などの金属は、
SiC+M → MxSiy+C
のような反応となり、SiC中のCとのみ反応する。また、アルミニウム(Al)などは、
SiC+M → MmCn +Si
のような反応となり、SiC中のSiとのみ反応する。
【0044】
つまり、鉄、ニッケル、銅、鉛およびアルミニウムなどの金属は、SiC中のCまたはSiのいずれかとだけ反応するので、SiCとの界面にオーミック接合を形成しにくい。
モリブデン、チタン、クロム、マンガン、ジルコニウム、タンタルおよびタングステンは、それらの金属の珪化物の生成自由エネルギー(ギブスの生成自由エネルギーΔG)が零未満(負の値)であり、かつ、それらの金属の炭化物の生成自由エネルギーも零未満である。生成自由エネルギーは、小さいほど生成化学反応が生じやすく、負の値の場合には化学反応が自発的に進み、正の値の場合には、その生成物を生成するための化学反応を進行させるために、外部からエネルギーを与える必要がある。
【0045】
したがって、珪化物の生成自由エネルギーおよび炭化物の生成自由エネルギーがいずれも負の値となる上記の金属群は、SiC中のSiおよびCの両方と容易に反応し、良好なオーミック接合を形成する物質であると言える。
図4は、モリブデン、チタンおよびニッケルの珪化物の生成自由エネルギーを示している。この図4から、モリブデン、チタンおよびニッケルは、400℃〜1000℃の温度範囲において、いずれも珪化物の生成自由エネルギーが負の値をとることがわかる。
【0046】
図5は、モリブデン、チタン、ニッケルおよびアルミニウムについて、それらの炭化物の生成自由エネルギーを示した図である。この図5から、アルミニウム、モリブデンおよびチタンは、400℃〜1000℃の温度範囲において、炭化物の生成自由エネルギーが負の値をとることがわかる。これに対して、ニッケルの炭化物であるNi3Cの生成自由エネルギーは、400℃〜1000℃の温度範囲において正の値をとる。このことから、ニッケルの金属膜をSiC半導体基板の表面に形成しても、良好なオーミック接合を得にくいことが理解される。
【0047】
また、図4には現れていないが、アルミニウムは、Siと反応して珪化物を生成せず、それゆえ、珪化物の生成自由エネルギーは、図4に示すことができないほど大きな値である。よって、アルミニウムの金属層をSiC半導体基板表面に形成しても、やはり良好なオーミック接合を得ることができない。
SiC半導体基板の表面に良好なオーミック接合を形成するためには、炭化物および珪化物の生成自由エネルギーがいずれも低いほどよいから、モリブデンよりもチタンを用いた方が良好なオーミック接合を形成できる。
【0048】
また、上記の図4および図5は、非特許文献1の記述に基づいて作成したものであるが、この非特許文献1の記載によれば、ジルコニウムは、チタンよりもさらに、珪化物および炭化物の生成自由エネルギーが低い。したがって、チタンよりもジルコニウムを用いた方がさらに良好なオーミック接合を形成できると考えられる。
本願の発明者は、SiC半導体基板1の両面にモリブデン金属層2,3を接合させて作製したショットキバリアダイオードに関し、シリコン面およびカーボン面と金属層2,3との界面を、透過型電子顕微鏡(Transmission Electron Microscope:TEM)で観察した。
【0049】
その結果、カーボン面12においては、SiC結晶界面に周期性のある結晶構造を維持した準結晶と考えられる厚さ約30Åの領域ができていることを確認した。すなわち、SiC半導体基板1の表面にモリブデン金属が十分に拡散し、良好なオーミック接合が得られていることが確認された。
一方、シリコン面11においては、モリブデン金属層3とSiC半導体基板1との界面に、厚さ約10Åの非結晶合金領域が形成されていることが確認された。これにより、シリコン面においては、良好なショットキ接合が形成されていると言える。
【0050】
さらに本願発明者は、シリコン面11とモリブデン金属層3の界面にある非結晶合金領域をエネルギー分散型X線分光法(Energy Disperse X−ray:EDX)により分析している。その分析結果によれば、非結晶合金領域には酸素原子が含まれていることが確認されている。
同様に、本願発明者は、カーボン面12とモリブデン金属層2との間の界面のEDX分析を行っており、その結果から、準結晶を形成していると思われるSiC/Mo拡散領域において酸素原子が存在することが確認されている。
【0051】
このように、SiC半導体基板1のカーボン面12におけるオーミック接合部にも酸素原子が存在しているのは、空気中で洗浄処理等を行った結果であると考えられるが、それでもなお、上記実施形態のショットキバリアダイオードは、良好な特性を示すことが確認されている。
すなわち、図6には、上記ショットキバリアダイオードにおける順方向電圧VFに対する順方向電流IFの関係が示されているが、曲線L1で示す従来のSiCショットキバリアダイオード(オーミック電極にNi、ショットキ電極にTiを用いたもの)に比較して、モリブデン金属層2,3をカーボン面12およびシリコン面11に共通に適用した上記の実施形態に係るSiCショットキバリアダイオードでは、曲線L2に示すように、順方向電流の良好な立ち上がり特性が得られた。すなわち、順方向立ち上がり電圧VFを低くすることができた。
【0052】
さらに、SiC半導体基板のカーボン面およびシリコン面にチタンおよびモリブデンの合金(Ti−Mo)からなる金属層を適用した場合には、曲線L3で示すように、モリブデン金属層を用いた場合よりもさらに良好な順方向立ち上がり特性が得られた。
なお、曲線L0は、Si半導体基板を用いたショットキバリアダイオードの特性を示す。
【0053】
また、図7には、SiCショットキバリアダイオードのオン抵抗特性が示されている。曲線L11は、シリコン半導体デバイスにおけるオン抵抗の限界値を示し、曲線L12は、4H−SiC半導体デバイスにおけるオン抵抗の限界値を示している。
モリブデン金属層をSiC半導体基板のカーボン面およびシリコン面に形成した上記実施形態のショットキバリアダイオードは、ポイントP1で示すように、極めて低いオン抵抗を示した。また、SiC半導体基板の両面にチタン金属層を適用すれば、領域Aの付近のオン抵抗特性が得られると期待される。
なお、従来品(オーミック電極にNiを用い、ショットキ電極にTiを用いたもの)のオン抵抗特性は、ポイントP10で示されている。
【0054】
図8は、SiC半導体基板の両面にチタン金属層を形成してショットキバリアダイオードを作成する場合の構造例を示す図解的な断面図である。この構造例では、SiC半導体基板1の両面のチタン金属層の表面にモリブデン金属層がそれぞれ形成され、ショットキ電極側には、モリブデン金属層上にアルミニウムワイヤとの接着性に優れるAl−Si合金層が形成されている。また、オーミック電極側のモリブデン金属層上には、金(Au)、銀(Ag)または金および銀の合金(Au−Ag)からなる金属層が形成されていて、リードフレーム等への良好なダイボンディングができるようになっている。
【0055】
以上、この発明の一実施形態について説明したが、この発明は他の形態で実施することもできる。たとえば、上記の実施形態では、SiC半導体基板の両面にモリブデン等からなる金属層を形成してショットキバリアダイオードを構成する例について説明したが、この発明は、SiC半導体基板を用いた接合型電界効果トランジスタ(Junction field effect transistor)や、MOS電界効果トランジスタ(MOSFET)や、集積回路素子のように、SiC半導体基板の表面にオーミック接合する電極(ソース電極、ドレイン電極など)を設ける必要のある任意のSiC半導体デバイスに適用することができる。
【0056】
また、上記の実施形態では、N型SiC半導体基板を用いる例について説明したが、P型SiC半導体基板が用いられる場合も同様にして、ショットキバリアダイオード等のSiC半導体デバイスを作製することができる。
さらに、上記の実施形態では、SiC半導体基板のシリコン面にショットキ接合する電極を形成し、カーボン面にオーミック接合する電極を形成する例について説明したが、シリコン面側の半導体層のキャリア濃度をカーボン面側の半導体層のキャリア濃度よりも高くしておき、シリコン面にオーミック電極を形成し、カーボン面にショットキ電極を形成してショットキバリアダイオードを作製してもよい。
【0057】
その他、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能である。
【図面の簡単な説明】
【図1】この発明の一実施形態にかかる半導体装置の構造を図解的に示す断面図である。
【図2】この発明の一実施形態にかかるショットキバリアダイオードの製造工程を工程順に示す図解図である。
【図3】この発明の一実施形態にかかるショットキバリアダイオードの製造工程を工程順に示すフローチャートである。
【図4】珪化物の生成自由エネルギーを示す図である。
【図5】炭化物の生成自由エネルギーを示す図である。
【図6】ショットキバリアダイオードの順方向電圧対順方向電流特性を示す図である。
【図7】ショットキバリアダイオードのオン抵抗特性を示す図である。
【図8】炭化シリコン半導体基板の両面にチタン金属層を形成したショットキバリアダイオードの構造例を示す図解的な断面図である。
【図9】従来のショットキバリアダイオードの製造工程を工程順に示す図解図である。
【図10】従来のショットキバリアダイオードの製造工程を工程順に示すフローチャートである。
【符号の説明】
1 炭化シリコン半導体基板
2 裏面モリブデン金属層
3 表面モリブデン金属層
4 裏面金属層
5 表面金属層
11 シリコン面
12 カーボン面
Claims (12)
- 炭化シリコン半導体基板と、
この炭化シリコン半導体基板の一方表面にオーミック接合され、珪化物の生成自由エネルギーおよび炭化物の生成自由エネルギーがいずれも負の値をとる金属材料からなるオーミック金属層とを含むことを特徴とする半導体装置。 - 上記オーミック金属層は、当該オーミック金属層を上記炭化シリコン半導体基板の表面にオーミック接合させるための熱処理時の温度における珪化物の生成自由エネルギーおよび炭化物の生成自由エネルギーがいずれも負の値をとる金属材料からなっていることを特徴とする請求項1記載の半導体装置。
- 上記オーミック金属層が、モリブデン、チタン、クロム、マンガン、ジルコニウム、タンタルおよびタングステンを含む群から選択される少なくとも1つの金属材料からなっていることを特徴とする請求項1または2記載の半導体装置。
- 上記炭化シリコン半導体基板の上記一方表面側の半導体層におけるキャリア濃度が、1017〜1021/cm3の範囲内であることを特徴とする請求項1ないし3のいずれかに記載の半導体装置。
- 上記オーミック金属層の表面に、さらに、当該オーミック金属層とは異なる金属材料からなる他の金属層を成膜した多層金属構造を備えていることを特徴とする請求項1ないし4のいずれかに記載の半導体装置。
- 上記炭化シリコン半導体基板の上記一方表面側の第1半導体層におけるキャリア濃度が、当該炭化シリコン半導体基板の他方表面側の第2半導体層におけるキャリア濃度よりも高く、
上記他方表面にショットキ接合され、上記オーミック金属層と同じ材料からなるショットキ金属層をさらに含むことを特徴とする請求項1ないし5のいずれかに記載の半導体装置。 - 上記第1半導体層のキャリア濃度が、1017〜1021/cm3の範囲内であり、
上記第2半導体層のキャリア濃度が、1014〜1016/cm3の範囲内であることを特徴とする請求項6記載の半導体装置。 - 炭化シリコン半導体基板の一方表面に、金属層を成膜する成膜工程と、
この成膜工程の後、上記金属層に300℃〜500℃の温度範囲の熱処理を施し、上記金属層と上記炭化シリコン半導体基板の一方表面との間にオーミック接合を形成する熱処理工程とを含み、
上記成膜工程は、上記熱処理工程での上記炭化シリコン半導体基板の温度における珪化物の生成自由エネルギーおよび炭化物の生成自由エネルギーがいずれも負の値をとる金属材料によって、上記炭化シリコン半導体基板に接触する金属層を成膜する工程を含むことを特徴とする半導体装置の製造方法。 - 上記成膜工程は、モリブデン、チタン、クロム、マンガン、ジルコニウム、タンタルおよびタングステンを含む群から選択される少なくとも1つの金属材料によって、上記炭化シリコン半導体基板に接触する金属層を成膜する工程を含むことを特徴とする請求項8記載の半導体装置の製造方法。
- 一方表面側の第1半導体層におけるキャリア濃度が、他方表面側の第2半導体層におけるキャリア濃度よりも高い炭化シリコン半導体基板を用いた半導体装置の製造方法であって、
上記炭化シリコン半導体基板の上記第1半導体層に接触する第1金属層を成膜する第1成膜工程と、
上記炭化シリコン半導体基板の上記第2半導体層に接触し、上記第1金属層と同じ金属材料からなる第2金属層を成膜する第2成膜工程と、
上記第一成膜工程および上記第二成膜工程の後、上記第1金属層および第2金属層を同時に所定温度で熱処理することによって、上記第1金属層と上記第1半導体層との間にオーミック接合を形成するとともに、上記第2金属層と上記第2半導体層との間にショットキ接合を形成する熱処理工程とを含み、
上記1および第2成膜工程は、上記熱処理工程での上記炭化シリコン半導体基板の温度における珪化物の生成自由エネルギーおよび炭化物の生成自由エネルギーがいずれも負の値をとる金属材料によって、上記炭化シリコン半導体基板に接触する第1および第2金属層をそれぞれ成膜する工程を含むことを特徴とする半導体装置の製造方法。 - 上記熱処理工程は、300℃〜500℃の温度範囲内で熱処理する工程であることを特徴とする請求項10記載の半導体装置の製造方法。
- 上記第1および第2成膜工程は、モリブデン、チタン、クロム、マンガン、ジルコニウム、タンタルおよびタングステンを含む群から選択される少なくとも1つの金属材料によって、上記炭化シリコン半導体基板に接触する第1および第2金属層をそれぞれ成膜する工程を含むことを特徴とする請求項10または11記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003083667A JP3890311B2 (ja) | 2002-03-28 | 2003-03-25 | 半導体装置およびその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002092530 | 2002-03-28 | ||
JP2002335414 | 2002-11-19 | ||
JP2003083667A JP3890311B2 (ja) | 2002-03-28 | 2003-03-25 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004221513A true JP2004221513A (ja) | 2004-08-05 |
JP3890311B2 JP3890311B2 (ja) | 2007-03-07 |
Family
ID=32912783
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003083667A Expired - Lifetime JP3890311B2 (ja) | 2002-03-28 | 2003-03-25 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3890311B2 (ja) |
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007201155A (ja) * | 2006-01-26 | 2007-08-09 | Nissan Motor Co Ltd | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 |
US7507650B2 (en) | 2004-03-26 | 2009-03-24 | Central Research Institute Of Electric Power Industry | Process for producing Schottky junction type semiconductor device |
JP2009200278A (ja) * | 2008-02-22 | 2009-09-03 | Mitsubishi Electric Corp | SiCショットキバリアダイオードの製造方法 |
JP2009545885A (ja) * | 2006-07-31 | 2009-12-24 | ヴィシェイ−シリコニックス | SiCショットキーダイオード用モリブデンバリア金属および製造方法 |
US7902054B2 (en) | 2006-02-16 | 2011-03-08 | Central Research Institute Of Electric Power Industry | Schottky barrier semiconductor device and method for manufacturing the same |
JP4690485B2 (ja) * | 2007-10-24 | 2011-06-01 | パナソニック株式会社 | 半導体素子の製造方法 |
US7973318B2 (en) | 2006-10-18 | 2011-07-05 | Rohm Co., Ltd. | Schottky barrier diode and method for making the same |
JP2011142355A (ja) * | 2011-04-21 | 2011-07-21 | Sumitomo Electric Ind Ltd | 整流素子 |
JP2011146753A (ja) * | 2011-05-06 | 2011-07-28 | Rohm Co Ltd | 半導体装置 |
CN102163627A (zh) * | 2010-02-23 | 2011-08-24 | 株式会社电装 | 具有肖特基势垒二极管的碳化硅半导体装置及其制造方法 |
JP2011166181A (ja) * | 2011-05-31 | 2011-08-25 | Sumitomo Electric Ind Ltd | 整流素子およびその製造方法 |
JP2011171551A (ja) * | 2010-02-19 | 2011-09-01 | Toyota Motor Corp | 半導体装置の製造方法 |
JP2014042053A (ja) * | 2013-10-15 | 2014-03-06 | Rohm Co Ltd | 半導体装置 |
US9412880B2 (en) | 2004-10-21 | 2016-08-09 | Vishay-Siliconix | Schottky diode with improved surge capability |
US9419092B2 (en) | 2005-03-04 | 2016-08-16 | Vishay-Siliconix | Termination for SiC trench devices |
US9472403B2 (en) | 2005-03-04 | 2016-10-18 | Siliconix Technology C.V. | Power semiconductor switch with plurality of trenches |
US9496421B2 (en) | 2004-10-21 | 2016-11-15 | Siliconix Technology C.V. | Solderable top metal for silicon carbide semiconductor devices |
JP2017055002A (ja) * | 2015-09-11 | 2017-03-16 | 株式会社東芝 | 半導体装置 |
JP2017055000A (ja) * | 2015-09-11 | 2017-03-16 | 株式会社東芝 | 半導体装置 |
JP2017055001A (ja) * | 2015-09-11 | 2017-03-16 | 株式会社東芝 | 半導体装置 |
US9627553B2 (en) | 2005-10-20 | 2017-04-18 | Siliconix Technology C.V. | Silicon carbide schottky diode |
JP2017126604A (ja) * | 2016-01-12 | 2017-07-20 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び昇降機 |
KR20190087848A (ko) * | 2018-01-17 | 2019-07-25 | 포항공과대학교 산학협력단 | 오믹 접촉 구조 및 이를 통해 제조된 반도체 소자 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009094392A (ja) | 2007-10-11 | 2009-04-30 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
-
2003
- 2003-03-25 JP JP2003083667A patent/JP3890311B2/ja not_active Expired - Lifetime
Cited By (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7507650B2 (en) | 2004-03-26 | 2009-03-24 | Central Research Institute Of Electric Power Industry | Process for producing Schottky junction type semiconductor device |
US9496421B2 (en) | 2004-10-21 | 2016-11-15 | Siliconix Technology C.V. | Solderable top metal for silicon carbide semiconductor devices |
US9412880B2 (en) | 2004-10-21 | 2016-08-09 | Vishay-Siliconix | Schottky diode with improved surge capability |
US9472403B2 (en) | 2005-03-04 | 2016-10-18 | Siliconix Technology C.V. | Power semiconductor switch with plurality of trenches |
US9419092B2 (en) | 2005-03-04 | 2016-08-16 | Vishay-Siliconix | Termination for SiC trench devices |
US9627553B2 (en) | 2005-10-20 | 2017-04-18 | Siliconix Technology C.V. | Silicon carbide schottky diode |
JP2007201155A (ja) * | 2006-01-26 | 2007-08-09 | Nissan Motor Co Ltd | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 |
US7902054B2 (en) | 2006-02-16 | 2011-03-08 | Central Research Institute Of Electric Power Industry | Schottky barrier semiconductor device and method for manufacturing the same |
US9627552B2 (en) | 2006-07-31 | 2017-04-18 | Vishay-Siliconix | Molybdenum barrier metal for SiC Schottky diode and process of manufacture |
JP2009545885A (ja) * | 2006-07-31 | 2009-12-24 | ヴィシェイ−シリコニックス | SiCショットキーダイオード用モリブデンバリア金属および製造方法 |
JP2015122520A (ja) * | 2006-07-31 | 2015-07-02 | ヴィシェイ−シリコニックス | SiCショットキーダイオード用モリブデンバリア金属および製造方法 |
US8441017B2 (en) | 2006-10-18 | 2013-05-14 | Rohm Co., Ltd. | Schottky barrier diode and method for making the same |
US8679954B2 (en) | 2006-10-18 | 2014-03-25 | Rohm Co., Ltd. | Schottky barrier diode and method for making the same |
US7973318B2 (en) | 2006-10-18 | 2011-07-05 | Rohm Co., Ltd. | Schottky barrier diode and method for making the same |
US8237172B2 (en) | 2007-10-24 | 2012-08-07 | Panasonic Corporation | Semiconductor device having a silicon carbide substrate with an ohmic electrode layer in which a reaction layer is arranged in contact with the silicon carbide substrate |
JP4690485B2 (ja) * | 2007-10-24 | 2011-06-01 | パナソニック株式会社 | 半導体素子の製造方法 |
JP2009200278A (ja) * | 2008-02-22 | 2009-09-03 | Mitsubishi Electric Corp | SiCショットキバリアダイオードの製造方法 |
JP2011171551A (ja) * | 2010-02-19 | 2011-09-01 | Toyota Motor Corp | 半導体装置の製造方法 |
JP2011176015A (ja) * | 2010-02-23 | 2011-09-08 | Denso Corp | ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法 |
CN102163627A (zh) * | 2010-02-23 | 2011-08-24 | 株式会社电装 | 具有肖特基势垒二极管的碳化硅半导体装置及其制造方法 |
JP2011142355A (ja) * | 2011-04-21 | 2011-07-21 | Sumitomo Electric Ind Ltd | 整流素子 |
JP2011146753A (ja) * | 2011-05-06 | 2011-07-28 | Rohm Co Ltd | 半導体装置 |
JP2011166181A (ja) * | 2011-05-31 | 2011-08-25 | Sumitomo Electric Ind Ltd | 整流素子およびその製造方法 |
JP2014042053A (ja) * | 2013-10-15 | 2014-03-06 | Rohm Co Ltd | 半導体装置 |
JP2017055002A (ja) * | 2015-09-11 | 2017-03-16 | 株式会社東芝 | 半導体装置 |
JP2017055000A (ja) * | 2015-09-11 | 2017-03-16 | 株式会社東芝 | 半導体装置 |
JP2017055001A (ja) * | 2015-09-11 | 2017-03-16 | 株式会社東芝 | 半導体装置 |
JP2017126604A (ja) * | 2016-01-12 | 2017-07-20 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び昇降機 |
KR20190087848A (ko) * | 2018-01-17 | 2019-07-25 | 포항공과대학교 산학협력단 | 오믹 접촉 구조 및 이를 통해 제조된 반도체 소자 |
KR102013515B1 (ko) * | 2018-01-17 | 2019-08-22 | 포항공과대학교 산학협력단 | 오믹 접촉 구조 및 이를 통해 제조된 반도체 소자 |
Also Published As
Publication number | Publication date |
---|---|
JP3890311B2 (ja) | 2007-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3890311B2 (ja) | 半導体装置およびその製造方法 | |
US7745317B2 (en) | Semiconductor device and method of manufacturing the same | |
JP5449786B2 (ja) | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 | |
JP3871607B2 (ja) | 半導体素子およびその製造方法 | |
WO2013146326A1 (ja) | 炭化珪素半導体デバイス | |
WO2010128571A1 (ja) | 半導体装置およびその製造方法 | |
WO2008018342A1 (fr) | Dispositif semi-conducteur au carbure de silicium et son procédé de fabrication | |
JP5369581B2 (ja) | 半導体デバイス用裏面電極、半導体デバイスおよび半導体デバイス用裏面電極の製造方法 | |
CN112466752A (zh) | 碳化硅半导体装置及碳化硅半导体装置的制造方法 | |
WO2012137959A1 (ja) | 炭化珪素半導体装置の製造方法 | |
JP4091931B2 (ja) | SiC半導体装置およびSiC半導体装置の製造方法 | |
JP2005277240A (ja) | 炭化珪素半導体のオーミック電極及びその製造方法 | |
JP4038498B2 (ja) | 半導体素子および半導体素子の製造方法 | |
JP7283053B2 (ja) | 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法 | |
JP6040904B2 (ja) | 半導体装置およびその製造方法 | |
JP2006086183A (ja) | SiC半導体装置およびSiC半導体装置の製造方法 | |
JP6051573B2 (ja) | 半導体装置の製造方法 | |
JP2017168676A (ja) | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 | |
JP6724444B2 (ja) | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 | |
JP3858693B2 (ja) | 半導体素子の製造方法 | |
JP3823826B2 (ja) | 半導体素子の製造方法 | |
JP2023120989A (ja) | 半導体装置およびその製造方法 | |
JP3142592B2 (ja) | 合金電極形成方法 | |
JP2018049927A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2019140234A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061204 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3890311 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131208 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |