JP3180501B2 - オーミック電極の形成方法 - Google Patents
オーミック電極の形成方法Info
- Publication number
- JP3180501B2 JP3180501B2 JP07897493A JP7897493A JP3180501B2 JP 3180501 B2 JP3180501 B2 JP 3180501B2 JP 07897493 A JP07897493 A JP 07897493A JP 7897493 A JP7897493 A JP 7897493A JP 3180501 B2 JP3180501 B2 JP 3180501B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- ohmic electrode
- layer
- compound semiconductor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、オーミック電極の形
成方法に関し、特に、III-Ｖ族化合物半導体基体に対す
るオーミック電極の形成方法に関する。
成方法に関し、特に、III-Ｖ族化合物半導体基体に対す
るオーミック電極の形成方法に関する。
【０００２】
【従来の技術】化合物半導体を用いたＦＥＴなどのデバ
イスの高性能化や信頼性の向上を図る上で、オーミック
電極の接触抵抗の低減や熱安定性の向上は重要な課題で
ある。しかしながら、化合物半導体、特にＧａＡｓ系半
導体などのIII-Ｖ族化合物半導体に対するオーミック電
極は、上記の要求を満足するものが得られていないのが
現状である。
イスの高性能化や信頼性の向上を図る上で、オーミック
電極の接触抵抗の低減や熱安定性の向上は重要な課題で
ある。しかしながら、化合物半導体、特にＧａＡｓ系半
導体などのIII-Ｖ族化合物半導体に対するオーミック電
極は、上記の要求を満足するものが得られていないのが
現状である。
【０００３】現在、ＧａＡｓ系半導体に対するオーミッ
ク電極として実用化または提案されているものを大きく
分けると次の３通りに分類することができる。すなわ
ち、分類１のオーミック電極は、オーミック金属として
ＧａＡｓ系半導体に対してドナー不純物となる元素を含
むものを用い、熱処理によりその元素を半導体中に拡散
させて高不純物濃度のｎ型領域を電極金属と半導体との
界面に形成し、トンネル効果などによりオーミック接触
を得るものである。分類２のオーミック電極は、オーミ
ック金属として、低エネルギー障壁の中間層を形成する
元素を含むものを用い、熱処理により電極金属と半導体
との間に低エネルギー障壁の中間層を形成し、キャリア
が流れる部分のエネルギー障壁の高さを低下させること
によりオーミック接触を得るものである。分類３のオー
ミック電極は、オーミック金属として、熱処理によりＧ
ａＡｓ系半導体と反応し、かつ半導体の再成長層を形成
する元素とＧａＡｓ系半導体に対してドナー不純物とな
る元素とを含むものを用い、熱処理により再成長層を形
成するとともにその再成長層を高不純物濃度のｎ型化
し、トンネル効果などによりオーミック接触を得るもの
である。
ク電極として実用化または提案されているものを大きく
分けると次の３通りに分類することができる。すなわ
ち、分類１のオーミック電極は、オーミック金属として
ＧａＡｓ系半導体に対してドナー不純物となる元素を含
むものを用い、熱処理によりその元素を半導体中に拡散
させて高不純物濃度のｎ型領域を電極金属と半導体との
界面に形成し、トンネル効果などによりオーミック接触
を得るものである。分類２のオーミック電極は、オーミ
ック金属として、低エネルギー障壁の中間層を形成する
元素を含むものを用い、熱処理により電極金属と半導体
との間に低エネルギー障壁の中間層を形成し、キャリア
が流れる部分のエネルギー障壁の高さを低下させること
によりオーミック接触を得るものである。分類３のオー
ミック電極は、オーミック金属として、熱処理によりＧ
ａＡｓ系半導体と反応し、かつ半導体の再成長層を形成
する元素とＧａＡｓ系半導体に対してドナー不純物とな
る元素とを含むものを用い、熱処理により再成長層を形
成するとともにその再成長層を高不純物濃度のｎ型化
し、トンネル効果などによりオーミック接触を得るもの
である。
【０００４】分類１のオーミック電極の代表的な例を図
７に示す。この例においては、図７Ａに示すように、ｎ
+ 型ＧａＡｓ基板１０１上にオーミック金属としてＡｕ
Ｇｅ／Ｎｉ薄膜１０２を形成した後、４００〜５００℃
で熱処理を行うことにより、図７Ｂに示すようにオーミ
ック電極を形成する。図７Ｂにおいて、符号１０３はｎ
++型ＧａＡｓ層、１０４はＮｉＡｓとβ−ＡｕＧａとが
混在する層を示す。
７に示す。この例においては、図７Ａに示すように、ｎ
+ 型ＧａＡｓ基板１０１上にオーミック金属としてＡｕ
Ｇｅ／Ｎｉ薄膜１０２を形成した後、４００〜５００℃
で熱処理を行うことにより、図７Ｂに示すようにオーミ
ック電極を形成する。図７Ｂにおいて、符号１０３はｎ
++型ＧａＡｓ層、１０４はＮｉＡｓとβ−ＡｕＧａとが
混在する層を示す。
【０００５】しかしながら、この図７Ｂに示すオーミッ
ク電極は、熱安定性が悪いという問題がある。すなわ
ち、この場合には、オーミック金属としてのＡｕＧｅ／
Ｎｉ薄膜１０２中に多量に含まれているＡｕ（通常用い
られるＡｕＧｅ中には８８％のＡｕが含まれている）が
４００℃以上の温度の熱処理によりｎ+ 型ＧａＡｓ基板
１０１と反応することにより層１０４中にβ−ＡｕＧａ
が形成されるため、オーミック電極の接触抵抗が大幅に
増大する。その結果、オーミック電極形成後に行われる
化学気相成長（ＣＶＤ）などの高温プロセスによりデバ
イス特性の劣化が引き起こされる。また、ｎ+ 型ＧａＡ
ｓ基板１０１とＡｕＧｅ／Ｎｉ薄膜１０２中のＡｕとの
反応によりβ−ＡｕＧａが形成されることにより、オー
ミック電極の表面の面荒れが生じ、これが後の微細加工
を行う上で問題となっている。
ク電極は、熱安定性が悪いという問題がある。すなわ
ち、この場合には、オーミック金属としてのＡｕＧｅ／
Ｎｉ薄膜１０２中に多量に含まれているＡｕ（通常用い
られるＡｕＧｅ中には８８％のＡｕが含まれている）が
４００℃以上の温度の熱処理によりｎ+ 型ＧａＡｓ基板
１０１と反応することにより層１０４中にβ−ＡｕＧａ
が形成されるため、オーミック電極の接触抵抗が大幅に
増大する。その結果、オーミック電極形成後に行われる
化学気相成長（ＣＶＤ）などの高温プロセスによりデバ
イス特性の劣化が引き起こされる。また、ｎ+ 型ＧａＡ
ｓ基板１０１とＡｕＧｅ／Ｎｉ薄膜１０２中のＡｕとの
反応によりβ−ＡｕＧａが形成されることにより、オー
ミック電極の表面の面荒れが生じ、これが後の微細加工
を行う上で問題となっている。
【０００６】さらに、図７Ｂに示すオーミック電極は、
ｎ++型ＧａＡｓ層１０３の薄層化やＦＥＴなどのデバイ
スの微細化に対応することができないという問題もあ
る。すなわち、ｎ++型ＧａＡｓ層１０３は熱処理時の拡
散によって形成されることにより、その深さや横方向
（基板に平行な方向）の広がりは熱処理の温度および時
間のみによって決まる。このため、このｎ++型ＧａＡｓ
層１０３の深さや横方向の広がりを制御することはでき
ない。この結果、デバイスの高性能化や微細化のために
ｎ++型ＧａＡｓ層１０３の薄層化やオーミック電極間の
距離の短縮を図ることは困難である。
ｎ++型ＧａＡｓ層１０３の薄層化やＦＥＴなどのデバイ
スの微細化に対応することができないという問題もあ
る。すなわち、ｎ++型ＧａＡｓ層１０３は熱処理時の拡
散によって形成されることにより、その深さや横方向
（基板に平行な方向）の広がりは熱処理の温度および時
間のみによって決まる。このため、このｎ++型ＧａＡｓ
層１０３の深さや横方向の広がりを制御することはでき
ない。この結果、デバイスの高性能化や微細化のために
ｎ++型ＧａＡｓ層１０３の薄層化やオーミック電極間の
距離の短縮を図ることは困難である。
【０００７】分類２および分類３のオーミック電極は、
上述の分類１の代表例によるオーミック電極の形成にお
いてＡｕＧｅ／Ｎｉ薄膜１０２を用いていることによる
問題点、すなわちオーミック電極の熱安定性や電極表面
の面荒れを改善するために提案されたものである。
上述の分類１の代表例によるオーミック電極の形成にお
いてＡｕＧｅ／Ｎｉ薄膜１０２を用いていることによる
問題点、すなわちオーミック電極の熱安定性や電極表面
の面荒れを改善するために提案されたものである。
【０００８】分類２のオーミック電極の代表的な例を図
８に示す。この例においては、図８Ａに示すように、ｎ
+ 型ＧａＡｓ基板２０１上にオーミック金属としてＮｉ
Ｉｎ薄膜２０２およびＷ薄膜２０３を順次形成した後、
９００℃程度の高温で１秒程度熱処理を行うことによ
り、図８Ｂに示すようにオーミック電極を形成する。図
８Ｂにおいて、符号２０４はＩｎＧａＡｓ（より正確に
はＩｎx Ｇａ1-x Ａｓと書かれるがこのように略記する
ものとする。以下同様。）層、２０５はＮｉ3 Ｉｎ薄膜
を示す。この場合には、熱処理によりｎ+ 型ＧａＡｓ基
板２０１とＮｉＩｎ薄膜２０２中のＩｎとの反応が起き
て低エネルギー障壁の中間層としてＩｎＧａＡｓ層２０
４が形成されることにより、エネルギー障壁の実効的な
高さが低下してオーミック接触が得られる。この図８Ｂ
に示すオーミック電極は、図７Ｂに示す分類１のオーミ
ック電極におけるβ−ＡｕＧａのような低融点の化合物
を含まないことにより、４００℃、１００時間程度の熱
処理によってもオーミック電極の接触抵抗が安定である
ことが報告されている。
８に示す。この例においては、図８Ａに示すように、ｎ
+ 型ＧａＡｓ基板２０１上にオーミック金属としてＮｉ
Ｉｎ薄膜２０２およびＷ薄膜２０３を順次形成した後、
９００℃程度の高温で１秒程度熱処理を行うことによ
り、図８Ｂに示すようにオーミック電極を形成する。図
８Ｂにおいて、符号２０４はＩｎＧａＡｓ（より正確に
はＩｎx Ｇａ1-x Ａｓと書かれるがこのように略記する
ものとする。以下同様。）層、２０５はＮｉ3 Ｉｎ薄膜
を示す。この場合には、熱処理によりｎ+ 型ＧａＡｓ基
板２０１とＮｉＩｎ薄膜２０２中のＩｎとの反応が起き
て低エネルギー障壁の中間層としてＩｎＧａＡｓ層２０
４が形成されることにより、エネルギー障壁の実効的な
高さが低下してオーミック接触が得られる。この図８Ｂ
に示すオーミック電極は、図７Ｂに示す分類１のオーミ
ック電極におけるβ−ＡｕＧａのような低融点の化合物
を含まないことにより、４００℃、１００時間程度の熱
処理によってもオーミック電極の接触抵抗が安定である
ことが報告されている。
【０００９】しかしながら、この図８Ｂに示すオーミッ
ク電極は、オーミック接触を得るために９００℃程度の
高温の熱処理を必要とするため、ＪＦＥＴ（接合ゲート
ＦＥＴ）やＨＥＭＴ（高電子移動度トランジスタ）など
のような９００℃以下の温度でゲートやチャネルを形成
するデバイスには用いることはできない。このため、こ
のオーミック電極は、プロセスウィンドウが小さく、適
用可能なデバイスが少ないという問題がある。
ク電極は、オーミック接触を得るために９００℃程度の
高温の熱処理を必要とするため、ＪＦＥＴ（接合ゲート
ＦＥＴ）やＨＥＭＴ（高電子移動度トランジスタ）など
のような９００℃以下の温度でゲートやチャネルを形成
するデバイスには用いることはできない。このため、こ
のオーミック電極は、プロセスウィンドウが小さく、適
用可能なデバイスが少ないという問題がある。
【００１０】分類３のオーミック電極の代表的な例を図
９に示す。この例においては、図９Ａに示すように、ｎ
+ 型ＧａＡｓ基板３０１上にオーミック金属としてＰｄ
薄膜３０２およびＧｅ薄膜３０３を順次形成した後、３
２５〜３７５℃、３０分程度の熱処理を行うことによ
り、図９Ｂに示すようにオーミック電極を形成する。図
９Ｂにおいて、符号３０４はｎ++型ＧａＡｓ層、３０５
はＰｄＧｅ薄膜を示す。この場合には、熱処理中に、ま
ずｎ+ 型ＧａＡｓ基板３０１よりＧａＡｓの再成長層が
形成され、この再成長層中にＧｅ薄膜３０３からＧｅが
拡散することによりｎ++型ＧａＡｓ層３０４が形成さ
れ、オーミック接触が得られる。
９に示す。この例においては、図９Ａに示すように、ｎ
+ 型ＧａＡｓ基板３０１上にオーミック金属としてＰｄ
薄膜３０２およびＧｅ薄膜３０３を順次形成した後、３
２５〜３７５℃、３０分程度の熱処理を行うことによ
り、図９Ｂに示すようにオーミック電極を形成する。図
９Ｂにおいて、符号３０４はｎ++型ＧａＡｓ層、３０５
はＰｄＧｅ薄膜を示す。この場合には、熱処理中に、ま
ずｎ+ 型ＧａＡｓ基板３０１よりＧａＡｓの再成長層が
形成され、この再成長層中にＧｅ薄膜３０３からＧｅが
拡散することによりｎ++型ＧａＡｓ層３０４が形成さ
れ、オーミック接触が得られる。
【００１１】この図９Ｂに示すオーミック電極は、再成
長したｎ++型ＧａＡｓ層３０４の厚さはオーミック金属
としてのＰｄ薄膜３０２やＧｅ薄膜３０３の厚さを変え
ることにより制御することができるため、このｎ++型Ｇ
ａＡｓ層３０４の薄層化を図ることができるとともに、
オーミック電極間の距離の短縮を図ることも可能であ
る。しかしながら、この図９Ｂに示すオーミック電極
は、熱安定性に大きな問題を有している。
長したｎ++型ＧａＡｓ層３０４の厚さはオーミック金属
としてのＰｄ薄膜３０２やＧｅ薄膜３０３の厚さを変え
ることにより制御することができるため、このｎ++型Ｇ
ａＡｓ層３０４の薄層化を図ることができるとともに、
オーミック電極間の距離の短縮を図ることも可能であ
る。しかしながら、この図９Ｂに示すオーミック電極
は、熱安定性に大きな問題を有している。
【００１２】以上の分類１、分類２および分類３のオー
ミック電極の諸特性を表１にまとめて示す。
ミック電極の諸特性を表１にまとめて示す。
【００１３】 表１ ────────────────────────────────── 分類 プロセス難易度 接触抵抗 熱安定性 表面平坦性 短拡散距離 ────────────────────────────────── １ 〇 〇 × × × ２ × 〇 〇 〇 〇 ３ 〇 〇 × 〇 〇 ────────────────────────────────── 本発明 〇 〇 〇 〇 〇 ──────────────────────────────────
【００１４】
【発明が解決しようとする課題】上述のように、従来の
ＧａＡｓ系半導体に対するオーミック電極はいずれも不
満足なものであるため、実用上満足しうる特性を有する
オーミック電極の実現が望まれていた。
ＧａＡｓ系半導体に対するオーミック電極はいずれも不
満足なものであるため、実用上満足しうる特性を有する
オーミック電極の実現が望まれていた。
【００１５】従って、この発明の目的は、ＧａＡｓ系半
導体その他のIII-Ｖ族化合物半導体基体に対する実用的
に満足しうる特性を有するオーミック電極の形成方法を
提供することにある。
導体その他のIII-Ｖ族化合物半導体基体に対する実用的
に満足しうる特性を有するオーミック電極の形成方法を
提供することにある。
【００１６】
【００１７】
【課題を解決するための手段】上記目的を達成するため
に、この発明によるオーミック電極の形成方法は、III-
Ｖ族化合物半導体基体上にＮｉ薄膜、Ｉｎ薄膜およびＧ
ｅ薄膜を順次形成する工程と、Ｎｉ薄膜、Ｉｎ薄膜およ
びＧｅ薄膜が形成されたIII-Ｖ族化合物半導体基体を熱
処理する工程とを有することを特徴とする。
に、この発明によるオーミック電極の形成方法は、III-
Ｖ族化合物半導体基体上にＮｉ薄膜、Ｉｎ薄膜およびＧ
ｅ薄膜を順次形成する工程と、Ｎｉ薄膜、Ｉｎ薄膜およ
びＧｅ薄膜が形成されたIII-Ｖ族化合物半導体基体を熱
処理する工程とを有することを特徴とする。
【００１８】ここで、III-Ｖ族化合物半導体基体には、
例えばＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓなどから
成る基板または層が含まれる。また、このIII-Ｖ族化合
物半導体基体がｎ型である場合、このIII-Ｖ族化合物半
導体基体中にはドナー不純物として、例えばＳｉ、Ｇ
ｅ、Ｔｅ、Ｓｎなどが含まれる。これらのドナー不純物
は、例えばイオン注入、液相エピタキシー（ＬＰＥ）、
分子線エピタキシー（ＭＢＥ）、有機金属気相エピタキ
シー（ＭＯＶＰＥ）などの方法によりIII-Ｖ族化合物半
導体基体中に導入される。
例えばＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓなどから
成る基板または層が含まれる。また、このIII-Ｖ族化合
物半導体基体がｎ型である場合、このIII-Ｖ族化合物半
導体基体中にはドナー不純物として、例えばＳｉ、Ｇ
ｅ、Ｔｅ、Ｓｎなどが含まれる。これらのドナー不純物
は、例えばイオン注入、液相エピタキシー（ＬＰＥ）、
分子線エピタキシー（ＭＢＥ）、有機金属気相エピタキ
シー（ＭＯＶＰＥ）などの方法によりIII-Ｖ族化合物半
導体基体中に導入される。
【００１９】再成長III-Ｖ族化合物半導体層には、例え
ばＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓなどから成る
層が含まれる。この発明の好適な一実施態様において、
この再成長III-Ｖ族化合物半導体層の不純物濃度はIII-
Ｖ族化合物半導体基体の不純物濃度よりもはるかに高
い。また、この発明の好適な一実施態様において、この
再成長III-Ｖ族化合物半導体層はIII-Ｖ族化合物半導体
基体と結晶格子が整合している。この再成長III-Ｖ族化
合物半導体層と金属または金属間化合物との間のエネル
ギー障壁の高さは、III-Ｖ族化合物半導体基体と金属ま
たは金属間化合物との間のエネルギー障壁の高さと同一
であるかまたはそれよりも低い。この再成長III-Ｖ族化
合物半導体層は、例えば、III-Ｖ族化合物半導体基体上
にこのIII-Ｖ族化合物半導体基体に対してドナー不純物
となる元素、例えばＮｉ、Ｃｏ、Ｐｄ、Ｐｔなどのよう
な金属から成る薄膜を真空蒸着やスパッタなどの方法に
より形成した後に熱処理を行って再成長を起こさせるこ
とにより形成することができる。また、この再成長III-
Ｖ族化合物半導体層は、III-Ｖ族化合物半導体基体上に
ＭＢＥやＭＯＶＰＥなどの方法によりIII-Ｖ族化合物半
導体層を直接エピタキシャル成長させ、このIII-Ｖ族化
合物半導体層上にIII-Ｖ族化合物半導体基体に対してド
ナー不純物となる元素、例えばＮｉ、Ｃｏ、Ｐｄ、Ｐｔ
などのような金属から成る薄膜を真空蒸着やスパッタな
どの方法により形成した後に熱処理を行って再成長を起
こさせることにより形成することもできる。
ばＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓなどから成る
層が含まれる。この発明の好適な一実施態様において、
この再成長III-Ｖ族化合物半導体層の不純物濃度はIII-
Ｖ族化合物半導体基体の不純物濃度よりもはるかに高
い。また、この発明の好適な一実施態様において、この
再成長III-Ｖ族化合物半導体層はIII-Ｖ族化合物半導体
基体と結晶格子が整合している。この再成長III-Ｖ族化
合物半導体層と金属または金属間化合物との間のエネル
ギー障壁の高さは、III-Ｖ族化合物半導体基体と金属ま
たは金属間化合物との間のエネルギー障壁の高さと同一
であるかまたはそれよりも低い。この再成長III-Ｖ族化
合物半導体層は、例えば、III-Ｖ族化合物半導体基体上
にこのIII-Ｖ族化合物半導体基体に対してドナー不純物
となる元素、例えばＮｉ、Ｃｏ、Ｐｄ、Ｐｔなどのよう
な金属から成る薄膜を真空蒸着やスパッタなどの方法に
より形成した後に熱処理を行って再成長を起こさせるこ
とにより形成することができる。また、この再成長III-
Ｖ族化合物半導体層は、III-Ｖ族化合物半導体基体上に
ＭＢＥやＭＯＶＰＥなどの方法によりIII-Ｖ族化合物半
導体層を直接エピタキシャル成長させ、このIII-Ｖ族化
合物半導体層上にIII-Ｖ族化合物半導体基体に対してド
ナー不純物となる元素、例えばＮｉ、Ｃｏ、Ｐｄ、Ｐｔ
などのような金属から成る薄膜を真空蒸着やスパッタな
どの方法により形成した後に熱処理を行って再成長を起
こさせることにより形成することもできる。
【００２０】半導体層には、例えばＧａＡｓ、ＡｌＧａ
Ａｓ、ＩｎＧａＡｓなどのIII-Ｖ族化合物半導体から成
る層が含まれる。この発明の好適な一実施態様におい
て、この半導体層は再成長III-Ｖ族化合物半導体層と結
晶格子が整合している。この半導体層と金属または金属
間化合物との間のエネルギー障壁の高さは、再成長III-
Ｖ族化合物半導体層と金属または金属間化合物との間の
エネルギー障壁の高さよりも低い。また、この半導体層
には、ドナー不純物として例えばＳｉ、Ｇｅ、Ｔｅ、Ｓ
ｎなどの金属が含まれていてもよい。この半導体層は、
例えば、III-Ｖ族化合物半導体基体上にＮｉ、Ｃｏ、Ｐ
ｄ、Ｐｔなどのような金属から成る薄膜を形成し、その
上にエネルギー障壁の高さを低下させる元素、例えばＩ
ｎから成る薄膜を真空蒸着やスパッタなどの方法により
形成した後に熱処理を行って再成長III-Ｖ族化合物半導
体層上に再成長させることにより形成することができ
る。また、この半導体層は、再成長III-Ｖ族化合物半導
体層上にＭＢＥやＭＯＶＰＥなどの方法により直接エピ
タキシャル成長させることもできる。
Ａｓ、ＩｎＧａＡｓなどのIII-Ｖ族化合物半導体から成
る層が含まれる。この発明の好適な一実施態様におい
て、この半導体層は再成長III-Ｖ族化合物半導体層と結
晶格子が整合している。この半導体層と金属または金属
間化合物との間のエネルギー障壁の高さは、再成長III-
Ｖ族化合物半導体層と金属または金属間化合物との間の
エネルギー障壁の高さよりも低い。また、この半導体層
には、ドナー不純物として例えばＳｉ、Ｇｅ、Ｔｅ、Ｓ
ｎなどの金属が含まれていてもよい。この半導体層は、
例えば、III-Ｖ族化合物半導体基体上にＮｉ、Ｃｏ、Ｐ
ｄ、Ｐｔなどのような金属から成る薄膜を形成し、その
上にエネルギー障壁の高さを低下させる元素、例えばＩ
ｎから成る薄膜を真空蒸着やスパッタなどの方法により
形成した後に熱処理を行って再成長III-Ｖ族化合物半導
体層上に再成長させることにより形成することができ
る。また、この半導体層は、再成長III-Ｖ族化合物半導
体層上にＭＢＥやＭＯＶＰＥなどの方法により直接エピ
タキシャル成長させることもできる。
【００２１】金属または金属間化合物から成る薄膜は、
好適には電気抵抗率が十分に低く、また、８００℃以上
の融点を有する。この金属または金属間化合物から成る
薄膜には、例えば、ＷやＴａなどの単体金属から成るも
のや、ＮｉＧｅ、ＮｉＳｉ、ＷＳｉ2 などの二元系の金
属間化合物、さらには三元系の金属間化合物から成るも
のなどが含まれる。この金属または金属間化合物から成
る薄膜は、例えば、III-Ｖ族化合物半導体基体上にＮ
ｉ、Ｃｏ、Ｐｄ、Ｐｔなどのような金属から成る薄膜を
形成し、その上に例えばＩｎから成る薄膜を形成し、さ
らにその上にＧｅなどから成る薄膜を形成した後に熱処
理を行うことにより半導体層上に形成することができ
る。また、この金属または金属間化合物から成る薄膜
は、半導体層上に真空蒸着やスパッタなどの方法により
形成することもできる。
好適には電気抵抗率が十分に低く、また、８００℃以上
の融点を有する。この金属または金属間化合物から成る
薄膜には、例えば、ＷやＴａなどの単体金属から成るも
のや、ＮｉＧｅ、ＮｉＳｉ、ＷＳｉ2 などの二元系の金
属間化合物、さらには三元系の金属間化合物から成るも
のなどが含まれる。この金属または金属間化合物から成
る薄膜は、例えば、III-Ｖ族化合物半導体基体上にＮ
ｉ、Ｃｏ、Ｐｄ、Ｐｔなどのような金属から成る薄膜を
形成し、その上に例えばＩｎから成る薄膜を形成し、さ
らにその上にＧｅなどから成る薄膜を形成した後に熱処
理を行うことにより半導体層上に形成することができ
る。また、この金属または金属間化合物から成る薄膜
は、半導体層上に真空蒸着やスパッタなどの方法により
形成することもできる。
【００２２】金属または金属間化合物から成る薄膜上に
は、好適には電気抵抗率が十分に低い金属、例えばＡ
ｌ、Ａｕ、Ａｕ／Ｔｉなどから成る薄膜を形成してもよ
い。
は、好適には電気抵抗率が十分に低い金属、例えばＡ
ｌ、Ａｕ、Ａｕ／Ｔｉなどから成る薄膜を形成してもよ
い。
【００２３】
【００２４】
【００２５】
【作用】上述のように構成されたこの発明によるオーミ
ック電極の形成方法によれば、実用上デバイスに要求さ
れる特性、すなわち熱安定性、低接触抵抗、低膜抵抗、
表面の平坦性、短拡散距離などを満足するオーミック電
極を容易に形成することができる。
ック電極の形成方法によれば、実用上デバイスに要求さ
れる特性、すなわち熱安定性、低接触抵抗、低膜抵抗、
表面の平坦性、短拡散距離などを満足するオーミック電
極を容易に形成することができる。
【００２６】
【００２７】
【実施例】以下、この発明の一実施例について図面を参
照しながら説明する。
照しながら説明する。
【００２８】この一実施例においては、図１に示すよう
に、ｎ+ 型ＧａＡｓ基板１上に、このｎ+ 型ＧａＡｓ基
板１より再成長したｎ++型再成長ＧａＡｓ層２、ＩｎＧ
ａＡｓ層３およびＮｉＧｅ薄膜４が順次積層された構造
のオーミック電極が形成されている。
に、ｎ+ 型ＧａＡｓ基板１上に、このｎ+ 型ＧａＡｓ基
板１より再成長したｎ++型再成長ＧａＡｓ層２、ＩｎＧ
ａＡｓ層３およびＮｉＧｅ薄膜４が順次積層された構造
のオーミック電極が形成されている。
【００２９】図２にこの一実施例によるオーミック電極
のエネルギーバンド図を示す。図２中、Ｅc およびＥv
はそれぞれ伝導帯の下端のエネルギーおよび価電子帯の
上端のエネルギー、ＥF はフェルミエネルギーを示す。
図２からわかるように、ｎ++型再成長ＧａＡｓ層２とＮ
ｉＧｅ薄膜４との間にＩｎＧａＡｓ層３が形成されてい
ることにより、ｎ++型再成長ＧａＡｓ層２とＮｉＧｅ薄
膜４との間のエネルギー障壁の高さは実効的に低下して
いる。
のエネルギーバンド図を示す。図２中、Ｅc およびＥv
はそれぞれ伝導帯の下端のエネルギーおよび価電子帯の
上端のエネルギー、ＥF はフェルミエネルギーを示す。
図２からわかるように、ｎ++型再成長ＧａＡｓ層２とＮ
ｉＧｅ薄膜４との間にＩｎＧａＡｓ層３が形成されてい
ることにより、ｎ++型再成長ＧａＡｓ層２とＮｉＧｅ薄
膜４との間のエネルギー障壁の高さは実効的に低下して
いる。
【００３０】次に、上述のように構成されたこの一実施
例によるオーミック電極の形成方法について説明する。
例によるオーミック電極の形成方法について説明する。
【００３１】まず、図３Ａに示すように、ｎ+ 型ＧａＡ
ｓ基板１上にフォトレジストを塗布した後、このフォト
レジストをフォトリソグラフィー法によりパターニング
し、形成すべきオーミック電極に対応する部分に開口を
有するレジストパターン５を形成する。このフォトリソ
グラフィーにおける露光は、例えば縮小投影露光装置
（いわゆるステッパー）のような光学式露光装置を用い
て行われる。なお、このレジストパターン５の形成は、
電子線レジストと電子ビームリソグラフィー法とを用い
て行うようにしてもよい。
ｓ基板１上にフォトレジストを塗布した後、このフォト
レジストをフォトリソグラフィー法によりパターニング
し、形成すべきオーミック電極に対応する部分に開口を
有するレジストパターン５を形成する。このフォトリソ
グラフィーにおける露光は、例えば縮小投影露光装置
（いわゆるステッパー）のような光学式露光装置を用い
て行われる。なお、このレジストパターン５の形成は、
電子線レジストと電子ビームリソグラフィー法とを用い
て行うようにしてもよい。
【００３２】次に、図３Ｂに示すように、例えばスパッ
タや真空蒸着などの方法により、Ｎｉ薄膜６、Ｉｎ薄膜
７およびＧｅ薄膜８を順次全面に形成する。この場合、
レジストパターン５の厚さは、これらのＮｉ薄膜６、Ｉ
ｎ薄膜７およびＧｅ薄膜８の合計の厚さよりも十分に大
きくなるように選ばれている。
タや真空蒸着などの方法により、Ｎｉ薄膜６、Ｉｎ薄膜
７およびＧｅ薄膜８を順次全面に形成する。この場合、
レジストパターン５の厚さは、これらのＮｉ薄膜６、Ｉ
ｎ薄膜７およびＧｅ薄膜８の合計の厚さよりも十分に大
きくなるように選ばれている。
【００３３】次に、このようにしてＮｉ薄膜６、Ｉｎ薄
膜７およびＧｅ薄膜８が形成されたｎ+ 型ＧａＡｓ基板
１を例えばアセトンのような有機溶剤に浸けてレジスト
パターン５を溶解除去することにより、このレジストパ
ターン５上に形成されたＮｉ薄膜６、Ｉｎ薄膜７および
Ｇｅ薄膜８を除去する。これによって、図３Ｃに示すよ
うに、レジストパターン５の開口部におけるｎ+ 型Ｇａ
Ａｓ基板１上にのみＮｉ薄膜６、Ｉｎ薄膜７およびＧｅ
薄膜８が残される。
膜７およびＧｅ薄膜８が形成されたｎ+ 型ＧａＡｓ基板
１を例えばアセトンのような有機溶剤に浸けてレジスト
パターン５を溶解除去することにより、このレジストパ
ターン５上に形成されたＮｉ薄膜６、Ｉｎ薄膜７および
Ｇｅ薄膜８を除去する。これによって、図３Ｃに示すよ
うに、レジストパターン５の開口部におけるｎ+ 型Ｇａ
Ａｓ基板１上にのみＮｉ薄膜６、Ｉｎ薄膜７およびＧｅ
薄膜８が残される。
【００３４】次に、このＮｉ薄膜６、Ｉｎ薄膜７および
Ｇｅ薄膜８が形成されたｎ+ 型ＧａＡｓ基板１を、例え
ばＲＴＡ（Rapid Thermal Annealing)法や一般的な電気
炉による方法により、例えばＮ2 ガス雰囲気中において
例えば４００〜８００℃の温度で例えば数秒〜数分間熱
処理を行う。この熱処理により、図１に示すように、ｎ
+ 型ＧａＡｓ基板１よりＧａＡｓ層が再成長するととも
にこのＧａＡｓ層にＮｉが拡散することによりｎ++型再
成長ＧａＡｓ層２が形成され、また、このｎ++型再成長
ＧａＡｓ層２上にＩｎとＧａＡｓとの反応によりＩｎＧ
ａＡｓ層３が形成され、さらに、このＩｎＧａＡｓ層３
上にＮｉとＧｅとの反応によりＮｉＧｅ薄膜４が形成さ
れる。
Ｇｅ薄膜８が形成されたｎ+ 型ＧａＡｓ基板１を、例え
ばＲＴＡ（Rapid Thermal Annealing)法や一般的な電気
炉による方法により、例えばＮ2 ガス雰囲気中において
例えば４００〜８００℃の温度で例えば数秒〜数分間熱
処理を行う。この熱処理により、図１に示すように、ｎ
+ 型ＧａＡｓ基板１よりＧａＡｓ層が再成長するととも
にこのＧａＡｓ層にＮｉが拡散することによりｎ++型再
成長ＧａＡｓ層２が形成され、また、このｎ++型再成長
ＧａＡｓ層２上にＩｎとＧａＡｓとの反応によりＩｎＧ
ａＡｓ層３が形成され、さらに、このＩｎＧａＡｓ層３
上にＮｉとＧｅとの反応によりＮｉＧｅ薄膜４が形成さ
れる。
【００３５】以上のようにして、図１に示すオーミック
電極が形成される。
電極が形成される。
【００３６】上述のオーミック電極を形成するための熱
処理をＲＴＡ法により行い、そのときの熱処理温度を５
００℃から７３０℃まで変えたときのオーミック電極の
接触抵抗の変化を図４に示す。ただし、測定に用いた試
料においては、Ｎｉ薄膜６、Ｉｎ薄膜７およびＧｅ薄膜
８は電子ビーム蒸着法により形成し、これらのＮｉ薄膜
６、Ｉｎ薄膜７およびＧｅ薄膜８の厚さはそれぞれ６０
ｎｍ、３ｎｍおよび１００ｎｍとした。なお、熱処理を
行う前におけるＮｉ薄膜６、Ｉｎ薄膜７およびＧｅ薄膜
８を透過型電子顕微鏡により観察した結果、Ｉｎ薄膜７
はＮｉ薄膜６とＧｅ薄膜８との界面に存在していること
が確認された。
処理をＲＴＡ法により行い、そのときの熱処理温度を５
００℃から７３０℃まで変えたときのオーミック電極の
接触抵抗の変化を図４に示す。ただし、測定に用いた試
料においては、Ｎｉ薄膜６、Ｉｎ薄膜７およびＧｅ薄膜
８は電子ビーム蒸着法により形成し、これらのＮｉ薄膜
６、Ｉｎ薄膜７およびＧｅ薄膜８の厚さはそれぞれ６０
ｎｍ、３ｎｍおよび１００ｎｍとした。なお、熱処理を
行う前におけるＮｉ薄膜６、Ｉｎ薄膜７およびＧｅ薄膜
８を透過型電子顕微鏡により観察した結果、Ｉｎ薄膜７
はＮｉ薄膜６とＧｅ薄膜８との界面に存在していること
が確認された。
【００３７】図４から明らかなように、熱処理を７００
℃前後の温度で行うことにより、良好な接触抵抗が得ら
れる。この７００℃前後の温度で熱処理を行うことによ
り形成されたオーミック電極を透過型電子顕微鏡により
観察した結果、ＮｉとＧｅとの反応により形成されたＮ
ｉＧｅ薄膜が最上面に形成され、このＮｉＧｅ薄膜とｎ
++型再成長ＧａＡｓ層との間に低エネルギー障壁を有す
るＩｎＧａＡｓ層が形成されていることが観察された。
また、ｎ++型再成長ＧａＡｓ層とＩｎＧａＡｓ層との界
面近傍におけるｎ++型再成長ＧａＡｓ層には多くの筋が
観察されたが、これらの筋は低温で形成されたＮｉＧａ
Ａｓ層からＧａＡｓ層およびＩｎＧａＡｓ層が再成長し
たときに発生した格子欠陥である。
℃前後の温度で行うことにより、良好な接触抵抗が得ら
れる。この７００℃前後の温度で熱処理を行うことによ
り形成されたオーミック電極を透過型電子顕微鏡により
観察した結果、ＮｉとＧｅとの反応により形成されたＮ
ｉＧｅ薄膜が最上面に形成され、このＮｉＧｅ薄膜とｎ
++型再成長ＧａＡｓ層との間に低エネルギー障壁を有す
るＩｎＧａＡｓ層が形成されていることが観察された。
また、ｎ++型再成長ＧａＡｓ層とＩｎＧａＡｓ層との界
面近傍におけるｎ++型再成長ＧａＡｓ層には多くの筋が
観察されたが、これらの筋は低温で形成されたＮｉＧａ
Ａｓ層からＧａＡｓ層およびＩｎＧａＡｓ層が再成長し
たときに発生した格子欠陥である。
【００３８】図５は、上述の一実施例においてＲＴＡ法
により７００℃で熱処理を行うことによりオーミック電
極を形成した後、試料を４００℃で熱処理したときのオ
ーミック電極の接触抵抗の経時変化、すなわちオーミッ
ク電極の熱安定性を測定した結果を示す。図５から明ら
かなように、オーミック電極形成後に４００℃で１時間
以上熱処理を行っても、接触抵抗の変化はほとんど見ら
れない。
により７００℃で熱処理を行うことによりオーミック電
極を形成した後、試料を４００℃で熱処理したときのオ
ーミック電極の接触抵抗の経時変化、すなわちオーミッ
ク電極の熱安定性を測定した結果を示す。図５から明ら
かなように、オーミック電極形成後に４００℃で１時間
以上熱処理を行っても、接触抵抗の変化はほとんど見ら
れない。
【００３９】図６は、上述の一実施例においてオーミッ
ク電極形成用のＮｉ薄膜６およびＧｅ薄膜８の厚さをそ
れぞれ６０ｎｍおよび１００ｎｍに固定し、Ｉｎ薄膜７
の厚さを変えたときのオーミック電極の接触抵抗の変化
を示す。ただし、オーミック電極を形成するための熱処
理はＲＴＡ法により７００℃で行った。図６から明らか
なように、Ｉｎ薄膜７の厚さを３ｎｍ以上にすることに
より、接触抵抗の値は急激に低下し、接触抵抗が改善さ
れる。このことから、オーミック電極形成用の膜中にＩ
ｎ薄膜７を含ませて低エネルギー障壁を有するＩｎＧａ
Ａｓ層を形成することがオーミック電極の接触抵抗を改
善する上で重要であることがわかる。
ク電極形成用のＮｉ薄膜６およびＧｅ薄膜８の厚さをそ
れぞれ６０ｎｍおよび１００ｎｍに固定し、Ｉｎ薄膜７
の厚さを変えたときのオーミック電極の接触抵抗の変化
を示す。ただし、オーミック電極を形成するための熱処
理はＲＴＡ法により７００℃で行った。図６から明らか
なように、Ｉｎ薄膜７の厚さを３ｎｍ以上にすることに
より、接触抵抗の値は急激に低下し、接触抵抗が改善さ
れる。このことから、オーミック電極形成用の膜中にＩ
ｎ薄膜７を含ませて低エネルギー障壁を有するＩｎＧａ
Ａｓ層を形成することがオーミック電極の接触抵抗を改
善する上で重要であることがわかる。
【００４０】以上のように、この一実施例によれば、ｎ
+ 型ＧａＡｓ基板１上に、Ｎｉ薄膜６、Ｉｎ薄膜７およ
びＧｅ薄膜８を所定パターンで形成し、その後に４００
〜８００℃の温度で熱処理を行うことにより、図１に示
すように、ｎ+ 型ＧａＡｓ基板１上に、ｎ++型再成長Ｇ
ａＡｓ層２、ＩｎＧａＡｓ層３およびＮｉＧｅ薄膜４が
順次積層された構造のオーミック電極を形成することが
できる。このオーミック電極は、熱安定性や表面の平坦
性が良好であり、低接触抵抗、低膜抵抗、短拡散距離で
あり、さらにはその形成に必要なプロセスも簡単であ
り、ＧａＡｓに対するオーミック電極として極めて優れ
たものである。
+ 型ＧａＡｓ基板１上に、Ｎｉ薄膜６、Ｉｎ薄膜７およ
びＧｅ薄膜８を所定パターンで形成し、その後に４００
〜８００℃の温度で熱処理を行うことにより、図１に示
すように、ｎ+ 型ＧａＡｓ基板１上に、ｎ++型再成長Ｇ
ａＡｓ層２、ＩｎＧａＡｓ層３およびＮｉＧｅ薄膜４が
順次積層された構造のオーミック電極を形成することが
できる。このオーミック電極は、熱安定性や表面の平坦
性が良好であり、低接触抵抗、低膜抵抗、短拡散距離で
あり、さらにはその形成に必要なプロセスも簡単であ
り、ＧａＡｓに対するオーミック電極として極めて優れ
たものである。
【００４１】以上、この発明の一実施例につき具体的に
説明したが、この発明は、上述の実施例に限定されるも
のではなく、この発明の技術的思想に基づく各種の変形
が可能である。
説明したが、この発明は、上述の実施例に限定されるも
のではなく、この発明の技術的思想に基づく各種の変形
が可能である。
【００４２】例えば、上述の一実施例において説明した
オーミック電極の形成方法においては、オーミック電極
に対応した形状のＮｉ薄膜６、Ｉｎ薄膜７およびＧｅ薄
膜８をいわゆるリフトオフ法により形成したが、このオ
ーミック電極に対応した形状のＮｉ薄膜６、Ｉｎ薄膜７
およびＧｅ薄膜８は、ｎ+ 型ＧａＡｓ基板１の全面にＮ
ｉ薄膜６、Ｉｎ薄膜７およびＧｅ薄膜８を順次形成した
後にこれらのＮｉ薄膜６、Ｉｎ薄膜７およびＧｅ薄膜８
をエッチング法によりオーミック電極の形状にパターニ
ングすることにより形成するようにしてもよい。
オーミック電極の形成方法においては、オーミック電極
に対応した形状のＮｉ薄膜６、Ｉｎ薄膜７およびＧｅ薄
膜８をいわゆるリフトオフ法により形成したが、このオ
ーミック電極に対応した形状のＮｉ薄膜６、Ｉｎ薄膜７
およびＧｅ薄膜８は、ｎ+ 型ＧａＡｓ基板１の全面にＮ
ｉ薄膜６、Ｉｎ薄膜７およびＧｅ薄膜８を順次形成した
後にこれらのＮｉ薄膜６、Ｉｎ薄膜７およびＧｅ薄膜８
をエッチング法によりオーミック電極の形状にパターニ
ングすることにより形成するようにしてもよい。
【００４３】また、上述の一実施例においては、ｎ+ 型
ＧａＡｓ基板１に対するオーミック電極にこの発明を適
用した場合について説明したが、例えばエピタキシャル
成長などにより形成されたｎ+ 型ＧａＡｓ層に対するオ
ーミック電極にこの発明を適用することも可能である。
ＧａＡｓ基板１に対するオーミック電極にこの発明を適
用した場合について説明したが、例えばエピタキシャル
成長などにより形成されたｎ+ 型ＧａＡｓ層に対するオ
ーミック電極にこの発明を適用することも可能である。
【００４４】
【発明の効果】以上述べたように、この発明によるオー
ミック電極の形成方法によれば、III-Ｖ族化合物半導体
基体に対する実用的に満足しうる特性を有するオーミッ
ク電極を容易に形成することができる。
ミック電極の形成方法によれば、III-Ｖ族化合物半導体
基体に対する実用的に満足しうる特性を有するオーミッ
ク電極を容易に形成することができる。
【図１】この発明の一実施例によるオーミック電極を示
す断面図である。
す断面図である。
【図２】この発明の一実施例によるオーミック電極のエ
ネルギーバンド図である。
ネルギーバンド図である。
【図３】この発明の一実施例によるオーミック電極の形
成方法を説明するための断面図である。
成方法を説明するための断面図である。
【図４】この発明の一実施例によるオーミック電極の接
触抵抗の熱処理温度依存性の測定結果の一例を示すグラ
フである。
触抵抗の熱処理温度依存性の測定結果の一例を示すグラ
フである。
【図５】この発明の一実施例によるオーミック電極の熱
安定性の測定結果の一例を示すグラフである。
安定性の測定結果の一例を示すグラフである。
【図６】この発明の一実施例によるオーミック電極の接
触抵抗のオーミック電極形成用のＩｎ薄膜の厚さ依存性
の測定結果の一例を示すグラフである。
触抵抗のオーミック電極形成用のＩｎ薄膜の厚さ依存性
の測定結果の一例を示すグラフである。
【図７】従来のオーミック電極の一例を説明するための
断面図である。
断面図である。
【図８】従来のオーミック電極の他の例を説明するため
の断面図である。
の断面図である。
【図９】従来のオーミック電極のさらに他の例を説明す
るための断面図である。
るための断面図である。
１ ｎ+ 型ＧａＡｓ基板 ２ ｎ++型再成長ＧａＡｓ層 ３ ＩｎＧａＡｓ層 ４ ＮｉＧｅ薄膜 ５ レジストパターン ６ Ｎｉ薄膜 ７ Ｉｎ薄膜 ８ Ｇｅ薄膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−346425（ＪＰ，Ａ) 特開 平３−231424（ＪＰ，Ａ) 特開 平３−87066（ＪＰ，Ａ) 特開 平２−174163（ＪＰ，Ａ) 特開 平１−162367（ＪＰ，Ａ) 特開 昭64−28817（ＪＰ，Ａ) 特開 昭63−90127（ＪＰ，Ａ) 特開 昭62−183176（ＪＰ，Ａ) 特開 昭61−260673（ＪＰ，Ａ) 特開 昭53−64467（ＪＰ，Ａ) 特許3118957（ＪＰ，Ｂ２) Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｖｏｌ. 72，Ｎｏ．９（1992−11）ｐ．4183− 4190 Ｐｒｏｃ．Ｊｐｎ．Ｃｏｎｇｒ．Ｍａ ｔｅｒ．Ｒｅｓ．Ｖｏｌ．34（1991) ｐ．41−53 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/28 301 H01L 29/43
Claims (4)
- 【請求項１】 III-Ｖ族化合物半導体基体上にＮｉ薄
膜、Ｉｎ薄膜およびＧｅ薄膜を順次形成する工程と、 上記Ｎｉ薄膜、上記Ｉｎ薄膜および上記Ｇｅ薄膜が形成
された上記III-Ｖ族化合物半導体基体を熱処理する工程
とを有することを特徴とするオーミック電極の形成方
法。 - 【請求項２】 上記III-Ｖ族化合物半導体基体はＧａＡ
ｓ、ＡｌＧａＡｓまたはＩｎＧａＡｓから成ることを特
徴とする請求項１記載のオーミック電極の形成方法。 - 【請求項３】 上記III-Ｖ族化合物半導体基体よりＧａ
Ａｓ、ＡｌＧａＡｓまたはＩｎＧａＡｓから成るIII-Ｖ
族化合物半導体層が再成長することを特徴とする請求項
１または２記載のオーミック電極の形成方法。 - 【請求項４】 上記熱処理の温度は４００〜８００℃で
あることを特徴とする請求項１、２または３記載のオー
ミック電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07897493A JP3180501B2 (ja) | 1993-03-12 | 1993-03-12 | オーミック電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07897493A JP3180501B2 (ja) | 1993-03-12 | 1993-03-12 | オーミック電極の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06267887A JPH06267887A (ja) | 1994-09-22 |
| JP3180501B2 true JP3180501B2 (ja) | 2001-06-25 |
Family
ID=13676881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07897493A Expired - Fee Related JP3180501B2 (ja) | 1993-03-12 | 1993-03-12 | オーミック電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3180501B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0789387B1 (en) * | 1995-08-24 | 2001-11-21 | Sony Corporation | Laminate and process for forming ohmic electrode |
| CN102306626B (zh) * | 2011-09-09 | 2013-06-12 | 电子科技大学 | 半导体异质结场效应晶体管栅结构的制备方法 |
-
1993
- 1993-03-12 JP JP07897493A patent/JP3180501B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｖｏｌ．７２，Ｎｏ．９（１９９２−１１）ｐ．４１８３−４１９０ |
| Ｐｒｏｃ．Ｊｐｎ．Ｃｏｎｇｒ．Ｍａｔｅｒ．Ｒｅｓ．Ｖｏｌ．３４（１９９１）ｐ．４１−５３ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06267887A (ja) | 1994-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3330218B2 (ja) | 半導体装置の製造方法，及び半導体装置 | |
| GB2024506A (en) | Ohmic contacts to n-type group iii-v semiconductors | |
| JP2003209124A (ja) | 電界効果半導体素子の製造方法及び電界効果半導体素子 | |
| JP3584481B2 (ja) | オーミック電極の形成方法およびオーミック電極形成用積層体 | |
| JP4048284B2 (ja) | オーミック電極形成用積層体およびオーミック電極 | |
| JP3147036B2 (ja) | 化合物半導体装置及びその製造方法 | |
| KR100403206B1 (ko) | 오믹전극과그형성방법및반도체장치 | |
| JP3180501B2 (ja) | オーミック電極の形成方法 | |
| JPH11274468A (ja) | オーミック電極およびその形成方法ならびにオーミック電極形成用積層体 | |
| JP2904156B2 (ja) | オーミック電極の製造方法 | |
| JPH0329302B2 (ja) | ||
| JP2624642B2 (ja) | 半導体装置の製法 | |
| JP3256941B2 (ja) | 化合物半導体の表面処理方法 | |
| JP2708492B2 (ja) | 半導体装置の製造方法 | |
| JP3093495B2 (ja) | ３−５族化合物半導体電界効果トランジスタ | |
| JP3214425B2 (ja) | 半導体装置の製造方法 | |
| JP2890885B2 (ja) | 半導体装置およびその製造方法 | |
| JP3768348B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6143443A (ja) | 半導体装置の製造方法 | |
| JPH06232168A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH05217937A (ja) | 半導体装置の製造方法 | |
| JP2000077652A (ja) | 半導体装置およびその製造方法 | |
| JPH03108325A (ja) | オーム性電極の製造方法 | |
| JPH0354851B2 (ja) | ||
| JPH05166844A (ja) | ヘテロ接合電界効果トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080420 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |