JPH0462937A - 化合物半導体素子の電極製造方法 - Google Patents

化合物半導体素子の電極製造方法

Info

Publication number
JPH0462937A
JPH0462937A JP17426790A JP17426790A JPH0462937A JP H0462937 A JPH0462937 A JP H0462937A JP 17426790 A JP17426790 A JP 17426790A JP 17426790 A JP17426790 A JP 17426790A JP H0462937 A JPH0462937 A JP H0462937A
Authority
JP
Japan
Prior art keywords
film
electrode
gate electrode
forming
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17426790A
Other languages
English (en)
Inventor
Toshiyuki Nakajima
中島 利行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP17426790A priority Critical patent/JPH0462937A/ja
Publication of JPH0462937A publication Critical patent/JPH0462937A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、化合物半導体のショットキ接合電界効果トラ
ンジスタ(MES  FET)の製造方法に関するもの
で、特に配線への接続性のよいゲート電極の製造方法に
関するものである。
〈従来の技術〉 GaAsを中心とするIII−V族化合物半導体のなか
で直接遷移型の化合物半導体は、その電子移動度が高い
ので高速−超高周波デパイヌの発表がされている、なか
でも電界効果型トランジスタCFET)のデバイヌは製
品化されている。
−船釣に使用されているGaAs等の■−V族化合物半
導体では、従来からその表面に安定した絶縁薄膜を形成
することが困難であったこと、金属との接合で極めて安
定なショットキ接合を形成できることから、化合物半導
体FETは、金属半導体FET (MESFET )の
構成で製造されている。
このMESFETのゲート電極には、一般にはGaAs
などの化合物半導体との密着性が優れ、かつ、ショット
キ接合が比較的安定したA4 T’を等の金属材料が用
いられている。捷だ、最近ではタングステンシリサイド
(WSi)、窒化クングヌテン(WN)等のW系合金が
、AiやTiより耐熱性が優れ、自己整合(セルフ・ア
ライン)ゲートに用いることができるので、多用される
ようになっている。
更に、上記ゲート電極との接続、及び、その他MESF
ETの配線材料には、Ti/Pt/Au やTi/Au
などの積層材料やAlやW等が用いられている。
〈発明が解決しようとする課題〉 しかし、以上で説明したl?やW、W合金等は、このよ
うな半導体製品の製造プロセスで、しばしば曝される酸
素やフッ素等の元素と化学的に活性なためその配線材料
の表面に高抵抗の化合物層ができやすいという問題があ
った。また、このような高抵抗層は通常の化学的エツチ
ング処理では容易に除去できないという難点もある。従
って、ゲート電極にAff、W  又はW合金等を用い
て形成した上に絶縁膜を被覆し、更に、CF4ガスなど
のりアクティブイオンエツチング(RIE)法でコンタ
クトホールを形成して、通常のTi/Au等の配線を形
成しても、そのゲート電極との接続部で導通不良になり
FET特性不良、ICの歩留り低下をきたすことがあっ
た。
以上の欠陥を、例えばオージェ(Auger)電子分光
法による元素分析で調べると、ゲートのAiと配線のT
i  の界面に極めて高濃度の酸素又はフッ素が検出さ
れている。このような分析の結果から、前記のような接
続部の導通不良はRIE工程でAI!の表面に付着した
酸素又はフッ素により生成されたAl2O3又は A 
I F 3の膜によると考えることができる。
で逆スパツタ又は真空中やH2などの還元性雰囲気中で
熱処理して、Al2O3やAlF3 等の高抵抗層を除
去する方法がとられていた。
しかし、上記の逆スパツタの方法は、接続部以外にもダ
メージを与えて素子の電気的特性を変える等で問題が生
じるので、その工程の後、特性を回復させる熱処理工程
を設ける必要があり、又、還元性雰囲気中の熱処理と共
に工程を複雑化させるという問題があった。
一方、前記のゲート電極上にTi/Pt/Au等の配線
を形成した後、酸素やフッ素をTi  層内に拡散させ
ることで高抵抗層を除去することもできるが、このとき
400℃程度の熱処理が必要になり、この熱処理でオー
ミック電極の電気的特性を損ないMESFETの特性を
劣化させることになった。
本発明は、以上で説明した従来の化合物半導体のMES
FETにおけるグー1−電極と配線との接続の問題を解
消する、ゲート電極の構成とその製造方法を提供するこ
とを目的としている。
く課題を解決するための手段〉 以上で説明した化合物半導体のMESFETにおけるゲ
ート電極の問題を解消する本発明の方法は、従来のよう
にAl、W又はW系合金等を、真空中で堆積し、その真
空を維持して、引続きニッケ/v(Ni)又は白金(P
t)  などの薄膜を堆積する。このNi  又はpt
の薄膜の膜厚は、2nmかした基板表面に、5iOz又
はSi3N4の層間絶縁膜を形成する。形成した層間絶
縁膜にRIEによるコンタクトホールの形成と、純水に
よる洗浄でNi 又1dPti膜上の酸化物又はフッ化
物の残しを除去した後、通常のT i/P t/Au、
 Ai又はW等から選択した材料で配線を形成するもの
である。このとき配線との接続部での導通不良は少々く
なり僅かに残った高抵抗層も低温での熱処理により、容
易に消滅させることができるので、高抵抗層による導通
不良を大幅に低減することができた。
〈作 用〉 などの薄膜で被覆しているので、RIEのコンタクトホ
ールの形成で、その表面に酸化物又はフツ化物が殆んど
生成されないので、高抵抗層が形成されにくい。又、N
i やP t lに付着した酸素やフッ素は強く結合し
ていないので水洗などで簡単に除去できる。
従って、容易に良好なコンタクトホールの接続を形成す
ることができる。
本発明の化合物半導体のMESFETの製造工程を示し
た第2図から説明する。
先ず、第2図(a)は、あらかじめ表面処理と洗浄をし
た半絶縁性GaAs 基板lの表面のゲート2とソース
及びドレイン3形成部に、それぞれSi+イオンを、5
0 keVで6X10/cm  及び70keVで3X
10/cm  の選択注入をして次にプラズマCVD 
(P−CVD )法により基板を形成したところである
引続いて、第1図(a)のSIN保護膜13を除去し、
新しいSi: −N膜4をP−CVD法により形成し、
フォトエツチング法によりソースとドレイン形成部の膜
に窓開けをした上、リストオフ法を用いたAu−Ge/
Ni/Au  からなる電極を形成し、アロイイングに
よるオーミック接合にしてソース電極5及びドレイン電
極6を形成したのが第2図Cb)である。
更に、引続いて、フォトエツチング法で5i−N膜4の
ゲート電極形成部への窓開けをおこない、ソノ開口部へ
W’3r膜7 ヲ400 n m、 Ni 8 ヲ50
nmの膜厚にして順次連続した積層膜にし、リフトオフ
法により、ゲート電極に成形し、続いて、P−CVD法
で、S i−N層間絶縁膜9を形成した状態を示したの
が第2図(c)である。
次に、再度フォトエツチング法によって、ソノ電極5、
ドレイン電極6及び図示しないゲート電極?、8上の所
定の領域の膜4の窓開け、及び25℃の純水による15
分間の洗浄をおこなった後、リフトオフ法を用いてT 
i /A l /N iからなる積層配線10を形成し
たのが第2図(d)である。
このTi、AI! 及びNi はそれぞれl 00 n
nm11000n及び10nmにした。
続いて、更に5i−N 保護膜11の形成と、その膜の
パッド部の窓開け、及び、Ti/Pt/Auからなるパ
ッド12の形成によりGaAsMESFETを完成した
状態を示したのが第1図である。
なお、本実施例では本発明の効果を確認するため、第2
図(c)のゲート電極形成工程及び第2図(d)の配線
形成工程におけるNi 蒸着の工程のみ基板の一部をマ
スクしてNi 膜のないGaAsMESFETを作製し
、実施例のFETとゲート/ラフ間での電流/電圧特性
について比較測定を行ったO 以上の比較から、本発明によるFETは、ゲート/ソー
ヌ間で正常なショットキ接合における電流/電圧特性が
測定されたが、Ni 膜のないFETではその順方向に
高抵抗が直列接続された状態が測定された。
更に、上記の実施例における第2図(d)に示した穴開
は工程後の純水洗浄の工程を省略したFETのサンプル
も作製した。このときも、Ni  薄膜を積層したFE
Tは、800℃、15分間のN2気流中での熱処理で正
常なショットキ特性になることが観測できた。しかし、
一方、Ni 薄膜のないFETは上記の300°C11
5分間のN2気流中の熱処理を行っても正常なショット
キ特性が得られなかった。
以上は、本発明を実施例によって説明したものであるが
、本発明は実施例によって限定されるものでなく、例え
ば実施例に用いたNi 薄膜をpt薄膜にしても同様な
効果があることを確認しており、また、ショットキ接合
の形成に用いた実施例のWN電極以外のW合金又はAj
?、Wなどのゲート電極にしても、本発明の効果を確認
することができた。
〈発明の効果〉 本発明での化合物半導体によるME S FE Tの製
造方法は、通常の化合物半導体の製造プロセスを用いて
、従来のゲート電極や配線工程における金属電極間のコ
ンタクト不良を低減できるので、そのFETの歩留りを
向上させることができる。
また、コンタクト不良が発生しても低温の熱処理で回復
でき、FETの特性を劣化させないので、この処理によ
る歩留り改善を図ることができる。
【図面の簡単な説明】
第1図は本発明の実施例のGaAsMESFETの概要
構成を示す断面図、第2図は実施例のGaAsMESF
ETの製造工程を示す断面図である。 1・・・半絶縁性GaAs基板、 2・・・nGaAs
層。 +

Claims (1)

  1. 【特許請求の範囲】 1、化合物半導体の電界効果トランジスタの製造におい
    て、ゲート電極形成部にショットキ接合を形成する金属
    及び耐エッチング性金属薄膜の積層ゲート電極を形成す
    る工程と、前記積層ゲート電極上に絶縁膜を形成し、形
    成した絶縁膜に前記ゲート電極へのコンタクトホールを
    形成する工程と、前記コンタクトホールを介して前記ゲ
    ート電極への配線を形成する工程をもつことを特徴とす
    る化合物半導体素子の電極製造方法。 2、前記ショットキ接合を形成する金属がアルミニウム
    (Al)、チタン(Ti)、タングステン(W)、又は
    、タングステン合金であり、耐エッチング性金属がニッ
    ケル(Ni)又は白金(Pt)であることを特徴とする
    請求項1記載の化合物半導体素子の電極製造方法。
JP17426790A 1990-06-29 1990-06-29 化合物半導体素子の電極製造方法 Pending JPH0462937A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17426790A JPH0462937A (ja) 1990-06-29 1990-06-29 化合物半導体素子の電極製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17426790A JPH0462937A (ja) 1990-06-29 1990-06-29 化合物半導体素子の電極製造方法

Publications (1)

Publication Number Publication Date
JPH0462937A true JPH0462937A (ja) 1992-02-27

Family

ID=15975662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17426790A Pending JPH0462937A (ja) 1990-06-29 1990-06-29 化合物半導体素子の電極製造方法

Country Status (1)

Country Link
JP (1) JPH0462937A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1079767C (zh) * 1996-10-25 2002-02-27 日本烟业产业株式会社 铰接盖型包装盒
JP2009243528A (ja) * 2008-03-28 2009-10-22 Tokai Rubber Ind Ltd 振動部品の防振マウント

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1079767C (zh) * 1996-10-25 2002-02-27 日本烟业产业株式会社 铰接盖型包装盒
JP2009243528A (ja) * 2008-03-28 2009-10-22 Tokai Rubber Ind Ltd 振動部品の防振マウント

Similar Documents

Publication Publication Date Title
JP2003243323A (ja) 半導体素子およびその製造方法
JPH11162996A (ja) 半導体装置及びその製造方法
JPH07161659A (ja) 半導体装置およびその製造方法
KR900005560B1 (ko) 반도체장치 및 그 제조방법
US5121174A (en) Gate-to-ohmic metal contact scheme for III-V devices
JPH02155271A (ja) 半導体装置
US5459087A (en) Method of fabricating a multi-layer gate electrode with annealing step
JPH0462937A (ja) 化合物半導体素子の電極製造方法
JPS5886724A (ja) 電極および配線の製造方法
US5254483A (en) Gate-to-ohmic metal contact scheme for III-V devices
JPH0359580B2 (ja)
JPS5832513B2 (ja) 電界効果トランジスタの製造方法
JP2631369B2 (ja) 半導体装置
JPH0864801A (ja) 炭化けい素半導体素子およびその製造方法
JPH01166556A (ja) n型GaAsオーム性電極およびその形成方法
JPS62154784A (ja) 半導体装置
JPS626675B2 (ja)
JPS61290775A (ja) 半導体装置
JPS6351679A (ja) 半導体装置
JP2889240B2 (ja) 化合物半導体装置及びその製造方法
JP3142592B2 (ja) 合金電極形成方法
JPS62224083A (ja) 高周波電界効果トランジスタ
JP2897732B2 (ja) 化合物半導体デバイス
JPH07288239A (ja) 半導体装置、及びその製造方法
JPS6165480A (ja) 半導体装置の製造方法