JPS6165480A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6165480A JPS6165480A JP59188442A JP18844284A JPS6165480A JP S6165480 A JPS6165480 A JP S6165480A JP 59188442 A JP59188442 A JP 59188442A JP 18844284 A JP18844284 A JP 18844284A JP S6165480 A JPS6165480 A JP S6165480A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate electrode
- compound layer
- etching
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 26
- -1 GaAs compound Chemical class 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 11
- 239000007772 electrode material Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000001312 dry etching Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 abstract description 8
- 150000001875 compounds Chemical class 0.000 abstract description 5
- 239000011248 coating agent Substances 0.000 abstract 2
- 238000000576 coating method Methods 0.000 abstract 2
- 238000009413 insulation Methods 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 239000010931 gold Substances 0.000 description 10
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 9
- 229910052737 gold Inorganic materials 0.000 description 9
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 1
- 238000000347 anisotropic wet etching Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Weting (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関するものであり、特
に化合物半導体を基板とする高周波、超高速rc用の半
導体装置の製造方法である。
に化合物半導体を基板とする高周波、超高速rc用の半
導体装置の製造方法である。
近時、優れた高周波特性を有する半導体装置の進歩が著
しく、高電子移動度半導体装置(HEMT)などが実用
化されている。
しく、高電子移動度半導体装置(HEMT)などが実用
化されている。
本発明はこれらの化合物半導体装置における、ゲート電
極を高耐圧で且つソース抵抗を小に形成する製造方法で
ある。
極を高耐圧で且つソース抵抗を小に形成する製造方法で
ある。
第4図(al〜第4図fQ)は、従来の製造方法の工程
を説明するための断面図であり、例としてHEMTの製
造工程について慨要を説明する。
を説明するための断面図であり、例としてHEMTの製
造工程について慨要を説明する。
第4図(alは、基板1の表面に順次アンドープのガリ
ウム砒素(GaAs) m 2を6000人程度1電子
供給層としてn型アルミニウムガリウム砒素(n−AI
GaAs)層3を300人の厚みで濃度が2 xlO”
’ / ad程度、その上にキャップ層としてn型ガリ
ウム砒素(n−にaAs)Fi 4を厚みが500人、
4’M度を2xlO”’/Ca程度に積層したものであ
り、点線aは二次元電子ガス領域を示している。
ウム砒素(GaAs) m 2を6000人程度1電子
供給層としてn型アルミニウムガリウム砒素(n−AI
GaAs)層3を300人の厚みで濃度が2 xlO”
’ / ad程度、その上にキャップ層としてn型ガリ
ウム砒素(n−にaAs)Fi 4を厚みが500人、
4’M度を2xlO”’/Ca程度に積層したものであ
り、点線aは二次元電子ガス領域を示している。
第4図(′b)は、上記積層をメサエッチングを行って
、その表面に二酸化シリコン(SiO2)膜5をCVD
法により3000人程度金波膜する。
、その表面に二酸化シリコン(SiO2)膜5をCVD
法により3000人程度金波膜する。
第4図(Cンは、ソース電極とドレイン電極を形成する
ために、5i02W15の所定領域を除去してオーミッ
ク電極材料として金ゲエルマニウム/金(AuGe /
Au)を被着し、450°C1分の熱処理を行なってソ
ース電極6とトレイン電極7を形成したものである。
ために、5i02W15の所定領域を除去してオーミッ
ク電極材料として金ゲエルマニウム/金(AuGe /
Au)を被着し、450°C1分の熱処理を行なってソ
ース電極6とトレイン電極7を形成したものである。
第4図(d+は、ゲート電極を形成するために、5i0
2膜の所定領域を除去して、その開口部8からn−Ga
As層4の表面の酸化物を除去する目的で、深さが約1
00金波度のウェットエツチングを行い、引続きn−A
lGaAs層3に突き当たるまでの深さである約400
金波度をドライエツチングを行なって、n−GaAs
層4にゲート電極の形成孔を9を設けたものである。こ
の際のドライエツチングのへl (0,3)Ga (0
,7) Asに対するGaAsのエツチングの選択比は
約200程度である。
2膜の所定領域を除去して、その開口部8からn−Ga
As層4の表面の酸化物を除去する目的で、深さが約1
00金波度のウェットエツチングを行い、引続きn−A
lGaAs層3に突き当たるまでの深さである約400
金波度をドライエツチングを行なって、n−GaAs
層4にゲート電極の形成孔を9を設けたものである。こ
の際のドライエツチングのへl (0,3)Ga (0
,7) Asに対するGaAsのエツチングの選択比は
約200程度である。
第4図(e)は、ゲート電極材料を被着して上記開口部
にゲート電極10を形成したものである。
にゲート電極10を形成したものである。
このような製造工程によって形成された、ゲート電極は
、キャップ層であるn−GaAs層4の開口孔の側壁が
、殆どドライエツチングで開口されているために、開口
孔の側壁が垂直であり、そのためにゲート電極がキャッ
プ層であるn−GaAs層4と接触することになって、
ゲート電極からキャンプ層に漏洩電流が流れるために、
ゲート電極の逆方向の耐圧が劣化するという欠点があり
、更に順方向についてもAlGaAsとのショットキー
接触ではなく、GaAsとのショットキー接触が大部分
であるので立ち上がり特性も低(なる。
、キャップ層であるn−GaAs層4の開口孔の側壁が
、殆どドライエツチングで開口されているために、開口
孔の側壁が垂直であり、そのためにゲート電極がキャッ
プ層であるn−GaAs層4と接触することになって、
ゲート電極からキャンプ層に漏洩電流が流れるために、
ゲート電極の逆方向の耐圧が劣化するという欠点があり
、更に順方向についてもAlGaAsとのショットキー
接触ではなく、GaAsとのショットキー接触が大部分
であるので立ち上がり特性も低(なる。
上記の構成の半導体装置では、キャップ層に形成される
開口孔が殆ど異方性のドライエツチングでなされるため
に、開口孔の壁面が垂直になり、そのためにゲート電極
がキャップ層に接触することになって漏洩電流が発生す
るもので、即ちゲート電極がショットキー電極になって
いないという問題点がある。
開口孔が殆ど異方性のドライエツチングでなされるため
に、開口孔の壁面が垂直になり、そのためにゲート電極
がキャップ層に接触することになって漏洩電流が発生す
るもので、即ちゲート電極がショットキー電極になって
いないという問題点がある。
本発明は、上記問題点を解消した半導体装置を提供する
もので、その手段は、基板表面に、順次ガリウム砒素化
合物層、導電性のアルミニウムガリウム砒素化合物層、
導電性のガリウム砒素化合物層を積層して所定領域をメ
サエッチングする工程と、その表面の所定領域にオーミ
ック電極材料を被着してソース電極とドレイン電極を形
成する工程と、ゲート電極形成領域に絶縁膜を被着して
所定領域を開口する工程と、該開口部から上記導電性の
ガリウム砒素化合物層の大部分をウェットエツチングを
行なった後、残りの厚み分をドライエツチングを行って
、上記導電性のアルミニウムガリウム砒素化合物層まで
エツチングを行った後、上記開口部からゲート電極材料
を所定領域に被着してゲート電極を形成する工程を含ん
でなることを特徴とする半導体装置の製造方法によって
達成できる。
もので、その手段は、基板表面に、順次ガリウム砒素化
合物層、導電性のアルミニウムガリウム砒素化合物層、
導電性のガリウム砒素化合物層を積層して所定領域をメ
サエッチングする工程と、その表面の所定領域にオーミ
ック電極材料を被着してソース電極とドレイン電極を形
成する工程と、ゲート電極形成領域に絶縁膜を被着して
所定領域を開口する工程と、該開口部から上記導電性の
ガリウム砒素化合物層の大部分をウェットエツチングを
行なった後、残りの厚み分をドライエツチングを行って
、上記導電性のアルミニウムガリウム砒素化合物層まで
エツチングを行った後、上記開口部からゲート電極材料
を所定領域に被着してゲート電極を形成する工程を含ん
でなることを特徴とする半導体装置の製造方法によって
達成できる。
本発明は、キャップ層であるn−GaAs層の開口孔の
側壁が、殆どドライエツチングで開口されているために
、開口部の側壁が垂直であるために、ゲート電極がキャ
ップ層であるn−GaAs層と接触して、キャップ層に
漏洩電流が流れ、ゲート電極の逆方向耐圧の劣化防止の
ために、キャップ層であるn−GaAs層の開口はキャ
ップ層の厚さの約90%を等方性のウェットエツチング
を行い、しかる後に供給層であるn−AlGaAs層に
達する迄の、残りのキャップ層の厚さである約10%を
異方性のドライエツチングを行い、ゲート電極がキャッ
プ層に接触することなく、同時に供給層に完全に被着す
るように形成するように考慮したものである。
側壁が、殆どドライエツチングで開口されているために
、開口部の側壁が垂直であるために、ゲート電極がキャ
ップ層であるn−GaAs層と接触して、キャップ層に
漏洩電流が流れ、ゲート電極の逆方向耐圧の劣化防止の
ために、キャップ層であるn−GaAs層の開口はキャ
ップ層の厚さの約90%を等方性のウェットエツチング
を行い、しかる後に供給層であるn−AlGaAs層に
達する迄の、残りのキャップ層の厚さである約10%を
異方性のドライエツチングを行い、ゲート電極がキャッ
プ層に接触することなく、同時に供給層に完全に被着す
るように形成するように考慮したものである。
(実施例〕
第1図(a)〜第1図(81は本発明の製造工程の一実
施例を示す断面図である。
施例を示す断面図である。
第1図ta+は、基板1の上に、順次GaAs化合物屓
2を6000人程度1供給層としてn −A I G
a A s 層3を300人程金波その上にキャップ層
としてn−GaAs14を少なくとも450 A以上の
厚みに積層したものである。
2を6000人程度1供給層としてn −A I G
a A s 層3を300人程金波その上にキャップ層
としてn−GaAs14を少なくとも450 A以上の
厚みに積層したものである。
第1図中)は、上記積層をメサエッチングを行って、そ
の表面に二酸化シリコン(Si02 )膜5をCVD法
により3000人程度金波膜する。
の表面に二酸化シリコン(Si02 )膜5をCVD法
により3000人程度金波膜する。
第1図(C1は、ソース電極とドレイン電極を形成する
ために、SiO2膜5の所定領域を除去してオーミック
電極材料として金ゲエルマニウム/金(AuGe /A
u)を被着し、450℃1分の熱処理を行なってソース
電極6とドレイン電極7を形成したものである。
ために、SiO2膜5の所定領域を除去してオーミック
電極材料として金ゲエルマニウム/金(AuGe /A
u)を被着し、450℃1分の熱処理を行なってソース
電極6とドレイン電極7を形成したものである。
第1図Fdlは、ゲート電極を形成するために、5i0
2膜11の所定領域を除去して、その開口部12からn
−GaAs層4をウェットエツチングを行うが、この深
さd、は全体の厚みを約500人とすると、その90%
にあたる約450 金波度をウェットエツチングを行い
、引続きn−AlGaAs層3に突き当たるまでの深さ
d2を約50金波度のドライエツチングを行なって開口
孔13を形成したものである。
2膜11の所定領域を除去して、その開口部12からn
−GaAs層4をウェットエツチングを行うが、この深
さd、は全体の厚みを約500人とすると、その90%
にあたる約450 金波度をウェットエツチングを行い
、引続きn−AlGaAs層3に突き当たるまでの深さ
d2を約50金波度のドライエツチングを行なって開口
孔13を形成したものである。
ドライエツチングは、供給層であるn−AlGaAs層
3をエツチングしないで、その上にあるキャンプ ′層
のn−GaAs層4を完全に除去するので、後工程でゲ
ート電極を形成する際には、ゲート電極はn−AlGa
As層3に完全に被着される。
3をエツチングしないで、その上にあるキャンプ ′層
のn−GaAs層4を完全に除去するので、後工程でゲ
ート電極を形成する際には、ゲート電極はn−AlGa
As層3に完全に被着される。
第1図(e)は、Si02膜5の開口部12からゲート
電極材料を蒸着により被着してゲート電極14を形成し
た状態である。
電極材料を蒸着により被着してゲート電極14を形成し
た状態である。
キャンプ層のn−GaAs層3の開口孔13が等方性エ
ツチングがなされて、ゲート電極14の幅よりも大きい
ために、キャップ層のn−GaAs層3とゲート電極1
4が接合することなく、従って漏洩電流が流れず、ゲー
ト逆方向耐圧は6ボルト程度になって、従来の1.5ボ
ルトに比較して著しく改善され、又ゲート抵抗も従来に
比較して同等であることが確認された。
ツチングがなされて、ゲート電極14の幅よりも大きい
ために、キャップ層のn−GaAs層3とゲート電極1
4が接合することなく、従って漏洩電流が流れず、ゲー
ト逆方向耐圧は6ボルト程度になって、従来の1.5ボ
ルトに比較して著しく改善され、又ゲート抵抗も従来に
比較して同等であることが確認された。
IC回路で、E−HEMT(エンハンスメントモードH
EMT)とD−HEMT(デプレッションモードHEM
T)の双方を同一ウェハ上に形成する場合には、E−H
EMTとD−HEMTの構成が異なるために、E−HE
MTとD−HEMTの双方の素子にドライエツチングを
採用するためには、キャップ層にD−HEMTのストッ
プ層を設けた構造が考えられる。
EMT)とD−HEMT(デプレッションモードHEM
T)の双方を同一ウェハ上に形成する場合には、E−H
EMTとD−HEMTの構成が異なるために、E−HE
MTとD−HEMTの双方の素子にドライエツチングを
採用するためには、キャップ層にD−HEMTのストッ
プ層を設けた構造が考えられる。
第2図は、このようなストップ層があるHEMTの断面
図であるが、基板21の表面に順次アンドープのG a
A s N 22を6000人、導電性AlGaAs
層23を厚みが300人、キャップ層としてアンドープ
のGaAs層24を厚みが100人とストップ層として
導電性AtGaAs屓25を厚みが50人、更に最上層
に厚みYが600人程金波導電性GaAs層26が積層
されている。
図であるが、基板21の表面に順次アンドープのG a
A s N 22を6000人、導電性AlGaAs
層23を厚みが300人、キャップ層としてアンドープ
のGaAs層24を厚みが100人とストップ層として
導電性AtGaAs屓25を厚みが50人、更に最上層
に厚みYが600人程金波導電性GaAs層26が積層
されている。
このようなストップ層付構造の場合でも製造方法は同様
で、この場合にはD−HEMTのゲートの逆方向耐圧を
高めるために、キャップ層の厚みが450 Å以上であ
るとすると、最低450 人のウェットエツチングが必
要である。
で、この場合にはD−HEMTのゲートの逆方向耐圧を
高めるために、キャップ層の厚みが450 Å以上であ
るとすると、最低450 人のウェットエツチングが必
要である。
第3図(a)〜第3図FdlはE−HEMTとD−HE
MTを作り分ける際の製造方法を示すもので、第3図(
a)は、E HEMTのみを最初にウェットエツチン
グ27.を行い、ストップ層25の手前までの深さXだ
けエツチングし、第3図(′b)はE−HEMT28と
D−HEMT29の双方のゲート部にウェットエ・ノチ
ングを施して、E−HEMT側がストップ層を越えた所
でウェットエツチングを停止させ、次に第3図(C1に
示すように、E−HEMTとD−HEMTの双方にドラ
イリセスエッチングを行なう。
MTを作り分ける際の製造方法を示すもので、第3図(
a)は、E HEMTのみを最初にウェットエツチン
グ27.を行い、ストップ層25の手前までの深さXだ
けエツチングし、第3図(′b)はE−HEMT28と
D−HEMT29の双方のゲート部にウェットエ・ノチ
ングを施して、E−HEMT側がストップ層を越えた所
でウェットエツチングを停止させ、次に第3図(C1に
示すように、E−HEMTとD−HEMTの双方にドラ
イリセスエッチングを行なう。
第3図[d)はゲート電極3o、31を形成した断面図
である。
である。
このようにすれば、E−HEMTはストップ層の下の導
電性AlGaAs層で、D−HEMTはストップ層でエ
ツチングが停止し、所望のしきい値電圧のFETが得ら
れる。
電性AlGaAs層で、D−HEMTはストップ層でエ
ツチングが停止し、所望のしきい値電圧のFETが得ら
れる。
例えば、ストップ層の厚みを50人とすると、Y +5
0− X >450 (人)の関係が必要になり、X
は通常200〜400人であるので、Yは600Å以上
必要になる。
0− X >450 (人)の関係が必要になり、X
は通常200〜400人であるので、Yは600Å以上
必要になる。
第2図(elは、最後にゲートメタルを形成した状態で
ある。
ある。
以上詳細に説明したように本発明の半導体装置の製造方
法を採用することにより、高性能のHEMTが供し得る
という効果大なるものがある。
法を採用することにより、高性能のHEMTが供し得る
という効果大なるものがある。
第1図は本発明の半導体装置の製造工程を説明するため
の断面図、 第2図はスト・ノブ層があるHEMTの断面図、第3図
はE−HEMTとD−HEMTの製造工程を説明するた
めの断面図、 第4図は、従来の半導体装置の製造工程を説明するため
の断面図、 図において、1ば基板、2ばGaAs化合物層、3は導
電性AIGaAsFi、4は導電性GaAsJii、
5は二酸化シリコン膜、6はソース電極、7はドレイン
電極、1■は二酸化シリコン膜、12は開口部、13は
開口孔、14はゲート電極をそれぞれ示す。 第3図 第 4 図
の断面図、 第2図はスト・ノブ層があるHEMTの断面図、第3図
はE−HEMTとD−HEMTの製造工程を説明するた
めの断面図、 第4図は、従来の半導体装置の製造工程を説明するため
の断面図、 図において、1ば基板、2ばGaAs化合物層、3は導
電性AIGaAsFi、4は導電性GaAsJii、
5は二酸化シリコン膜、6はソース電極、7はドレイン
電極、1■は二酸化シリコン膜、12は開口部、13は
開口孔、14はゲート電極をそれぞれ示す。 第3図 第 4 図
Claims (1)
- 基板表面に、順次ガリウム砒素化合物層、導電性のアル
ミニウムガリウム砒素化合物層、導電性のガリウム砒素
化合物層を積層して所定領域をメサエッチングする工程
と、その表面の所定領域にオーミック電極材料を被着し
てソース電極とドレイン電極を形成する工程と、ゲート
電極形成領域に絶縁膜を被着して所定領域を開口する工
程と、該開口部から上記導電性のガリウム砒素化合物層
の大部分をウェットエッチングを行なった後、残りの厚
み分をドライエッチングを行って、上記導電性のアルミ
ニウムガリウム砒素化合物層までエッチングを行った後
、上記開口部からゲート電極材料を所定領域に被着して
ゲート電極を形成する工程を含んでなることを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59188442A JPS6165480A (ja) | 1984-09-07 | 1984-09-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59188442A JPS6165480A (ja) | 1984-09-07 | 1984-09-07 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6165480A true JPS6165480A (ja) | 1986-04-04 |
JPH0329303B2 JPH0329303B2 (ja) | 1991-04-23 |
Family
ID=16223750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59188442A Granted JPS6165480A (ja) | 1984-09-07 | 1984-09-07 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6165480A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63222462A (ja) * | 1987-03-12 | 1988-09-16 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2006278813A (ja) * | 2005-03-30 | 2006-10-12 | Eudyna Devices Inc | スイッチ回路並びに半導体装置及びその製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51105148A (en) * | 1974-12-18 | 1976-09-17 | Atomenergi Ab | Tairyudanbosochi oyobi sonoseizohoho |
JPS5222707B2 (ja) * | 1973-06-08 | 1977-06-18 | ||
JPS54130649U (ja) * | 1978-03-03 | 1979-09-11 | ||
JPS57175887A (en) * | 1981-04-24 | 1982-10-28 | Toshiba Corp | Heat exchanger |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60254665A (ja) * | 1984-05-31 | 1985-12-16 | Fujitsu Ltd | 電界効果型半導体装置の製造方法 |
-
1984
- 1984-09-07 JP JP59188442A patent/JPS6165480A/ja active Granted
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5222707B2 (ja) * | 1973-06-08 | 1977-06-18 | ||
JPS51105148A (en) * | 1974-12-18 | 1976-09-17 | Atomenergi Ab | Tairyudanbosochi oyobi sonoseizohoho |
JPS54130649U (ja) * | 1978-03-03 | 1979-09-11 | ||
JPS57175887A (en) * | 1981-04-24 | 1982-10-28 | Toshiba Corp | Heat exchanger |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63222462A (ja) * | 1987-03-12 | 1988-09-16 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2006278813A (ja) * | 2005-03-30 | 2006-10-12 | Eudyna Devices Inc | スイッチ回路並びに半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0329303B2 (ja) | 1991-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7759699B2 (en) | III-nitride enhancement mode devices | |
US10074729B2 (en) | Forming highly conductive source/drain contacts in III-Nitride transistors | |
US8653558B2 (en) | Semiconductor device and method of making | |
JP2004517461A (ja) | トラッピング(trapping)を低減させたIII族窒化物ベースの電界効果トランジスタ(FET)およびトランジスタの製造方法 | |
JP2003059946A (ja) | GaN系半導体装置 | |
JPH05326563A (ja) | 半導体装置 | |
JP3762588B2 (ja) | 半導体装置の製造方法 | |
JPS6165480A (ja) | 半導体装置の製造方法 | |
JP2003037118A (ja) | 電界効果トランジスタ | |
JPH0472381B2 (ja) | ||
JPS5832513B2 (ja) | 電界効果トランジスタの製造方法 | |
JPH01260861A (ja) | 電界効果トランジスタ | |
JP2004014716A (ja) | 半導体装置 | |
KR100590763B1 (ko) | 이종 접합을 갖는 고전자 이동도 트랜지스터의 제조방법 | |
JP2003059949A (ja) | 電界効果トランジスタ及び電界効果トランジスタの製造方法 | |
JPS6323665B2 (ja) | ||
JPH06177163A (ja) | 半導体装置の製造方法 | |
JPS62272571A (ja) | 半導体装置 | |
KR100985470B1 (ko) | 고 전자 이동도 트랜지스터 및 그 제조방법 | |
JPH04336432A (ja) | 電界効果トランジスタ | |
JPS62188279A (ja) | 電界効果型トランジスタ | |
JPS61263168A (ja) | 電界効果トランジスタ | |
JPH02113539A (ja) | 半導体装置の製造方法 | |
JPH0457338A (ja) | 半導体装置の製造方法 | |
JPH0951004A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |